TWI246732B - Bonding pad structure - Google Patents

Bonding pad structure Download PDF

Info

Publication number
TWI246732B
TWI246732B TW093115621A TW93115621A TWI246732B TW I246732 B TWI246732 B TW I246732B TW 093115621 A TW093115621 A TW 093115621A TW 93115621 A TW93115621 A TW 93115621A TW I246732 B TWI246732 B TW I246732B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
connection pad
pad structure
conductive
Prior art date
Application number
TW093115621A
Other languages
English (en)
Other versions
TW200515519A (en
Inventor
Meng-Chi Hung
Shang-Yung Hou
Shin-Puu Jeng
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200515519A publication Critical patent/TW200515519A/zh
Application granted granted Critical
Publication of TWI246732B publication Critical patent/TWI246732B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

1246732 五、發明說明（1) 發明所屬之技術領域 特別有關一種連接 本發明有關於一種積體電路 墊結構。 先前技術 半導以(:。nd:"af係為-製作有積體電路uc)之 封= :面。在現今之高線 大幅增加接腳（ριη)”與連接墊的數量，白:是距在與尺 所產生的高機械應力卻容易使小尺寸的連：墊妾產：：中 b〇nd-g) ch^Vir b〇nd— TAB)^t,a(fllp 面上的個\夕：彳個連接墊連接至封裝元件之載置I C表 面上的一個或多個接觸墊上。但是，利用 I ^? it(pr〇be Pln) ^ ^ # Λ ιί ；a (㈤#吴i於！統ΐ術將铭銅合金(A1Cu)連接墊下方之銅 (Cu)層暴路於空氣中，有可能使銅層遭受侵蝕 洞，則孔洞會間接侵蝕連接墊而降低打線接人 > ;二支：；將！：塊狀的銅層作為—頂部金：層:：至 練 但疋仍發現有孔洞缺陷、打線接合容忍度過 :頂呷：ΐί ΐ舉離、彳電層破裂等缺點，因此目前已針 種改良型式，如下列所述。4且，為了 :;則區Π i前已將連接塾區分為-連接區域以及-x'〇〇 5 ，、中檢測區域可允許相當程度的損害，因此探
1246732 五、發明說明（2) 針僅直接接觸檢測區域 吴國專利第6,5 52,4 38號揭示一蘇、金拉勒 立的金屬插塞係形成於—層m，稷數個獨 每個金屬插塞之底部係連接至二=陣：接觸洞*，且 塞之頂部係連接至一上鋁墊。I鋁（yU)層，母個金屬插 墊，且暴露上紹墊之一用以進^外始;;保護層係覆蓋上叙 域。習知另-種連接墊係將預定連接區 層之格子狀溝槽，以構成多個介電-層間介電 保護層係覆蓋頂部金屬[且構。此外’— 接區域’貝卜紹塾可製作於頂；：：：-屬層之-預定連 上’後續進行打線接合製程便將:2 ?疋連接區域 上。 τ將一金屬線球接合至鋁墊 上述的兩種連接墊具有以下 接合或探針測試的過程中，、”、、在日日圓7刀類、打線 械應力會使探針測試區域附芦;2伴隨產生的高機 陷，且此裂痕會朝向介電層； 層’進而導致侵蝕與層離的問題。”而,繞頂金屬 頂部金屬層剝離’則打線無法來，1呂塾容易自 打線接合之可靠度不佳的疑ί =脫洛的連接墊，會有 械應力之影響而誘侧，：觸於接觸塾易受機 . ._ 丧觸塾之間距盡尺十的I、、i ;?； 進-“目小，士π此會限制下個世代技術之：：：。再 計。此外’在獨立金屬插塞或 Β曰片寸鈿小設 置的情況下，ί丁線接合的過程中：J :、、、吉構之高密度配 問題。 ％中也會發生找不到連接墊的 0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第 1246732 五、發明說明（3) 八專利第6,5 6 6,7 52號揭示另一種連接塾，一頂部 开:成於一層間介電層之環型溝槽内，-保護層係 層上且包含有多個孔洞以暴露頂部金屬 ΐ料成於保護層上且可經由多個孔洞而與 設計會限制金屬環之寶ΐ果。不過’孔洞的尺寸與數量 準⑷…lg_t)的問；’，：以=影製程中易發生對不 接墊的位置準確度。、進而衫a於有效區域内製作連 發明内容 有鏗於此，本發明&
構之頂部金屬層，可於，目的就在於提供一連接墊結 金屬區域或-少量金屬區域。屬墊下方成為-無 為達成上述目的，士议PD
έι ^ ^ .. 本毛月提供一種連接墊結構。_ I 底包含有一連接區域以及一 ^ 傅 基 成於該基底上，且包含有^ =域，一弟一介電層係形 介電層島狀結構。—；！；=籌槽以及-相對應形成― 該環狀溝槽中。一保護二電】：形成於該第-介電層之 有-開口，其中該開m該第'介電層上且包含 該檢測區域，且該開π美^=對應於该連接區域以及
爷第一 w雷屏 错暴路该介電層島狀結構以一邻A σ亥弟¥電層。一弟二導電層係覆莫兮保1 Μ > σίΜ刀之 電連接至該第一導電層。 旻I该保羞層之開口，且 的門ί f:的：：：的就在於提供-連接墊結構之伴1s 的開保護檢測區域内之金屬墊下方 第7頁 0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 1246732 五、發明說明（4) 屬層。 為達成上述目的，本發明提供一種連接墊結構。一基 底包含有一連接區域以及一檢測區域。一第一介電層係形 成於該基底上，且包含有一溝槽。一第一導電層係形成於 該第一介電層之該溝槽中。一保護層係形成於該第一介電 層上且包含有一開口，其中該開口之位置係相對應於該連 接區域，且該開口係覆蓋該檢測區域内之該第一導電層。 一第二導電層係形成於該連接區域以及該檢測區域上，其 中該第二導電層係覆蓋該保護層之開口以電連接至該第一 導電層。 實施方式 本發明提供一種連接墊結構之頂部金屬層，可使檢測 區域内之金屬墊下方成為一無金屬區域或一少量金屬區 域。本發明更提供一種連接墊結構之保護層的開口設計， 可以保護檢測區域内之金屬墊下方的頂部金屬層。本發明 可有效防止頂部金屬層因探針測試而產生的侵蝕問題，也 可提高打線接合忍受度、消除内層介電層之裂痕疑慮，還 可防止金屬塾自頂部金屬層剝落的問題，更可改善連接墊 尋找功能（連接墊確認功能），以及可符合連接墊之縮小間 距的需求。本發明之連接墊結構可允許製作於周邊電路區 域、有效區域、切割道或其組合區域上。 第1圖顯示一包含本發明連接墊結構之晶片的上視 圖。一半導體晶圓包含有複數個實質隔絕之晶片，複數條
0503-97281vvF(n 1); tsmc2003-0866;Cherry.ptd 第8頁 1246732 五、發明說明（5) 沿一第二方向延伸之第一切割道1 2與複數條沿— 延伸之第二切割道1 4可係錯配置以定義一晶片之 10。一晶片之主要區域1〇上製作有電路，且包含 區域16以及一周邊區域丨8。複數個連接墊結構^ 作於周邊區域1 8、有效區域1 6、第一切割道1 2、 道1 4或其組合區域上。複數個連接墊結構2 〇可排 直線或錯開排列，則其下方製作之電路單元係稱 墊下方電路（circuit under pad，CUP)結構。 以下詳細描述連接墊結構2 〇之頂部金屬層與 口的設計，可於使檢測區域内之金屬墊下方成^ 區域或一少量金屬區域。為了讓本發明之上述和 的、特徵、和優點能更明顯易懂，下文特舉較佳 並配合所附圖示，作詳細說明如下： 第一實施例 本發明第一實施例提供連接墊結構2〇之頂部 設計’可於使檢測區域内之金屬墊下方成為一無 或一少量金屬區域。 ’ 第2 A圖顯示本發明第一實施例之連接墊結構 意圖。第2 B圖顯示第2 A圖所示之導電環的上視圖 半導體基底22内包含有部份完成之積體電 義有一連接區域I以及一檢測區域〗丨，連接區域j 合一線球或一凸塊，檢測區域丨丨係用以進行探針 他工具測試。一第一介電層2 4係用作為基底2 2之 層（农南Ρό Ί又介電材質）’其包含有一環狀溝槽2 5 第二方向 主要區域 有一有效 可允許製 苐二切割 列成為_ 為一連接 保護層開 一無金屬 其他目 貫施例， 金屬層的 金屬區域 的剖面示 〇 路，且定 係用以接 測試或其 頂部介雷 以及一知
1246732 五、發明說明（6) :f :成的介電層島狀結構24a。一第一導電層26係用作 择二=J，頂部金屬層（最上層内連線），其乃填滿環狀溝 ^ ^ ^ :、、、一導電環26，則可環繞介電層島狀結構24a。 二保j層30係形成於第一介電層24上且包含有一開口31， 汗口 =位置係涵蓋連接區域I以及檢測區域I I ，且開口 可暴=介電層島狀結構24a以及導電環26之一充分區 知、^第一導電層3 2係形成於連接區域I以及檢測區域I I ^弟一介電層24與保護層30上，第二導電層32係用作為一 導電墊32，且不需經由任何的接觸洞便可直接連接至下方 的導電環26。一連接單元34可為一線球或一凸塊，係接合 ίΐϊ!域1内之導電墊32上。另外，-阻障層28係形成 墊32與導電環26之接面處，可以提高導電墊32與導 電環26的接合性。 〃 第^一介電層24之材質可為電漿氧化物、高密度電漿 (HDP)、氧化物、具有高度抗機械應力性質之介電材質、低 介電常數材質、氟矽破璃（FSG)或矽基介電材質。導電環 26之材質可為銅、鋁、鋁銅合金、銅錳合金或其他含銅合 金。導電環26之寬度約為卜5〇 ，厚度約為〇. 5〜2以瓜。 位於檢測區域II内之導電環26的面積比例&符合下列公 式、上VAs遍’織代表檢：區域二 之V電環26的面積，As代表檢測區域u的面積。阻 28 之材質可為鈦（Ti)、氮化鈦（TiN)、鎮（w)、氮化嫣（^)、 鈕（Ta)、氮化鈕（TaN)或其組合。導電墊32之材質可為
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第10頁
1246732 五、發明說明（7) 線接 鋁、鋁銅合金或其他含鋁合金。接合單元34可為一 合技術所使用之金球或一覆晶技術所使用之凸^ 、依據頂部金屬層的設計規則’導電環26係佔據檢 域I之一個小區域，且此小區域為一無金屬區域或一小旦品 金屬區域，如此可以解決習知連接墊所產生的問題 達成以下優點。第一，該無金屬區域或少量金屬區域 效減少裂痕自第一介電層24延伸至導電環26的可能性，= 而防止侵蝕與層離的問題。第二，該無金屬區域或少 屬區域可防止導電墊32自導電環26或第一介電層24上剝 離，故能消除連接墊脫落的現象，並確保接合製程的可靠 度。第三，由於導電環26不易因高機械應力之影響而產生 缺fe，因此連接墊結構2 〇之間距與尺寸可更近一步縮小， 以符合下一世代技術之縮小晶片尺寸的需求。第四 '，因為 介電層導狀結構2 4 a具有平坦表面且被導電環26所圍繞， 故可大幅提升打線接合機台之搜尋連接墊的功能與精確 度。第五，導電環26係直接與導電墊32接觸而毋需仰賴接 觸洞或接觸插塞，故可解決導電環2 6之寬度限制與微影製 程之對不準問題，且導電環26與導電墊32之圖案設計可·更 為多樣化。 以下詳細說明導電環2 6與導電墊3 2之圖案設計的變 化。 第一例 符合前述之頂部金屬層的設計條件下，形成於導電環 2 6下方之内連線圖案可設計為環狀、格子狀、島狀或實心
1246732 五、發明說明（8) 塊狀。 第3 A圖顯示導電環2 6下方之另一導電環的剖面示意 圖。相似於第2A圖所示的元件，於此省略敘述。一第二介 電層3 6係形成於第一介電層2 4的下方，一第三導電層3 8係 製作成為一環狀輪廓且嵌埋於第二介電層36内，以及一導 包插基40係形成於第二介電層中36且可提供第三導電層38 與導電環26之電性接效果。 曰 九第3B圖顯示導電環26下方之一格子狀導電層的剖面示 恩圖。相似於第3 A圖所示的元件，於此省略敘述。不同之 處在於，第三導，層3 8係製作成為一格子狀導電層，則格 =狀導電層内的第二介電層3 6可相對應地成為矩陣排列的 介電層島狀結構3 6 a，亦即第三導電層3 8可使介電層島狀 結構3 6 a之間互相隔離。或者是，第三導電層3 8係製作成 為矩陣排列的獨立插塞，則第二介電層36可使獨立插塞之 間互相隔離。 一第3 C圖顯示‘電環2 6下方之一實心塊狀導電層的剖面 示意圖。相似於第3A圖所示的元#，於此省略敘述。不同 之處在於，第三導電層38係製作成為實心塊狀。 第二例 Μ前述t頂部金屬層的設計條件下，導電環26、導 電塾i或其組合之圖案輪廓可設計成為各種幾何圖形。 政弟4A〜4F圖顯示導電環26之輪廓設計的上視圖。導電 王衣2 6的輪廊可為一四方提丨士 1 万％，則相對應形成之介電層島狀結 構Z4a成為一四方實心、骑 ,^ a κ r-. 體。如弟4人圖所示，導電環26的輪
第12頁 1246732 五、發明說明（9) 廓為一正方環 一正方實心體。 —…八处 環’則相對應形成之人^所示’導電環26的^，24a成為 體。導電環26的輪产;J層島狀結構24a成為二#為〜長方 島狀結構24a成為_； 了為圓環，則相對應形長方實心 2嶋廓為—正 '貫::體。如第4C圖所示之介電層 2 4a ^ _ rr ^ ^ 則相對應飛A + a > ^電璞 、j相對應形成之介電 :如第4β圖所示，導電環26::構24, 構 26的輪廓為—正圓开;^貫心體。如第4C圖所示Ί介電 24a成為—正圓 /衣，則相對應形成之介 v電環
廓為-橢圓形環二心:體。"4D圖所示，導電結 為-橢圓形實：體則；介電層島狀^ 相對應形成之介電層輪廓可為-多邊形環，成 圖所示，導電環26=27為>一多邊形實心體。、J 圖所不，導電環26 ”、、八邊/只心體。如第打 Λ 〇llJ 40 ^ 墊32可製作成各種幾之•輪、I設計的上視圖。導電 墊32係為一正方來杏、、M = J罪度弟5A圖所不之導電 長方形實心體，第^戶^弟㈤圖所示之導電塾32係為一 體，第5D圖所示電墊32係為-正圓形實心 % - > μ + # V電墊3 2係為一橢圓形實心體，第5 Ε圖 :=Γ Γ“一六邊形實心體，第5F圖所示之導電 塾d 2係為一八邊形實心體。 第三例 付合丽述之頂部金屬層的設計條件下，當導電環2 6或 0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第13頁 1246732 五、發明說明（10) 導電墊32的輪_ ^ 有至少一轉角冲义作為四邊形圖案，則該四邊形圖案包含 題。 切口（corner cut)區域，用以防止剝離問 弟6 A圖尋ρ 於第2B圖所;：=環26之轉角切口區域的上視圖。相似 環26的四個轉，於此省略敘述。四邊形環狀之導電 區域42内荦止ί ^奴作有四個轉角切口區域42，轉角切口 24。鮫俨去丸衣作弟—導電層26但可允許製作第一介電層 41的長；約為〇’轉角切口區域42為-直角三㈣’其斜邊 Qn。 其斜邊41與X軸的夾角h為1〇。 〜8U 。而且，一二社， 〇 π.βπο/ 面積比例匕符合下列公式：R2= Atl/Acl， "干、1代表轉角切口區域42的面積，Acl代表 ¥ 電 2 6 的轉 fe >JLS , A 月^域面積。轉角區域面積Acl符合下列公 ♦ :1 1 X_ % ’其中％代表導電環2 6之沿X軸方向的寬 广2彳、表導電環26之沿γ軸方向的寬度。較佳者為，w為 WO /zm，w2 為1 〜1〇 ”。 )與第6B圖顯示導電墊32之轉角切口區域的上視圖。四邊 :二心體之導電墊32的四個轉角處製作有四個轉角切口區 : ，角切口區域44内禁止製作第二導電層32但可允許 二4保屢層30。較佳者為，轉角切口區域以為一直角三角 ^ /、斜故43的長度約為〇·5〜10 //m，其斜邊43與X車由的夾 角02為10。〜80。。 第四例 為了要清楚區別出檢測區域I I與連接區域ί，可於導 ㈣26、導電墊32或其組合上提供—標記凹痕（marking
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第14頁 1246732 五、發明說明（Π) notch) 〇 弟7 Α圖顯'^憎^ 2B圖所示的元=電裱2 6之標記凹痕的上視圖。相似於第 記凹痕46，則+於此瘤略敘述。導電環26包含有兩個標 對應成為兩個ί f標記凹痕46所環繞之第一介電層24係相 約略對齊成—^電層標記24b。兩個標記凹痕46的位置係 標記凹痕46均^，以區隔檢測區域11與連接區域I。每個 46 III，_距士匕含有一底部461以及兩個側壁4611、 第一方向的距離係代表側壁4611 1至導電環26邊緣之間沿 長度\代表介曾s 4係用以定義連接區域I的範圍。一第一 二長度s2代表記24b之平行於底部461的長度，一第 長度。較佳者L電層標記24b之平行於侧壁4611、46Ιιι的 0. 5〜2㈣Γ ，，、、’ Ll約為40〜60 ，si約為1〜3 ，S2約為 2B圖^示二元:導電塾3 2之標記凹痕的上視圖。相似於第 記凹痕48，則：個ί此省略敘述。導電塾32包含有兩個標 成為兩個保護：：:己凹痕48所環繞之保護層30係相對應 對窳成一 “㈢标记30b。兩個標記凹痕48的位置係約略 、^ 直線以區隔檢測區域I I與連接區域I。每個標記 凹:艮8均包含有一底部4 8 I以及兩個側壁4 8 I I、4 8 I 11，一 距離h係代表侧壁48ΠΙ至導電墊32邊緣之間沿第一方向的 ，離，係用以定義連接區域丨的範圍。一第一長度、代表保 護層標記30b之平行於底部481的長度，一第二長度\代表、 保瞍層標記3 〇 b之平行於側壁4 8 I I、4 8 I I I的長度。較佳者 為’ L2約為4 〇〜6 〇 // m，Si約為1〜3 " m，S2約為0 · 5〜2 " m。
0503-9728twF(nl)；tsmc2003-0866;Cherry.ptd 第15頁 1246732 五 、發明說明（12) 除此之外，標記凹痕的設計可與第6 A〜6 B圖所述之轉 角切口區域設計結合。第8A圖顯示導電環26之標記凹痕46 與轉角切口區域42之上視圖。第8B圖顯示導電墊32之標記 凹痕48與轉角切口區域44之上視圖。相似於第6〜7圖所示 之元件特徵，於此省略敘述。 第五例 符合前述之頂部金屬層的設計條件下，可於導電環2 6 之延伸部份製作一CUP結構，其可縮短部份導線而降低其 電感與電阻，進而降低電路之輕合電容。 一 第9A圖顯示連接墊結構20附近之一CUP結構50的剖面 不意圖’第9B圖顯示導電環26與CUP結構50的上視圖。相 似於第6〜7圖所示之元件特徵，於此省略敘述。導電環2 6 包含有一延伸部份26a，係自導電環26之一邊端延伸至連 接區域I與檢測區域丨〖以外的區域丨〗I。一cup結構5 〇係形 成於延伸部份26a的附近。一阻擋層52係形成於第一介電 層24的下方，且其内部製作有一電路圖案54。第一介電層 2 4中製作有複數個接觸洞5 7，且複數個接觸洞5 7内掣作有 ，數個導電插塞56，則延伸部份26a可經由接觸洞5/·以及 導電插塞56而電連接至電路圖案54。而且，電路圖案“也 由内連線的設計而電連接至一最下層導電層58。較佳 f為，應用於訊號電路圖案時，接觸洞57的數量較少；而 =用於電源電路圖案時，接觸洞57的數量較多。此外，壯 構5°的條件下，阻擔層52之製口 作了為透擇性的’ 1導電環26下方之導電層圖案可作各種
1246732 五、發明說明（13) 變化 第1 0A圖顯示未製作阻擋層52之CUP結構50的剖面示意 圖。相似於第9 A圖所示之元件特徵，於此省略敘述。不同 之處在於省略阻擋層52之製作，因此cup結構5〇係形成於 第一介電層24之中。' 一 第10β圖顯示於兩層導電環下方製作CUP結構50的剖面 不意圖。相似於第9 A圖所示之元件特徵，於此省略敘述。 不同之處在於第二介電層36係形成於第一介電層24與阻擋 層52之間，且第三導電層38係製作成另一導電環且嵌埋^ 第二介電層36内，則第三導電層38可經由接觸插塞4〇而電 連接至上方的導電環2 6。而且，第三導電層38包含有一延 伸部份3 8 a，係自環邊端延伸且可經由接觸洞5 7與導電插 塞56而電連接至下方的CUP結構5〇。 第二實施例 本發明第二實施例提供連接墊結構2 〇之保護層3 〇的開 口設計，可以保護檢測區域I I内之頂部金屬層。 弟1 1 A圖顯示本發明第二貫施例之連接墊結構2 〇的剖 面示意圖。第11 B圖顯示第1 1 A圖所示之導電環2 6與保護層 30的上視圖。一半導體基底22内包含有部份完成^積體^ 路，且定義有一連接區域I以及一檢測區域丨丨，連接區域工 係用以接合一線球或一凸塊，檢測區域丨丨係用以進行°探/針 測試或其他工具測試。一第一介電層2 4係用作為基底2 2之 最上層介電層’其包含有一環狀溝槽2 5以及一相對應形成 的介電層島狀結構24a。一第一導電層26係用作為基
1246732 五、發明說明（14) 最/層内連線），其乃填滿環狀溝槽25以成 二；m:圍繞介電層島狀結構…。-保護層 30係形成於弟-介電層24上且包含有一開
位置與尺寸係對應於連接區域1，因 I 測區域Π内的導電環26。—第二導電層32° θ 30可覆盖檢 導電層32係用作為一導電塾32 :30上弟； 便可直接連接至導電環26。一連接㈡==洞 =，係結合於連接區域1内之導電墊3 2上另外阻一 Ρ早層28係形成於導電墊32與導電環“之接面 導電墊32與導電環26的接合性。 &间 第一介電層24之材質可為電漿氧 ^ ^ ^
?p) ^ , VV 介電常數材質、氟矽玻璃（FSG)或矽基介電材質。導電产 2J之材質可為銅、在呂、鋁銅合金 '銅錳合金或直他含衣人 孟：導電環26之寬度約為卜5〇…厚度 。 阻障層28之材質可為鈦⑴）、氮化鈦（ΤιΝ)、鹤（w)_° ' iyTa)、氮化组（TaN)或其組合。導電墊32之^ 質可為鋁、鋁銅合金或其他含鋁合金。接合單元％可：一 打線接合技術所使用之金球或一覆晶技術所使用之凸=。 ^上述可知，保護層3〇係覆蓋檢測區域II内的導電产 26 可防止高機械應力對檢測區域π内之導電環 ： 告。鄰近於連接區域丨與檢測區域π之界線處的保護層3知 亦可用作為一標記條紋，其功能與第7Α〜7Β圖所示之標記
1246732 五、發明說明（15) 凹痕相同。形成於導電環26下方之其他内連線圖案可钟 為環狀、格子狀、島狀或實心塊狀，如同第3A〜3c圖所。 示。 依據保護層3 0之開口 3 1的設計規則，可達成以 點。第一，保護層30係覆蓋檢測區域丨丨内的導電 良 可有效減少裂痕自第一介電層24延伸至導電環26的：故 性，進而防止侵蝕與層離的問題。第二，保;： 31設計可防止導電塾32自導電環26或第一介電層Μ:: 口 ms接墊脫落的現象’並確保接合製程的可靠 度。弟二，由於導電環26不易因高機械應力之影继而 缺陷，因此連接塾結構20之間距與尺寸可更近—^產生 以符合下-世代技術之縮小晶片尺寸的需求。d 介電層導狀結構24a具有平坦表面且被導電㈣ 口為 故可大幅提升打線接合機台之搜尋連接墊的功能盘^， 度。第五，導電環26係直接與導電塾32接 需= 觸洞或接觸插塞，故可解決導 =而彳卩賴接 d: 與導電墊32之圖案設計可更 化。以下詳細說明導電環26與導電墊32之圖案設計的變 第一例 符合前述之保護層3 〇之開口 3丨的設 導 電層26的圖案可設計為一格子 】：下二 塞。 17曰咸喂數個獨立揷
1246732 五 、發明說明（16) 第 剖面示 上視圖 述。不 及複數 電層26 一導電 第 面示意 視圖。 1 立2A圖顯示將第一導電層26製作成為之一格子狀的 思圖，第12B圖顯示第12A圖所示之第一導電層26的 。相似於第11A〜11B圖所示的元件，於此省略敘 同之處在於，第一介電層24包含有—格子狀溝槽以 個相對應形成之介電層島狀結構24a，則將第一導 填滿格子狀溝槽則可成為一格子狀導電層，亦即第 層26可使介電層島狀結構24a之間互相隔0離。 不同之處在於，第一介電層2 4包含有一複數個接觸洞，則 將第一導電層26填滿複數個接觸洞則可成為複數個獨立插 塞。此外，可於第一導電層26之下方製作—第三導電層 38，則該複數個獨立插塞可以藉由第三導電層38而達&彼 此電連接的效果。
1 3 A圖顯示將第一導電層2 6製作成為獨立插塞的剖 圖’弟13B圖顯示第13A圖所示之第一導電層26的上 相似於第Π A〜11 B圖所示的元件，於此省略敘述。 位於第一導電層26下方之其他内連線的圖案可設計為 環狀、格子狀、島狀或實心塊狀，如同第3 A〜3C圖所示。 第二例 / 符合前述之保護層3 0之開口 3 1的設計條件下，第一導 電層2 6的圖案可設計為一實心塊狀導電層。 第1 4 A圖顯示將第一導電層2 6製作成為之一實心體的 剖面示意圖，第1 4 B圖顯示第1 4 A圖所示之第一導電層2 6的 上視圖。相似於第11 A〜1 1 B圖所示的元件，於此省略曰敘 述。不同之處在於，第一介電層24包含有一大尺寸溝槽，
1246732
大尺寸溝槽則可成 導電層26下方之其 、島狀或實心塊狀 為—實心塊狀 他内連線的圖 ，如同第 則將第一導電層26填滿該 導電層。此外，位於第— 案可設計為環狀、格子狀 3A〜3C圖所示。
.9R 、曾 伴蒦層3 0之開口 3 1的設計停件 電層26、導電墊32或i 门也< 件下，第一導 _ m ^ ^ 、、、且合之圖案輪廓可設舛士从 何圖幵/ ’包含有：四方# ^ 卞成為各種驾 4Α〜4F、5Α〜5F圖所示。 咬仏， 第四例 如同第 符合前述之保護層3 〇 電層26或導電墊32的輪摩 圖案包含有至少一轉角切 6Α〜6Β圖所示。 之開口 3 1的設計條件 製作為四邊形圖案， °(corner cut)區域 下，第一導 則該四邊形 ，如同第
第五例 符合前述之保護層3〇之開口31的設計條件下，為了要 清楚區別出檢測區域Π與連接區域j，可於第一導電層 26、導電墊32或其組合上提供一標記凹痕（marking notch)，如同第7A〜7B、8A〜8B圖所示。 第六例
符合前述之保護層3 〇之開口 3 1的設計條件下，可於第 一導電層26之延伸部份2 6a的下方製作一CUP結構50，如同 第9A〜9B、10A〜10B圖所示。 雖然本發明已以較佳實施例揭露如上，然其並非用以
1246732
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第22頁 1246732 圖式簡單說明 第1圖顯示一包含有本發明之連接墊結構之晶片的上 視圖。 第2A圖顯示本發明第一實施例之連接墊結構的剖面示 意/圖。 第2B圖顯示第2A圖所示之導電環的上視圖。 第3A圖顯示導電環下方之另一導電環的剖面示意圖。 第3B圖顯示導電環下方之一格子狀導電層的剖面示意 圖。 第3C圖顯示導電環下方之一實心塊狀導電層的剖面示 意圖。 第4A〜4F圖顯示導電環之輪廓設計的上視圖。 第5A〜5F圖顯示導電墊之輪廓設計的上視圖。 第6 A圖顯示導電環之轉角切口區域的上視圖。 第6B圖顯示導電墊之轉角切口區域的上視圖。 第7 A圖顯示導電環之標記凹痕的上視圖。 第7B圖顯示導電墊之標記凹痕的上視圖。 第8 A圖顯示導電環之標記凹痕與轉角切口區域之上視 圖。 第8B圖顯示導電墊之標記凹痕與轉角切口區域之上視 圖。 第9 A圖顯示連接墊結構附近之一 CUP結構的剖面示意 圖。 第9B圖顯示導電環與CUP結構的上視圖。 第1 0A圖顯示未製作阻擋層之CUP結構的剖面示意圖。
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第23頁 1246732 圖式簡單說明 第1 OB圖顯示於兩層導電環下方製作CUP結構的剖面示 意圖。 第1 1 A圖顯示本發明第二實施例之連接墊結構的剖面 示意圖。 第1 1 B圖顯示第1 1 A圖所示之導電環與保護層的上視 圖。 第1 2 A圖顯示將第一導電層製作成為之一格子狀的剖 面示意圖。 第12B圖顯示第12A圖所示之第一導電層的上視圖。 第1 3A圖顯示將第一導電層製作成為獨立插塞的剖面 示意圖。 第13B圖顯示第13A圖所示之第一導電層的上視圖。 第1 4 A圖顯示將第一導電層製作成為之一實心體的剖 面示意圖。 第14B圖顯示第14A圖所示之第一導電層的上視圖。 符號說明 第一切割道〜12 ; 有效區域〜1 6 ; 連接墊結構〜20 ; 連接區域〜I ; 第一介電層〜24 ; 介電層標記〜24b 第一導電層〜26 ; 晶片之主要區域〜10 ; 第二切割道〜1 4 ; 周邊區域〜1 8 ; 半導體基底〜22 ; 檢測區域r I I， 介電層島狀結構〜24a ; 溝槽〜25 ;
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第24頁 1246732 圖式簡單說明 導電環〜2 6 ; 延伸部份〜2 6 a ; 阻障層〜2 8 ; 保護層〜3 0 ; 保護層標記〜3 0 b， 開口〜31 ; 第二導電層〜3 2 ; 導電墊〜32 ; 連接單元〜3 4 ; 第二介電層〜36 ； 介電層島狀結構〜3 6 a， 第三導電層〜38 ; 延伸部份〜3 8 a ; 導電插塞〜4 0 ; 轉角切口區域〜42、44 ; 斜邊〜4 1、4 3 ; 標記凹痕〜4 6 ; 底部〜4 6 I ; 側壁〜4 6 I I、4 6 I I I ; 標記凹痕〜4 8 ; 底部〜48 I ; 側壁〜4811、48111 ; CUP結構〜50 ; 阻檔層〜5 2 ; 電路圖案〜54 ; 導電插塞〜5 6 ; 接觸洞〜5 7 ; 最下層導電層〜58。
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第25頁

Claims (1)

1246732 六、申請專利範圍 1. 一種連接墊結構，包含有： 一基底， 一第一介 溝槽以及一相 一第一導 中； 其包含有一連接區域以及一檢測區域； 電層，係形成於該基底上，且包含有一環狀 對應形成一介電層島狀結構； 電層，係形成於該第一介電層之該環狀溝槽 ，係形成於該第一介電層上且包含有一開 口之位置係相對應於該連接區域以及該檢測 口暴露該介電層島狀結構以一部份之該第一 一保護層 口 ，其中該開 區域，且該開 導電層；以及 一第二導電層，係覆蓋該保護層之開口，且電連接至 該第一導電層。 2.如申請專利範圍第1項所述之連接墊結構，其中該 基底更包含有： 道與該 其 邊區域 其 域、該 3. 連接墊 4. 一第一切割道，係沿第一方向延伸；以及 一第二切割道，係沿一第二方向延伸，且該第二切割 第一切割道交錯配置以定義一晶片之主要區域； 中，該晶片之主要區域包含有一有效區域以及一周 中，該連接墊結構係形成於該有效區域、該周邊區 第一切割道、該第二切割道或其組合區域上。 如申請專利範圍第1項所述之連接墊結構，其中該 結構係呈直線排列或錯開排列。 如申請專利範圍第1項所述之連接墊結構，其中該
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第26頁 1246732 六、申請專利範圍 第一導電層之寬度為1〜50//m。 5. 如申請專利範圍第1項所述之連接墊結構，其中該 第一導電層之厚度為0.5〜2//m。 6. 如申請專利範圍第1項所述之連接墊結構，其中位 於該檢測區域内之該第一導電層的面積比例心符合下列公 式：R，Af/As，且Q，其中代表該檢測區域内之 該第一導電層的面積，As代表該檢測區域的面積。 7. 如申請專利範圍第1項所述之連接墊結構，更包含 有·· 一第二介電層，係形成於該第一介電層之下方； 一第三導電層，係形成於該第二介電層内；以及 至少一導電插塞，係形成於該第二介電層内，且該導 電插塞可使該第三導電層電連接至該第一導電層。 8. 如申請專利範圍第7項所述之連接墊結構，其中該 第三導電層的輪廓係為環狀、格子狀、陣列之島狀或實心 塊狀。 9. 如申請專利範圍第1項所述之連接墊結構，其中該 第一介電層之溝槽的輪廓係為四方形環狀、圓形環狀、六 邊形環狀、八邊形環狀或其他多邊形環狀。 I 0 .如申請專利範圍第1項所述之連接墊結構，其中該 第一導電層的輪廓係為四方形環狀、圓形環狀、六邊形環 狀、八邊形環狀或其他多邊形環狀。 II .如申請專利範圍第1項所述之連接墊結構，其中該
0503-9728twF(nl);tsmc2003-0866;Cherry-Ptd 第27頁 1246732 六、申請專利範圍 第二導電層的輪廓係為四方形實心體、圓形實心體、六邊 形實心體、八邊形實心體或其他多邊形實心體。 1 2.如申請專利範圍第1項所述之連接墊結構，更包含 有至少一轉角切口區域，係形成於該第一導電層之至少一 個轉角區域的附近’其中該轉角切口區域禁止該第一導電 層之製作，且該轉角切口區域允許該第一介電層之製作。 1 3 .如申請專利範圍第1 2項所述之連接墊結構，其中 該轉角切口區域為一直角三角形，該直角三角形之斜邊的 長度約為0. 5〜5 // m，該斜邊與X轴的夾角01為1 0 °〜8 0 ° 。 1 4.如申請專利範圍第1 3項所述之連接墊結構，其中 該轉角切口區域之一面積比例R2符合下列公式：R2二 Atl/Acl，且0<R2<80% ; 其中，Atl代表該轉角切口區域的面積； 其中，Ael代表該第一導電層的轉角區域面積； 其中，該轉角區域面積Acl符合下列公式：X W2 ; 其中，代表該第一導電層之沿該第一方向的寬度； 以及 其中，w2代表該第一導電層之沿該第二方向的寬度。 1 5 .如申請專利範圍第1項所述之連接墊結構，更包含 有至少一轉角切口區域，係形成於該第二導電層之至少一 個轉角區域的附近，其中該轉角切口區域禁止該第二導電 層之製作，且該轉角切口區域允許該保護層之製作。 1 6 .如申請專利範圍第1 5項所述之連接墊結構，其中
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第28頁 1246732 六、申請專利範圍 該轉角切口區域為一直角三角形，該直角三角形之斜邊的 長度約為0. 5〜5 // m，該斜邊與X軸的夾角θ2為1 0 °〜80 ° 。 1 7.如申請專利範圍第1項所述之連接墊結構，其中該 第一導電層更包含有至少一標記凹痕，係用來區別該檢測 區域與該連接區域。 1 8 .如申請專利範圍第1 7項所述之連接墊結構，其中 該第一導電層之該標記凹痕包含有一底部以及兩侧壁，且 該第一導電層之該標記凹痕所環繞之該第一介電層係成為 一介電層標記。 1 9 .如申請專利範圍第1 8項所述之連接墊結構，其中 該介電層標記包含有： 一第一長度，係平行該第一導電層之該標記凹痕之底 部，約為1〜3 // m ;以及 一第二長度，係平行該第一導電層之該標記凹痕之侧 壁，約為0.5〜2/zm。 2 0 .如申請專利範圍第1項所述之連接墊結構，其中該 第二導電層更包含有至少一標記凹痕，係用來區別該檢測 區域與該連接區域。 2 1 .如申請專利範圍第2 0項所述之連接墊結構，其中 該第二導電層之該標記凹痕包含有一底部以及兩侧壁，且 該第二導電層之該標記凹痕所環繞之該保護層係成為一保 護層標記。 2 2 .如申請專利範圍第2 1項所述之連接墊結構，其中 該保護層標記包含有：
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第29頁 1246732
一第一長度，係平行該第二導電層之該標記凹痕之底 部，約為1〜3 “ m ;以及 σ 一 一第一長度’係平行該第二導電層之該標記凹痕之侧壁， 約為0. 5〜2 // m。 2 3 ·如申睛專利範圍第1項所述之連接墊結構，更包含 有： 一第二導電層之延伸部份，係自該第一導電層之一邊 端延^至該連接區域與該檢測區域以外的區域；以及 二連接墊下方電路（circuit under pad，CUP)結構， 係形成於該第一導電層之延伸部份的下方。 2 4 ·如申味專利範圍第2 3項戶斤述之連接墊結構’其中 該CUP結構包含有： 、 一電路圖案，係形成於該第/導電層之延伸部份的下 方；以及 ' 複數個導電插塞，係將該電路圖案電連接至該第一導 電層之延伸部份。 / 25.如申請專利範圍第24項所述之連接塾結構，其中 該C U P結構更包含有： 一阻擂層，係形成於該第一介電層之下方，其中該電 路圖案係形成於該阻擋層内；以及 複數個接觸洞，係形成於該第，介電層中’且位於該 第一導電層之延伸部份的下方，其中該複數個導電插塞係 分別形成於該複數個接觸洞内。 2 6 .如申請專利範圍第2 4項所述之連接墊結構，其中
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd
1246732 、申請專利範圍 忒cup結構更包含有·· 第一=數個接觸洞，係形成於該第一介電層中，且位於該 ¥電層之延伸部份的方； 、卜 、 -,"’該複數個導電插塞係分別形成於該複數個接觸 門；以及 兮4其中’該電路圖案係形成於該第一介電層中，且位於 5亥该複數個導電插塞的下方。 9 7 •如申請專利範圍第2 3項所述之連接墊結構，其中 μ UP結構包含有：
第二介電層，係形成於該第一介電層之下方； 一第三導電層，係形成於該第二介電層中，且電連接 至該第一導電層； 山一第三導電層之延伸部份，係自該第三導電層之一邊 金而延伸至該連接區域與該檢測區域以外的區域； 一阻擋層，係形成於該第二介電層之下方； 一電路圖案，係形成於該阻擋層内；以及 複數個導電插塞，係將該電路圖案電連接至該第三導 電層之延伸部份。 28 ·如申請專利範圍第2 7項所述之連接墊結構，其中 該第三導電層的輪廓係為環狀、格子狀、陣列島狀或實心 塊狀。 2 9 ·如申請專利範圍第1項所述之連接墊結構，更包含 有一連接單元，係形成於該連接區城内之該第二導電層 上。
1246732 六、申請專利範圍 3 0 .如申請專利範圍第2 9項所述之連接墊結構，其中 該連接單元係為一導電球或一導電凸塊。 3 1 .如申請專利範圍第1項所述之連接墊結構，更包含 有一阻障層，係形成於該第一導電層與該第二導電層之接 面處。 3 2 .如申請專利範圍第3 1項所述之連接墊結構，其中 該阻障層之材質可為鈦（T i)、氮化鈦（T i N)、鷂（W)、氮化 鎢（WN)、鈕（Ta)、氮化鈕（TaN)或其組合。 3 3.如申請專利範圍第1項所述之連接墊結構，其中該 第一導電層之材質可為銅、鋁、鋁銅合金、銅錳合金或其 他含銅合金。 34.如申請專利範圍第1項所述之連接墊結構，其中該 第二導電層之材質可為鋁、鋁銅合金或其他含鋁合金。 3 5.如申請專利範圍第1項所述之連接墊結構，其中該 第一介電層之材質可為電漿氧化物、高密度電漿（HDP)氧 化物、具有高度抗機械應力性質之介電材質、低介電常數 材質、氟^夕玻璃（F S G )或$夕基介電材質。 3 6 . —種連接墊結構，包含有： 一基底，其包含有一連接區域以及一檢測區域； 一第一介電層，係形成於該基底上，且包含有一溝 槽； 一第一導電層，係形成於該第一介電層之該溝槽中； 一保護層，係形成於該第一介電層上且包含有一開 其中該開口之位置係相對應於該連接區域，且該開口
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第32頁 1246732 六、申請專利範圍 係覆蓋該檢測區域内之該第一導電層；以及 上二電形成於該連接區域以及該檢測區域 八中忒弟一 V電層係覆蓋該保護層之開口以 該第一導電層。 电逯接至 37.如申請專利範圍第36項所述之連接墊結 盆 該基底更包含有： ，、甲 一第一切割道，係沿第一方向延伸；以及 道與該 其 邊區域 其 域、該 38 該連接 39 該第一 40 該第一 41 該第一 心塊狀 42 該第一 第二切割道’係沿一第二方向延伸， 第一切割道交錯配置以定義一晶片 < 主要^切剔 中，遠晶片之主要區域包含有—有效區域以及一周 中，該連接墊結構係形成於該有效 第-切割道、該第二切割道或其組合：域：周邊區 •如申凊專利範圍第3 7項所述之連接墊結 墊結構係呈直線排列或錯開排列。 八 •如申請專利範圍第36項所述之連 導電層之寬度為卜50 。 稱其中 .如申請專利範圍第36項所述之連接墊結構 導電層之厚度為〇.5〜2/zm。 構八中 .如申請專利範圍第36項所述之連接塾結構， 導電層的輪廓係為環狀、格子狀、陣列之島狀或實 .如申^專利範圍第3 6項所述之連接墊結構，其中 介電層之溝槽的輪廓係為環狀、格子狀、陣列之島
1246732
六、申請專利範圍 狀或實心塊狀。 4 3 ·如申請專 含有： 連接墊結構，更包 利範圍第3 6項所述之 介電層，係π 士、私哼第〆介電 丨、z及 ν電層，係形成於該第二^内，|該分 至少-導電插塞，係形成於該第u廣。 第三導電届番揸接裘該第/ . &滅，其中 弟一介電層，伟y #兮第〆介電廣 α及 至少一導電插塞，係形成於該第二"廣 電插塞可使該第三導電層電連接系該第，:二 二斤44_、如申睛專利範圍第43項所述之連 該第三導電層的輪廓係格孑狀、 第三導電声，：形成於5亥；/介電層内；以ΐ 增係形成於該弟〆.&成闪，瓦 心塊狀。 、構，其中 4 5 .如申請專利範圍第3 6項所述之連接^心體、六 該第二導電層的輪廉係為四方形實心髏、體。 邊形實心體、八邊形實心體或其他多邊形貫：詰構，更包 4 6 ·如申凊專利範圍第3 6項所述之連^〆導電層之1少 含有至少一轉角切口區域，係形成於該第土該第一導 一個轉角區域的附近，其中該轉角切口 5二$電層之製 電層之製作，且該轉角切口區域允許該第^;1 作。 &嫉，其中 、杰勢、结構 4 7 ·如申請專利範圍第4 6項所述之連〆形之斜邊的 該轉角切口區域為一直角三角形，該直角一為〜8〇。 c 長度約為0 · 5〜5 μ m，該斜邊與X軸的爽角沒1勢'结構，其中 48·如申請專利範圍第46項所述之連接^ ^二 該轉角切口區域之一面積比例匕符合下列公^ 2
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第34頁 1246732 六、申請專利範圍 其中，Atl代表該轉角切口區域的面積； 其中，Ael代表該第一導電層的轉角區域面積； 其中，該轉角區域面積Acl符合下列公式：Acl X W2 ; 其中，Wi代表該第一導電層之沿該第一方向的寬度； 以及 其中，w2代表該第一導電層之沿該第二方向的寬度。 49 .如申請專利範圍第3 6項所述之連接墊結構，更包 含有至少一轉角切口區域，係形成於該第二導電層之至少 一個轉角區域的附近，其中該轉角切口區域禁止該第二導 電層之製作，且該轉角切口區域允許該保護層之製作。 5 0.如申請專利範圍第4 9項所述之連接墊結構，其中 該轉角切口區域為一直角三角形，該直角三角形之斜邊的 長度約為0. 5〜5 /zm，該斜邊與X軸的夾角02為10 °〜80 ° 。 5 1.如申請專利範圍第3 6項所述之連接墊結構，其中 該第一導電層更包含有至少一標記凹痕，係用來區別該檢 測區域與該連接區域。 52 .如申請專利範圍第5 1項所述之連接墊結構，其中 該第一導電層之該標記凹痕包含有一底部以及兩側壁，且 該第一導電層之該標記凹痕所環繞之該第一介電層係成為 一介電層標記。 53.如申請專利範圍第5 2項所述之連接墊結構，其中 該介電層標記包含有： 一第一長度，係平行該第一導電層之該標記凹痕之底
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第35頁 1246732 六、申請專利範圍 部，約為1〜3 // m ;以及 一第二長度，係平行該第一導電層之該標記凹痕之侧 壁，約為0.5〜2//Π1。 5 4.如申請專利範圍第3 6項所述之連接墊結構，其中 該第二導電層更包含有至少一標記凹痕，係用來區別該檢 測區域與該連接區域。 5 5 .如申請專利範圍第5 4項所述之連接墊結構，其中 該第二導電層之該標記凹痕包含有一底部以及兩侧壁，且 該第二導電層之該標記凹痕所環繞之該保護層係成為一保 護層標記。 5 6 .如申請專利範圍第5 5項所述之連接墊結構，其中 該保護層標記包含有： 一第一長度，係平行該第二導電層之該標記凹痕之底 部，約為1〜3 /z m ;以及 一第二長度，係平行該第二導電層之該標記凹痕之侧 壁，約為0.5〜2//m。 5 7 .如申請專利範圍第3 6項所述之連接墊結構，更包 含有·· 一第一導電層之延伸部份，係自該第一導電層之一邊 端延伸至該連接區域與該檢測區域以外的區域；以及 一連接墊下方電路（circuit under pad，CUP)結構， 係形成於該第一導電層之延伸部份的下方。 58 .如申請專利範圍第5 7項所述之連接墊結構，其中 該CUP結構包含有：
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第36頁 1246732 導電層之延伸部份的下 六、申請專利範圍 一電路圖案，係形成於該第 方；以及 複數個導電插塞，係將該電路圖案電連接至該第一導 電層之延伸部份。 59·如申請專利範圍第58項所述之連接墊結構，其中 邊C U P結構更包含有： 一阻擔層，係形成於該第〆介電層之下方’其中該電 路圖案係形成於該阻擋層内；以及 複數個接觸洞，係形成於該第一介電層中，且位於該 第一導電層之延伸部份的下方，其中該複數個導電插塞係 分別形成於該複數個接觸洞内。 6 〇 .如申請專利範圍第5 8項所述之連接墊結構，其中 該CUP結構更包含有： ' 複數個接觸洞，係形成於該第介電層中’且位於該 第一導電層之延伸部份的下方； 其中，該複數個導電插塞係分別形成於該複數個接觸 洞内；以及 其中，該電路圖案係形成於該第一介電層中，且位於 该该複數個導電插塞的下方。 6 1 ·如申請專利範圍第5 7項所述之連接墊結構，其中 該CUP結構包含有： 一第二介電層，係形成於該第，介電層之下方； 一第三導電層，係形成於該第二介電層中，且電連接 至該第一導電層；
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第37頁 1246732 六、申請專利範圍 一第三導電層之延伸部份，係自該第三導電層之一邊 端延伸至該連接區域與該檢測區域以外的區域； 一阻擂層，係形成於該第二介電層之下方； 一電路圖案，係形成於該阻擋層内；以及 複數個導電插塞，係將該電路圖案電連接至該第三導 電層之延伸部份。 6 2.如申請專利範圍第6 1項所述之連接墊結構，其中 該第三導電層的輪廓係為環狀、格子狀、陣列島狀或實心 塊狀。 63. 如申請專利範圍第3 6項所述之連接墊結構，更包 含有一連接單元，係形成於該連接區域内之該第二導電層 64. 如申請專利範圍第3 6項所述之連接墊結構，其中 該連接單元係為一導電球或一導電凸塊。 65. 如申請專利範圍第3 6項所述之連接墊結構，更包 含有一阻障層，係形成於該第一導電層與該第二導電層之 接面處。 6 6 .如申請專利範圍第6 5項所述之連接墊結構，其中 該阻障層之材質可為鈦（T i)、氮化鈦（T i N)、鎢（W)、氮化 鎢（WN)、鈕（Ta)、氮化钽（TaN)或其組合。 6 7 .如申請專利範圍第3 6項所述之連接墊結構，其中 該第一導電層之材質可為銅、鋁、鋁銅合金、銅錳合金或 其他含銅合金。 6 8 .如申請專利範圍第3 6項所述之連接墊結構，其中
0503-9728twF(nl);tsmc2003-0866;Cherry.ptd 第38頁 1246732 六、申請專利範圍 該第二導電層之材質可為銘、紹銅合金或其他含銘合金。 6 9 .如申請專利範圍第3 6項所述之連接墊結構，其中 該第一介電層之材質可為電漿氧化物、高密度電漿（HDP) 氧化物、具有高度抗機械應力性質之介電材質、低介電常 數材質、H石夕玻璃（F S G )或石夕基介電材質。
0503-9728twF(nl); tsmc2003O866;Cherry .ptd 第39頁
TW093115621A 2003-10-29 2004-06-01 Bonding pad structure TWI246732B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/696,186 US7057296B2 (en) 2003-10-29 2003-10-29 Bonding pad structure

Publications (2)

Publication Number Publication Date
TW200515519A TW200515519A (en) 2005-05-01
TWI246732B true TWI246732B (en) 2006-01-01

Family

ID=34550077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093115621A TWI246732B (en) 2003-10-29 2004-06-01 Bonding pad structure

Country Status (4)

Country Link
US (2) US7057296B2 (zh)
CN (1) CN100334720C (zh)
SG (1) SG120987A1 (zh)
TW (1) TWI246732B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421954B (zh) * 2008-12-31 2014-01-01 中華民國台灣薄膜電晶體液晶顯示器產業協會 接合檢視結構

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
JP2005347622A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US7705464B2 (en) * 2004-09-13 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connection structure for semiconductor devices
US7157734B2 (en) * 2005-05-27 2007-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bond pad structures and methods of manufacturing thereof
US8786092B2 (en) * 2005-06-17 2014-07-22 Rohm Co., Ltd. Semiconductor integrated circuit device
JP2006351892A (ja) * 2005-06-17 2006-12-28 Rohm Co Ltd 半導体集積回路装置
TWI254972B (en) * 2005-07-11 2006-05-11 Siliconmotion Inc Bond pad structure
JP2007036021A (ja) * 2005-07-28 2007-02-08 Seiko Epson Corp 半導体装置
US7429795B2 (en) 2005-09-27 2008-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure
US7741716B1 (en) * 2005-11-08 2010-06-22 Altera Corporation Integrated circuit bond pad structures
KR100790974B1 (ko) * 2005-12-01 2008-01-02 삼성전자주식회사 퓨즈 포커스 디텍터를 구비한 반도체 소자 및 그 제조방법과 이를 이용한 레이저 리페어 방법
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US7714443B2 (en) * 2006-07-19 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure design with reduced density
KR100741910B1 (ko) * 2006-07-21 2007-07-24 동부일렉트로닉스 주식회사 구조적 강도가 향상된 칩 패드 구조를 가지는 반도체 칩
JP2010501116A (ja) * 2006-08-17 2010-01-14 エヌエックスピー ビー ヴィ エッチングステップ中の電極の適正なアンダーカットの試験方法
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
KR100924542B1 (ko) * 2006-12-14 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 패드 및 그의 형성방법
WO2008114208A2 (en) * 2007-03-21 2008-09-25 Nxp B.V. Metal pads with reduced parasitic capacitance
CN101336042B (zh) * 2007-06-29 2012-05-16 鸿富锦精密工业（深圳）有限公司 焊盘、具有该焊盘的电路板和电子装置
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
WO2009058143A1 (en) * 2007-10-31 2009-05-07 Agere Systems Inc. Bond pad support structure for semiconductor device
US8178980B2 (en) * 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
US9859235B2 (en) * 2009-01-26 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Underbump metallization structure
US8278737B2 (en) * 2009-04-02 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for improving die saw quality
US8039367B2 (en) * 2009-05-13 2011-10-18 United Microelectronics Corp. Scribe line structure and method for dicing a wafer
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
US9099318B2 (en) * 2010-10-15 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip having different pad width to UBM width ratios and method of manufacturing the same
JP5730062B2 (ja) * 2011-02-21 2015-06-03 株式会社ジャパンディスプレイ 表示装置
TWI424544B (zh) * 2011-03-31 2014-01-21 聯詠科技股份有限公司 積體電路裝置
US8629559B2 (en) * 2012-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus with an inverted cup-shaped layer
CN103311201B (zh) * 2012-03-16 2016-03-09 无锡华润上华科技有限公司 半导体结构及其制造方法
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
US9699897B2 (en) 2012-09-28 2017-07-04 Taiwan Semiconductor Manufacturing Company Limited Pad structure
JP6074984B2 (ja) * 2012-09-28 2017-02-08 ローム株式会社 半導体装置
FR2996354A1 (fr) 2012-10-01 2014-04-04 St Microelectronics Crolles 2 Dispositif semiconducteur comprenant une structure d'arret de fissure
US9117825B2 (en) * 2012-12-06 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate pad structure
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US9768221B2 (en) 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
US9379065B2 (en) 2013-08-16 2016-06-28 Qualcomm Incorporated Crack stopping structure in wafer level packaging (WLP)
US9606142B2 (en) * 2014-09-24 2017-03-28 International Business Machines Corporation Test probe substrate
US10141288B2 (en) 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
US9435852B1 (en) * 2015-09-23 2016-09-06 GlobalFoundries, Inc. Integrated circuit (IC) test structure with monitor chain and test wires
CN108369912B (zh) * 2015-12-14 2021-08-06 三菱电机株式会社 半导体装置及其制造方法
US10109666B2 (en) 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
CN105977224A (zh) * 2016-06-23 2016-09-28 华天科技（西安）有限公司 一种防止表面溢塑封料的封装件围坝结构及其制造方法
CN106024731B (zh) * 2016-06-23 2019-07-09 华天科技（西安）有限公司 一种用钝化层防止表面溢塑封料的封装件
CN107680954B (zh) * 2016-08-01 2019-12-10 中芯国际集成电路制造(北京)有限公司 半导体测试单元及半导体测试结构
US10910330B2 (en) * 2017-03-13 2021-02-02 Mediatek Inc. Pad structure and integrated circuit die using the same
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
US10283548B1 (en) 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102534051B1 (ko) * 2018-04-06 2023-05-18 삼성디스플레이 주식회사 도전층의 연결 구조
CN108598009A (zh) * 2018-04-20 2018-09-28 北京智芯微电子科技有限公司 晶圆级芯片中的焊盘及其制作方法
WO2020103875A1 (en) * 2018-11-21 2020-05-28 Changxin Memory Technologies, Inc. Distribution layer structure and manufacturing method thereof, and bond pad structure
CN112447640B (zh) * 2019-09-04 2025-08-29 长鑫存储技术有限公司 衬垫结构
TWI706139B (zh) * 2019-10-25 2020-10-01 巨擘科技股份有限公司 金屬探針結構及其製造方法
TWI808292B (zh) * 2019-12-30 2023-07-11 聯華電子股份有限公司 半導體元件封裝結構
CN115410985A (zh) * 2021-05-26 2022-11-29 中芯国际集成电路制造(上海)有限公司 晶圆切割道内连线结构
TWI802973B (zh) * 2021-08-24 2023-05-21 矽品精密工業股份有限公司 基板結構
JP7685924B2 (ja) * 2021-10-08 2025-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN115966551A (zh) * 2021-10-12 2023-04-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4341594A (en) * 1981-02-27 1982-07-27 General Electric Company Method of restoring semiconductor device performance
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JP3354424B2 (ja) * 1997-02-27 2002-12-09 三洋電機株式会社 半導体装置および半導体装置の製造方法
US6124143A (en) * 1998-01-26 2000-09-26 Lsi Logic Corporation Process monitor circuitry for integrated circuits
US6552438B2 (en) 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6423625B1 (en) * 1999-08-30 2002-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of improving the bondability between Au wires and Cu bonding pads
US6426555B1 (en) * 2000-11-16 2002-07-30 Industrial Technology Research Institute Bonding pad and method for manufacturing it
US6455943B1 (en) * 2001-04-24 2002-09-24 United Microelectronics Corp. Bonding pad structure of semiconductor device having improved bondability
US6765228B2 (en) * 2002-10-11 2004-07-20 Taiwan Semiconductor Maunfacturing Co., Ltd. Bonding pad with separate bonding and probing areas
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421954B (zh) * 2008-12-31 2014-01-01 中華民國台灣薄膜電晶體液晶顯示器產業協會 接合檢視結構
US8736083B2 (en) 2008-12-31 2014-05-27 Taiwan Tft Lcd Association Bonding inspection structure

Also Published As

Publication number Publication date
US7057296B2 (en) 2006-06-06
US20060131759A1 (en) 2006-06-22
TW200515519A (en) 2005-05-01
CN1612333A (zh) 2005-05-04
US20050093176A1 (en) 2005-05-05
SG120987A1 (en) 2006-04-26
CN100334720C (zh) 2007-08-29
US7233075B2 (en) 2007-06-19

Similar Documents

Publication Publication Date Title
US7057296B2 (en) Bonding pad structure
US7524763B2 (en) Fabrication method of wafer level chip scale packages
CN100401501C (zh) 密封环结构、半导体晶圆与降低切割引起应力影响的方法
TWI305378B (en) Die seal structure for reducing stress induced during die saw process
JP5443827B2 (ja) 半導体装置
US9373591B2 (en) Semiconductor device for preventing crack in pad region and fabricating method thereof
CN1717802B (zh) 具有接合焊盘的半导体器件及其制造方法
US8981558B2 (en) Semiconductor device
EP1609179B1 (en) Internally reinforced bond pads
US20130285057A1 (en) Semiconductor device
US8963331B2 (en) Semiconductor constructions, semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers
TW200822330A (en) Bonding pad structure and method for forming thereof
US20250343205A1 (en) Semiconductor packages
US20090176124A1 (en) Bonding pad structure and semiconductor device including the bonding pad structure
JP2007036060A (ja) 半導体装置及びその製造方法
TW531776B (en) Metal pad structure suitable for connection pad and inspection pad
CN116387248A (zh) 集成电路器件及封装集成电路器件
TWI280626B (en) Bond pad
JP7680913B2 (ja) 半導体装置およびその製造方法
JP2008085173A (ja) 半導体装置及びその製造方法
JP2014033228A (ja) 半導体装置
TWI287266B (en) Seal ring structures, semiconductor wafers and methods for reducing die saw induced stresses
CN1262004C (zh) 适用于接合垫与检测垫的金属垫结构
TW201041022A (en) Scribe line structure and method for dicing a wafer
CN1988144A (zh) 半导体器件

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent