TWI258917B - Method and apparatus for reducing electromagnetic interference in a flat panel display - Google Patents

Description

1258917 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種降低平面顯示器之電磁干擾的方法與裝 置，尤指-種在時脈產生電路中，降低平面顯示器之電磁干擾的 方法與裝置。 【先前技術】 在各種時脈產生電路(Clock generating circuit)之中，通常會利 用一差動訊號(differential signal)來產生複數個時脈訊號。其中的 一種應用如第1圖所示。第1圖係為習知技術，一T形架構 (T-conflguration )的 RSDS TM ( Reduced swing Differential

Signaling )資料匯流排（databus) l〇的示意圖。如rsdstm規格 (RSDS TM Specification Revision 〇·95 )中所介紹的，RSDS TM 是一 種訊號傳輸標準，也是一種訊號擺幅(signal swing)約為2〇〇mV的 差動介面。其疋義了-傳送ϋ所輸出或接收騎_之訊號的特 性，以及平面顯示面板之時序_器（flatpaneltiming_tiO㈣ 與列驅動器（Cd_Mve〇之_晶片對晶丨介面（ehip_tQ_ehip interface)所使用的通訊協定。 第1圖所示❸RSDS™ #料匯流排電路1〇包含有一時序控制 器12，用來控制複數個驅動器電路14的時序運作。舉例來說，第 1圖中總共有八個驅動器電路14。時序控制器12可提供一起始脈 1258917 波(Start Pulse) SP給一第一驅動器電路〗4，每一個驅動器電路 則將起始脈波SP傳送給下一個驅動器電路14。當一驅動器電路 14接收到起始脈波SP時，其即可以類比的形式來驅動數位的差 動資料匯流排訊號。 明參閱第2圖。弟2 0為一時序圖，顯示時序控制器I)如何 產生起始脈波SP。首先，時序控制器12會產生一對差動時脈訊 唬CLKN與CLKP。在理想情況下，這兩個時脈訊號CLKN與 應該要具有⑽。的相位差，並具有相同的轉換率（siewrate)、或 甚至兩者具有_驗形。料脈赠b CLKp齡雜訊號CLKn 後會產生-絲訊號DIFF，絲訊號DIFF可时作為傳送資料 所依據的時脈訊號。除此之外，紗脈波处亦是依據差動訊號 DIFF所產生的。 睛茶閱第3圖。第3圖的時序圖顯示在時脈訊號CLKp與時 脈訊號CLKN平衡（balanced)及不平衡（unbalanced)情況下所 產生之共模電壓((：0111„10111110如¥〇11^踩)的示意圖。在第3圖上方的 第一對差動時脈訊號是平衡的，兩個時脈訊號具有相同的波形、 相位差是180。。若以這兩個時脈訊號CLKN、CLKp瞬時 值來產生-共模賴VCM，财產生如第三圖巾所示之水平的共 模電壓VCM，亦即共模電壓VCM的值會固定為〇。 ^ 動時脈訊號則是不平衡 另一方面，在第3圖下方的第二對差 1258917 的，不平衡的原因通常是由於時脈訊號（：]^<^與（^1<^具有不同 的轉換率所造成、或是因為在時脈訊號CLKN、CLKP上升或下降 的時間點具有偏移的情形。在兩個訊號相互不平衡的情形下，共 模電壓VCM的值就不會固定為〇。而不幸的是，共模電壓vcm 疋RSDS™資料匯流排電路10中，電磁干擾（dectr⑽ interference ’ EMI)的主要來源，電磁干擾的情形不僅會影響以抓 資料匯流排電路10中資料的完整性、還會影塑到其 他週邊電路。 【發明内容】 因此本發明的目的在於提供—種可於4嫌產生電路中，降 低平面顯示器之電磁干擾的方法餘置，轉決習知技術所面臨 的問題。 本發明為-種在-時脈產生電路巾，降低平面顯示器之電磁 干擾的方法，其包含有：提供一第一對時脈訊號，其包含有一第 -正時脈訊號與—第—負時脈訊號，該第—正_訊號與該第一 負時脈訊號之間大體上具有180。之相位差；以及提供一第二對時 脈訊號，其包含有-第二辦脈訊號與—第二負時脈訊號，該第了 一正日守脈§亿號與该第二負時脈訊號之間大體上具有丨⑽。之相位 是。其中該第-正時脈職與該第二正時脈訊號之間大體上具有 ⑽。之相位差，該第—負時脈訊號與該第二負時脈訊號之間大體 上具有180。之相位差。 1258917 由於本發明的第一正時脈訊號與第二正時脈訊號之間具有 180°的相位差、且第一負時脈訊號與第二負時脈訊號之間具有 180°的相位差，因此肇因於第一對時脈訊號的電磁干擾效應會與 肇因於第二對時脈訊號的電磁干擾效應具有相同的大小及相反的 正負號，因此，使用本發明的作法，可以大幅地降低整體的電磁 干擾效應。 【實施方式】 請芩閱第4圖。第4圖係為雙匯流排架構（dualbus configuration)( SXGA系統）RSDS tm資料匯流排電路的一實施例 不思圖。類似於第1圖中的RSDSTM資料匯流排電路1〇,第續 中的RSDSTM資料匯流排電路3G包含有—時序控制器恤邮 controller) 40，用來控制複數個驅動器電路(driver咖此）％、^ 的π序運作本發明使用了兩組不同的驅動器電路％、料。如第 4圖所示，總共有八個驅動器電路，其中左侧包含有四個驅動器電 路32(第一〜第四驅動器電路），右側則包含有另夕卜四個驅動器電 路34 (第五〜第八驅動器電路）。 時序控制器40可提供第一驅動器電路32 —左起始脈波乳, 以及提，第五驅動器電路34—右起始脈波叭。因此，本發明的 RSDS賴匯流排電路3G總共使用了兩個起始脈波。時序控制 器40所提供的左起始脈波SPl會依序自第―驅動器電路㈣送 1258917 至第二、第三、以及第西驅動器電路32 ;同樣地，時序控制器仙 . 所提供的右起始廳皮spr會依序自第五驅動器電路34傳送至第 六、第七、以及第人驅動器電路34。當其中—驅動器電路％或 34接收到一起始脈波SPl或SPr時，該驅動器電路即可以類比的 形式來驅動數位的差動資料匯流排訊號。 請參閱第5圖與第6圖。第5圖係為時序控制器4〇詳細的示 意圖。第6圖則是時序控制器4〇據以產生左起始脈波％與右起 始脈波8匕的時序圖。時序控制器4〇包含有一第一時脈產生器 ❿ 42 ’用來產生一第一對差動時脈訊號RCLK]^RcLKp ;第一對 差動時脈訊號RCLKN與RCLKP係經由—第—賴訊路徑&触 pair of signal traces) 60與62所傳送出。時序控制器4〇另包含有一 第二時脈產生师〇心_齡)44’用來產生一第二對差動時脈 说唬LCLKN與LCLKP ;第二對差動時脈訊號lclkn與LCLKp 則經由一第二對傳訊路徑(a sec〇nd pair 〇f 從·) 64與的傳 送出去。 、 _ •序k制為40還包含有一第一減法電路ci:rcuk) 46，用來將時脈訊號RCLKP減去時脈訊號RCLKN以產生一第一 差動時脈峨RDIFF。同樣地，—第二減法電路48侧來將時脈 訊號LCLKP減去時脈訊號LCLKN，以產生一第二差動時脈訊號 LDIFF。一第—脈波產生器5〇與一第二脈波產生器52則分別用來 依據第一差動時脈訊號RDIFF與第二差動時脈訊號LDIFF來產生 10 1258917 右起始脈波spr與左起始脈波SJV。 如第6圖所示’時脈訊號虹纽與時脈訊號RcLKp之間具 有⑽。的相位差；同樣地，時脈訊號lclkn與時脈訊號虹灯 之間亦具有】8〇。的相位差。第—對差動時脈訊號中的時脈訊號 RCXKN與帛二對絲咖婦u巾6㈣脈峨lcl紐之間具有 180的她差’第―對絲時脈峨巾的時脈喊與第 ，對差動雜訊射的日械職LCLKp之間亦具有⑽。的相位 差。本發明即依據此—特性，來降低電磁干擾的效應，以下將作 更#羊細的說明。 請茶閱第7目。第7圖係為差動時脈訊號不平衡時所產生之 共模電壓的示t目。餘触碱RCLKN與RCLKP❺者具有不 同的轉換率（slewmte)和工作週期（dutyeyde)，因此，時脈訊 號RCLKN與RCLKP的瞬時平均值（instantane〇usave零），亦 即右共模 RVCM不會-直具有等於G的值。為此，本發明的 牯脈§fl號LCLKN與LCLKP還會產生一左共模電壓LVCM。右共 模電壓RVCM與左共模電壓LVCM兩者具有大體上相同的大小以 及相位，但相反的正負值。以第7圖為例，右共模電壓rvcm具 有非負的值、至於左共模電壓LVCM則具有非正的值。由於這兩 個共模電壓RVCM與LVCM具有相同的大小與相反的正負值，因 此這兩個共模電壓所造成的電磁干擾效應大致上可相互抵銷掉。 1258917 清麥閱第8圖。第8圖係為四種不同型態之輻射場強度的示· 意圖。這—型態的輻射場都是電磁干擾的來源。A型態可稱為 共模輻射（commonmoderadiati〇n)，會在一對訊號傳送至相同的 方向時產生。B型態可稱為差動_ ( differential m〇de瓜翻⑻）， 晋於-對§磁傳送至相反的方向時產生。就A^B型態*言，用 來傳送-對&fl號的兩條傳輸線之間的距離係為S。至於C與D型 態則各使用了兩對訊號，每對傳輸線中的兩條傳輸線之間的距離 依舊是為S、兩對傳輸線之間的距離Si2則較大。在c型態中，兩 對上號白傳送至相同的方向，因此不僅每對訊號中的兩個訊號會 Φ 產生輻射效應、兩對訊號也會共懸生麟的倾效應。至於在D 型悲中’第-對喊傳送的方向係與第二對訊號傳送的方向相反。 由於本發明使用了兩對差動時脈訊號RCLKN和RCLKp以及 LCLKN和LCLKP，因此C型態的輕射效應會是本發明中電磁干 擾效應最主要的來源。如眾所周知，c型態的輕射效應通常會都 退大於D型悲的輕射效應。然而，由於本發明可以讓右共模電| φ RVCM與左賊電壓LVCM具有大體上相_大小、相反的正負 值，因此本發啊大巾I崎低c魏触射效應以及因而產生的 電磁干擾效應。 清茶閱第9圖。第9圖係為本發明相關之共模電壓的一模擬 圖’此一模擬圖係顯示了電壓值與時間的相互關係^在第9圖的 上半部份係顯示了時脈訊號RCLKN、RCLKP以及右共模電壓 12 1258917 RVCM的波形；在第9圖的下半部份則顯示了時脈訊號、 LCLKP以及左共模電壓LVCM的波形。由於左共模電塵rvcM 與右共模電壓LVCM不是同時為〇、就是會财相制大小以及 相反的正負值，因此，左共模電壓RVCM與右共模電壓lvcm的 效應會相互抵銷掉，故而降低了整體的電磁干擾效應。 晴參閱第10圖。第10圖則是習知技術與本發明的電磁干擾 效應在頻率領域上的模擬圖。其中，κ形的點是習知技術使用單 獨-對絲時脈訊餅的電軒擾值；三肖形的闕是本發明使 用兩對差_脈訊贿的電磁干擾值。此—模赌果顯示了電磁 干擾值與頻率之__。_顯地，由於本發明中，_共模 電壓的效應會相互鋪掉，耻本發明的電軒擾值在各個頻率 上皆會退低於習知技術的電磁干擾值。 總結而言’本發明係使用兩對差動時脈訊號紙紐和 RCLKP 以及 LCLKN 和 LCLKP。藉由在 RCLKN 和 LCLKn 以^ RCLKP和LCLKP之間造成。的相位差，兩對差動時脈訊號 所產生的賴越電齡具有賴上鱗的大小，⑽細如 負值，因此’兩者所導致㈣軒擾也可_互抵銷掉。…— 以上所述僅為本發明之較佳實施例，凡依本發财 園所做之均等變化與修飾，皆麵本發明之涵蓋範園。 1258917 【圖式簡單說明】 弟1圖習知技術巾—T ^_rsdsTM:紐匯流排的示 η ° 第圖係為第1圖之時序控制器據以產生起始脈波sp的一時 號在平衡及不平衡情況下所產生之共 第3圖係為差動時脈訊 模電壓的示意圖。 次、，、第4圖係為本發明之雙匯流排架構（SXGA系統） RSDS ™ 貝料匯流排電路的—實麵示意圖。 第5圖係為第4圖之時序控制器詳細的示意圖。 第6圖係為第4圖之時序控制器據以產生左起始脈波SPr與 右起始脈波SPL的時序圖。 第7圖係為不平衡之差動時脈訊號所產生之共模電壓的示意 第8圖係為四種不同型態之輻射場強度的示意圖。 第9圖係為本發明相關之共模電壓的一模擬圖。 第忉圖係為習知技術與本發明的電磁干擾效應在頻率領域上 的模擬圖。 10 【主要元件符號說明】 資料匯流排電路 時序控制器 12 1258917 14、32、34 驅動器電路 42、44 時脈產生器 46、48 減法電路 50、52 脈波產生器 60、62、64、66 傳訊路徑

15

Claims (1)

1258917 十、申請專利範圍： 1· 一種降低電磁干擾的方法，至少包含： 提供一第一對時脈訊號，其包含有一第一正時脈訊號與一第一 負日守脈訊號，該第一正時脈訊號與該第一負時脈訊號之間 具有大體上180。之相位差；以及 提供一第二對時脈訊號，其包含有一第二正時脈訊號與一第二 負時脈訊號，該第二正時脈訊號與該第二負時脈訊號之間 具有大體上180。之相位差； 其中，該第一正時脈訊號與該第二正時脈訊號之間具有大體上 180之相位差，該第一負時脈訊號與該第二負時脈訊號 之間具有大體上180。之相位差。 2·如申請專利範圍第1項所述之方法，其中該第一正時脈訊號 與該第一負時脈訊號具有不同之轉換率，該第二正時脈訊號 與忒第二負時脈訊號具有不同之轉換率，且一第一共模電壓 係大體上為一第二共模電壓的反逆，以降低電磁干擾，該第 一共模電壓係由該第一對時脈訊號不同之轉換率所造成，且 該第二共模電壓係由該第二對時脈訊號不同之轉換率所造 成。 3.如申請專利範圍第1項所述之方法，更包含： 將該第一正時脈訊號減去該第—負時脈訊號以產生一第一差 16 1258917 動時脈訊號；以及 . 將該第二正時脈訊號減去該第二負時脈訊號以產生一第二差 動時脈訊號。 4·如申請專利範圍第3項所述之方法，更包含·· 依據該第-差動時脈_來產生一第—起始脈波；以及 ' 依據該第二差動時脈訊號來產生一第二起始脈波。 5·如申請專利範圍第3項所述之方法，更包含： 鲁 以β亥弟一起始脈波來驅動一第^一驅動電路；以及 以該第二起始脈波來驅動一第二驅動電路。 6· —種時序控制裝置，包含： -第-喊產生器’用來產生一第一對時脈訊號，該第一對時 2訊號包含有-第-正時脈訊號與—第—負時脈訊號，該 第一正時脈訊號與該第一負時脈訊號之間大體上具有 180°之相位差； φ -第二時脈產生器，用來產生一第二對時脈訊號，該第二對時 脈訊號包含有-第二正時脈訊號與一第二負時脈訊號 第二正時脈訊號與該第二負時脈訊號之間大體上具有 180°之相位差；以及 ， 设數個傳訊路徑，用來傳送該第一對與第二對時脈訊號； 其中，該第一正時脈訊號與該第二正時脈訊號之間大體上具有 17 ^58917 號 _二一 =申請專利範_項所述之時序控繼置，其中該第一正 视《與該第-負時脈訊號具有不同之轉換率，該第二正 «訊號與該第二負時脈職具有不同之轉鮮，且一第一 共核電=係大體上為—第二賊電_反逆，崎低電磁干 =°亥第錄電壓係由該第一對時脈訊號不同之轉換率所

仏成，且销二共模電壓係由該第二麟脈訊號不同之轉換 率所造成。 8·如申明專利範圍弟6項所述之時序控制裝置，更包含： 第-減法魏，絲將該第—正時脈減減去該第—負時脈 訊號，以產生一第一差動時脈訊號；以及 一第二減法電路，用來將該第二正時脈訊號減去該第二負時脈 訊號，以產生一第二差動時脈訊號。 9·如申請專利範圍第8項所述之時序控制裝置，更包含： 一第一脈波產生器，用來依據第一差動時脈訊號來產生一第一 起始脈波；以及 一第二脈波產生器，用來依據第二差動時脈訊號來產生一第二 起始脈波。 18 1258917 1(λ如申請專利範圍第9項所述之時序控制裝置，更包含： 一第一驅動電路，由該第一起始脈波所驅動；以及 一第二驅動電路，由該第二起始脈波所驅動。 11, 一種平面顯示器，包含如申請專利範圍第6項所述之時序控 制裝置。 十一、圖式：