TWI281164B - A shift register - Google Patents

Description

,1281164 ， 九、發明說明： 【發明所屬之技術領域】 本發明為有關於一種移位暫存器，特別是一種不利用次級 移位暫存器的輪出訊號為回授信號的移位暫存器。 【先前技術】 、液晶顯示器已經成為目前顯示裝置的主流產品，而為了使 液晶顯7器能輕量化，將驅動電路設計在液晶顯示器的玻璃基 板上已=未來最主要,的技術，不僅可以減少液晶顯示器的體二 也可以痛下原先驅動電路的成本。以薄膜電晶體液晶顯示哭來 祝，非晶矽（⑽〇rphous Sl)的製程已是目前主流，但非晶矽 =子漂流率（m〇blllty)低，以非晶石夕製成的元件（如薄膜 册-又較大電級，則兀件本身的通道寬度必須增 ’ T使传兀件體積變大，難以減少電路面積。 ^圖日為習知驅動電路中—非^移位暫存器的電路圖。 ^使非4移位暫存器輪出到間極線上的輪出能夠 黾與放電，非晶石夕移位暫在 、 .^λα .. 暫存為内負責充電的薄膜電晶體Τ4盥 負貝放電的缚膜電晶體喻必 因 此通道寬度較大，-般來說其寬度約在數千：;= :、】 會佔據相當大的電路佈届々U未左右而延將 係利用下-级輪出工曰。此外習知的非晶石夕移位暫存器 !器為最後-級’則無下-、_回為回授 完全放電，如第2圖中卢唬貝J 了月無法 所干之非a a#/ ^ 20所示。第2圖則為應用第！圖 所不之非曰曰矽移位暫存 乐α 曲線2卜23、25以及”、 $序圖。在第2圖中’ (Ν+2)級非晶石夕移位暫存^^示第^1)、^(叫以及 圖中，（N+2)、級為最後°。、輸出訊破的充放電情形。在第2 、、’因此會出現放電不完全的情形， 〇632-A5〇47i-TWf/AU〇5〇3〇64/Brent 5 J281164 虛忙20所示。以第（n])級的輸出信號曲 =時間約為25US，且在第N級的輪出信號23為充電： =電f全，使得相鄰兩級的信號重疊（如虛框^ 成s、、員示态無法正常顯示。 仏 ， 因此如何減少非晶料位暫存器的驅動電路所 問喊疋業界所想解決的。 u里且 【發明内容】

’可不利用下一 電。 ’可減少其電路 本發明的目的提供一種非晶矽移位暫存器 級移位暫存器的輸出信號為回授信號來進行放 本發明目的為提供一種非晶矽移位暫存器 佈局所佔的區域面積。 暫存供一種移位暫存電路，具有複數個串接級之移位 及一第一二.丨一電晶體，具有-閘極、-第-源/汲極以 =一弟—源/〉及極，其中該第—電晶體之閉極與該第-電晶體之 源/錄純前_串接級之移位暫存器的輸出

— 弟一源/汲極以及一第二源/汲極，苴 弟二電晶體之祕·接該第-電晶體之第-源/汲極，該第 j晶體之第二源/沒極叙接一低電塵準位。一第三電晶體，具 曰:開極、—第—源/汲極以及—第二源/汲極，其中該第三電 :體之嶋接該第二電晶體之第一源，及極，該第三電晶體： 弟斤源"及極搞接該第一電晶體之第二源/沒極，該第三電晶體 =弟一源/汲極耦接該低電壓準位。一第四電晶體，具有一閘 極、-第-源/汲極以及一第二源/汲極，其中該第四電晶體之 閘_接該第一電晶體之第二源/沒極，該第四電晶體之第一源 /及極減-第-時脈訊號，該第四電晶體之第二源/没極輕接 〇632-A5〇47i-TWf/AU〇5〇3〇64/Brent 6 J281164 ，一第一輸出端。一第六電晶體，具有一閘極、一第一源/汲極以 及一第二源/汲極，其中該第六電晶體之閘極與該第六電晶體之 第一源/汲極耦接一高電壓準位。一第七電晶體，具有一閘極、 一第一源/汲極以及一第二源/汲極，其中該第七電晶體之第一 源/汲極與該第六電晶體之第二源/汲極耦接該第二電晶體之第 一源/汲極，該第七電晶體之第二源/汲極耦接該低電壓準位。 ‘ 一第八電晶體，具有一閘極、一第一源/汲極以及一第二源/汲 極，其中該第八電晶體之閘極與該第八電晶體之第一源/汲極耦 接該高電壓準位源。一第九電晶體，具有一閘極、一第一源/ ❿汲極以及一第二源/汲極，其中該第九電晶體之第一源/汲極耦 接該第八電晶體之第二源/汲極及該第二電晶體之第一源/汲 極，該第九電晶體之第二源/汲極耦接該低電壓準位，該第九電 晶體之閘極與該第七電晶體之閘極耦接該第一輸出端。 本發明更提供一種移位暫存電路，具有複數個串接級之移 位暫存器，包括：一第一電晶體，具有一閘極、一第一源/汲極 以及一第二源/汲極，其中該第一電晶體之閘極與該第一電晶體 之第一源/汲極耦接前一串接級之移位暫存器的輸出訊號。一第 二電晶體，具有一閘極、一第一源/汲極以及一第二源/汲極， ® 其中該第二電晶體之閘極耦接該第一電晶體之第一源/汲極，該 第二電晶體之第二源/汲極耦接一低電壓準位。一第三電晶體， 具有一閘極、一第一源/汲極以及一第二源/汲極，其中該第三 電晶體之閘極耦接該第二電晶體之第一源/汲極，該第三電晶體 之第一源/汲極耦接該第一電晶體之第二源/汲極，該第三電晶 體之第二源/汲極輕接該低電壓準位。一第四電晶體，具有一閘 極、一第一源/汲極以及一第二源/汲極，其中該第四電晶體之 閘極耦接該第一電晶體之第二源/汲極，該第四電晶體之第一源 /汲極耦接一第一時脈訊號，該第四電晶體之第二源/汲極耦接 〇632-A5〇471-TW^/AU〇5〇3〇64/Brent 7 J281164 •二輪一第五電晶體’具有1極、-第-源/汲極以 -輸其中該第五電晶體之第一源肺耗接該第 第 而"弟五電晶體之第二源/没極轉接該低電壓準位。- 之輸出㈣iw ^入㈣-輸出端，其中第-反相裝置 η出知耦接该弟三電晶 ^, ^ w ^ ^ 1 ;二！出端。：第二反相裝置，具有-輸入端舆-輪出 ，篦弟—反相裒置之輪出端耦接該第五電晶體之閘極， 該弟二反相裝置之輸入端•接該第-輸出端。 根據本發明之精神，兮楚 &斤 哭。 邗5亥弟一與弟二反相裝置可為一反相 根據本發明之精神，該一壯· ^ 體，具有-閘極、一第_诉她 ☆。括·-弟八電晶 源/汲極以及一第二源/汲極，其中該 Γ 之閘極與該第人電晶體之第—源⑼極搞接-電 /汲極，其中該第九：曰體:弟，及極以及-第二源 一 弟九私日日體之弟一源/汲極與該第八電晶體之第 二源/汲極耦接該第一反相裝置之輸出端，該第九電晶體之第二 =及極城該低電麼準位，該第九電晶體之閘極純該第一反 相I置之輸入端。 發明之精神，該第二反相裝置包括：一第六電晶 體、、有一閘極、一第一源/汲極以及一第二源/汲極，直中该 第六電晶體之閉極與該第六電晶體之第-源/汲極耦接一高電 屋準位。一第七電晶體，具有一間極、-第-源/沒極以及一第 ，/;及極其中5亥第七電晶體之第一源/汲極與該第六電晶體 之第二源/汲極耦接該第二反相裝置之輸出端，該第七電晶體之 第二源/汲極輕接該低電壓準位，該第七電晶體之問極 二反相裝置之輪入端。 # 為讓本月之上述和其他目的、特徵、和優點能更明顯易 o632-A5〇47i'TWf/AU〇5〇3〇64/Brent 8 1281164 f重下文特舉出較佳實施例，並配合所附圖式，作詳細說明如 下： 【貫施方式】 “曰第3圖為根據本發明之一實施例的移位暫存器電路圖。一 電曰曰體Tl的間級與第-源〇及極搞接前-級（帛（N-1 )級）移 :暫存器輪出端（端點（N-1))的輸出信號，當該前一級輪： =的輸出尨號為高電壓準位時，該電晶體τι被導通。該電晶 的第二源/汲極執接一電晶體T4的閘級。該電晶體T4的曰 弟一源/汲極摩馬接一時脈訊號CLK，該電晶體丁4的第二源 搞接第Ν級移位暫存器的輸出端點Ν。一電晶體了閑馬 Π;"的第，汲極，該電晶體-的第二源 _电昼準位Vss，該電晶體Τ2的第—源/沒極純 體Τ3的閘極。該雷曰雕斤 迅日日 日日3的弟二源/汲極耦接一低電壓準位 VSS，该電晶體丁3的第一源/沒軸接 = 汲極。一反相庐詈T1，甘认 1们弟源/ 曰體T3 ，、輸人端偶接該端點N，輸出端搞接電 T3 ?極。一反相裝置12 ’輸入端偶接該端點 繼：電晶體T5的間極。該電晶體τ5的第二 = 一低電壓準位Vss，該電晶體 '、°接 Ν。. $曰曰體Τ5的弟-源/汲極耦接該輸出端 士當該前一級移位暫存器輪出端的輸出信號為 %電晶體Τ1與f晶體Τ2被導通，此時電” 電晶體Τ2的導通而為低電壓準帝 的閘級因 晶體丁4接收電晶體Τ1導通時前 *甩曰曰脰Τ3為關閉。電 瓣位，因此電晶體丁 4亦為;：級简㈣ 第Ν級移位暫存器的輸出信咖為高«準位時， 閘極的電壓準位會再向上提升二二[準位，此時電晶體丁4 $ CLK變低電壓準位時，移位 〇632-*A5〇47i-TWf/AU〇5〇3〇64/Brent 9 1281164 暫存器輪出端N的輪出信號為低電壓準位 11與12使得電晶體T5與T3導通，此時電晶體二::二二 壓會透過電晶體Τ3而 :：的間極的電 ^=:Ν的輪她會因電晶體Τ5的導通而維持在低 電示=考I:。/第4二為f3圖中靖 電曲線，曲線43 位暫存器的輸出端的充放 線。由第4ffl+π弟N級移位暫存器的輸出端的充放電曲 以快速放電：且；=用本發明之電路可使得移位暫存器可 ,不曰有如弟2圖中放電不完全的情形（往f图 |王20) 〇此外移位暫存器有極 電 ^二 降低液_示器的充電不足問題。電守間也可大幅 而為佳實施例可 圖。端點=目4 τ反相裝置11之一實施例的電路 52 A 置11的輸出端，耦接電晶體丁3的閘級。 出端N的輪出目入端，•接第^級移位暫存器的輪 電壓準位VDD;晶的間極與第-源"及極耦接-高 晶體-的第-心。： 體T9的第二源/汲極_接HT9隹的間極柄接端點52 ’電晶 存器的輸出為高電料^ Γ S。當第心移位暫 輸出信號為編準位二;;T體79被導通’端點51的 產準位時，電曰n，亥弟N級移位暫存器的輸出為低電 電晶體T8的導:V高^準:時… 弟6圖為第3圖中及相壯 61為反相裝w T2的鈐山衣置12之一實施例的電路圖。端點 、 、剧出端，耦接電晶體丁5的閘級。端點62 叫2 Α5〇47ΐ~Τ\Υί/Αυ〇5〇3〇64/ΒΓ6ηΐ 10 1281164 '為反相裝置12的輪入端，耦接笛,

的輪出信號。電晶體 ^弟N級移位暫存器的輸出端N 一電晶體二：的、=一一 的第1/¾極。Τ7 ώ、/讀該端點61與電晶體丁7 第二源/没極叙接電舞位間^接端點62，電晶體Τ7的 輪出為高電騎位時，W移位暫存器的 號為低電壓準位。當該第曰i 7被導通，端點61的輪出信 時，電晶體丁7被關田^，此日士 =位暫存器的輸出為低電壓準位 T6的導通而為高電屢準位 61的電㈣位會因為電晶體 第7圖為根據本發明 _ · ^ -苐-電晶…_之該另第一—：的之移;暫二器電路圖。 —事接級”位暫存器的輪出端（Ν _ υ。_第二電=輕接w 耦接该弟一電晶體T1之第一源"及極，該晶2 = ，弟二源/獅接-低電屢準位VSS。一第三電晶：；體T2 亟輪接該第二電晶體Τ2之第一源/汲極，該第 = Γ源/汲極細第-電晶體η之第二源/汲極；叉？ r之第二源/沒極編低電麼準位vss。—第四電曰—電二 =極•接該第一電晶體Tk第二源/沒極，該第四電： :弟-源/職接一第一時脈訊號CLK，該第四電晶體=:4 迅日日體丁6之第一源/汲極耦接一 :DD。一第七電晶體丁7之第一源/汲極與該第六電晶體 弟—源/汲極麵接該第五電晶體T2之閉極，該第 之第二源接該低„準位卿。 =^7 DD。一弟九電晶體T9之第一源/汲極耦接該第八電 立 之第二源/汲極及該第二電晶體丁2之第一源/没極，該第九電晶 〇632-A5〇47i-TWf/AU〇5〇3〇64/Brent 11 1281164 體Τ 9之第二源/汲極輕接該低電壓準位v s s，該第 之閘極與該第七電晶體丁7 电日日版丁9 為了更伽明: 移位暫存器的輪出端n。 、為了更/月邊呪明弟7圖的電路運作，請參 圖為根據第7圖所示電路之一時序圖。在時間二 級之移位暫存器的輸出端（N_ 一 $，則一串接 雷曰卿 道 、。^為呵电壓準位，第_ 電曰曰肢Τ! ^通，因此端點m為高電麼準位。第 雕弟 ^為前-串接級之移位暫存器的輸出端（ ¥通，因此端黑占N2電位㈣接到低電塵準 «而破 電壓準位。在時間t2日夺，前一串接級之移位 2為低 乃被關閉，端賴的電位沒有二^^^九電晶體 高電料位，使得第四電晶體T4繼續被導通。此在 體:9雖然被關閉，端點犯不會_ =弟= 端點N2仍是持續維持在低電壓準位。第4 土狗立VSS，但 間t2時為高電塵準位，此時移位暫存^ 號CLK在時 為高電輸。而對第四電晶體T4的；出”亦被提升 形成耦合電容充電’使得端點N1的電壓:立：：與閘極之間 時，第一時脈信號CLK為低電壓準位，二 。在時間《 端N亦因為第四電晶體丁4被導通而:：：：存器的輸出 七電晶體T7 _極因連接至移位 低㈣準位。第 閉，而第六電晶體T6被導通使得端點m。為：:N而被關 通第八電晶體T8，使端點N1上的電位透過位，而導 放電，端點N1被迅速下拉至低電 …冑曰曰體T8而 被關閉。 ^ ’弟四電晶體也因此 由第8圖的說明可以發現到 不接收次級移位暫存器的輸出 端N的電位下拉至低電壓準位 在 出 二第7圖所不之移位暫存器可 L唬即可將移位暫存器的輸 。而為確保移位暫存器的輸出 〇632-A5〇47i-TWf/AU〇5〇3〇64/Brent 12 1281164 能確實放電至低_準位 放電電晶體T5,以對移位 根據弟7圖的電路圖增加一 圖，第9圖為根據本發明之:者輪出端N放電。請參考第9 在第9圖增加-第五電晶體了"^施例的移位暫存II電路圖。 的放電電晶體。當第四電晶體丁4丄為::一暫，器的輪出端Ν 低電壓準位時’移位暫存器的輪出0 日守脈k號CLK為 七電晶體T7被關閉’使得 而=壓準*。此時第 晶體丁 6導通的高電塵準位m導；曰曰二τ5的間極接收因第六電 被耦接至低電壓準位vss。 此蚪移位暫存器的輪出端Ν 此外’利用本發明之移位暫 積。在習知的移位暫存器中 ^ / 1所佔區域面 .^ 負貝充放琶，因此其寬度約在數百至數千半 之間，電晶體丁2與T3寬度約為數百微米 ^ …、包日日體數目增加，但是整體電路所佔的區诚 面積卻是大幅減少，仍較第2 p]轿- > 羽土 、品3 域面積小。 Μ弟2圖所不之習知移位暫存器所佔區 ^本發明已以較佳實施例揭露如上，然其並非用以限定 又明，任何熟習此技藝者，在不脫離本發明之精神和範圍 ^可作些許之更動與潤飾，因此本發明之保護視後 附之申請專利範圍所界定者為準。 〇632-A5〇47i-TWf/AU〇5〇3〇64/Brent 13 J281164 【圖式簡單說明】 第1圖為習知驅動電路中_ 第2圖則為應用第1圖所示 路之時序圖。 非晶矽移位暫存器的電路圖。 之非晶矽移位暫存器的驅動電

，圖為根據本發明之一實施例的移位暫存器電路圖。 ^圖為第3时移位暫存輸出端的充放電示意圖。 :5圖為第3圖中反相裝置η之-實施例的電路圖。 f 6圖為第3圖中反相裝置12之一實施例的電路圖。 ，7圖為根據本發明之另一實施例的移位暫存器電路圖。 第8圖為根據第7圖所示電路之一時序圖。 第9圖為根據本發明之另一實施例的移位暫存器電路圖。 【主要元件符號說明】 21、23、25、27、41、43〜曲線； 20、22〜虛框；

Nl、N2〜端點； ΤΙ、T2、T3、丁4、T5、T6、T7、T8、丁9〜電晶體； II、12〜反相裝置。 o632-A5〇47i-TWf/AU〇5〇3〇64/Brent 14

Claims (1)

1281164 十、申請專利範圍： 1.一種移位暫存電路，具有複數個串接級之移位暫存器， 包括： 一第一電晶體，具有一閘極、一第一源/汲極以及一第二源 /汲極，其中該第一電晶體之閘極與該第一電晶體之第一源/汲 極耦接前一串接級之移位暫存器的輸出訊號； 一第二電晶體，具有一閘極、一第一源/汲極以及一第二源 /汲極，其中該第二電晶體之閘極耦接該第一電晶體之第一源/ 汲極，該第二電晶體之第二源/汲極耦接一低電壓準位； | 一第三電晶體，具有一閘極、一第一源/汲極以及一第二源 /汲極，其中該第三電晶體之閘極耦接該第二電晶體之第一源/ 汲極，該第三電晶體之第一源/汲極耦接該第一電晶體之第二源 /汲極，該第三電晶體之第二源/汲極耦接該低電壓準位； 一第四電晶體，具有一閘極、一第一源/没極以及一第二源 /汲極，其中該第四電晶體之閘極耦接該第一電晶體之第二源/ >及極’該第四電晶體之第一源/ >及極輛接一弟一時脈訊號’該弟 四電晶體之第二源/汲極耦接一第一輸出端； 一第六電晶體，具有一閘極、一第一源/汲極以及一第二源 >/汲極，其中該第六電晶體之閘極與該第六電晶體之第一源/汲 極耦接一高電壓準位； 一第七電晶體，具有一閘極、一第一源/汲極以及一第二源 /汲極，其中該第七電晶體之第一源/汲極耦接該第六電晶體之 第二源/汲極，該第七電晶體之第二源/汲極耦接該低電壓準位； 一第八電晶體，具有一閘極、一第一源/汲極以及一第二源 /汲極，其中該第八電晶體之閘極與該第八電晶體之第一源/汲 極耦接該高電壓準位源；以及 一第九電晶體，具有一閘極、一第一源/汲極以及一第二源 o632-A5〇47i-TWf/AU〇5〇3〇64/Brent 15 J281164 /及極其中该第九電晶體之第n極 第二源/汲極及該篦—堂曰顺 / 乐八逼日日體之 第1/、及_2 第一源汲極，，該第九電晶體之 電曰曰體之閘極耦接該第一輪出端。 2·如申明專利範圍第丨項所述之移位暫存 括-第五電晶體，具有—閘極、一第一助及極以及」、中二更包 没極’其中該第五電晶體之第一綠_接該第一輸出 弟五電晶體之第二源/汲極輕接該低電壓準位 而二 I閑極純該第七電晶體m極。 ^曰體之 3. 如申請專利範圍第i項所述之移位暫存電路， 移位暫存器為第一級蔣竹斬 -、τ田琢 、、及私位暫存裔柃，该丽級移位暫存器的輪出 讯號為一啟動脈衝訊號（start puise)。 出 4. 如申請專利範圍第！項所述之移位暫存電路，其中 電晶體為NMOS電晶體。 〆寺 5·如申請專·圍第〗項所述之移位暫存電路， 電晶料TFT薄膜電晶體，設置於—玻璃基板上。-〜寺 包括1種移位暫存電路，具有複數㈣接級之移位暫存器， 一第-電晶體，具有—閉極、—第―源/汲極以及_第 Λ及極，其中該第一電晶體之間極與該第—電晶體 一= 極搞㈣—串接級之移位暫存器的輸出訊號； 原、/及 、-第二電晶體’具有-閘極、一第一源/汲極以及_第 6及極’▲其中該第二電晶體之閘極_接該第—電晶體之第—源) 第三電晶體，具有一閘極 汲極’該第二電晶體之第二源/汲極耦接一低電壓準位；“ 第 〇632-A5〇47i'TWf/AU〇5〇3〇64/Brent 16 .1281164 -/没極一？第三電晶體之第二源"及極_低電壓準位； 弟四電晶體，具有_閘極、—極 /…中該第四電晶體之間爾該第乂及弟二: 汲極，該第四電晶體之第—源,、、及極鯉技一一屬曰曰體之弟-源/ ^ Φ a ^ ^ 、β/ 原汲極耦接一弟—時脈訊號，該第 四迅日日肢之弟二源/汲極耦接一第一輸出端； 弟 第五電晶體’具有-間極、-第-源/汲極以及一第二源 />及極，其中該第五電晶體之第一源/没極_接該第—輸出端了 該弟五々電晶體之第二源/没極编接該低電壓準位；，而 L :弟一反相裝置，具有-輸入端與-輸出端，其中第一反 Ϊ相衣置之輸出端耗接該第三電晶 —/、 輸入端搞接該第一輪出端；以及甲…“弟一反相裝置之 -第二反相裝置，具有一輸入端與 反相裝置之輪出端耦接該第五 ^八中α亥弟一 之輸順接該第一輸出1 一之閘極，該第二反相裝置 反專利軌圍第6項所述之移位暫存電路，其中該第 一反相i置為一反相器。 -反:二申署：專利範圍第6項所述之移位暫存電路，其中該第 一反相i置為一反相器。 =申請專利範圍第6項所述之移位暫存電路，其中該第 一反相裝置包括： -第八電晶體’具有一間極、一第_源，汲極以及一第二源 :汲極’其中該第八電晶體之間極與該第八電晶體之第一游續 極耦接一電源；以及 -第九電晶體’具有一間極、一第—源/汲極以及_第二源 /汲=其中該第九電晶體之第一源/汲極與該第八電晶體之第 一源/汲極耦接該第一反相裝置之輸出端，該第九電晶體之第二 源Λ及極_接該低電屢準位，該第九電晶體之閑極福接該第〆反 o632-A5〇47i-TWf/AU〇5〇3〇64/Brent 17 -1281164 相裝置之輪入端。 10·如申請專利範圍第6項 二反相裝置包括·· 、 a之移位暫存電路，其中該第 一弟六電晶體，具有一間才 /汲極，其㈣六電晶體:二X—=極：及，4 極耦接一電源；以及 /、電日日之第一源/汲 第七電晶體，具有 閘極 /汲極，其中該第七電晶體之第 ：汲極以及-第二源 二源/汲極_二反相裝置之：二極與;=，^^^ 源/汲極_接該低㈣準位，㈣ = 阳體之第二 相裝置之輸入端。 電曰'體之閘_接該第二反 U·如申請專利範圍第6項所述之移位暫存電路 電晶體為NMOS電晶體。 ^ Ύ 12·如申請專利範圍第6項所述之移位暫存電路，节 電晶體為TFT薄膜電晶體，設置於—玻 甲〜寻 13.如申請專利範圍第6項所述之移位^存電路，盆中者咳 移位暫存器為第一級移位暫存器時’該前級移位暫存器的：出 訊號為一啟動脈衝訊號（start pulse )。 〇632-A5〇47i-TWf/AU〇5〇3〇64/Brent 18