TWI299521B - - Google Patents

Download PDF

Info

Publication number
TWI299521B
TWI299521B TW092101499A TW92101499A TWI299521B TW I299521 B TWI299521 B TW I299521B TW 092101499 A TW092101499 A TW 092101499A TW 92101499 A TW92101499 A TW 92101499A TW I299521 B TWI299521 B TW I299521B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
epitaxial
heat treatment
single crystal
Prior art date
Application number
TW092101499A
Other languages
English (en)
Other versions
TW200303041A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200303041A publication Critical patent/TW200303041A/zh
Application granted granted Critical
Publication of TWI299521B publication Critical patent/TWI299521B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00Gettering within semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00Gettering within semiconductor bodies
    • H10P36/20Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1299521 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於在晶圓全面具有良好吸氣能力之磊晶矽 晶圓及其製造方法。 【先前技術】 作爲用來製造半導體元件之基板而被廣泛應用之矽晶 圓之大半部分是由CZ( Czochralski )法培養。在藉由CZ 法培養之矽單結晶中,大約以1018at〇mS/cm3之濃度含 有作爲摻質之格子間氧。此格子間氧係在結晶培養製程中 從固化到冷卻至室溫爲止之熱經歷(以下略稱結晶熱經歷 )、或在半導體元件之製作過程之熱處理製程之中形成過 飽和狀態而析出,形成矽氧化物之析出物(以下,稱爲氧 析出物或單以析出物稱之)。 該氧析出物係在元件製作過程之中作爲將混入之重金 屬摻質捕獲之側有效地作動(內部吸氣Internal Gettering :IG ),使元件特性和良率提昇。從此觀點,作爲矽晶圓 之品質之一,IG能力受到重視。 氧析出之過程係從析出核和其成長之過程而形成。通 常,在結晶熱經歷時核形成進行,藉由其後之元件製作過 程等之熱處理大幅成長,作爲氧析出物被檢測出。從此觀 點,將在結晶熱經歷所形成之物稱爲內部成長(Grown -in )析出核。當然,在其後之熱處理之中亦有氧析出核形 成之情況。 -5- (2) 1299521 通常之砷系成長(as — grown )晶圓之情況,在元件 製作過程前之步驟存在之氧析出核極小,不持有IG能力 。但是,藉由經過元件製作過程,成長爲大的氧析出物, 而具有IG能力。 爲了讓晶圓表面附近之元件製作範圍無缺陷化,所以 有使用藉由在基板上的氣相成長使矽單結晶堆積之磊晶矽 晶圓之情況。即使在此磊晶矽晶圓之中使IG能力附加於 基板是重要的。 但是,因爲磊晶製程係約ll〇〇t以上之高溫,所以 在結晶熱經歷所形成之氧析出核(Grown - in析出核)已 完全消滅。在其後之元件製作過程之中就不形成氧析出物 了。因而,在磊晶矽晶圓有IG能力降低之問題。 作爲解決此問題之方法,係藉由在磊晶製程前之基板 施予800°C左右之熱處理,即使高溫之磊晶製程亦不消滅 之尺寸爲止,使在結晶熱經歷所形成之Grown - in析出核 成長之方法。在此方法之中,磊晶成長前之熱處理溫度在 例如800°C之情況,800°C之臨界尺寸(在該溫度可安定 成長之析出核之最小尺寸)以上之尺寸之Grown- in析出 核成長而殘留在磊晶製程,藉由磊晶製程後之元件製作過 程等之熱處理成長而形成氧析出物。 磊晶製程前之基板之Grown - in析出核密度之面內之 分佈,未必僅限於均等。以典型之例而言,在氧化性環境 下施予大約1100 °C以上之熱處理之時產生之氧化誘導積 層缺陷(以下稱OSF)之核比較大之尺寸的Grown — in析 (3) 1299521 出核有呈環狀存在之情況(以下,將0 s F產生呈環狀之 範圍稱爲OSF環)。對該種基板’若施予使Grown - in 析出核成長之熱處理之後進行磊晶成長的話’有磊晶矽晶 圓中之析出物密度之面內分佈形成不均等’ IG能力形成 不均等之問題產生。 若在高濃度添加硼之一般的P +基板,與在低濃度添 加硼之P +基板比較的話,可了解藉由硼添加之影響OSF 環容易產生。 因此,上述之IG能力之面內不均等化之問題,係尤 其在使用P +基板之p/ P +磊晶矽晶圓時容易產生。當然, 除了 P +基板以外作爲磊晶矽晶圓之基板所使用之P基板 ,即使在低濃度添加磷之η基板和高濃度添加銻或砷之 η +基板之中,藉由結晶培養條件係有OSF環產生之情況 。在該種情況與Ρ +基板之情況同樣地產生IG能力不均等 之問題產生。 並且,伴隨著近年之元件製作過程係使用之晶圓之大 直徑化,低溫化短時間化進行,例如,一連串之元件製作 過程全部在1 000 °C以下進行,且愈來愈頻繁地使用只需 要數十秒左右之熱處理時間之 RTP (Rapid Thermal Processing )。此種元件製作過程,係因爲全部之熱處理 加起來亦只有相當於1 00CTC和2小時左右之熱處理的情 況’所以如習知’不能預期在元件製作過程中之氧析出物 之成長。從該種情形來看,對低溫化短時間化之元件製作 過程’在元件製作過程投入前之步驟具有良好之IG能力 -7- (4) 1299521 是必要的。 【發明內容】 〔用以解決課題之手段〕 本發明係有鑑於上述問題點而開發完成,其目的爲: 提供在晶圓全面具有良好之IG能力之磊晶矽晶圓及其製 造方法。 爲了解決上述課題,所以本發明之磊晶矽晶圓,其特 徵爲:在磊晶成長後之矽單結晶基板內部被檢測出之氧析 出物之密度,在晶圓面內之任何位置係爲lx 109/ cm3以 上。 如此,藉由即使在晶圚面內之任何位置之中存在高密 度之氧析出物,在晶圓全面之中形成具有良好IG能力之 嘉晶砂晶圓。 再者,以緊接在磊晶製程之後可實驗性地檢測出在高 密度具有氧析出物,在元件製作過程投入前之步驟具有良 好之IG能力,對氧析出物之成長不可預期之低溫化短時 間化之元件製作過程特別有效。此處,具有IG能力之氧 •析出物之尺寸,亦大體的推測實驗性地可檢測出之氧析出 物之尺寸(直徑3 0〜4 0 n m左右)。一般而言,因爲即使 不可實驗性地檢測出之尺寸之氧析出物但被認爲具有IG 能力,所以若是可實驗性地檢測出之尺寸的話可判斷具有 足夠的IG能力。 作爲上述磊晶成長前之上述矽單結晶基板,係具有在 -8- 1299521 ' · - .. ··· · (5) 矽單結晶之培養製程所形成之Grown - in析出核,且使用 在氧化性環境下於熱處理之情況積層缺陷使用在不產生呈 環狀之矽晶圓較佳。 本發明人,係如果在基板OSF環存的話,對該基板 用來使Grown - in析出核成長,施予熱處理之後於進行磊 晶成長之情況所檢測出之氧析出物之密度在磊晶矽晶圓面 內形成不均等,找出在一部份之範圍減少析出物密度,達 成本發明。亦即,若 OSF環不存在基板的話,因爲 Grown - in析出核密度之面內分佈比較均等,故可形成在 晶圓全面均等下之高密度之氧析出物。在高濃度添加硼之 一般的P +基板,因爲藉由硼添加之影響OSF環容易產生 ,所以本發明特別有效。 又,所謂本發明之「高濃度硼」,係硼濃度至少爲5 X 1017atoms/ cm3,在爲了控制電阻率所以特意添加之不 純物僅爲硼之情況相當於〇. 1 Ω · cm以下之電阻率。 即使在磊晶矽晶圓面內之任何位置,於將氧析出物密 度做成lxl 09/ cm3以上,具有以矽單結晶之培養製程所 形成之Grown - in析出核,且在氧化性環境下於熱處理之 情況將積層缺陷不產生環狀之矽單結晶晶圓作爲基板,對 該基板於施予使Grown - in析出核成長之熱處理後,可進 行磊晶成長。 如此,在OSF環不存在之基板中,因爲Grown - in 析出核密度之面內分佈爲大致均等,所以在施予使Grown - in析出核成長之熱處理之後,若進行磊晶成長的話,即 -9- (6) 1299521 使在晶圓面內之任何位置亦可得到高密度之氧析出物。還 有,雖然氧析出物密度之上限沒有特別限定,但因有藉由 固溶氧濃度的降低之晶圓強度之降低產生之情況,所以做 成lx 1012/ cm3以下較佳。 上述之0 SF環不存在之基板,係例如日本特開平 11 一 147786號、日本特開平11一 157996號等所記載,可 使用控制且拉昇結晶之拉昇速度V和拉昇結晶中之固液 界面近旁之溫度坡度G之比V/ G之習知技術而得到。高 濃度硼植入之情況,已知OSF環產生之V/ G値移位到高 V/ G 側(E. Dornberger et al. J. Crystal Growth 180 ( 1 977 ) 343-3 52.)。因而,假設即使作爲在低濃度硼基板 (P基板)OSF環不產生之拉昇條件(V/G値)與在同 一條件下拉昇,於高濃度硼植入基板之情況,依存其硼濃 度OSF環還是產生。亦即,在高濃度添加硼之一般的p + 基板之情況,係藉由硼添加之效果,大槪的情況係因爲 OSF環存在,所以本發明之製造方法特別有效。 OSF環之位置後如第4圖所示之隨著V/ G値變大而 往結晶之外徑方向移動。因而,爲了得到OSF環不產生 之基板,所以OSF環在結晶之外周部如消滅般提高V/ G 値的話較佳。另外,在拉昇結晶之原封不動之狀態,0SF 環即使存在於外周部,在朝其後之基板之加工製作過程之 中,若除去OSF環部分的話,可得OSF環不產生之基板 〇 如以上所述P+基板之情況,晶圓面內之0SF環之位 -10- (7) 1299521 置係依存於V/ G與硼濃度。從此觀點,藉由V/ G和硼 濃度之控制,可得0 SF環不存在之基板。 雖作爲p/ p +磊晶矽晶圓用基板之電阻率之下限値係 沒有特別限定,但當作實際上之結晶拉昇條件,可做成約 0.0 14 Ω · cm以上之硼濃度。但是,作爲在p/〆磊晶矽 晶圓之P+基板之效果之一,因有使元件之鎖定(latch up ) 耐性提昇之效果,而爲了得到該效果,所以有必要將 基板之電阻率做成約0. 1 Ω · cm以下,爲了得到足夠之效 果所以做成0.05Ω · cm以下較佳,0.002 Ω · cm以下尤 其更加。 另外,若提高基板之電阻率的話,加上所謂OSF環 不容易產生之效果,可得所謂因爲藉由自動植入防止磊晶 層之電阻率變化,所以沒有必要形成所使用之晶圓內面之 氧化膜之附加的效果。使Grown - in析出核成長之熱處理 之條件,Grown - in析出核於磊晶製程後若能成長爲實驗 性地檢測出之尺寸以上的話,即使怎麼樣的條件也沒有關 係,惟例如可做成約1 00〇°C以上、約〇. 5小時以上。利用 此方法,在元件製作過程投入前之步驟,可附加良好的 IG能力於晶圓全面。 從上述,藉由本發明,可得在晶圓全面具有良好的吸 氣能力之磊晶矽晶圓。 【實施方式】 〔發明之實施形態〕 -11 - (8) 1299521 以下,就本發明之磊晶矽晶圓之製造方法之實施形態 基於所附圖式說明,但圖示例僅用來舉例說明本發明,不 跳脫本發明之技術思想當然可有種種變形。 第1圖係顯示本發明之磊晶矽晶圓之製造方法之製程 順序之一例之流程圖。 如第1圖所示,首先準備成爲磊晶矽晶圓之基板之矽 單結晶晶圓(步驟1〇〇)。此基板藉由V/G和硼濃度之 控制,不含OSF環。對該基板施予使磊晶製程前之氧析 出物成長之熱處理(步驟1〇2)。 此處,熱處理的條件係若Grown- in析出核於磊晶製 程後可成長爲可檢測出之尺寸,任何條件亦無關係。例如 ,從800 °C至l〇〇〇°C以3°C/分之速度升溫,在1000°C可 維持4小時之熱處理實施。藉由如此之磊晶製程前之熱處 理,在基板中可高密度形成具有IG能力之大尺寸之氧析 出物。其次,因應需要進行洗淨晶圓和氧化膜除去等之中 ,進行磊晶成長(步驟104 )。 上述熱處理有稱爲被熱處理之晶圓之鏡面硏磨(機械 化學硏磨)在加工前或後之任何階段進行皆無關係。進行 於鏡面硏磨加工前之情況係在熱處理後進行鏡面硏磨加工 ,其次進行磊晶成長。 本發明之磊晶矽晶圓之特徵爲’在磊晶成長後之基板 被檢測出之氧析出物之密度係在磊晶矽晶圓面內之任何位 置皆是lx 1〇9/ cm以上。 如此,藉由在晶圓面內之任何位置高密度之氧析出物 -12- 1299521 Ο) 存在,於磊晶矽晶圓全面具有良好的IG能力。 更且,磊晶製程後以高密度具有可檢測出之氧析出物 ,在元件製作過程投入前之階段具有優良之IG能力,對 氧析出物不可預期之低溫化短時間化之元件製作過程特別 有效。 作爲爲了形成磊晶層之基板,具有在矽單結晶之培養 製程所形成之Grown - in析出核,在氧化性環境下於熱處 理情況使用積層缺陷不產生環狀之矽單結晶晶圓是有效果 的。若係OSF環不存在之基板,因爲Grown - in析出核 密度之面內分佈比較均等,在晶圓全面形成高密度之氧析 出物。 在確認基板中OSF環存在與否,例如在氧化物環境 下以1 150°C施予60分鐘之熱處理後,進行化學選擇蝕刻 已光學顯微鏡觀察基板表面亦可。 在高濃度添加硼之一般的P +基板,因爲藉由硼添加 之影響OSF環容易產生,所以採用本發明之構成特別有 效。 以下,給與實施例進一步具體說明本發明,但這些實 施例僅爲例示,不用來限定本發明。 (實施第1例) 準備從以直徑8英吋、面方位< 1 〇 〇 >和電阻率〇. 〇 i 5 〜〇· 8Ω · cm之CZ法所養成之硼添加矽單結晶之不同 之2部位(係成長於結晶養成之前半和後半之位置,以下 -13- (10) (10)1299521 ,個別稱爲結晶位置A和結晶位置B)所製作之鏡面硏磨 基板。基板的氧濃度以氣體融合測定約1 4 p p m a。 又,在此結晶之提昇,以〇 S F環消滅於結晶外徑方 向而調整V/ G値。 其次,對該基板,在氧環境下施予磊晶製程前之熱處 理。亦即,插入基板於800°C之熱處理爐內,從800°C至 1 00 0°C以3°C /分之速度升溫,在1 000°C保持4小時。保 持後以3°C/分之速度降溫熱處理爐內溫度至800°C爲止 再取出基板至熱處理爐外。其次,藉由氟化氫水溶液除去 基板表面之氧化膜後,藉約1100 °C之磊晶成長使約5// m 厚度之矽單結晶層堆積形成磊晶矽晶圓。 針對該磊晶砂晶圓,不施予任何熱處理,藉由光散射 法之1之紅外線散射X光斷層法(以下稱爲LST )測定基 板內部之氧析出物之密度。若由LST,可檢測出直徑 4Onm左右以上之尺寸之氧析出物。測定析出物密度之位 置係深度方向以基板表面爲基準在50〜230//m之範,圍, 面內位置係形成爲從周邊5mm之位置和從周邊l〇mm之 位置以1 0 m m間隔至9 0 m m爲止。 第2圖顯示結晶位置A和結晶位置B之析出物密度 之晶圓面內分布。在任何結晶位置之情況,於磊晶矽晶圓 全面析出物密度係lx 109/ cm3以上,面內分布係幾乎均 等。 又,在準備之基板,不進行磊晶製程前之熱處理和磊 晶成長,在氧環境下以1 I 5 0 °C施予1 0 0分鐘之熱處理。 -14- (11) 1299521 其次,進行化學選擇蝕刻後,藉由利用光學顯微鏡觀察基 板表面,確認OSF環之有無。其結果,觀察不到OSF環 (比較第1例) 使用具有與實施第1例相同之爐內構造(相同之G) 之提昇裝置,藉由較實施第1例低之提昇速度提昇直徑8 英吋、面方位< 1〇〇>和電阻率約0.010〜0.013Ω · cm之 硼添加矽單結晶,準備從其不同之2部位(係成長於結晶 培養製程之前半和後半之位置,以下,個別稱爲結晶位置 A和結晶位置B。)所製作之鏡面硏磨基板。晶圓之氧濃 度約 1 3 p p m a。 其次,對該基板,與實施第1例一樣在氧環境下施予 磊晶製程前之熱處理。亦即,在800°C之熱處理爐插入基 板,從800°C至1 000°C以3°C/分之速度降溫後取出基板 至熱處理爐外。其次,藉由氟化氫水溶液除去基板表面之 氧化膜後,藉由約1 1 0 0 °C之磊晶成長使約5 // m厚度之矽 單結晶堆積做成磊晶矽晶圓。 針對該磊晶矽晶圓,不施予任何熱處理,藉由LST 測定基板內部之氧析出物之密度。測定析出物密度之位置 係深度方向以基板表面爲基準在50〜230/zm之範圍,面 內位置係形成爲從周邊5mm之位置和從周邊10mm之位 置以1 0 m m間隔至9 0 m m爲止。 第3圖係顯示結晶位置A和晶圓位置B之析出物密 -15- (12) 1299521 度之晶圓面內分布。在結晶位置A之情況從晶圓周邊部 至約20mm爲止析出物密度變低。又,結晶位置B之情況 在從晶圓周邊部至約20mm之範圍和從約50mm至中心之 範圍析出物密度變低。亦即,任何情況,析出物密度之面 內分布變得極不均等。 又’在準備之基板,不進行磊晶製程前之熱處理和磊 晶成長,在氧環境下以1150°C施予100分鐘之熱處理。 其次’進行化學選擇鈾刻後,藉由利用光學顯微鏡觀察基 板表面,確認OSF環之有無。其結果,觀察到OSF環。 由此,在使用 〇 SF環存在之基板之情況,磊晶製程後之 析出物之面內分布變得不均等,在一部份之範圍可確認析 出物密度變低。 再者,本發明不限於上述實施形態。 上述實施形態係例示,具有與記載本發明之申請專利 範圍之技術思想實質相同之構成,能達到本發明之同樣作 用效果無論爲何均包含在本發明之技術範圍。 例如,在上述實施形態,就養成直徑200mm ( 8英吋 )之矽單結晶之情況舉例說明,但本發明不限於此,直徑 100〜400mm ( 4〜16英吋)或其以上之矽單結晶亦可適 又,本發明在施加水平磁場、縱磁場和尖頭(cusp ) 磁場之所謂MCZ法當然亦可適用。 〔產業上之可利用性〕 -16- (13) 1299521 如上所述,若依據本發明,對OSF環不存在之基板 ,藉由在施予磊晶製程前之熱處理後進行磊晶成長,可提 供在晶圓全面具有良好IG能力之磊晶矽晶圓。 〔圖面簡單說明〕 第1圖係顯示本發明之磊晶矽晶圓之製造方法之製程 順序之一例之流程圖。 第2圖係顯示實施第1例之結晶位置A和結晶位置B 之析出物密度之晶圓面內分佈之圖表。 第3圖係顯示比較第1例之結晶位置A和結晶位置B 之析出物密度之晶圓面內分佈之圖表。 第4圖係顯示隨結晶位置和V/ G値變化之OSF範圍 之圖表。 〔圖號說明〕 100 矽單結晶晶圓準備 102 熱處理 104 磊晶成長

Claims (1)

1299521 _____ 1詳1修(更)正替換頁 拾、申請專利範圍 ~鱗~——一——J 第921 0 1499號專利申請案 中文申I靑專利範圍修正本 民國97年4月1〇日修正 1 · 一種磊晶砂晶圓,係在晶圓全面具有良好之吸氣 能力之磊晶矽晶圓,其特徵爲: 在磊晶成長後之矽單結晶基板內部所檢測出之氧析出 物密度,在晶圓面內之任何位置皆爲1χ1 〇9/ cm3以上上 述磊晶成長前之上述矽單結晶基板係具有在矽單結晶之培 養製程所形成之Grown — in析出核,且在氧化性環境下於 熱處理時,積層缺陷不產生環狀之矽單結晶基板。 2 ·如申請專利範圍第1項所記載之磊晶矽晶圓,其 中上述磊晶成長前之上述矽單結晶基板係硼添加基板,且 電阻率爲〇. 1 Ω · cm以下。 3 · —種磊晶矽晶圓之製造方法,係在晶圓全面具有 良好之吸氣能力之磊晶矽晶圓之製造方法,其特徵爲:具 有在矽單結晶之培養製程所形成之Grown - in析出核,且 將在氧化性環境下於熱處理時,積層缺陷不產生環狀之砂 單結晶晶圓作爲基板,在對該基板施予使Grown - in析出 核成長之熱處理後,進行磊晶成長。 4.如申請專利範圍第3項所記載之磊晶矽晶圓之製 造方法,其中上述基板係電阻率爲0·1Ω · cm以下之硼添 加基板。
TW092101499A 2002-01-25 2003-01-23 Silicon epitaxial wafer and its production method TW200303041A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002016663A JP4465141B2 (ja) 2002-01-25 2002-01-25 シリコンエピタキシャルウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
TW200303041A TW200303041A (en) 2003-08-16
TWI299521B true TWI299521B (zh) 2008-08-01

Family

ID=27652654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092101499A TW200303041A (en) 2002-01-25 2003-01-23 Silicon epitaxial wafer and its production method

Country Status (6)

Country Link
US (1) US7229501B2 (zh)
EP (1) EP1475829A4 (zh)
JP (1) JP4465141B2 (zh)
KR (1) KR100911925B1 (zh)
TW (1) TW200303041A (zh)
WO (1) WO2003065439A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR20150081741A (ko) * 2014-01-06 2015-07-15 주식회사 엘지실트론 에피텍셜 웨이퍼 및 에피텍셜용 웨이퍼 제조 방법
DE102014221421B3 (de) * 2014-10-22 2015-12-24 Siltronic Ag Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
FR3122524B1 (fr) * 2021-04-29 2025-02-21 St Microelectronics Crolles 2 Sas Procédé de fabrication de puces semiconductrices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270455A (ja) 1997-03-26 1998-10-09 Toshiba Corp 半導体基板の製造方法
JP3944958B2 (ja) 1997-07-02 2007-07-18 株式会社Sumco シリコンエピタキシャルウェーハとその製造方法
JP3446572B2 (ja) * 1997-11-11 2003-09-16 信越半導体株式会社 シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにプログラムを記録した記録媒体
EP1035236A4 (en) * 1998-08-31 2007-01-10 Shinetsu Handotai Kk SILICON CRYSTAL WATER, EPITACTIC SILICON WAFER, AND METHOD FOR THE PRODUCTION THEREOF
JP4647732B2 (ja) * 1998-10-06 2011-03-09 Sumco Techxiv株式会社 P/p−エピタキシャルウェーハの製造方法
JP3601340B2 (ja) 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
JP3870293B2 (ja) * 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
KR100347141B1 (ko) 2000-01-05 2002-08-03 주식회사 하이닉스반도체 에피택셜 실리콘 웨이퍼 제조 방법
JP4510997B2 (ja) 2000-01-18 2010-07-28 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2001237247A (ja) 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用czシリコンウエーハ
KR100792773B1 (ko) * 2000-04-14 2008-01-11 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼, 실리콘에피텍셜웨이퍼, 어닐웨이퍼 및이들의 제조방법

Also Published As

Publication number Publication date
TW200303041A (en) 2003-08-16
WO2003065439A1 (en) 2003-08-07
US20050087830A1 (en) 2005-04-28
JP2003218120A (ja) 2003-07-31
KR20040076859A (ko) 2004-09-03
EP1475829A1 (en) 2004-11-10
JP4465141B2 (ja) 2010-05-19
KR100911925B1 (ko) 2009-08-13
US7229501B2 (en) 2007-06-12
EP1475829A4 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
TWI336499B (zh)
KR20130076895A (ko) 실리콘 웨이퍼 및 그 제조방법
TWI390091B (zh) Silicon single crystal wafer and its manufacturing method
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
CN106192000A (zh) 单晶硅晶片
KR20180094102A (ko) 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
TWI299521B (zh)
TWI245084B (en) Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer
JPWO2001034882A1 (ja) シリコン単結晶ウェーハおよびその製造方法
JP4656788B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2001034882A1 (fr) Tranche de silicium monocristallin et procede de fabrication
TW200402776A (en) Silicon wafer for epitaxial growth, epitaxial wafer, and its manufacturing method
WO2002049091A1 (en) Anneal wafer manufacturing method and anneal wafer
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
KR20040073483A (ko) 단결정 실리콘의 결함소멸방법 및 단결정 실리콘
JP2004315258A (ja) 単結晶の製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2001086710A1 (fr) Procede de production de plaquettes epitaxiales de silicium
TW201909246A (zh) 晶圓製造方法和晶圓
EP2159828B1 (en) Silicon wafer and method for producing the same
JP2009218620A (ja) シリコンウェーハの製造方法
CN119082865A (zh) 硅片及硅片的形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees