TWI304253B - Flip chip bga process and package with stiffener ring - Google Patents

Flip chip bga process and package with stiffener ring Download PDF

Info

Publication number
TWI304253B
TWI304253B TW094114891A TW94114891A TWI304253B TW I304253 B TWI304253 B TW I304253B TW 094114891 A TW094114891 A TW 094114891A TW 94114891 A TW94114891 A TW 94114891A TW I304253 B TWI304253 B TW I304253B
Authority
TW
Taiwan
Prior art keywords
package
substrate
ring
flip
chip
Prior art date
Application number
TW094114891A
Other languages
English (en)
Other versions
TW200614458A (en
Inventor
Hsin Hui Lee
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200614458A publication Critical patent/TW200614458A/zh
Application granted granted Critical
Publication of TWI304253B publication Critical patent/TWI304253B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

1304253 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種半導體封裝體，特別是有關於—球閘陣列封裳 【先前技術】 先前技術已知有關於覆晶球閘陣列（flipehipballgrid啊，咖以， 以下簡稱FCBGA)之構造及其製造方法。第1A至1E隱'顯示第一種製 造FCBGA封裝體之傳統製程。 第1A圖係顯示-封裝基底撤，在封裝之前先烘烤該基底舰。在此 例中，基底1〇2係-有機基底，如玻璃/環氧樹底；該基底可具有多層， 以互連介層窗（interc〇腦tvia)(未圖示）連結層與層之間電路。曰 曰第m圖係顯示第1A圖之基底脱，其上覆晶接合—半導體積體電路 曰曰片刚’晶片綱在主動表面上具有一接合塾之陣列，用以連結個別焊接 ，觸’覆晶接合此晶片则以使其主動表面朝向基底规；基底舰具有 點，其置於與晶片辦主動表面上焊接球廳相對應之位置 (flippedp〇sition) ; (refl〇w) i〇6 ^ 片104與基底1〇2間進行電性及機械連結。 =ic Μ顯示沖洗晶片綱絲表面及基底搬之卩侧之步驟。可 ’例如水，以㈣各式助銲劑（驗 可 合適之溶劑108 〇 17 ^第1D圖係顯示將底部填充材料no導入介於晶片辦與基底搬之間 空間之步驟。底部填充姑钮 、 ^ ’ 接戏舰、 17以使用環氧樹脂或其他適合用以保護焊 接球Γ免於熱循環過程中之顧應力的底部填充材料。 接琥=1Ε Γ_個形献基底102之電極接墊（論-蜘）上之焊 完成雜體⑽，而藉由熱回銲（W)焊接球112，可以
0503-A30486TWF 5 Γ3 04253 形成該封裝100與印刷電路板間之機械與電性之連結。 弟2A至2F圖係顯示另-種傳統封裝之方法。第2A至2C圖之制造+ 驟與第U至1C圖相同，對應之結構係包含：基底搬、晶片綱^接二 寫及溶劑2〇8，其描述與1〇2、1〇4、1〇6及鹰相同不再重複。 ，第2D圖中，加入底部填充材料21〇後，將一單片散熱器仏細 preader) 211與封裝體結合；單錄熱器211具有-金屬板部分及盘
缺分連接之側壁；金屬板部分被黏合於晶片删之非主動表面，側辟之 底频基底202接觸；金屬板部分以熱介面材料，如軸劑或導電^如 ’艮膠、錫、熱脂（thermal g職e)或相變材料）貼合至晶> 綱之非主 面。側壁可使用熱介面材料黏合於基底202。 第2E圖係顯示多個形成於基底2〇2之電極接塾（論上 接球212，用以完成封裝體2〇〇。 第2F圖係顾不一印刷電路板（_t咖她匕⑽^，pCB) 214，置上與 =封裝體歉藉由熱回銲（refk)W)焊接球犯，可以達成該難體細 2刷電路板2H間之機械與電性之連結；另可將一散熱裝置216至 散熱器211。 曰在弟2F圖中出現的問題是，將封裝體2⑻黏合於印刷電路板加夺， ^干之夕個焊接球212間可能發生短路；當施加重壓於封裝體勘上時， 、了球212可能崩潰；例如，在施行表面霉占合技術㈤咖醜^ technology，SMT)過程中可能發生上述之情形。 卜^著^⑯裝置之封裝體尺寸變大，將有另-問題，烘烤步驟 ^及A圖）中’基底1〇2、2〇2容易輕曲，若實質上發生輕曲，晶 及基底1〇2、202間之數個焊接連結可能錯置或產生劣等品質 ^失效。日對於具有單片散熱器加之大尺寸封裝（如術4〇咖或更大）， 、、充覆曰曰球閘陣列赢热法提供基板1〇2、2〇2之良好麵曲管控 。例如在27 X 27麵封裝中，趣曲小於6密。在37·5 x 37.5讓封裝中，
0503-A30486TWF 1304253 -便難以維馳曲小於10密爾（〇.25醜），且半數或更多之基底無法達到此 一標準。 第3A至3E嶋顯示使用二錄熱_、311，以處理基聽曲問題 之傳統方法，相關結構魏含：基底搬、晶片删、焊接球规及溶劑姻， 其描述與102、104、106及108相同，不再重複。 在第3A圖中，烘烤基底302之前，使用一種熱傳導介面材料將一加強 環3〇3黏合於基底3〇2;此加強環303係實質上減少基底3〇2在洪烤過程中 • 所造成之翹曲；然後藉由焊接球3〇6將晶片304黏合於基底3〇2(第3B圖）； 以溶劑308沖洗晶片304线表面及基底逝之間空間（第冗圖），·將散 熱器之金屬板部分311黏合於晶片3〇4之非主動表面及加強環3〇3，以形成 -完整散熱器（第3DH);然後將焊接球312黏合於基底3〇2。 雖然第3A至3E圖之方法減少基底302之翹曲，但產生另一問題；加 強％ 303妨礙溶劑308之流動，使得第3C圖之助録劑沖洗步驟具有較差之 沖洗效率；、沖洗步驟之後，尚有助銲劑殘留；殘留之助銲劑導致底部填充 材料310之腐#與空洞；封裝之熱循環過程中，底部填充材料中之空洞將 產生不良之熱應力分布，使焊接連結失敗。 再者，第3Α至3Ε圖之方法並未解決第2F圖中多個焊接球212間之短 馨 路問題；焊接球212仍可能崩潰及短路。 因此需要一種改良的方法及結構。 【發明内容】 一種使用加強環之覆晶球閘陣列封裝體係包含：一基底；一環狀結構， 連結於絲底之-第-面；以及―郎’覆晶接合（flif>ehip_bQnd)於該基 底之一第二面，其為該第一面之反面。 一種使用加強環之覆晶球閘陣列封裝體之製造方法，包含以下步驟： 將-壞狀結讎合至基底之第一面，以及將一晶片覆晶接合於基底之第二
0503-A30486TWF 7 1304253 • 面，其為該第一面之反面。 【實施方式】 第4A圖係顯示-封裝基底402。在第4A圖中，供烤基底搬之前， 使用-種熱傳導介面材料將一加強環4〇3霉占合至基底4〇2，使用如錫、勝黏 filled epoxy) ^ ^^(thermal gel)^^f (siiver paste) 之導電膠(conductive adhesive)，封裝體組裝之前，先烘烤基底4〇2及加強環 彻，加強環403係實質上減少基底302在烘烤過程中所造成之想曲）；在此 例中，基底4〇2係-有機基底，如玻璃/環氧樹脂基底，該基底可具有多層， 以互連介層窗（intercormect via )(未圖示）連結層與層之間電路。 先前技術已知環狀結構係不限於圓形結構；例如加強環彻可以是一 矩形以對應至-矩形基底402，或者可以是—不規則形狀以對應至一不規則 形狀之基底（未圖示）周圍。 第4B圖係顯示第4A圖之基底術，其上覆晶接合一半導體積體電路 晶片404,晶片姻在主動表面上具有—接合塾之陣列，用以連結個別的焊 接球406，覆晶接合該晶片404赠其主動表面朝向基底4〇2，基底術具 有多健點置於與晶；ί撕主動表面上焊接球條相對應之位置，此時晶 片處於倒裝位置（flippedposition)，熱回銲（她w)焊接球撕，使晶片 404與基底402間進行電性及機械連結。 第4C圖係顯示沖洗晶片404主動表面及基底4〇2之間空間之步驟。可 用溶劑408，例如水，以沖洗出各式助銲劑（flux)或殘留物，可使用任何 合適之溶劑视，因為加強環4〇3位於基底術之第一面，晶片姻位於基 底402之第二面’所以加強環4〇3 *妨礙溶劑儀在基底4〇2及晶片姻 之間空間之進出。可徹底移除助銲劑，避免後續導入之底部填充材料· 内產生腐姓或空洞。 第4D圖係顯示將底部填充材料41〇導入介於晶片侧與基底搬之間
0503-A30486TW 8 1304253 二間之步驟。因為加強環彻位於基底搬第—面，晶片侧位於基底搬 弟一面，所以加強環403不妨礙底部填充材㈣0進入基底402及晶片404 之間空間；此-改良對於晶片綱及基底4〇2之間空間中之填充，可進一 材料410中之空洞;底部填充材料410可以使用環氧樹脂 =他適合用以保護焊接球勸免於熱循環過程中之機械應力的底部填充 材料。 _ 、 f第犯圖中’加人底部填充材料後，將—散熱器41卜可 散熱益’與封裝體結合；單片散熱器411具有一 屋
分連接之側壁，金屬板部分被黏合於晶片 : 導入，M A 軸劑鱗如轉或錫之 W勝1金屬板。卩分及讎—介面，並非全部界面， ’例峨旨（the响或相變材料；即金屬板部分及侧壁； ^有-_軸鱗轉，如⑼黏合材料或魏樹脂鱗， IT^r；：；rt403 "m 1側土之尽度4m，且散熱器犯之趣舆該基底4〇2之周 狀結構403之側邊與散熱器411之側壁對齊。 衣 在此例子中，環狀結構及散熱器411係以銅 其向熱傳導性，可替代之材料係包括職及鋼 料性與熱膨脹係數適合晶片綱之材料；雖然_ 有两熱 材料，例如鋁，可用以努成 ……、〜、、、>脹係數之 -之熟膨脹,《及具有良成 面材料必須符合散熱器 錢好之熟傅¥性，雖然加強環403及散敎哭w 1 π 使用相同材料，但是在其他實施例中，其使用不同之材料。…可 f 4F 4〇2 (terminaipa^ ^ 球412，用以元成封裝體如〇。 之錫 第4G圖係第4F圖中封裝體·之底部平面圖。第_ 結構4〇3之侧邊403a近乎對齊芙底4〇2 圖係.項不環狀 于對'基底4〇2之周圍；並且環狀結構403之厚度
0503-A30486TWF K04253 .係實質上小於基底402之一長度或一寬度，因此環狀結構棚未佔用 焊接球412之可用面積。 第4H圖係顯示-印刷電路板414，其上黏合—封裝體彻。熱回鲜 (reflow)焊接球犯，使封裝體彻與印刷電路板4㈣進行電性及機械 連結，然後可將一散熱裝置416連接至散熱器411。 環狀結構補在晶片綱及印刷電路板4.M間提供_額外之轉導路 徑训，其路徑經過焊接球概、基底4〇2及環狀結構4〇3。如第姐圖所 不，散熱器411之侧壁與環狀結構4〇3之侧邊對齊；因此提供一額外之埶 傳導路徑物，其路徑經過散熱器Μ丨、基底他之周圍及環狀結構秦 路.彻之另一功能係支縣底4〇2以避免多個接觸球間之短 =即使-重力施於散熱裝置416或封裝體之頂部，環狀結構可作 讀物以避免焊接球似崩潰或被壓碎；烊接球412便不會過度伸展，降 低焊接球之間短路之可能性。 =本發明已以較佳實施例揭露如上，然其並非用以限定杯明，任 U概•者’在殘縣發明之精姊顧内，當可做 潤飾’因此本發明之保護翻當視後附之中請專概騎界定_準/、
0503-A30486TWF 10 T304253 【圖式簡單說明】 弟1A至1E圖係顯示製造一無散熱器之覆晶球閘陣列封事之傳、、’ 製程 第3Α至3Ε圖係顯示製造一具有二片散熱器覆晶球閘陣列封裝之傳統 第4Α至4Η圖係顯示製造一具有高性能覆晶球閘陣列封裝之 板之範例製程。
【主要元件符號說明】 封裝體〜100、200、300、400 ; 基底〜102、202、302、402 ; 加強環〜303、403 ; 加強環之側邊〜4〇3a ; 力17強環之厚度〜403t ; 晶片〜104、204、304、404 ; φ 溶劑〜108、208、308、408 ; 底部填充材料〜110、210、310、410 ; 散熱器〜211、、411 ; 散熱器之厚度〜41 It ; 散熱裝置〜416; 焊接球〜112、212、312、412、106、206、306、406 ; 印刷電路板〜214、414 ; 熱傳導路徑〜418、420。 11
0503-A30486TWF

Claims (1)

  1. 1304253 、申請專利範圍·· 職體，包含： 封衣基底； :環狀結構，連結於該難基底之_第_面；以及 面之反Γ覆晶接合於該封裝基底之-第二面，該第 二面係位於該第- 包含2:.如申請專利1_1項所述之使用加強環之覆晶球閘陣列封裝體，更 散熱==二有一亀，該金屬板黏合於該晶片之-非主動面;讀 觸；复付二.:壁，連絲該金屬板，該側壁與該封裝基底之—邊緣接 該讀結構具«侧雜該散熱ϋ之制壁對齊。 中該術㈣2項所叙使_環之覆晶球_彳封裝體，其 '，、σ冓之該側邊具有__厚度係大於或等於該散熱器之該側壁厚度。 勺八4辦請專利範圍第丨項所述之使用加強環之覆晶球閘陣列封裳^，更 -底部填充材料，位於該“及該封裝基底之間； 政熱态，黏合於該晶片之一非主動面；以及 之球’位於該封裝基紅—第—社，鱗麟係藉由該基底 之電路糸統與該晶片連結。 土四 包含: 5·如申請專利範圍第4項所述之使甩加強環之覆晶球畴列封裝 體，更 一印刷電路板，具有多個接點’該封裝基底之該第一面上之捏 接球係藉由回銲連結至該接點。 人、斗 6·如申請專利範圍第1項所述之使用加強環之覆晶球閘陣列封裝雕 中該環狀結構係以銅製作。 ^ "" 7·如申請專繼關丨柄述之朗加鱗之覆晶球輯顺裝體，其 0503-A30486TWF 12 Γ304253 中該環狀結構具有—邊緣係近乎無封裝基底之—邊緣。 8·如申請專利範圍第7項所述之使用加強環之覆晶球閑陣列封裝體，其 中該環狀結構具有-厚度質上小於該封裝基紅—長度或_寬度。 9.一種使用加強環之覆晶球閘陣列雜體，包含： 一^裝基底’具有數個電性接點’位於該封裝基底之—第—面上； 一環狀結構，黏合於該封裝基底之該第一面； 一晶片，覆晶接合㈣封裝基底之_第二面，該第二面係位於該第〆 面之反面；以及 :散熱器，具有—金屬板，該金屬板黏合於該晶片之-非主動面；該 政,、、…、有夕個側壁，連結於該金屬板，該側壁與該封裝基底之 觸。 心' 甘士l〇t中請專利範圍第9項所述之使用加強環之覆晶球閘陣列封裝體， /、中趣狀結構具衫侧邊，與該散熱e之該側壁對齊。 體，利細1G項所述之使_環之覆峨陣列封裝 厚度 ▲，構之該㈣具有—厚度係大於鱗於該散熱器之該侧壁 更包=巾__第9項所述之使用加強環之覆晶球閘陣列封裝體， 一底部填充材料，位於該晶片及該封裝基底之間；以及 多個焊接球，位於該封裝基底之該第一面之該接點上。 其中糊鳴_之覆細陣列_， 其：=9=:r二 =_， 0503-A30486TWF 13 1304253 16.-種使用加強環之覆晶球閘陣列封裝體之製造方法，包含： 結合一環狀結構至一基底之一第一面；以及 面。覆晶接合m該基底之十面n面雜於該第一面之反 範圍第16項所述使·強環之覆晶球閘_封裝體之 曰曰片之一主動面及該基底間之空間。 於及 18. 如申請專利範圍帛16項所述使 製造方法，更包含於結合該雜⑪構至之覆日日球_列封農體之 接合兮a H ?糾旅、，，°構至魏底之該第—面後1及於覆晶 n ^aa片至μ基底之忒弟二面前，烘烤該封裝基底。 19. 如中請專利範圍第18項所述使用加強環之覆晶球閘陣列封裝體之 曰::法=包含於覆晶接合該晶片至該基底之該第二面後，清洗位於該 曰日片之一主動面及該基底間之空間。 f中^咖第19項職用力姻犧劇_憤體之 裂造方法，更包括： 加入-底部填充材料於該晶片與該封裝基底間，其於沖洗步驟之後. 接合-散熱器於該晶片之一非主動面；以及 黏合多個焊接球位於該基底之該第一面上。 21.如申請專利範圍第2〇項所述使用加強環之覆晶球間陣列封裝體之 製造方法，更包含： 、 回仏亥夕個：^接球’以連結該基底至—印刷電路板，該印刷電路板且 有夕個接點連結至該多個烊接球。 22·如申明專利範圍第21項所述使用加強環之覆晶球閘陣列封裝體 製造方法，更包含： 以該環狀結構支撐該封裝絲，避免該焊接賴之短路。 23·如申4專_
    第1ό項所述使用加強環之覆晶球辦列封農體之 0503-A30486TWF 14 1304253 # ~ 製造方法，更包含： 對準一散熱器之多個側壁至該環狀結構之該多個側邊，該散熱器具有 一金屬板部分連結於該多個側壁； 黏合該多個側壁至該基底之一邊緣；以及 黏合該散熱器之該金屬板部分至該晶片之一非主動面。
    0503-A30486TWF 15
TW094114891A 2004-10-29 2005-05-09 Flip chip bga process and package with stiffener ring TWI304253B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/978,008 US20060091562A1 (en) 2004-10-29 2004-10-29 Flip chip BGA process and package with stiffener ring

Publications (2)

Publication Number Publication Date
TW200614458A TW200614458A (en) 2006-05-01
TWI304253B true TWI304253B (en) 2008-12-11

Family

ID=36260894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094114891A TWI304253B (en) 2004-10-29 2005-05-09 Flip chip bga process and package with stiffener ring

Country Status (2)

Country Link
US (1) US20060091562A1 (zh)
TW (1) TWI304253B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134227B2 (en) * 2007-03-30 2012-03-13 Stats Chippac Ltd. Stacked integrated circuit package system with conductive spacer
US9142480B2 (en) * 2008-08-15 2015-09-22 Intel Corporation Microelectronic package with high temperature thermal interface material
US9355966B2 (en) 2013-07-08 2016-05-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate warpage control using external frame stiffener
US9900976B1 (en) * 2016-12-12 2018-02-20 Intel Corporation Integrated circuit package including floating package stiffener
US10256198B2 (en) * 2017-03-23 2019-04-09 Intel Corporation Warpage control for microelectronics packages
US20190004576A1 (en) * 2017-06-30 2019-01-03 Microsoft Technology Licensing, Llc Adaptive cooling heat spreader
US10764989B1 (en) * 2019-03-25 2020-09-01 Dialog Semiconductor (Uk) Limited Thermal enhancement of exposed die-down package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
US6770513B1 (en) * 1999-12-16 2004-08-03 National Semiconductor Corporation Thermally enhanced flip chip packaging arrangement
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法

Also Published As

Publication number Publication date
US20060091562A1 (en) 2006-05-04
TW200614458A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI377656B (en) Method for manufacturing packaging substrate
TWI379364B (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
US20070285884A1 (en) Interposer with flexible solder pad elements
JPS5928989B2 (ja) 回路パツケ−ジ及びその製造方法
JP2004538619A (ja) バンプのない積層配線構造を有する超小型電子パッケージ
TW200905755A (en) Wafer level package structure and fabrication methods
JP6544354B2 (ja) 半導体装置の製造方法
TW201106434A (en) Method of manufacturing semiconductor device
US7482199B2 (en) Self alignment features for an electronic assembly
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
CN106463427B (zh) 半导体装置及其制造方法
TWI304253B (en) Flip chip bga process and package with stiffener ring
JP5404513B2 (ja) 半導体装置の製造方法
TW587325B (en) Semiconductor chip package and method for manufacturing the same
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2002231749A (ja) 半導体装置およびその接合構造
US20070222053A1 (en) Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions
JP4887170B2 (ja) 半導体装置の製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP2008258318A (ja) 半導体チップ及びその実装方法、半導体装置
TWI254390B (en) Packaging method and structure thereof
JP2007142097A (ja) 半導体装置
JP4494249B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent