TWI393260B - 顯示裝置 - Google Patents

Description

顯示裝置

本發明係關於顯示裝置，尤其是關於包含電晶體之顯示裝置。

以往，液晶顯示裝置及有機電激發光顯示裝置等之包含電晶體之顯示裝置，乃為人所知。於這些以往的顯示裝置當中，不僅於像素部中設置電晶體，並且於像素部的周邊上所配置之周邊電路部中設置電晶體。於如此之以往的顯示裝置當中，於外部光線以及來自於構成顯示裝置之背光源的光線入射至電晶體的情況下，會有由於該入射光而於電晶體的主動層當中使載子激發之情況。於此情況下，即使電晶體保持在非導通的狀態下，亦會產生因所激發的載子使電流於電晶體的源極－汲極之間流通之問題。為瞭解決此問題，以往為人所知的顯示裝置，係以包覆像素部及周邊電路部的電晶體之方式來設置遮光膜，藉此來防止光線入射於電晶體。如此之顯示裝置，例如有揭示於日本特開平10－189999號公報者。而於如此之顯示裝置當中，由於包覆電晶體之遮光膜乃具有非意欲之閘極的功能，因此在遮光膜的電位產生變動的情況下，會使電晶體的閾值電壓產生變動。因而產生電晶體的動作成為不安定之問題。因此，於上述日本特開平10－189999號公報當中，為了抑制此問題，係將遮光膜的電位固定在接地電位。

於上述日本特開平10－189999號公報中所揭示之顯示裝置當中，在將不同的信號電位供應至像素部中所設置之電晶體的汲極區、以及周邊電路部中所設置之電晶體的汲極區之情況下，會有因施加於汲極區之信號電位所形成的電場，導致即使電晶體為非導通狀態下，亦會使像素部中所設置之電晶體的通道區的電位、以及周邊電路部中所設置之電晶體的通道區的電位，各自改變至不同的電位之情況。於此情況下，在將共通的接地電位施加於對應像素部及周邊電路部中所設置之所有的電晶體之遮光膜之際，由於遮光膜的接地電位與像素部的電晶體之通道區的電位之電位差、及遮光膜的接地電位與周邊電路部的電晶體之通道區的電位之電位差變得不同，因此會有使遮光膜的接地電位與像素部的電晶體之通道區的電位之電位差、及遮光膜的接地電位與周邊電路部的電晶體之通道區的電位之電位差之當中一者，超過電晶體的閾值電壓的情形。於此情況下，會產生即使電晶體保持在非導通的狀態下，亦會由於接地電位供應至遮光膜，而使電晶體成為導通之問題。結果為導致顯示裝置產生不良動作之問題點。

本發明係用於解決上述課題而研創者，本發明的目的之一在於提供一種顯示裝置，可將起因於遮光膜的電位變動所導致之電晶體的動作成為不安定之情況加以抑制，並且可抑制不良動作的產生。

為了達成上述目的，本發明之一個型態之顯示裝置係具備：第1區域，係具有預定功能，且包含第1電晶體；第1遮光膜，係設置於第1區域，且配置於對應第1電晶體之區域，並供應有第1電位；第2區域，係具有預定功能，且包含第2電晶體；及第2遮光膜，係設置於第2區域，且配置於對應第2電晶體之區域，並供應有第2電位。

於此一型態之顯示裝置當中，如上述般，係將第1電位供應至對應第1電晶體之區域上所配置之第1遮光膜，並將第2電位供應至對應第2電晶體之區域上所配置之第2遮光膜，藉此，可將第1遮光膜及第2遮光膜的電位，各自固定在第1電位及第2電位。藉此，由於第1遮光膜及第2遮光膜的電位不會產生變動，因此可抑制，伴隨著第1遮光膜及第2遮光膜的電位的變動所導致之第1及第2電晶體之閾值電壓的變動。因此可使第1及第2電晶體的動作達到安定。此外，將第1電位供應至第1區域上所設置之第1遮光膜，並將第2電位供應至第2區域上所設置之第2遮光膜，藉此，可將個別的電位供應至各自具有預定功能之第1及第2區域上所設置之第1遮光膜及第2遮光膜。因此，例如在第1及第2電晶體的非導通狀態下，於起因於將各自不同的電位施加於第1及第2電晶體的汲極區，而導致第1區域中所包含之第1電晶體的通道區的電位、與第2區域中所包含之第2電晶體的通道區的電位成為不同的值之情況下，可因應第1電晶體的通道區的電位，而將供應至第1遮光膜之第1電位加以調節，藉此，使第1遮光膜與第1電晶體的通道區之間的電位差不會超過第1電晶體的閾值電壓。此外，可因應第2電晶體的通道區的電位，而將供應至第2遮光膜之第2電位加以調節，藉此，使第2遮光膜與第2電晶體的通道區之間的電位差不會超過第2電晶體的閾值電壓。因此，即使在將第1電位及第2電位各自供應至第1及第2遮光膜的情況下，亦可對非導通時第1電晶體及第2電晶體成為導通狀態的情形加以控制，因此可抑制顯示裝置產生不良動作。此外，係設置有，在具有預定功能之第1區域上供應有第1電位之第1遮光膜、以及在具有預定功能之第2區域上供應有第2電位之第2遮光膜，藉此，相較於在每個電晶體中設置遮光膜，且將個別的預定電位供應至每個遮光膜之情況，可減少將電位供應至遮光膜之配線等的數目，因此可抑制對應於該體積之空間的增大。藉此可抑制顯示裝置之大型化。

於上述一項型態之顯示裝置當中，較理想為，包含第1電晶體之第1區域係包含具有預定功能之第1電路部；包含第2電晶體之第2區域係包含具有預定功能之第2電路部。根據此構成，於具有預定功能之第1電路部中設置第1電晶體、且於具有預定功能之第2電路部中設置第2電晶體之顯示裝置當中，可容易將個別的電位供應至各自具有預定功能之第1電路部及第2電路部中所設置之第1遮光膜及第2遮光膜。

於此情況下，較理想為，第1電路部係包含具有第1電晶體之像素部；第2電路部係設置於包含像素部之顯示部的周邊，且包含具有第2電晶體之周邊電路部；第1遮光膜係包含，配置於像素部中所包含之第1電晶體的下方之像素部遮光膜；第2遮光膜係包含，配置於周邊電路部中所包含之第2電晶體的下方之周邊電路部遮光膜。根據此構成，例如於在第1及第2電晶體的非導通狀態下，於起因於將各自不同的電位施加於第1及第2電晶體的汲極區，而導致像素部中所包含之第1電晶體的通道區的電位、與周邊電路部中所包含之第2電晶體的通道區的電位成為不同的值之情況下，可因應第1電晶體的通道區的電位，而將供應至像素部遮光膜之第1電位加以調節，藉此，使像素部遮光膜與第1電晶體的通道區之間的電位差，不會超過第1電晶體的閾值電壓。此外，可因應第2電晶體的通道區的電位，而將供應至周邊電路部遮光膜之第2電位加以調節，藉此，使周邊電路部遮光膜與第2電晶體的通道區之間的電位差，不會超過第2電晶體的閾值電壓。因此，於像素部及周邊電路部當中，即使在將第1電位及第2電位各自供應至像素部遮光膜及周邊電路部遮光膜的情況下，亦可抑制，於非導通時第1電晶體及第2電晶體成為導通狀態的情形。

於包含上述像素部遮光膜之構成當中，像素部遮光膜上所供應之第1電位，可與施加於所對應之第1電晶體的閘極之電位為相同的電位。根據此構成，於將使第1電晶體成為非導通狀態之預定電位予以施加於第1電晶體的閘極之情況下，像素部遮光膜上所施加之第1電位，亦成為使第1電晶體成為非導通狀態之電位。藉此，藉由將上述預定的電位施加於閘極，而將像素部的第1電晶體保持在非導通狀態之際，可藉由將第1電位供應至像素部遮光膜，而抑制第1電晶體成為導通。此外，可將與施加於所對應之第1電晶體的閘極之電位為相同的電位之第1電位，予以施加於像素部遮光膜，藉此，可使像素部遮光膜亦具有第1電晶體閘極之功能，因此可採用第1電晶體的閘極與像素部遮光膜兩者，而驅動第1電晶體。因此，可提升第1電晶體之驅動能力。

於此情況下，較理想為，像素部遮光膜係電性連接於第1電晶體的閘極。根據此構成，可易於將與施加於所對應之第1電晶體的閘極電位為相同的電位，予以施加於像素部遮光膜。

於包含上述像素部遮光膜之構成當中，像素部遮光膜上所供應之第1電位，亦可與施加於所對應之第1電晶體的源極區及汲極區當中一者之電位為相同的電位。根據此構成，第1電晶體的通道區的電位，為源極區及汲極區當中一者上所施加之電位所產生變化的電壓範圍內的電位，並且為對應於該源極區及汲極區當中之一項上所施加的電位之電位。因此，可藉由將與施加於所對應之第1電晶體的源極區及汲極區當中一者之電位為相同之第1電位，予以施加於像素部遮光膜，而將像素部遮光膜與第1電晶體的通道區之間的電位差控制在預定的電壓範圍內。據此，若是將像素部遮光膜與第1電晶體的通道區之間的電位差控制在第1電晶體的非導通區域之電壓範圍內，則起因於將第1電位施加於像素部遮光膜而導致於像素部的第1電晶體非導通之際、第1電晶體成為導通之情況係可輕易加以抑制。

於此情況下，較理想為，像素部遮光膜係電性連接於第1電晶體的源極區及汲極區當中之一者。根據此構成，可容易將與施加於所對應之第1電晶體的源極區及汲極區當中一者之電位為相同的電位，予以施加於像素部遮光膜。

於上述第1電路部包含像素部之構成當中，較理想為，像素部係包含p通道電晶體，而配置於像素部的p通道電晶體下方之像素部遮光膜上所供應之第1電位係為施加於p通道電晶體汲極區之正側電位。根據此構成，p通道電晶體通道區的電位，係成為對應於汲極區的正側電位之預定範圍內的電位。藉此，藉由將施加於p通道電晶體的汲極區之正側電位為相同之第1電位予以施加於像素部遮光膜，從而將像素部遮光膜與p通道電晶體的通道區之間的電位差予以控制在預定的電壓範圍內。因此，若是可將像素部遮光膜與p通道電晶體的通道區之間的電位差控制在p通道電晶體的非導通區域之電壓範圍內，則起因於將第1電位(正側電位)施加於像素部遮光膜而導致於像素部的p通道電晶體非導通之際、p通道電晶體成為導通之情況可輕易加以抑制。

於上述第1電路部包含像素部之構成當中，較理想為，像素部係包含多數個第1電晶體；像素部的多數個第1電晶體當中至少一個係具有切換元件的功能；像素部遮光膜係以至少包覆具有切換元件的功能之第1電晶體下方之方式而配置。根據此構成，例如以僅僅包覆具有切換元件的功能之第1電晶體的下方之方式而配置像素部遮光膜，藉此，相較於個別將像素部遮光膜配置於具有切換元件的功能之第1電晶體及不具有切換元件的功能之第1電晶體各者下方之情況，可防止讓用於將電位供應至像素部遮光膜之配線的安排變得複雜。此外，係藉由具有切換元件的功能之第1電晶體來控制影像信號之對像素部的供應，因此若將像素部遮光膜配置於具有切換元件的功能之第1電晶體的下方，則可將起因於光照射時所產生的漏電流所導致之供應至像素部之影像信號的信號電位產生變化之問題加以抑制。此外，當將做為具有切換元件的功能之第1電晶體的主動層以結晶層加以形成之際係採用雷射光來進行結晶層的結晶化之情況下，即使因雷射光於像素部遮光膜產生反射而使結晶層(主動層)的結晶性降低，由於具有切換元件的功能之第1電晶體的特性，不易受到結晶層(主動層)的結晶性之影響，因此可抑制具有切換元件的功能之第1電晶體的特性惡化。因此，若以僅僅包覆具有切換元件的功能之第1電晶體的下方之方式而配置像素部遮光膜，則可防止讓用於將電位供應至像素部遮光膜之配線的安排變得複雜，並且可將以因應於影像信號的信號電位之階調以外的階調來顯示畫像之情況加以抑制。

於上述第1電路部包含像素部之構成當中，較理想為，第1電路部係包含多數個具有第1電晶體之像素部；並藉由1個的像素部遮光膜，將多數個像素部之各個第1電晶體的下方加以包覆。根據此構成，於第1電路部當中，相較於在多數個第1電晶體中各設置1個像素部遮光膜、且各別將預定的電位供應至該多數個像素部遮光膜之情況，可減少將電位供應至像素部遮光膜之配線等的數目。藉此，可因應配線數目的減少量而抑制第1電路部之增大，因而可抑制顯示裝置之大型化。

於上述第2電路部包含周邊電路部之構成當中，較理想為，周邊電路部係至少包含p通道電晶體；而周邊電路部遮光膜係配置於至少為p通道電晶體的下方。根據此構成，例如於周邊電路部包含n通道電晶體及p通道電晶體的情況下，藉由以僅僅包覆p通道電晶體的下方之方式而配置周邊電路部遮光膜，相較於個別將周邊電路部遮光膜配置於n通道電晶體及p通道電晶體各者下方之情況，可防止讓用於將電位供應至周邊電路部遮光膜之配線的安排變得複雜。在此，一般而言，由於n通道電晶體之載子移動度係較p通道電晶體還大，因此，n通道電晶體係構成為，具有較p通道電晶體的閘極寬度還小之閘極寬度。藉此，由於n通道電晶體之閘極寬度變小的量，而不易引起因光線入射於主動層所造成之錯誤動作。因此，即使不於n通道電晶體的下方上配置周邊電路部遮光膜，亦不易引起周邊電路部之動作的不安定。因此，若以僅僅包覆p通道電晶體的下方之方式而配置周邊電路部遮光膜，則可防止讓用於將電位供應至周邊電路部遮光膜之配線的安排變得複雜，並且可抑制周邊電路部之動作的不安定。

於此情況下，較理想為，周邊電路部，除了p通道電晶體，更包含n通道電晶體；而周邊電路部遮光膜係配置於n通道電晶體及p通道電晶體的下方。根據此構成，可抑制周邊電路部的n通道電晶體及p通道電晶體之動作的不安定。

於上述一項型態之顯示裝置當中，較理想為，更具備：第1電晶體的第1閘極絕緣膜係具有第1厚度；第1絕緣膜，係設置於第1電晶體及第1遮光膜之間，且具有第1閘極絕緣膜的第1厚度之3倍以上的第2厚度；第2電晶體的第2閘極絕緣膜，係具有第3厚度；及第2絕緣膜，係設置於第2電晶體及第2遮光膜之間，且具有第2閘極絕緣膜的第3厚度之3倍以上的第4厚度。根據此構成，於第1遮光膜(第2遮光膜)具有未意料到之閘極的功能的情況下，由於係以較大的厚度，來形成具有閘極絕緣膜的功能之第1絕緣膜(第2絕緣膜)，因此即使將第1電位(第2電位)施加於第1遮光膜(第2遮光膜)之情況下，第1電晶體(第2電晶體)的通道區亦不易受到第1遮光膜(第2遮光膜)之電位的影響。於此情況下，藉由施加於第1遮光膜(第2遮光膜)之第1電位(第2電位)而供應至第1電晶體(第2電晶體)的通道區之實效電壓，係成為將與第1電位(第2電位)為相同的電位施加於第1電晶體(第2電晶體)的閘極的情況下之供應至通道區的電壓之幾乎為1/3。因此，可將起因於將第1電位(第2電位)施加於第1遮光膜(第2遮光膜)，所導致之第1電晶體(第2電晶體)的閾值電壓的變化加以降低。

於此情況下，較理想為，第1閘極絕緣膜及第1絕緣膜，係由相同材料所組成；第2閘極絕緣膜及第2絕緣膜，係由相同材料所組成。根據此構成，可容易使藉由施加於第1遮光膜(第2遮光膜)之第1電位(第2電位)而供應至第1電晶體(第2電晶體)的通道區之實效電壓，成為將與第1電位(第2電位)為相同的電位施加於第1電晶體(第2電晶體)的閘極的情況下之供應至通道區的電壓之幾乎為1/3。

於上述一項型態之顯示裝置當中，較理想為，第1電位為，供應至第1電晶體的閘極之正側電位及負側電位之中間的電位；第2電位為，供應至第2電晶體的閘極之正側電位及負側電位之中間的電位。上述正側電位係意味著，施加於信號線之較高的電位，上述負側電位係意味著，施加於信號線之較低的電位。此外，於上述中間的電位中，係包含有正側電位及負側電位之實質上為中間的電位。根據此構成，即使第1及第2電晶體為p通道電晶體或是n通道電晶體當中任一種之情況下，亦可容易將供應有第1電位之第1遮光膜與第1電晶體的通道區之間的電位差，控制在第1電晶體的非導通區域之電壓範圍內，並將施加有第2電位之第2遮光膜與第1電晶體的汲極區之間的電位差，控制在第2電晶體的非導通區域之電壓範圍內。藉此，即使第1及第2電晶體為p通道電晶體或是n通道電晶體當中任一種之情況下，亦可容易將於非導通之際使第1及第2電晶體成為導通之情況加以抑制。此外，係使第1及第2電位，各自成為供應至第1及第2電晶體的閘極之正側電位及負側電位之實質上為中間的電位，藉此，可採用各自供應至第1及第2電晶體的閘極之正側電位及負側電位，而容易的生成第1及第2電位。

於此情況下，較理想為，更具備用於生成正側電位及負側電位之中間的電位之電位生成電路部。根據此構成，可容易藉由電位生成電路部，將正側電位及負側電位之中間的電位加以生成。

於上述第1電位為供應至第1電晶體的閘極之正側電位及負側電位之中間的電位，且第2電位為供應至第2電晶體的閘極之正側電位及負側電位之中間的電位之構成當中，較理想為，第1區域及第2區域的至少一者係包含n通道電晶體及p通道電晶體兩者。根據此構成，於第1區域包含n通道電晶體及p通道電晶體兩者的情況下，係將第1區域包含n通道電晶體(p通道電晶體)的閘極上所供應之正側電位及負側電位之中間的電位，施加於第1區域的n通道電晶體及p通道電晶體下方上所配置之第1遮光膜，藉此，可容易將第1遮光膜與n通道電晶體的通道區之間的電位差，控制在n通道電晶體的非導通區域之電壓範圍內，並且將第1遮光膜與p通道電晶體的通道區之間的電位差，控制在p通道電晶體的非導通區域之電壓範圍內。此外，於第2區域包含n通道電晶體及p通道電晶體兩者的情況下，係將第2區域包含n通道電晶體(p通道電晶體)的閘極上所供應之正側電位及負側電位之中間的電位，施加於第2區域的n通道電晶體及p通道電晶體下方上所配置之第2遮光膜，藉此，可容易將第2遮光膜與n通道電晶體的通道區之間的電位差，控制在n通道電晶體的非導通區域之電壓範圍內，並且將第2遮光膜與p通道電晶體的通道區之間的電位差，控制在p通道電晶體的非導通區域之電壓範圍內。

於上述一項型態之顯示裝置當中，包含第1電晶體之第1區域及包含第2電晶體之第2區域係可設置於像素部；第1遮光膜係配置於像素部的第1區域中所包含之第1電晶體的下方；第2遮光膜可配置於像素部的第2區域中所包含之第2電晶體的下方。根據此構成，例如在第1及第2電晶體的非導通狀態下，於起因於將各自不同的電位施加於第1及第2電晶體的汲極區，而導致像素部中所包含之第1電晶體及第2電晶體的各個通道區的電位成為不同的值之情況下，可因應第1電晶體的通道區的電位，而將供應至第1遮光膜之第1電位加以調節，藉此，使第1遮光膜與第1電晶體的通道區之間的電位差不會超過第1電晶體的閾值電壓。此外，可因應第2電晶體的通道區的電位，而將供應至第2遮光膜之第2電位加以調節，藉此，使第2遮光膜與第2電晶體的通道區之間的電位差不會超過第2電晶體的閾值電壓。因此，於像素部當中，即使在將第1電位及第2電位各自供應至第1及第2遮光膜的情況下，亦可抑制，於非導通時第1電晶體及第2電晶體成為導通狀態的情事。

於此情況下，較理想為，第1區域的第1電晶體及第2區域的第2電晶體係具有互為不同的導電型。根據此構成，於像素部包含具有互為不同的導電型之第1電晶體及第2電晶體的情況下，可因應第1電晶體的通道區的電位，而將供應至第1遮光膜之第1電位加以調節，藉此，使第1遮光膜與第1電晶體的通道區之間的電位差不會超過第1電晶體的閾值電壓。此外，可因應第2電晶體的通道區的電位，而將供應至第2遮光膜之第2電位加以調節，藉此，使第2遮光膜與第2電晶體的通道區之間的電位差不會超過第2電晶體的閾值電壓。

於上述一項型態之顯示裝置當中，第1區域可包含具有第1電晶體之像素部、及具有第1電晶體之第1周邊電路部；第2區域可包含具有第2電晶體之第2周邊電路部；第1遮光膜係配置於，像素部中所包含之第1電晶體及第1周邊電路部所包含之第1電晶體的下方；第2遮光膜係配置於，第2周邊電路部所包含之第2電晶體的下方。根據此構成，例如在第1及第2電晶體的非導通狀態下，於起因於將各自不同的電位施加於第1及第2電晶體的汲極區，而導致像素部及第1周邊電路部中所包含之第1電晶體的通道區的電位、及第2周邊電路部中所包含之第2電晶體的通道區的電位成為不同的值之情況下，可因應第1電晶體的通道區的電位，而將供應至第1遮光膜之第1電位加以調節，藉此，使第1遮光膜與第1電晶體的通道區之間的電位差不會超過第1電晶體的閾值電壓。此外，可因應第2電晶體的通道區的電位，而將供應至第2遮光膜之第2電位加以調節，藉此，使第2遮光膜與第2電晶體的通道區之間的電位差不會超過第2電晶體的閾值電壓。因此，於像素部、第1周邊電路部、第2周邊電路部當中，即使在將第1電位及第2電位各自供應至第1及第2遮光膜的情況下，亦可抑制，於非導通時第1電晶體及第2電晶體成為導通狀態的情事。

以下係根據圖式，說明本發明的實施型態。

(第1實施型態)

首先參照第1圖至第3圖，說明第1實施型態之液晶顯示裝置的構成。

如第1圖所示般，第1實施型態之液晶顯示裝置係具備液晶顯示面板1、及裝設於液晶顯示面板1之外部電路部2。液晶顯示面板1係包含顯示部3、及設置於顯示部3的周邊之H系列驅動器4與V系列驅動器5。此外，於顯示部3中係配置有多數個像素部6。於各個像素部6中，係設置有切換元件部7，其配置有做為切換元件之n通道電晶體8。此外，如第2圖所示般，各個像素係包含輔助電容9、像素電極10、對向配置於像素電極10且對各個像素部6為共通之對向電極11、及包夾於像素電極10及對向電極11之間之液晶12。像素部6為本發明之「第1區域」及「第1電路部」之一例，n通道電晶體8為本發明之「第1電晶體」之一例。

此外，於n通道電晶體8的閘極8a上，係連接有閘極線，正側電位Vdd及負側電位Vbb係經介此閘極線而施加於n通道電晶體8的閘極8a上。此外，n通道電晶體8的汲極區8b係連接於汲極線，且源極區8c係連接於輔助電容9之一邊的電極以及像素電極10。此外，於n通道電晶體8的汲極區8b上，係經介汲極線而施加有影像信號的信號電位Vsig。此外，輔助電容9之另一邊的電極與對向電極11，係連接於對各個像素部6為共通之共通電位Vcom。

此外，如第1圖所示般，於顯示部3上係設置有顯示部遮光膜13。此顯示部遮光膜13係由，以包覆像素部6之切換元件部7的下方之方式而形成之像素部遮光區域13a、及以包覆閘極線與汲極線的下方之方式而形成之格子狀的配線部遮光區域13b所構成。此像素部遮光區域13a本發明之「第1遮光膜」及「像素部遮光膜」之一例。像素部遮光區域13a係用於將入射於像素部6的切換元件部7上所配置之n通道電晶體8的光線加以遮光而設置，係與配線部遮光區域13b為一體形成。此外，配線部遮光區域13b係用於將入射於閘極線與汲極線的光線加以遮光而設置。此外，顯示部遮光膜13之對應於像素部6的切換元件部7以外的區域之區域係形成開口。此外係構成為，顯示出影像之光線係經介顯示部遮光膜13之開口的區域而入射。

此外，像素部6中所包含的n通道電晶體8係以TFT(薄膜電晶體)所構成，具有第3圖所示之構造。具體而言，係於玻璃基板14上，形成有由具有大約300nm的厚度的絕緣膜所組成之緩衝層15。於此緩衝層15的預定區域上，設置有上述顯示部遮光膜13的像素部遮光區域13a。此顯示部遮光膜13係由具有大約100nm的厚度的Mo膜所構成。此外，於上述顯示部遮光膜13的像素部遮光區域13a及緩衝層15上，係以包覆像素部遮光區域13a的方式而形成有由具有大約300nm的厚度之SiO₂ 膜所組成之絕緣膜16。

此外，於絕緣膜16的預定區域上，形成有具有大約70nm的厚度之結晶矽膜17。此結晶矽膜17係具有n通道電晶體8的主動層之功能。於結晶矽膜17上，係形成有n通道電晶體8的通道區8d，以及以包夾通道區8d之方式設置之汲極區8b及源極區8c。此外，於n通道電晶體8當中，係構成為，藉由對結晶矽膜17進行通道摻雜，而使n通道電晶體8的閾值電壓Vth成為預定的正電壓。此預定的正閾值電壓Vth係設定為，在將1/2(Vdd＋Vbb)的電位供應至顯示部遮光膜13的像素部遮光區域13a之際，不會使n通道電晶體8的下部通道成為導通狀態之值。此外，係以覆蓋結晶矽膜17方式，而形成有由具有大約100nm的厚度之SiO₂ 膜所組成之n通道電晶體8的閘極絕緣膜18。

亦即，於第1實施型態當中，係構成為，顯示部遮光膜13的像素部遮光區域13a與結晶矽膜17之間所設置之絕緣膜16的厚度(約300nm)，為n通道電晶體8的閘極絕緣膜18的厚度(約100nm)之大約為3倍。於以約500nm的厚度來形成絕緣膜16的情況下，有可能會導致形成絕緣膜16之製程時間增加，或是於成膜時或之後的製程當中，因絕緣膜16所產生的應力而導致絕緣膜16之破損的產生等問題。如第1實施型態所述般，於以約300nm的厚度來形成絕緣膜16的情況下，可抑制上述問題的產生。此外，於閘極絕緣膜18上之對應通道區8d的區域上，係形成有由具有大約150nm的厚度之金屬膜所組成之閘極8a。之後，藉由形成有汲極區8b、源極區8c及通道區8d之結晶矽膜17、閘極絕緣膜18、及閘極8a，而形成n通道電晶體8(TFT)。

此外，於閘極8a及閘極絕緣膜18上，係以包覆閘極8a之方式而形成有絕緣膜19。於此絕緣膜19、以及閘極絕緣膜18之對應於結晶矽膜17的汲極區8b與源極區8c之區域上，各設置有到達絕緣膜19上之栓塞20a及20b。此外，汲極區8b係構成為，經介所對應的栓塞20a而連接於上述汲極線，並且源極區8c係構成為，經介所對應的栓塞20b而連接於上述輔助電容9之一邊的電極以及像素電極10。

此外，於絕緣膜16以及閘極絕緣膜18之對應於顯示部遮光膜13的像素部遮光區域13a之區域上，係設置有以貫通絕緣膜16及閘極絕緣膜18之方式而形成之第1層的栓塞21。此第1層的栓塞21係連接於顯示部遮光膜13的像素部遮光區域13a。此外，於閘極絕緣膜18上之對應於第1層的栓塞21之區域上，係設置有連接於第1層的栓塞21之中間配線層22。而於絕緣膜19之對應於中間配線層22之區域上，係形成有到達絕緣膜19上之第2層的栓塞23。此第2層的栓塞23係連接於中間配線層22。此外，於絕緣膜19之對應於第2層的栓塞23之區域上，係設置有連接於第2層的栓塞23之配線層24。此配線層24係構成為連接於之後所述之外部電路部2的電位生成電路部39a(參照第1圖)。

此外，如第1圖所示般，H系列驅動器4係包含移位暫存器電路25、取樣電晶體26、緩衝區27、及DA轉換器28。此外，係以鄰接於H系列驅動器4之方式而配置時脈產生電路29。移位暫存器電路25、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29，為本發明之「第2區域」及「周邊電路部」之一例。這些移位暫存器電路25、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29係各自具備，具有與上述像素部6的n通道電晶體8幾乎為相同之構成。此n通道電晶體為本發明之「第2電晶體」之一例。於此n通道電晶體當中，係將正側電位Vdd及負側電位Vbb供應至閘極，且將因應各個電路部之信號電位Vsig供應至汲極區。

此外，於第1實施型態當中，係以各自包覆移位暫存器電路25、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29的下方之方式，設置有移位暫存器電路遮光膜30、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34。此移位暫存器電路遮光膜30、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，為本發明之「第2遮光膜」及「周邊電路部遮光膜」之一例。藉由這些移位暫存器電路遮光膜30、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，而將入射至移位暫存器電路25、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中所各自設置之n通道電晶體之光線加以遮光。

此外，V系列驅動器5係包含移位暫存器電路35及位準轉換電路36。此移位暫存器電路35及位準轉換電路36為本發明之「第2區域」及「周邊電路部」之一例。此外，移位暫存器電路35及位準轉換電路36係各自具備，具有與上述像素部6的n通道電晶體8幾乎為相同之構成。此n通道電晶體為本發明之「第2電晶體」之一例。於位準轉換電路36中所設置之n通道電晶體當中，正側電位Vdd及負側電位Vbb係供應至閘極，於移位暫存器電路35中所設置之n通道電晶體當中，正側電位Vdd及負側電位Vss係供應至閘極。

此外，於第1實施型態當中，係以各自包覆移位暫存器電路35及位準轉換電路36之方式，設置有移位暫存器電路遮光膜37及位準轉換電路遮光膜38。此移位暫存器電路遮光膜37及位準轉換電路遮光膜38，為本發明之「第2遮光膜」及「周邊電路部遮光膜」之一例。藉由此移位暫存器電路遮光膜37及位準轉換電路遮光膜38，而將入射至移位暫存器電路35及位準轉換電路36中所各自設置之n通道電晶體之光線加以遮光。

此外，於外部電路部2當中，係設置有電位生成電路部39a及39b。一邊之電位生成電路部39a，係具有將1/2(Vdd＋Vbb)的電位加以生成之功能，另一邊之電位生成電路部39b，係具有將1/2(Vdd＋Vss)的電位加以生成之功能。

在此，於第1實施型態當中，一邊之電位生成電路部39a，係經介配線40a而連接於顯示部遮光膜13及位準轉換電路遮光膜38。藉此而構成為，從電位生成電路部39a當中，將正側電位Vdd及負側電位Vbb的中間電位將1/2(Vdd＋Vbb)供應至顯示部遮光膜13及位準轉換電路遮光膜38。

此外，於外部電路部2當中，係設置有，連接於顯示部遮光膜13及位準轉換電路遮光膜38之間的配線40a，且用於將電位生成電路部39a所供應的電位加以調節之可變電阻器41。藉由此可變電阻器41，可在約±3V的範圍內使電位生成電路部39a所供應的電位上升或是下降。此係構成為，於因製程的變動而導致閾值電壓Vth產生移位的情況下，可藉由可變電阻器41將供應至顯示部遮光膜13之電位加以調節，藉此可將像素部6的n通道電晶體8之閾值電壓Vth加以調節。亦即，於藉由可變電阻器41使供應至顯示部遮光膜13之電位上升的情況下，由於像素部6的n通道電晶體8之通道區8d的電位上升，因此使n通道電晶體8之閾值電壓Vth降低。另一方面，於藉由可變電阻器41使供應至顯示部遮光膜13之電位下降的情況下，由於像素部6的n通道電晶體8之通道區8d的電位下降，因此使n通道電晶體8之閾值電壓Vth上升。

此外，於第1實施型態當中，另一邊之電位生成電路部39b係經介配線40a而連接於移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34。藉此而構成為，從電位生成電路部39b當中，將正側電位Vdd及負側電位Vss的中間電位將1/2(Vdd＋Vss)予以供應至移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34。

接下來參照第1圖至第8圖，說明第1實施型態之液晶顯示裝置的像素部之n通道電晶體的動作。於以下的說明當中，係說明點反轉驅動方式之液晶顯示裝置的像素部之n通道電晶體的動作。此外，將各個電位設定如下，正側電位Vdd：約7V，負側電位Vbb：約－4V，共通電位Vcom：約3.5V，信號電位Vsig：約1至6V。此外，n通道電晶體的閾值電壓Vth設定為約1V。藉此，n通道電晶體，於閘極與通道區之間的電壓(電位差)約為1V以上之際，係成為導通狀態。此外，係將n通道電晶體設定為，於閘極與通道區之間的電位差約為0.5V以下之際成為非導通狀態。

關於將影像信號寫入於以第4圖至第7圖所示之波形為前提之像素之寫入動作，首先，沿著第1段的閘極線，對連接於該閘極線之每3個像素，依序進行寫入動作。之後，一旦完成對連接於第1段的閘極線之所有像素之掃描後，則同樣亦對連接於第1段的閘極線之像素，以每3個像素依序進行對像素之寫入動作。之後，一旦完成所有閘極線之掃描後，再次從第1段的閘極線開始，重複同樣的寫入動作。第4圖至第7圖係顯示，於連接於第1段的閘極線的像素當中，最初進行寫入動作之3個像素內的第3個像素之關於n通道電晶體之電壓波形。

此外，於第4圖至第7圖當中，最初的3個電壓脈衝係對應於n通道電晶體的上部通道之導通期間，且接下來的3個電壓脈衝對應於非導通期間，之後，以每3個電壓脈衝而交互對應於導通期間及非導通期間。上述之非導通期間的3個電壓脈衝係各自表示，在對上述第3個像素進行寫入動作之後，在對剩餘的像素進行寫入動作的期間中，施加於上述第3個像素之電壓。亦即，非導通期間的第1個電壓脈衝係表示，在對上述第3個像素進行寫入動作之後，在對連接於與該像素為相同的閘極線之剩餘的像素進行寫入動作的期間中，施加於上述第3個像素之電壓。此外，第2個及第3個電壓脈衝係表示，在完成對連接於第3個像素之第1段的閘極線的掃描之後，在對連接於第2段及第3段的閘極線之像素依序進行寫入動作的期間中，施加於上述第3個像素之電壓。於第4圖至第7圖當中，於導通期間及非導通期間當中，係顯示出各個電壓脈衝期間為相同長度，但是實際上，非導通期間之電壓脈衝的期間，係遠較導通期間之電壓脈衝的期間還長。此外，於第4圖至第7圖當中，係顯示出於非導通期間中對像素施加3個電壓脈衝，但是於非導通期間中，係因應顯示部中所設置之閘極線的數目，而使所施加之電壓脈衝的數目產生改變。因此實際上，一般係於顯示部中設置數百條的閘極線，因此於非導通期間中，係有遠較第4圖至第7圖所示的電壓脈衝的數目(3個)還多之電壓脈衝被施加於上述第3個像素。

首先，如第4圖所示般，輸入於像素部6(參照第2圖)的n通道電晶體8的閘極8a之電位(閘極電位Vgate)，係於正側電位Vdd(約7V)及負側電位Vbb(約－4V)之間交互切換。此外，如第4圖的虛線所示般，輸入於n通道電晶體8的汲極區8b之信號電位Vsig，係於約1至6V的範圍內變化。此時，n通道電晶體8的通道區8d之電位(Vch)，係具有如第4圖的單點虛線所示之波形，且於約1.0至5.5V的範圍內變化。第4圖中之通道區8d的電位Vch，係顯示出通道區8d的中央附近之電位。於此情況下，n通道電晶體8的閘極8a及汲極區8b之間的電壓(電位差)Vgd＝Vgate－Vsig，閘極8a及通道區8d之間的電壓(電位差)Vgc＝Vgate－Vch，係以第5圖所示之波形產生變化。

因此，於閘極電位Vgate(參照第4圖)為正側電位Vdd(約7V)的期間中，n通道電晶體8的閘極8a及通道區8d之間的電壓(電位差)Vgc(參照第5圖)係為大約1.8至6.0V的範圍之電壓。亦即，於此期間中，由於n通道電晶體8的閘極8a及通道區8d之間的電壓(電位差)Vgc(大約1.8至6.0V)，成為n通道電晶體8的導通區域之電壓(約1V以上)，因此n通道電晶體8係成為導通狀態。另一方面，於閘極電位Vgate(參照第4圖)為負側電位Vbb(約－4V)的期間中，n通道電晶體8的閘極8a及通道區8d之間的電壓(電位差)Vgc(參照第5圖)為大約－9.5V至－5.0V的範圍之電壓。亦即，於此期間中，由於n通道電晶體8的閘極8a及通道區8d之間的電壓(電位差)Vgc(大約－9.5V至－5.0V)係成為n通道電晶體8的非導通區域之電壓(電位差)(約0.5V以下)，因此n通道電晶體8係成為非導通狀態。

此外，於第1實施型態當中，係從電位生成電路部39a當中，將1/2(Vdd＋Vbb)的電位供應至以包覆n通道電晶體8般而設置之顯示部遮光膜13的像素部遮光區域13a。藉此，如第6圖所示般，顯示部遮光膜13的像素部遮光區域13a之電位Vback，係固定於1/2(Vdd＋Vbb)＝約1.5V。此時，像素部遮光區域13a與n通道電晶體8的通道區8d之間的實效電壓(電位差)Vbc係顯示出如第7圖般之波形。此像素部遮光區域13a與n通道電晶體8的通道區8d之間的實效電壓(電位差)Vbc，為對於n通道電晶體8的閘極8a及通道區8d之間的電壓(電位差)Vgc之相對的電壓。亦即，像素部遮光區域13a與形成有通道區8d之結晶矽膜17(參照第3圖)之間之絕緣膜16的厚度(約300nm)，為n通道電晶體8的閘極絕緣膜18的厚度(約100nm)之大約為3倍，因此，將電位供應至像素部遮光區域13a之際、從像素部遮光區域13a施加至通道區8d之電場的強度，為將相同的電位供應至閘極8a之際之從閘極8a施加至通道區8d之電場的強度之大約為1/3。因此，於第7圖中係顯示出，顯示部遮光膜13的像素部遮光區域13a的電位Vback與通道區8d的電位Vch之間的電位差之1/3的電壓(1/3(Vback－Vch))，來做為像素部遮光區域13a與通道區8d之間的實效電壓(電位差)Vbc。從與上述相同的觀點來看，於第7圖中亦顯示出，像素部遮光區域13a的電位Vback與施加於汲極區8b之信號電位Vsig之間的電位差之1/3的電壓(1/3(Vback－Vsig))之波形，來做為顯示部遮光膜13的像素部遮光區域13a與汲極區8b之間的實效電壓(電位差)Vbd。

如第7圖所示般，像素部遮光區域13a與通道區8d之間的實效電壓(電位差)Vbc係於約－1.3至0.2V的範圍內變化。藉此，如第8圖所示般，像素部遮光區域13a與通道區8d之間的實效電壓(電位差)Vbc(約－1.3至0.2V)，係恆常成為n通道電晶體8的非導通區域之電壓(電位差)(約0.5V以下)。因此，於將1/2(Vdd＋Vbb)的電位供應至像素部遮光區域13a的情況下，n通道電晶體8的下部通道係保持於非導通狀態。藉此，在將負側電位Vbb施加於閘極8a而使n通道電晶體8的上部通道係保持於非導通狀態之期間中，即使於將1/2(Vdd＋Vbb)的電位施加於顯示部遮光膜13的像素部遮光區域13a之情況下，亦可抑制n通道電晶體8的下部通道成為導通。因此，於此期間中，可將電流經介n通道電晶體8的下部通道而於汲極區8b及源極區8c之間流通的情形加以抑制。

於位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29各者中所包含之n通道電晶體當中，係進行與上述像素部6的n通道電晶體8為相同之動作。藉此，於將位準轉換電路36中所包含之n通道電晶體的上部通道(閘極側的通道區)保持於非導通狀態之期間中，即使在將1/2(Vdd＋Vbb)的電位供應至位準轉換電路遮光膜38之情況下，亦可抑制n通道電晶體的下部通道(遮光膜側的通道區)成為導通，因此，可將電流經介下部通道而於n通道電晶體的汲極區及源極區之間流通的情形加以抑制。此外，於移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29各者中所包含之n通道電晶體的上部通道保持於非導通狀態之期間中，即使在將1/2(Vdd＋Vss)的電位供應至所對應的遮光膜之情況下，亦可抑制n通道電晶體的下部通道成為導通，因此，可將電流經介下部通道而於n通道電晶體的汲極區及源極區之間流通的情形加以抑制。

如上述般，於第1實施型態當中，係將1/2(Vdd＋Vbb)的電位供應至顯示部遮光膜13及位準轉換電路遮光膜38，且將1/2(Vdd＋Vss)的電位供應至移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，藉此，可將顯示部遮光膜13及位準轉換電路遮光膜38固定於1/2(Vdd＋Vbb)的電位，並將移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34予以固定於1/2(Vdd＋Vss)的電位。藉此，由於在顯示部遮光膜13、位準轉換電路遮光膜38、移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34當中，電位不會產生變動，因此，可將伴隨著這些遮光膜之電位的變動，而使上述像素部6的n通道電晶體8之閾值電壓Vth，以及位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29各者中所包含之n通道電晶體之閾值電壓產生變動之情形，加以抑制。因此，可使像素部6的n通道電晶體8之動作，以及位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29各者中所包含之n通道電晶體之動作，達到安定。

此外，於第1實施型態當中，係將1/2(Vdd＋Vbb)的電位供應至顯示部遮光膜13及位準轉換電路遮光膜38，且將1/2(Vdd＋Vss)的電位供應至移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，藉此，可使上述各個遮光膜、與所對應之n通道電晶體的通道區之間的電壓(電位差)Vbc，不會超過該n通道電晶體之閾值電壓。因此，即使於將1/2(Vdd＋Vbb)的電位供應至顯示部遮光膜13及位準轉換電路遮光膜38，且將1/2(Vdd＋Vss)的電位供應至移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34的情況下，亦可將像素部6的n通道電晶體8，以及位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中之各個n通道電晶體成為導通狀態之情形加以抑制。藉此，於將像素部6的n通道電晶體8，以及位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中之各個n通道電晶體予以保持在非導通狀態之期間中，可將起因於將電位供應至所對應的遮光膜使上述n通道電晶體成為導通、而產生液晶顯示裝置的動作不良之情形加以抑制。

此外，於第1實施型態當中，係對應於顯示部3、位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29，各自設置顯示部遮光膜13、位準轉換電路遮光膜38、移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，且對各個遮光膜供應電位，藉此，相較於對上述各電路部中所包含之每個n通道電晶體設置遮光膜、且將個別的預定電位供應至每個遮光膜之情況，可減少將電位供應至遮光膜之配線及栓塞的數目，並且可大幅減少遮光膜與電晶體之間的空間，藉此可抑制顯示裝置之大型化。

此外，於第1實施型態當中，係於n通道電晶體8及顯示部遮光膜13的像素部遮光區域13a之間，設置具有n通道電晶體8的閘極絕緣膜18的厚度大約3倍之絕緣膜16，藉此，於像素部遮光區域13a具有未意料到之閘極的功能的情況下，由於係以較大的厚度來形成具有閘極絕緣膜的功能之絕緣膜16，因此即使將1/2(Vdd＋Vbb)的電位供應至像素部遮光區域13a之情況下，n通道電晶體8的通道區8d亦不易受到該電位的影響。因此，可將起因於將1/2(Vdd＋Vbb)的電位施加於像素部遮光區域13a所導致之n通道電晶體8的閾值電壓Vth的變化加以降低。

接下來參照第1圖、第3圖、第9圖至第11圖，說明第1實施型態之液晶顯示裝置的像素部之n通道電晶體的製程。

首先，如第9圖所示般，於玻璃基板14上，形成有具有大約300nm的厚度之緩衝層15。之後，採用濺鍍法，於緩衝層15上形成具有大約100nm的厚度的Mo膜(圖中未顯示)後，採用微影技術及蝕刻技術，對該緩衝層15進行圖案形成。藉此，如第1圖所示般，係於緩衝層15上的預定區域上，形成顯示部遮光膜13、移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、時脈產生電路遮光膜34、及位準轉換電路遮光膜38。此時，顯示部遮光膜13係形成為，具有將像素部6的切換元件部7加以包覆之像素部遮光區域13a、以及將閘極線及汲極線加以包覆之像素部遮光區域13b。此外，顯示部遮光膜13之對應於像素部6的切換元件部7之區域係形成開口，而形成為可讓光透射者。

之後，如第9圖所示般，採用CVD法，形成有由具有大約300nm的厚度之SiO₂ 膜所組成之絕緣膜16。之後，採用CVD法，於絕緣膜16的全面上形成有具有大約70nm的厚度之非結晶矽膜(圖中未顯示)後，對該非結晶矽膜進行結晶化。具體而言，於加熱板上將基板加熱至大約300℃，並將連續振盪型紅外線雷射光照射於非結晶矽膜，藉此來加熱該非結晶矽膜。此時，紅外線雷射光亦照射於顯示部遮光膜13、移位暫存器電路遮光膜30及37(參照第1圖)、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、時脈產生電路遮光膜34、及位準轉換電路遮光膜38，藉此使這些遮光膜發熱。之後，由於這些遮光膜之發熱，而更對該非結晶矽膜進行加熱。藉此使該非結晶矽膜熔融。

之後，於紅外線雷射光的照射之後，使熔融的非結晶矽膜冷卻而進行結晶化。此時，若使雷射光往對於基板為相對的橫方向(與玻璃基板14的上面為平行之方向)進行掃描，則柱狀結晶於橫方向上形成，而形成相對較大的結晶。於存在有以上述紅外線雷射光的照射而仍未達到非結晶矽膜的融點以上的溫度之區域的情況下，該區域係形成為微結晶。於結晶化之際，亦可採用準分子雷射回火法(ELA法)，及依據其他的能量照射手段之結晶化法。此外，亦可採用固態結晶化法(SPC)。如上述般，藉由對非結晶矽膜進行結晶化，可獲得結晶矽膜。之後，採用微影技術及蝕刻技術，對該結晶矽膜進行圖案形成，藉此而形成做為n通道電晶體8的主動層而形成為島狀之結晶矽膜17。之後，於結晶矽膜17上進行通道摻雜。

接下來，如第10圖所示般，採用CVD法，以包覆結晶矽膜17般而於絕緣膜16及結晶矽膜17上，形成由具有大約100nm的厚度之SiO₂ 膜所組成之閘極絕緣膜18。之後，在形成從顯示部遮光膜13的像素部遮光區域13a到達閘極絕緣膜18之第1層的栓塞21之後，於閘極絕緣膜18及第1層的栓塞21上，形成有由具有大約150nm的厚度之金屬膜(圖中未顯示)。藉由對該金屬膜(圖中未顯示)進行圖案形成，而於結晶矽膜17之對應於通道區8d的區域上，形成閘極8a，並且將連接於第1層的栓塞21之中間配線層22加以形成。

接下來，如第11圖所示般，以光阻膜50將對應於結晶矽膜17之區域以外的區域加以包覆之後，以該光阻膜50及閘極8a為遮罩，將不純物注入於結晶矽膜17。藉此，於結晶矽膜17上，形成有汲極區8b及源極區8c、以及包夾於汲極區8b及源極區8c之通道區8d。之後將光阻膜50加以去除。

之後，如第3圖所示般，係以包覆閘極8a及中間配線層22之方式，於閘極絕緣膜18上形成絕緣膜19。之後，在將連接於中間配線層22之第2層的栓塞23、以及各自連接於結晶矽膜17的汲極區8b及源極區8c之栓塞20a、20b加以形成之後，於絕緣膜19上，將連接於第2層的栓塞23之配線層24加以形成。如上述般，係形成有第3圖所示之第1實施型態之液晶顯示裝置的像素部6之n通道電晶體8。

(第2實施型態)

接下來參照第12圖，說明第2實施型態之液晶顯示裝置的構成。

於此第2實施型態當中，與上述第1實施型態不同者為，像素部6的n通道電晶體48的閘極48a係與顯示部遮光膜13的像素部遮光區域13a連接。此n通道電晶體48為本發明之「第1電晶體」之一例。具體而言，如第12圖所示般，藉由將像素部6的n通道電晶體48的閘極48a與中間配線層42予以連接而形成，而使顯示部遮光膜13的像素部遮光區域13a與像素部6的n通道電晶體48的閘極48a經介栓塞21及中間配線層42而連接。於第2實施型態當中，各自連接於1條的閘極線上所連接之多數個n通道電晶體48的閘極48a之像素部遮光區域13a、與各自連接於其他閘極線上所連接之多數個n通道電晶體48的閘極48a之像素部遮光區域13a係成為電性切斷。

藉此，於第2實施型態當中，係構成為，施加於同一條的閘極線上所連接之多數個n通道電晶體48的閘極48a上之閘極電位Vgate，係同樣施加於這些多數個n通道電晶體48的閘極48a上所各自連接之像素部遮光區域13a。因此，於第2實施型態當中，可構成為使顯示部遮光膜13的像素部遮光區域13a具有n通道電晶體48的閘極之功能。第2實施型態之液晶顯示裝置之上述以外的構成，係與上述第1實施型態之液晶顯示裝置的構成相同。於第2實施型態之液晶顯示裝置的位準轉換電路遮光膜，與上述第1實施型態相同，係構成為施加有1/2(Vdd＋Vbb)的固定電位。此外，與上述第1實施型態相同，係構成為，於第2實施型態之液晶顯示裝置的H系列驅動器之移位暫存器電路遮光膜、取樣電晶體遮光膜、緩衝區遮光膜、DA轉換器遮光膜、及V系列驅動器之移位暫存器電路遮光膜上，施加有1/2(Vdd＋Vss)的固定電位。

接下來參照第12圖至第14圖，說明第2實施型態之液晶顯示裝置的像素部之n通道電晶體的動作。

於此第2實施型態之液晶顯示裝置的像素部6之n通道電晶體48(參照第12圖)當中，係將與第4圖所示之上述第1實施型態之閘極電位Vgate、信號電位Vsig及通道區8d的電位Vch為相同之電位，各自施加於閘極48a、汲極區8b及通道區8d。藉此，第2實施型態之n通道電晶體48的閘極48a及汲極區8b之間的電壓Vgd、與閘極48a及通道區8d之間的電壓Vgc，係各自顯示出與第5圖所示之上述第1實施型態之n通道電晶體8的閘極8a及汲極區8b之間的電壓Vgd、與閘極8a及通道區8d之間的電壓Vgc為相同之波形。

此外，於第2實施型態當中，係將n通道電晶體48的閘極48a與顯示部遮光膜13的像素部遮光區域13a加以連接，藉此，將與施加於閘極48a之閘極電位Vgate為相同的電位，施加於顯示部遮光膜13的像素部遮光區域13a。亦即，此第2實施型態之施加於顯示部遮光膜13的像素部遮光區域13a之電位Vback，係與第4圖所示之上述第1實施型態之n通道電晶體8的閘極電位Vgate相同。此外，於第2實施型態當中，於將正側電位Vdd施加於n通道電晶體48的閘極48a之期間中，正側電位Vdd亦施加於所對應的像素部遮光區域13a中，並且於將負側電位Vbb施加於n通道電晶體48的閘極48a之期間中，負側電位Vbb亦施加於所對應的像素部遮光區域13a中。

此外，第2實施型態之顯示部遮光膜13的像素部遮光區域13a與n通道電晶體48的汲極區8b之間的實效電壓Vbd＝1/3(Vback－Vsig)，如第13圖所示，係顯示出，將第5圖所示之上述第1實施型態之n通道電晶體8的閘極8a與汲極區8b之間之電壓(電位差)Vgd＝Vgate－Vsig之波形的電壓值縮小為1/3後的波形。此外，如第13圖所示，第2實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體48的通道區8d之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch)，係顯示出如第7圖般之波形。此像素部遮光區域13a與n通道電晶體8的通道區8d之間的實效電壓(電位差)Vbc，係顯示出，將第5圖所示之上述第1實施型態之n通道電晶體8的閘極8a與通道區8d之間的實效電壓(電位差)Vgc＝Vgate－Vch之波形的電壓值縮小為1/3後的波形。

因此，於n通道電晶體48的上部通道為導通狀態的期間中，第2實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體48的通道區8d之間的實效電壓(電位差)Vbc，係於約0.6至2.0V的範圍內變化。另一方面，於n通道電晶體48的上部通道(閘極側的通道區)為非導通狀態的期間中，第2實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體48的通道區8d之間的實效電壓(電位差)Vbc，係於約－3.2至－1.7V的範圍內變化。藉此，如第14圖所示般，於n通道電晶體48的上部通道為非導通狀態的期間中，像素部遮光區域13a與通道區8d之間的實效電壓(電位差)Vbc(約－3.2至－1.7V)，係成為n通道電晶體48的非導通區域之電壓(約0.5V以下)。因此，於n通道電晶體48的上部通道為非導通狀態的期間中，可抑制n通道電晶體48的下部通道(像素部遮光膜13a側的通道區)成為導通。藉此，可將電流經介n通道電晶體48的下部通道而於汲極區8b及源極區8c之間流通的情形加以抑制。

如上述般，於第2實施型態當中，係將顯示部遮光膜13的像素部遮光區域13a與所對應之像素部6之n通道電晶體48的閘極48a加以連接，藉此，將與施加於所對應之像素部6之n通道電晶體48的閘極48a之閘極電位Vgate為相同的電位，予以施加於顯示部遮光膜13的像素部遮光區域13a，藉此，於將負側電位Vbb施加於n通道電晶體48的閘極48a之情況下，負側電位Vbb亦施加於像素部遮光區域13a中。因此，於因負側電位Vbb施加於閘極48a而將n通道電晶體48的上部通道保持在非導通狀態的期間中，可將起因於負側電位Vbb施加於像素部遮光區域13a所導致之使n通道電晶體48的下部通道成為導通之情況加以抑制。因此，可將液晶顯示裝置的動作不良之情形加以抑制。

此外，於第2實施型態當中，係將與施加於所對應之n通道電晶體48的閘極48a之電位為相同的電位，施加於顯示部遮光膜13的像素部遮光區域13a，藉此，可使像素部遮光區域13a具有n通道電晶體48的閘極48a之功能，因此可採用n通道電晶體48的閘極48a、與顯示部遮光膜13的像素部遮光區域13a兩者來加以驅動。藉此可提升n通道電晶體48的驅動能力。因此，可經介n通道電晶體48來進行信號電位Vsig之高速寫入。

第2實施型態之上述以外的效果，係與上述第1實施型態之效果相同。

(第3實施型態)

接下來參照第15圖，說明第3實施型態之液晶顯示裝置的構成。

於此第3實施型態當中，與上述第1實施型態不同者為，像素部6的n通道電晶體58的汲極8b係與顯示部遮光膜13的像素部遮光區域13a連接。此n通道電晶體58為本發明之「第1電晶體」之一例。具體而言，如第15圖所示般，於顯示部遮光膜13的像素部遮光區域13a上所連接之第1層的栓塞21上，設置有第2層的栓塞53。之後，於絕緣層19上之對應於第2層的栓塞53的區域上，形成配線層54。此配線層54係連接於第2層的栓塞53、以及n通道電晶體58的汲極8b上所連接之栓塞20a。藉此，n通道電晶體58的汲極8b與顯示部遮光膜13的像素部遮光區域13a，係經介栓塞20a、配線層54、第1層的栓塞21及第2層的栓塞53而連接。汲極8b及像素部遮光區域13a亦可藉由第1層的栓塞21而直接連接。

藉此，於第3實施型態當中，係構成為，將施加於像素部6的n通道電晶體58的汲極8b之電位為相同的電位，施加於顯示部遮光膜13的像素部遮光區域13a。於第3實施型態當中，配線部遮光區域13b與像素部遮光區域13a為互相分離，於配線部遮光區域13b上，施加有適當的電位(1/2(Vdd＋Vss))。第3實施型態之液晶顯示裝置之上述以外的構成，係與上述第1實施型態之液晶顯示裝置的構成相同。於第3實施型態之液晶顯示裝置的位準轉換電路遮光膜，與上述第1實施型態相同，係構成為施加有1/2(Vdd＋Vbb)的固定電位。此外，與上述第1實施型態相同，係構成為，於第3實施型態之液晶顯示裝置的H系列驅動器之移位暫存器電路遮光膜、取樣電晶體遮光膜、緩衝區遮光膜、DA轉換器遮光膜、及V系列驅動器之移位暫存器電路遮光膜上，施加有1/2(Vdd＋Vss)的固定電位。

接下來參照第15圖至第17圖，說明第3實施型態之液晶顯示裝置的像素部之n通道電晶體的動作。

於此第3實施型態之液晶顯示裝置的像素部6之n通道電晶體58當中，係將與第4圖所示之上述第1實施型態之閘極電位Vgate及信號電位Vsig為相同之電位，各自施加於閘極8a及汲極區8b。此時，n通道電晶體58的通道區8d的電位Vch，係與第4圖所示之第1實施型態之通道區8d的電位Vch相同。藉此，第3實施型態之n通道電晶體58的閘極8a及汲極區8b之間的電壓Vgd、與閘極8a及通道區8d之間的電壓Vgc，係各自顯示出與第5圖所示之第1實施型態之n通道電晶體8的閘極8a及汲極區8b之間的電壓Vgd、與閘極8a及通道區8d之間的電壓Vgc為相同之波形。

此外，於第3實施型態當中，係將n通道電晶體58的汲極區8b與顯示部遮光膜13的像素部遮光區域13a加以連接，藉此，將與施加於汲極區8b之信號電位Vsig為相同的電位，予以施加於顯示部遮光膜13的像素部遮光區域13a。藉此，如第16圖所示般，像素部遮光區域13a與n通道電晶體58的汲極區8b之間的實效電壓Vbd＝1/3(Vback－Vsig)，係成為大約為0V。此外，像素部遮光區域13a與n通道電晶體58的通道區8d之間的實效電壓Vbc＝1/3(Vback－Vch)，係顯示出如第16圖般之波形。

因此，於n通道電晶體58的上部通道為導通狀態的期間中，第3實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體58的通道區8d之間的實效電壓(電位差)Vbc，係於約0.3至0.8V的範圍內變化。另一方面，於n通道電晶體58的上部通道為非導通狀態的期間中，第3實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體58的通道區8d之間的實效電壓(電位差)Vbc，係於約－0.7至0.4V的範圍內變化。藉此，如第17圖所示般，於n通道電晶體58的上部通道為非導通狀態的期間中，像素部遮光區域13a與通道區8d之間的實效電壓(電位差)Vbc(約－0.7至0.4V)，係成為n通道電晶體58的非導通區域之電壓(約0.5V以下)。因此，於n通道電晶體58的上部通道為非導通狀態的期間中，即使將與施加於汲極區8b之信號電位Vsig為相同之電位予以施加於顯示部遮光膜13的像素部遮光區域13a，亦可抑制n通道電晶體58的下部通道成為導通。因此，可在此期間中，將電流經介n通道電晶體58的下部通道而於汲極區8b及源極區8c之間流通的情形加以抑制。

如上述般，於第3實施型態當中，於像素部6的n通道電晶體58的上部通道為非導通狀態的期間中，n通道電晶體58之通道區8d的電位係位於汲極區8b的電位(信號電位Vsig)所產生變化的範圍內，且成為對應於汲極區8b的電位(信號電位Vsig)之電位。因此，係將顯示部遮光膜13的像素部遮光區域13a、與所對應之像素部6之n通道電晶體58的汲極區8b加以連接，藉此可將與施加於所對應之像素部6之n通道電晶體58的汲極區8b之信號電位Vsig為相同的電位，予以施加於顯示部遮光膜13的像素部遮光區域13a，藉此，於於n通道電晶體58的上部通道為非導通狀態的期間中，可將顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體58的通道區8d之間的實效電壓(電位差)Vbc，控制在約－0.7至0.4V的範圍內。因此，可將顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體58的通道區8d之間的實效電壓(電位差)Vbc，控制在n通道電晶體58的非導通區域之電壓範圍內(約0.5V以下)。因此，可將起因於，將與施加於汲極區8b之信號電位Vsig為相同的電位予以施加於顯示部遮光膜13的像素部遮光區域13a所導致之在n通道電晶體58的上部通道為非導通時，使n通道電晶體58的下部通道成為導通之情況，加以抑制。因此，可將液晶顯示裝置的動作不良之情形加以抑制。

此外，於第3實施型態當中，係將顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體58的汲極區8b加以連接，藉此，使n通道電晶體58的汲極區8b上所連接之汲極線的電容量，增加顯示部遮光膜13的像素部遮光區域13a的量。藉此，於將影像信號(信號電位Vsig)供應至汲極線之際，可將該影像信號的電荷充分的儲存於該汲極線中，以及儲存於做為連接於該汲極線之有益於電容量保存之部分中。之後，可於預定的掃描信號從閘極線加以供應而使n通道電晶體58成為導通之期間中，將該充分儲存之電荷經介n通道電晶體58而供應至各像素。藉此，可提升液晶顯示裝置的畫質。

第3實施型態之上述以外的效果，係與上述第1實施型態之效果相同。

(第4實施型態)

接下來參照第18圖，說明於第4實施型態當中，將本發明適用於有機電激發光顯示裝置之例子。

如第18圖所示般，於此第4實施型態之有機電激發光顯示裝置當中，係由做為切換元件之n通道電晶體68、輔助電容69、陽極70、陰極71、包夾於陽極70與陰極71之間之有機電激發光元件72、及p通道電晶體73來構成像素部66。像素部66為本發明之「第1區域」及「第1電路部」之一例，n通道電晶體68及p通道電晶體73為本發明之「第1電晶體」之一例。

此外，於n通道電晶體68的閘極68a上，係連接有閘極線。正側電位Vdd及負側電位Vbb係經介此閘極線，而施加於n通道電晶體68的閘極68a上。此外，n通道電晶體68的汲極區68b係連接於汲極線，且源極區68c係連接於輔助電容69之一邊的電極以及p通道電晶體73的閘極73a。此外，於n通道電晶體68的汲極區68b上，係經介汲極線而施加有信號電位Vsig。此外，輔助電容69之另一邊的電極上，係供應有正側電位PVdd。此外，於p通道電晶體73的汲極區73b上，係供應有正側電位PVdd，且源極區73c連接於陽極70。此外，於陰極71上係供應有對各個像素部66為共通之接地電位GND(Vcom)。

此外，於第4實施型態之有機電激發光顯示裝置當中，與第1圖所示之上述第1實施型態相同，亦設置有顯示部遮光膜13、移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、時脈產生電路遮光膜34、及位準轉換電路遮光膜38。此外，於第4實施型態之有機電激發光顯示裝置當中，第1圖所示之第1實施型態之顯示部遮光膜13的像素部遮光區域13a，係以包覆像素部66(參照第17圖)的n通道電晶體68及p通道電晶體73兩者下方之方式而設置。此外，於第4實施型態之有機電激發光顯示裝置當中，係構成為將1/2(Vdd＋Vbb)的固定電位施加於第1圖所示之第1實施型態之顯示部遮光膜13及位準轉換電路遮光膜38。此外，於第4實施型態之有機電激發光顯示裝置當中，係構成為將1/2(Vdd＋Vss)的固定電位施加於第1圖所示之第1實施型態之移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34。第4實施型態之有機電激發光顯示裝置之上述以外的構成，係與上述第1實施型態之液晶顯示裝置的構成相同。

第24圖至第27圖係顯示用於說明本發明的第4實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的動作之電壓波形圖。第28圖係顯示本發明的第4實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的電流－電壓特性之圖式。接下來參照第18圖至第28圖，說明本發明的第4實施型態之有機電激發光顯示裝置的像素部之n通道電晶體及p通道電晶體的動作。

於以下的說明當中，係說明點反轉驅動方式之有機電激發光顯示裝置的像素部之n通道電晶體及p通道電晶體的動作。此外，將各個供應電位設定如下，供應至n通道電晶體的閘極之正側電位Vdd：約7.5V，供應至p通道電晶體的閘極之正側電位PVdd：約8V，負側電位Vbb：約－2V，信號電位Vsig：約3.5至6.5V。此外，n通道電晶體的閾值電壓Vth設定為約1V，p通道電晶體的閾值電壓Vth設定為約－2.5V。藉此，於閘極與通道區之間的電壓約為1V以上之際，n通道電晶體係成為導通狀態，於閘極與通道區之間的電壓(電位差)約為－2.5V以下之際，p通道電晶體係成為導通狀態。此外，係設定為，於閘極與通道區之間的電壓約為0.5V以下之際，n通道電晶體成為非導通狀態，於閘極與通道區之間的電壓約為－2.0V以上之際，p通道電晶體成為非導通狀態。

首先，如第19圖所示，輸入於像素部66的n通道電晶體68的閘極68a之電位(閘極電位Vgate)，係於正側電位Vdd(約7.5V)及負側電位Vbb(約－2V)之間交互切換。此外，輸入於n通道電晶體68的汲極區68b之信號電位Vsig，係於約3.5至6.5V的範圍內變化。此時，n通道電晶體68的通道區68d之電位Vch，係具有如第19圖的單點虛線所示之波形，且於約3.5至6.8V的範圍內變化。第18圖中之通道區68d的電位Vch，係顯示出通道區68d的中央附近之電位。於此情況下，n通道電晶體68的閘極68a及汲極區68b之間的電壓Vgd＝Vgate－Vsig、閘極68a及通道區68d之間的電壓Vgc＝Vgate－Vch，係以第20圖所示之波形產生變化。

因此，於閘極電位Vgate(參照第19圖)為正側電位Vdd(約7.5V)的期間中，n通道電晶體68的閘極68a及通道區68d之間的電壓(電位差)Vgc(參照第20圖)，為大約0.7至4V的範圍之電壓。亦即，於此期間中，由於從初期狀態開始施加有信號電位Vsig之第1個電壓脈衝之期間以外的閘極68a及通道區68d之間的電壓(電位差)Vgc(大約1至4V)，成為n通道電晶體68的導通區域之電壓(約1V以上)，因此n通道電晶體68係成為導通狀態。另一方面，於閘極電位Vgate(參照第19圖)為負側電位Vbb(約－2V)的期間中，n通道電晶體68的閘極68a及通道區68d之間的電壓(電位差)Vgc(參照第20圖)，為大約－8.5V至－5.5V的範圍之電壓。亦即，於此期間中，由於閘極68a及通道區68d之間的電壓(電位差)Vgc(大約－8.5V至－5.5V)，成為n通道電晶體68的非導通區域之電壓(電位差)(約0.5V以下)，因此n通道電晶體68係成為非導通狀態。

此外，於第4實施型態當中，係將1/2(Vdd＋Vbb)的固定電位供應至以包覆像素部66的n通道電晶體68之方式而設置之顯示部遮光膜13的像素部遮光區域13a。藉此，如第21圖所示，顯示部遮光膜13的像素部遮光區域13a之電位Vback係固定於1/2(Vdd＋Vbb)＝約2.75V。此時，像素部遮光區域13a與n通道電晶體68的汲極區68b之間的實效電壓(電位差)Vbd＝1/3(Vback－Vsig)、及像素部遮光區域13a與n通道電晶體68的通道區68d之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch)，係各自顯示出如第22圖般之波形。如第22圖所示，此像素部遮光區域13a與n通道電晶體68的通道區68d之間的實效電壓(電位差)Vbc，係於約－1.4至0.3V的範圍內變化。藉此，如第23圖所示，像素部遮光區域13a與通道區68d之間的實效電壓(電位差)Vbc(約－1.4至0.3V)，係經常成為n通道電晶體68的非導通區域之電壓(電位差)(約0.5V以下)。因此，於將n通道電晶體68的上部通道保持於非導通狀態之期間中，即使於將1/2(Vdd＋Vbb)的電位施加於顯示部遮光膜13的像素部遮光區域13a之情況下，亦可抑制n通道電晶體68的下部通道成為導通。因此，於此期間中，可將電流經介n通道電晶體68的下部通道而於汲極區68b及源極區68c之間流通的情形加以抑制。

接下來，如第24圖所示，輸入於像素部66的p通道電晶體73的閘極73a之電位(閘極電位Vgate(Pch)＝n通道電晶體68的源極電位Vs)，係於約3.5至6.5V的範圍內變化。此外，正側電位Vdd(約8V)係施加於p通道電晶體73的汲極區73b。此時，p通道電晶體73的通道區73d之電位Vch，係顯示如第24圖所示之波形。藉此，p通道電晶體73的閘極73a及汲極區73b之間的電壓(電位差)Vgd＝Vgate(Pch)－Vd(Pch)、閘極73a及通道區73d之間的電壓Vgc＝Vgate(Pch)－Vch(Pch)，係以第25圖所示之波形產生變化。之後，於p通道電晶體73的閘極73a及通道區73d之間的電壓Vgc成為p通道電晶體73的導通區域之電壓(約－2.5V以下)的期間中，p通道電晶體73成為導通狀態。另一方面，於p通道電晶體73的閘極73a及通道區73d之間的電壓Vgc成為p通道電晶體73的非導通區域之電壓(約－2V以上)的期間中，p通道電晶體73成為非導通狀態。

此外，於第4實施型態當中，係將1/2(Vdd＋Vbb)＝約2.75V的電位予以施加於以包覆像素部66的p通道電晶體73之方式而設置之顯示部遮光膜13的像素部遮光區域13a。藉此，如第26圖所示，顯示部遮光膜13的像素部遮光區域13a之電位Vback，係固定於1/2(Vdd＋Vbb)＝約2.75V。此時，如第27圖所示，像素部遮光區域13a與p通道電晶體73的汲極區73b之間的實效電壓(電位差)Vbd＝1/3(Vback－Vd(Pch))約為－1.75V。此外，像素部遮光區域13a與p通道電晶體73的通道區73d之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch(Pch))，係顯示出如第27圖般之波形，且成為約－1.75V至－0.25V的範圍之電壓。藉此，如第28圖所示，像素部遮光區域13a與p通道電晶體73的通道區73d之間的實效電壓(電位差)Vbc(約－1.75V至－0.25V)，係恆常成為p通道電晶體73的非導通區域之電壓(電位差)(約－2V以下)。因此，於將p通道電晶體73的上部通道保持於非導通狀態之期間中，即使於將1/2(Vdd＋Vbb)的電位施加於顯示部遮光膜13的像素部遮光區域13a之情況下，亦可抑制p通道電晶體73的下部通道成為導通。因此，於此期間中，可將電流經介p通道電晶體73的下部通道而於汲極區73b及源極區73c之間流通的情形加以抑制。

如上述般，於第4實施型態當中，於有機電激發光顯示裝置當中，係將1/2(Vdd＋Vbb)的電位供應至顯示部遮光膜13及位準轉換電路遮光膜38，且將1/2(Vdd＋Vss)的電位供應至移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，藉此，可將顯示部遮光膜13及位準轉換電路遮光膜38固定於1/2(Vdd＋Vbb)的電位，並將移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，固定於1/2(Vdd＋Vss)的電位。藉此，由於在顯示部遮光膜13、位準轉換電路遮光膜38、移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34當中電位不會產生變動，因此，可抑制伴隨著這些遮光膜之電位的變動而使像素部66的n通道電晶體68及p通道電晶體73之閾值電壓Vth，以及各個位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中所包含之n通道電晶體之閾值電壓產生變動之情形。因此，於有機電激發光顯示裝置當中，可使像素部66的n通道電晶體68及p通道電晶體73之動作，以及各個位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中所包含之各個n通道電晶體之動作，達到安定。

此外，於第4實施型態當中，於有機電激發光顯示裝置當中，係將1/2(Vdd＋Vbb)的電位供應至顯示部遮光膜13及位準轉換電路遮光膜38，且將1/2(Vdd＋Vss)的電位供應至移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34，藉此，可使上述各個遮光膜，與所對應之像素部66的n通道電晶體68及p通道電晶體73、位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中之各個n通道電晶體之間的通道區之間的電壓(電位差)Vbc，不會超過上述n通道電晶體或是p通道電晶體之各個閾值電壓Vth。因此，即使於將1/2(Vdd＋Vbb)的電位供應至顯示部遮光膜13及位準轉換電路遮光膜38，且將1/2(Vdd＋Vss)的電位供應至移位暫存器電路遮光膜30及37、取樣電晶體遮光膜31、緩衝區遮光膜32、DA轉換器遮光膜33、及時脈產生電路遮光膜34的情況下，亦可抑制像素部66的n通道電晶體68及p通道電晶體73的下部通道、以及位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中之各個n通道電晶體的下部通道成為導通狀態之情形。藉此，於將像素部66的n通道電晶體68及p通道電晶體73的上部通道，以及位準轉換電路36、移位暫存器電路25及35、取樣電晶體26、緩衝區27、DA轉換器28、及時脈產生電路29中之各個n通道電晶體的上部通道保持在非導通狀態之期間中，可將起因於將電位供應至所對應的遮光膜使上述n通道電晶體或是p通道電晶體成為導通而產生有機電激發光顯示裝置的動作不良之情形，加以抑制。

第4實施型態之上述以外的效果，係與上述第1實施型態之效果相同。

(第5實施型態)

於此第5實施型態當中，與上述第4實施型態不同者為，係將與施加於所對應的像素部之n通道電晶體及p通道電晶體的閘極為相同的電位，施加於有機電激發光顯示裝置之顯示部遮光膜的像素部遮光區域之情況。

第5實施型態之有機電激發光顯示裝置係具有與第18圖所示之第4實施型態之像素部66為相同的像素部。於第5實施型態當中，係構成為，第18圖所示之第4實施型態之像素部66的n通道電晶體68及p通道電晶體73係具有，第12圖所示之第2實施型態之閘極48a及顯示部遮光膜13的像素部遮光區域13a乃經介栓塞21及中間配線層42而連接之構造。於此第5實施型態當中，各自連接於1條的閘極線上所連接之多數個n通道電晶體68(p通道電晶體73)的閘極之像素部遮光區域13a、與各自連接於其他閘極線上所連接之多數個n通道電晶體68(p通道電晶體73)的閘極之像素部遮光區域13a，係成為電性切斷。藉此，於第5實施型態當中，係構成為，將相同的電位施加於，第18圖所示之第4實施型態之像素部66的n通道電晶體68及p通道電晶體73的各個閘極68a及73a、以及所對應之顯示部遮光膜13的像素部遮光區域13a。第5實施型態之有機電激發光顯示裝置之上述以外的構成，係與上述第4實施型態之有機電激發光顯示裝置的構成相同。

與上述第4實施型態相同，係構成為，於上述第4實施型態之有機電激發光顯示裝置的位準轉換電路遮光膜上，施加有1/2(Vdd＋Vbb)的固定電位。此外，係構成為，於第5實施型態之有機電激發光顯示裝置的H系列驅動器之移位暫存器電路遮光膜、取樣電晶體遮光膜、緩衝區遮光膜、DA轉換器遮光膜、時脈產生電路遮光膜、及V系列驅動器之移位暫存器電路遮光膜上，施加有1/2(Vdd＋Vss)的固定電位。

接下來參照第29圖至第32圖，說明第5實施型態之有機電激發光顯示裝置的像素部之n通道電晶體及p通道電晶體的動作。

於此第5實施型態之有機電激發光顯示裝置的像素部66之n通道電晶體68當中，係將與第19圖所示之上述第4實施型態之閘極電位Vgate及信號電位Vsig為相同之電位，各自施加於閘極68a汲極區68b。藉此，於第5實施型態之n通道電晶體68的通道區68d上，係施加有與第19圖所示之上述第4實施型態之通道區68d的電位Vch為相同之電位。藉此，於第5實施型態之像素部66的n通道電晶體68之上部通道側上，進行與上述第4實施型態相同之動作。

此外，於第5實施型態當中，係將n通道電晶體68的閘極68a與顯示部遮光膜13的像素部遮光區域13a加以連接，藉此，可將與施加於同一條閘極線上所連接之多數個n通道電晶體68的閘極68a之閘極電位Vgate為相同的電位，同樣施加於這些多數個n通道電晶體68的閘極68a上所各自連接之像素部遮光區域13a上。亦即，此第5實施型態之施加於顯示部遮光膜13的像素部遮光區域13a之電位Vback，係顯示出與第19圖所示之第4實施型態之n通道電晶體68的閘極電位Vgate為相同之波形。此外，於第5實施型態當中，於將正側電位Vdd施加於n通道電晶體68的閘極68a之期間中，正側電位Vdd亦施加於所對應的像素部遮光區域13a中。另一方面，於將負側電位Vbb施加於n通道電晶體68的閘極68a之期間中，負側電位Vbb亦施加於所對應的像素部遮光區域13a中。此外，如第29圖所示，第5實施型態之顯示部遮光膜13的像素部遮光區域13a與n通道電晶體68的汲極區68b之間的實效電壓Vbd＝1/3(Vback－Vsig)係顯示出，將第20圖所示之上述第4實施型態之n通道電晶體68的閘極68a與汲極區68b之間之電壓Vgd之波形的電壓值縮小為1/3後的波形。此外，如第29圖所示，第5實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體68的通道區68d之間的實效電壓Vbc＝1/3(Vback－Vch)係顯示出，將第20圖所示之上述第4實施型態之n通道電晶體68的閘極68a與通道區68d之間的電壓Vgc之波形的電壓值縮小為1/3後的波形。

因此，於n通道電晶體68的上部通道為導通狀態的期間中，第5實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體68的通道區68d之間的實效電壓(電位差)Vbc，係於約0.2至1.3V的範圍內變化。另一方面，於n通道電晶體68的上部通道為非導通狀態的期間中，第5實施型態之顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體68的通道區68d之間的實效電壓(電位差)Vbc，係於約－2.8至－1.8V的範圍內變化。藉此，如第30圖所示，於第5實施型態之n通道電晶體68的上部通道為非導通狀態的期間中，像素部遮光區域13a與通道區68d之間的實效電壓Vbc(約－2.8至－1.8V)，係成為n通道電晶體68的非導通區域之電壓(約0.5V以下)。因此，於n通道電晶體68的上部通道為非導通狀態的期間中，可抑制n通道電晶體68的下部通道成為導通。藉此，可於此期間中抑制電流經介n通道電晶體68的下部通道而於汲極區68b及源極區68c之間流通的情形。

接下來，於第5實施型態之有機電激發光顯示裝置的像素部66之p通道電晶體73當中，係將與第24圖所示之第4實施型態之閘極電位Vgate(Pch)及正側電位PVdd為相同之電位，各自施加於閘極73a汲極區73b。藉此，於第5實施型態之p通道電晶體73的通道區73d上，係施加有與第24圖所示之第4實施型態之通道區73d的電位Vch為相同之電位。藉此，於第5實施型態之像素部66的p通道電晶體73之上部通道側上，進行與上述第4實施型態之p通道電晶體73為相同之動作。

此外，於第5實施型態當中，係將p通道電晶體73的閘極73a與顯示部遮光膜13的像素部遮光區域13a加以連接，藉此，可將與施加於閘極73a之閘極電位Vgate(Pch)為相同的電位，施加於顯示部遮光膜13的像素部遮光區域13a上。亦即，此第5實施型態之施加於顯示部遮光膜13的像素部遮光區域13a之電位Vback，係顯示出與第24圖所示之第4實施型態之p通道電晶體73的閘極電位Vgate(Pch)為相同之波形。藉此，如第31圖所示般，第5實施型態之顯示部遮光膜13的像素部遮光區域13a與p通道電晶體73的汲極區73b之間的實效電壓Vbd＝1/3(Vback－Vd(Pch))係顯示出，將第25圖所示之第4實施型態之p通道電晶體73的閘極73a與汲極區73b之間之電壓Vgd之波形的電壓值縮小為1/3後的波形。此外，如第31圖所示，第5實施型態之顯示部遮光膜13的像素部遮光區域13a、與p通道電晶體73的通道區73d之間的實效電壓Vbc＝1/3(Vback－Vch(Pch))係顯示出，將第25圖所示之第4實施型態之p通道電晶體73的閘極73a與通道區73d之間的電壓Vgc之波形的電壓值縮小為1/3後的波形。

因此，如第31圖所示，第5實施型態之顯示部遮光膜13的像素部遮光區域13a、與p通道電晶體73的通道區73d之間的實效電壓Vbc，係於約－1.5至0V的範圍內變化。藉此，如第32圖所示，第5實施型態之像素部遮光區域13a與通道區73d之間的實效電壓Vbc(－1.5至0V)，係成為p通道電晶體73的非導通區域之電壓(約－2V以上)。因此，於p通道電晶體73的上部通道為非導通狀態的期間中，可抑制p通道電晶體73的下部通道成為導通。藉此，可於此期間中將電流經介p通道電晶體73的下部通道而於汲極區73b及源極區73c之間流通的情形加以抑制。

如上述般，於第5實施型態當中，於有機電激發光顯示裝置當中，係將顯示部遮光膜13的像素部遮光區域13a、與所對應之像素部66之n通道電晶體68的閘極68a加以連接，藉此，可將與施加於所對應之像素部66之n通道電晶體68的閘極68a之閘極電位Vgate為相同的電位，予以施加於顯示部遮光膜13的像素部遮光區域13a，藉此，於因負側電位Vbb施加於閘極68a，而將n通道電晶體68的上部通道保持在非導通狀態的期間中，可將起因於負側電位Vbb施加於像素部遮光區域13a所導致之使n通道電晶體68的下部通道成為導通之情況，加以抑制。因此，可將有機電激發光顯示裝置的動作不良之情形加以抑制。

此外，於第5實施型態當中，於有機電激發光顯示裝置當中，係將顯示部遮光膜13的像素部遮光區域13a、與所對應之像素部66之p通道電晶體73的閘極73a加以連接，藉此，可將與施加於所對應之像素部66之p通道電晶體73的閘極73a之閘極電位Vgate為相同的電位，予以施加於顯示部遮光膜13的像素部遮光區域13a，藉此，於p通道電晶體73的上部通道保持在非導通狀態的期間中，可抑制p通道電晶體73的下部通道成為導通。因此，可將有機電激發光顯示裝置的動作不良之情形加以抑制。

如上述般，於第5實施型態當中，於有機電激發光顯示裝置當中，係將顯示部遮光膜13的像素部遮光區域13a、與所對應之像素部66之n通道電晶體68的閘極68a(p通道電晶體73的閘極73a)加以連接，藉此，可將與施加於所對應之像素部66之n通道電晶體68的閘極68a(p通道電晶體73的閘極73a)之電位為相同的電位，予以施加於顯示部遮光膜13的像素部遮光區域13a，藉此，可使顯示部遮光膜13的像素部遮光區域13a具有像素部66之n通道電晶體68(p通道電晶體73)的閘極之功能。因此可採用n通道電晶體68的閘極68a、與顯示部遮光膜13的像素部遮光區域13a兩者，來驅動n通道電晶體68，並且採用p通道電晶體73的閘極73a、與顯示部遮光膜13的像素部遮光區域13a兩者，來驅動p通道電晶體73。藉此可提升像素部66之n通道電晶體68及p通道電晶體73的驅動能力。

第31圖所示之第5實施型態之像素部遮光區域13a與p通道電晶體73的通道區73d之間的實效電壓Vbc(－1.5至0V)，雖然恆常成為p通道電晶體73的非導通區域之電壓(約－2V以上)，但若以於p通道電晶體73的上部通道成為導通狀態的期間中、使電壓Vbc成為p通道電晶體73的導通區域之電壓(約－2.5V以下)之方式來設定各供應電位，則可容易使顯示部遮光膜13的像素部遮光區域13a具有p通道電晶體73的下部通道側的閘極之功能。

第5實施型態之上述以外的效果，係與上述第1實施型態之效果相同。

(第6實施型態)

於此第6實施型態當中，與上述第4實施型態不同者為，係將與施加於所對應的像素部之n通道電晶體及p通道電晶體的汲極區為相同的電位，施加於有機電激發光顯示裝置之顯示部遮光膜的像素部遮光區域之情況。

第6實施型態之有機電激發光顯示裝置，係具有與第18圖所示之第4實施型態之像素部66為相同的像素部。於第6實施型態當中，係構成為，第18圖所示之第4實施型態之像素部66的n通道電晶體68及p通道電晶體73係具有，第15圖所示之第3實施型態之n通道電晶體58的構成。亦即，於第6實施型態當中，第18圖所示之第4實施型態之像素部66的n通道電晶體68及p通道電晶體73係具有，第15圖所示之第3實施型態之汲極區8b及顯示部遮光膜13的像素部遮光區域13a乃經介栓塞21、第2層的栓塞53、配線層54、栓塞20a而連接之構造。此外，汲極8b及像素部遮光區域13a亦可藉由第1層的栓塞21而直接連接。藉此，於第6實施型態當中，係構成為，將相同的電位施加於，第18圖所示之第4實施型態之像素部66的n通道電晶體68及p通道電晶體73的各個汲極區68b及73b、以及所對應之顯示部遮光膜13的像素部遮光區域13a。於第6實施型態當中，配線部遮光區域13b與像素部遮光區域13a為互相分離，於配線部遮光區域13b上，施加有適當的電位(1/2(Vdd＋Vss))。第6實施型態之有機電激發光顯示裝置之上述以外的構成，係與上述第4實施型態之有機電激發光顯示裝置的構成相同。

於第6實施型態之有機電激發光顯示裝置的位準轉換電路遮光膜上，與上述第4實施型態相同，係構成為施加有1/2(Vdd＋Vbb)的固定電位。此外，與上述第4實施型態相同，係構成為，於第6實施型態之有機電激發光顯示裝置的H系列驅動器之移位暫存器電路遮光膜、取樣電晶體遮光膜、緩衝區遮光膜、DA轉換器遮光膜、時脈產生電路遮光膜、及V系列驅動器之移位暫存器電路遮光膜上，施加有1/2(Vdd＋Vss)的固定電位。

接下來參照第33圖至第36圖，說明第6實施型態之有機電激發光顯示裝置的像素部之n通道電晶體及p通道電晶體的動作。

於此第6實施型態之有機電激發光顯示裝置的像素部66之n通道電晶體68當中，係將與第19圖所示之上述第4實施型態之汲極區電位Vgate及信號電位Vsig為相同之電位，各自施加於閘極68a汲極區68b。此時，於第6實施型態之n通道電晶體68的通道區68d上，係施加有與第19圖所示之第4實施型態之通道區68d的電位Vch為相同之電位。藉此，於第6實施型態之像素部66的n通道電晶體68之上部通道側上，進行與上述第4實施型態相同之動作。

此外，於第6實施型態當中，係將n通道電晶體68的汲極區68b與顯示部遮光膜13的像素部遮光區域13a加以連接，藉此，可將與施加於汲極區68b之信號電位Vsig為相同之電位，施加於顯示部遮光膜13的像素部遮光區域13a上。藉此，如第33圖所示般，第6實施型態之顯示部遮光膜13的像素部遮光區域13a與n通道電晶體68的汲極區68b之間的實效電壓Vbd＝1/3(Vback－Vsig)，係成為大約0V。此外，如第33圖所示，第6實施型態之顯示部遮光膜13的像素部遮光區域13a與n通道電晶體68的通道區68d之間的實效電壓Vbc＝1/3(Vback－Vch)，係顯示出如第33圖所示之波形，且於約－0.2至0.4V的範圍內變化。

如第34圖所示，第6實施型態之像素部遮光區域13a與n通道電晶體68的通道區68d之間的實效電壓Vbc(約－0.2至－0.4V)，係成為n通道電晶體68的非導通區域之電壓(約0.5V以下)。因此，於n通道電晶體68的上部通道為非導通狀態的期間中，即使將與施加於n通道電晶體68的汲極區68b之信號電位Vsig為相同之電位，施加於顯示部遮光膜13的像素部遮光區域13a上之情況下，亦可抑制n通道電晶體68的下部通道成為導通。因此，可於此期間中將電流經介n通道電晶體68的下部通道而於汲極區68b及源極區68c之間流通的情形加以抑制。

接下來，於第6實施型態之有機電激發光顯示裝置的像素部66之p通道電晶體73當中，係將與第24圖所示之第4實施型態之汲極區電位Vgate(Pch)及正側電位PVdd為相同之電位，各自施加於閘極73a及汲極區73b。此時，於第6實施型態之p通道電晶體73的通道區73d上，係施加有與第24圖所示之第4實施型態之通道區73d的電位Vch為相同之電位。藉此，於第6實施型態之像素部66的p通道電晶體73之上部通道側上，進行與上述第4實施型態之p通道電晶體73為相同之動作。

此外，於第6實施型態當中，係將p通道電晶體73的汲極區73b與顯示部遮光膜13的像素部遮光區域13a加以連接，藉此，可將與施加於汲極區73b之正側電位PVdd(約8V)為相同的電位，予以施加於顯示部遮光膜13的像素部遮光區域13a上。藉此，如第35圖所示，第6實施型態之顯示部遮光膜13的像素部遮光區域13a與p通道電晶體73的汲極區73b之間的實效電壓Vbd＝1/3(Vback－Vd(Pch))係成為約0V。此外，第6實施型態之顯示部遮光膜13的像素部遮光區域13a、與p通道電晶體73的通道區73d之間的實效電壓Vbc＝1/3(Vback－Vch(Pch))，係顯示出如第35圖所示之波形，且於約0至1.5V的範圍內變化。

藉此，如第36圖所示，第6實施型態之像素部遮光區域13a與p通道電晶體73的通道區73d之間的實效電壓Vbc(約0至1.5V)，係成為p通道電晶體73的非導通區域之電壓(約－2V以上)。因此，於第6實施型態當中，於p通道電晶體73的上部通道為非導通狀態的期間中，即使於將與施加於汲極區73b之正側電位PVdd為相同的電位施加於所對應之顯示部遮光膜13的像素部遮光區域13a上之情況下，亦可抑制p通道電晶體73的下部通道成為導通。藉此，可於此期間中將電流經介p通道電晶體73的下部通道而於汲極區73b及源極區73c之間流通的情形加以抑制。

如上述般，於第6實施型態當中，於像素部66的n通道電晶體68之通道區68d的電位，係位於汲極區68b的電位(信號電位Vsig)所產生變化的範圍內，且成為對應於汲極區68b的電位(信號電位Vsig)之電位。因此，於有機電激發光顯示裝置當中，係將顯示部遮光膜13的像素部遮光區域13a、與所對應之像素部66之n通道電晶體68的汲極區68b加以連接，藉此，可將與施加於所對應之像素部66之n通道電晶體68的汲極區68b之信號電位Vsig為相同的電位，施加於顯示部遮光膜13的像素部遮光區域13a，藉此，可將顯示部遮光膜13的像素部遮光區域13a、與所對應之n通道電晶體68的通道區68d之間的實效電壓(電位差)Vbc，控制在n通道電晶體68的非導通區域之電壓範圍內(約0.5V以下)。因此，可將起因於將與施加於汲極區68b之信號電位Vsig為相同的電位予以施加於顯示部遮光膜13的像素部遮光區域13a所導致之在n通道電晶體68的上部通道為非導通時、使n通道電晶體68的下部通道成為導通之情況，加以抑制。因此，可將有機電激發光顯示裝置的動作不良之情形加以抑制。

此外，於第6實施型態當中，像素部66的p通道電晶體73的通道區73d的電位，係成為對應於汲極區73b的正側電位PVdd之預定範圍內的電位。因此，於有機電激發光顯示裝置當中，係將顯示部遮光膜13的像素部遮光區域13a、與所對應之像素部66之p通道電晶體73的汲極區73b加以連接，藉此，可將與施加於所對應之像素部66之p通道電晶體73的汲極區73b之正側電位PVdd為相同的電位，施加於顯示部遮光膜13的像素部遮光區域13a，藉此，可將顯示部遮光膜13的像素部遮光區域13a、與所對應之p通道電晶體73的通道區73d之間的實效電壓(電位差)Vbc，控制在約0至1.5V的範圍內。因此，可將顯示部遮光膜13的像素部遮光區域13a、與所對應之p通道電晶體73的通道區73d之間的實效電壓(電位差)Vbc，控制在p通道電晶體73的非導通區域之電壓範圍內(約－2V以上)。因此，可將起因於將與施加於汲極區73b之正側電位PVdd為相同的電位予以施加於顯示部遮光膜13的像素部遮光區域13a所導致之在p通道電晶體73的上部通道為非導通時、使p通道電晶體73的下部通道成為導通之情況，加以抑制。藉此，亦可將有機電激發光顯示裝置的動作不良之情形加以抑制。

此外，於第6實施型態當中，係將顯示部遮光膜13的像素部遮光區域13a、與n通道電晶體68的汲極區68b加以連接，藉此，使n通道電晶體68的汲極區68b上所連接之汲極線的電容量，增加顯示部遮光膜13的像素部遮光區域13a的量。藉此，於將影像信號(信號電位Vsig)供應至汲極線之際，可將該影像信號的電荷，充分的儲存於該汲極線中，以及儲存於做為連接於該汲極線之有益於電容量保存之部分中。之後，可於將預定的掃描信號從閘極線加以供應而使n通道電晶體68成為導通之期間中，將該充分儲存之電荷經介n通道電晶體68而供應至p通道電晶體73的閘極。藉此，係與汲極線的電容量為較小的情況不同，可將汲極線所供應之影像信號的信號電位Vsig，充分傳達至p通道電晶體73的閘極，因此，可確實因應影像信號的信號電位Vsig而進行p通道電晶體73的導通狀態(非導通狀態)之控制。因此，可因應影像信號，正確的將經介p通道電晶體73而施加於有機電激發光顯示裝置之電位加以控制，因此可提升液晶顯示裝置的畫質。

第6實施型態之上述以外的效果，係與上述第1實施型態之效果相同。

(第7實施型態)

於此第7實施型態當中，與上述第4實施型態不同者為，係將p通道電晶體的汲極區上所施加之正側電位PVdd，施加於有機電激發光顯示裝置的像素部之p通道電晶體的下方上所配置之顯示部遮光膜的像素部遮光區域，並且將1/2(Vdd＋Vbb)的電位施加於像素部之n通道電晶體的下方上所配置之顯示部遮光膜的像素部遮光區域之情況。

第7實施型態之有機電激發光顯示裝置，係具有與第18圖所示之第4實施型態之像素部66為相同的像素部。於第7實施型態當中，係構成為，將連接於p通道電晶體73的汲極區73b之正側電位PVdd供應至第18圖所示之第4實施型態之像素部66的p通道電晶體73的下方上所配置之顯示部遮光膜13的像素部遮光區域13a。第7實施型態之有機電激發光顯示裝置之上述以外的構成，係與上述第4實施型態之有機電激發光顯示裝置的構成相同。

與上述第4實施型態相同，於第7實施型態之像素部66的配線部遮光區域13b、以及n通道電晶體68的下方上所配置之顯示部遮光膜13的像素部遮光區域3b上，係施加有1/2(Vdd＋Vbb)的電位。此外，與上述第4實施型態相同，係構成為，於第7實施型態之有機電激發光顯示裝置的位準轉換電路遮光膜上施加有1/2(Vdd＋Vbb)的電位。此外，與上述第4實施型態相同，係構成為，於第7實施型態之有機電激發光顯示裝置的H系列驅動器之移位暫存器電路遮光膜、取樣電晶體遮光膜、緩衝區遮光膜、DA轉換器遮光膜、時脈產生電路遮光膜、及V系列驅動器之移位暫存器電路遮光膜上，施加有1/2(Vdd＋Vss)的固定電位。

接下來說明第7實施型態之有機電激發光顯示裝置的像素部之n通道電晶體及p通道電晶體的動作。

此第7實施型態之有機電激發光顯示裝置的像素部66之n通道電晶體68，係進行與第4實施型態之像素部66的n通道電晶體68完全相同的動作，藉此，於n通道電晶體68的上部通道為非導通狀態的期間中，可抑制n通道電晶體68的下部通道成為導通。

此外，於第7實施型態之像素部66之p通道電晶體73當中，係將與第24圖所示之第4實施型態之汲極區電位Vgate(Pch)為相同之電位施加於閘極73a，並將正側電位PVdd(約8V)施加於汲極區73b。此時，於第7實施型態之p通道電晶體73的通道區73d的電位Vch(Pch)，係顯示出與第24圖所示之第4實施型態之通道區73d的電位Vch(Pch)為相同之波形。藉此，於第7實施型態的p通道電晶體73之上部通道側上，進行與上述第4實施型態之p通道電晶體73為相同之動作。

此外，於第7實施型態當中，係將正側電位PVdd(約8V)施加於p通道電晶體73的下方上所配置之顯示部遮光膜13的像素部遮光區域13a。藉此，於第7實施型態的p通道電晶體73之下部通道側上，進行與上述第6實施型態之p通道電晶體73的下部通道側為相同之動作。藉此，於p通道電晶體73的上部通道為非導通狀態的期間中，可抑制p通道電晶體73的下部通道成為導通。

如上述般，於第7實施型態當中，p通道電晶體73的通道區73d的電位係成為對應於汲極區73b的正側電位PVdd之預定範圍內的電位。因此，於有機電激發光顯示裝置當中，係將與施加於p通道電晶體73的汲極區73b之正側電位PVdd為相同的電位，予以施加於像素部66之p通道電晶體73的下方上所配置之顯示部遮光膜13的像素部遮光區域13a，藉此，可將顯示部遮光膜13的像素部遮光區域13a、與所對應之p通道電晶體73的通道區73d之間的實效電壓(電位差)Vbc，控制在p通道電晶體73的非導通區域之電壓範圍內(約－2V以上)。因此，可容易將起因於將正側電位PVdd施加於顯示部遮光膜13的像素部遮光區域13a所導致之在像素部66之p通道電晶體73為非導通時、使像素部66之p通道電晶體73的下部通道成為導通之情況，加以抑制。結果為，可將有機電激發光顯示裝置的動作不良之情形加以抑制。

第7實施型態之上述以外的效果，係與上述第4實施型態之效果相同。

(第8實施型態)

於此第8實施型態當中，係說明於液晶顯示裝置的周邊電路中，設置以n通道電晶體及p通道電晶體所構成之CMOS電路之情況。

於此第8實施型態之液晶顯示裝置當中，係於第1圖所示之第1實施型態之移位暫存器電路25及35、DA轉換器28、時脈產生電路29、及位準轉換電路36當中，設置如第37圖所示之由n通道電晶體81及p通道電晶體82所構成之CMOS電路83。此n通道電晶體81及p通道電晶體82為本發明之「第2電晶體」之一例。此外，n通道電晶體81的閘極81a及p通道電晶體82的閘極82a係互相連接。藉此，將同樣的電位施加於n通道電晶體81的閘極81a及p通道電晶體82的閘極82a。此外，正側電位Vdd係施加於p通道電晶體82的源極區82b，負側電位Vbb係施加於n通道電晶體81的源極區81b。此外，n通道電晶體81及p通道電晶體82係具有共通的汲極區84。

此外，係以包覆移位暫存器電路25及35、DA轉換器28、及時脈產生電路29與位準轉換電路36中所設置之CMOS電路83的下方之方式，各設置有移位暫存器電路遮光膜30及37、DA轉換器遮光膜33、時脈產生電路遮光膜34、及位準轉換電路遮光膜38。此外，於第8實施型態當中，係各自將1/2(Vdd＋Vbb)＝約2.75V的電位，施加於移位暫存器電路遮光膜30及37、DA轉換器遮光膜33、時脈產生電路遮光膜34、及位準轉換電路遮光膜38。

第8實施型態之液晶顯示裝置之上述以外的構成，係與上述第1實施型態之液晶顯示裝置的構成相同。與上述第1實施型態相同，於第8實施型態之液晶顯示裝置的n通道電晶體的下方上所配置之顯示部遮光膜的像素部遮光區域上，係施加有1/2(Vdd＋Vbb)的固定電位。此外，與上述第1實施型態相同，係構成為，於第8實施型態之取樣電晶體遮光膜、及緩衝區遮光膜上，係施加有1/2(Vdd＋Vss)的固定電位。

接下來參照第37圖及第38圖，說明本發明的第8實施型態之液晶顯示裝置的周邊電路所包含之CMOS電路83的動作。構成CMOS電路83之n通道電晶體的閾值電壓Vth設定為約1V，p通道電晶體的閾值電壓Vth設定為約－2.5V。藉此，於CMOS電路83當中，於閘極與通道區之間的電壓約為1V以上之際，n通道電晶體係成為導通狀態，於閘極與通道區之間的電壓約為－2.5V以下之際，p通道電晶體係成為導通狀態。此外，於CMOS電路83當中，係設定為，n通道電晶體於閘極與通道區之間的電壓約為0.5V以下之際係成為非導通狀態，p通道電晶體於閘極與通道區之間的電壓約為－2.0V以上之際係成為非導通狀態。

於第8實施型態當中，CMOS電路83之n通道電晶體81的上部通道成為非導通狀態、且將約7.5V的電位供應至n通道電晶體81的源極區81b及汲極區84當中之一之際，於對所對應的遮光膜供應1/2(Vdd＋Vbb)＝約2.75V的電位的情況下，如第38圖所示，該遮光膜與CMOS電路83之n通道電晶體81的通道區81c間的實效電壓(電位差)Vbc，係成為大約0.4V。於此情況下，於CMOS電路83之n通道電晶體81的上部通道成為非導通狀態之際，所對應之遮光膜與n通道電晶體81的通道區81c間的實效電壓(電位差)Vbc，係成為n通道電晶體81的非導通區域的電壓。藉此，可抑制n通道電晶體81的下部通道成為導通。

此外，於n通道電晶體81的上部通道成為非導通狀態、且將相同的電位施加於n通道電晶體81的源極區81b及汲極區84之際，於對所對應的遮光膜供應1/2(Vdd＋Vbb)＝約2.75V的電位的情況下，該遮光膜與CMOS電路83之n通道電晶體81的通道區81c間的實效電壓(電位差)Vbc，亦可能成為第38圖所示之0.4V以外的電壓。於此情況下，由於在n通道電晶體81的源極區81b及汲極區84之間亦不會產生電位差，因此於源極區81b及汲極區84之間無漏電流流通。

另一方面，於CMOS電路83之p通道電晶體82的上部通道(閘極82a側的通道)成為非導通狀態，且將約7.5V的電位施加於p通道電晶體82的源極區82b及汲極區84當中之一之際，於對所對應的遮光膜供應1/2(Vdd＋Vbb)＝約2.75V的電位的情況下，如第38圖所示般，該遮光膜與CMOS電路83之p通道電晶體82的通道區82c間的實效電壓(電位差)Vbc，係成為大約0.4V。藉此，於CMOS電路83之p通道電晶體82的上部通道成為非導通狀態之際，所對應之遮光膜與p通道電晶體82的通道區82c間的實效電壓Vbc，係成為p通道電晶體82的非導通區域的電壓(約－2V以上)。藉此，可抑制p通道電晶體82的下部通道(遮光膜側的通道)成為導通。

此外，於p通道電晶體82的上部通道成為非導通狀態，且將相同的電位施加於p通道電晶體82的源極區82b及汲極區84之際，於對所對應的遮光膜供應1/2(Vdd＋Vbb)＝約2.75V的電位的情況下，該遮光膜與p通道電晶體82的通道區82c之間的實效電壓(電位差)Vbc，亦可能成為第38圖所示之0.4V以外的電壓。於此情況下，由於在p通道電晶體82的源極區82b及汲極區84之間亦不會產生電位差，因此於源極區82b及汲極區84之間無漏電流流通。

如上述般，於第8實施型態當中，係各自將1/2(Vdd＋Vbb)的電位，施加於移位暫存器電路遮光膜30及37、DA轉換器遮光膜33、時脈產生電路遮光膜34、及位準轉換電路遮光膜38，藉此，於上述各遮光膜與所對應之CMOS電路83的n通道電晶體81及p通道電晶體82的上部通道成為非導通狀態，可使各個遮光膜、與所對應之n通道電晶體81及p通道電晶體82的各個通道區81c及82c之間的實效電壓(電位差)Vbc，成為使n通道電晶體81及p通道電晶體82各成為非導通狀態之電壓。因此，在將CMOS電路83的n通道電晶體81及p通道電晶體82的上部通道各自保持在非導通狀態之際，可抑制n通道電晶體81及p通道電晶體82的下部通道成為導通。藉此，可將於周邊電路中包含CMOS電路83之液晶顯示裝置的動作不良之情形加以抑制。

接下來參照第39圖，說明施加於遮光膜的電位、與對應於該遮光膜之p通道電晶體及n通道電晶體的閾值電壓Vth(設計值)之間的關係。於此第39圖當中，係顯示出，於將p通道電晶體及n通道電晶體、與配置於該下方之遮光膜之間之絕緣膜的厚度，設定為p通道電晶體及n通道電晶體之閘極絕緣膜的厚度的3倍之情況下，施加於遮光膜的電位、與p通道電晶體及n通道電晶體的閾值電壓Vth之間的關係。

在此，係參照第39圖來探討上述第1實施型態及第4實施型態。於上述第1實施型態之液晶顯示裝置當中，顯示部遮光膜13(參照第1圖)的像素部遮光區域13a、與所對應之像素部6之n通道電晶體8的通道區8d之間的實效電壓Vbc，約－1.4V至0.1V。此外，於第1實施型態當中，係將1/2(Vdd＋Vbb)＝約1.5V施加於顯示部遮光膜13的像素部遮光區域13a。於此情況下，從第39圖當中可得知，由於n通道電晶體8的閾值電壓Vth大約從1.0V下降約0.2V而到達約0.8V，因此，n通道電晶體8的導通區域之電壓範圍(約1V以上)及非導通區域之電壓範圍(約0.5V以下)，係往降低0.2V的方向進行移位。於此情況下，顯示部遮光膜13的像素部遮光區域13a與所對應之n通道電晶體8的通道區8d之間的實效電壓(電位差)Vbc(約－1.4V至0.1V)，係維持於移位後的n通道電晶體8的非導通區域之電壓範圍(約0.3V以下)。藉此，於第1實施型態之像素部6之n通道電晶體8的上部通道成為非導通狀態的期間中，藉由將1/2(Vdd＋Vbb)的電位、施加於所對應之顯示部遮光膜13的像素部遮光區域13a，藉此，即使於n通道電晶體8的閾值電壓Vth降低的情況下，亦可將n通道電晶體8的下部通道保持在非導通狀態。

此外，於上述第4實施型態之有機電激發光顯示裝置當中，顯示部遮光膜13的像素部遮光區域13a、與所對應之像素部66(參照第18圖)之n通道電晶體68的通道區68d之間的實效電壓Vbc係為約－1.4V至0.3V。此外，於第4實施型態當中，係將1/2(Vdd＋Vbb)＝約2.75V施加於顯示部遮光膜13的像素部遮光區域13a。於此情況下，從第39圖當中可得知，由於n通道電晶體68的閾值電壓Vth大約從1.0V下降約0.4V而到達約0.6V，因此，n通道電晶體68的導通區域之電壓範圍(約1V以上)及非導通區域之電壓範圍(約0.5V以下)係往降低0.4V的方向進行移位。於此情況下，顯示部遮光膜13的像素部遮光區域13a與所對應之n通道電晶體68的通道區68d之間的實效電壓Vbc(約－1.4V至0.3V)，係維持於移位後的n通道電晶體68的非導通區域之電壓範圍(約0.1V以下)。藉此，於第4實施型態之像素部66之n通道電晶體68的上部通道成為非導通狀態的期間中，即使將1/2(Vdd＋Vbb)的電位，施加於所對應之顯示部遮光膜13的像素部遮光區域13a之情況下，亦可將n通道電晶體68的下部通道保持在非導通狀態。

此外，於上述第4實施型態之有機電激發光顯示裝置當中，係將1/2(Vdd＋Vbb)＝約2.75V施加於顯示部遮光膜13的像素部遮光區域13a，藉此，從第39圖當中可得知，由於像素部66之p通道電晶體73的閾值電壓Vth大約從－2.5V下降至－2.9V。因此，像素部66之p通道電晶體73的導通區域之電壓範圍(約－2.5V以下)及非導通區域之電壓範圍(約－2V以上)係往降低的方向進行移位。因此，p通道電晶體73的非導通區域之電壓範圍係增加。此時，顯示部遮光膜13的像素部遮光區域13a與所對應之p通道電晶體73的通道區73d之間的實效電壓Vbc，係維持於移位後的p通道電晶體73的非導通區域之電壓範圍內。藉此，於第4實施型態之像素部66之p通道電晶體73的上部通道成為非導通狀態的期間中，即使將1/2(Vdd＋Vbb)的電位，施加於所對應之顯示部遮光膜13的像素部遮光區域13a之情況下，亦可將p通道電晶體73的下部通道保持在非導通狀態。

(第9實施型態)

接下來參照第40圖至第42圖，說明於第9實施型態當中，與上述第4至第7實施型態不同者，係於像素部當中，個別設置對應於n通道電晶體之遮光膜及對應於p通道電晶體之遮光膜之情況。於第40圖至第42圖當中，圖中的Vdd、PVdd、Vbb及Vsig的各個電位，係與上述第4實施型態相同。亦即，Vdd及PVdd各約為7.5V及8V。此外，Vbb的電位約為－2V，Vsig的電位約為3.5至6.5V。

如第40圖所示般，第9實施型態之有機電激發光顯示裝置係具備有機電激發光顯示面板91、及裝設於有機電激發光顯示面板91之外部電路部92。有機電激發光顯示面板91係包含顯示部93、及設置於顯示部93的周邊之H系列驅動器94及V系列驅動器95。此外，於顯示部93中係以矩陣狀配置有多數個像素部96。

如第41圖所示般，於各個像素部96中，係設置有做為切換元件之n通道電晶體101、輔助電容102、陽極103、陰極104、包夾於陽極103與陰極104之間之有機電激發光元件105、及做為驅動電晶體之p通道電晶體106而構成。n通道電晶體101係配置於第40圖所示之像素部96的預定區域96a上，且p通道電晶體106係配置於第40圖所示之像素部96的預定區域96a以外的預定區域96b上。n通道電晶體101及p通道電晶體106係各自為本發明之「第1電晶體」及「第2電晶體」之一例。此外，預定區域96a及預定區域96b係各自為本發明之「第1區域」及「第2區域」之一例。此外，n通道電晶體101及p通道電晶體106，係具有與上述第4實施型態之n通道電晶體68及p通道電晶體73相同之構造。亦即，n通道電晶體101的閾值電壓Vth約為1V，p通道電晶體106的閾值電壓Vth約為－2.5V。

此外，如第41圖所示，n通道電晶體101的閘極101a係連接於閘極線GL。正側電位Vdd(約7.5V)及負側電位Vbb(約－2V)係經介此閘極線GL而施加於n通道電晶體101的閘極101a上。此外，n通道電晶體101的汲極區101b係連接於汲極線DL。影像信號的信號電位Vsig(約3.5V至6.5V)係經介汲極線DL而施加於n通道電晶體101的汲極區101b。n通道電晶體101的源極區101c係連接於輔助電容102之一邊的電極以及p通道電晶體106的閘極106a。p通道電晶體106的汲極區106b係連接於配線97。正側電位PVdd(約8V)係經介配線97而供應至p通道電晶體106的汲極區106b。p通道電晶體106的源極區106c係連接於陽極103。此外，於輔助電容102之另一邊的電極上，係供應有正側電位PVdd(約8V))，且於陰極104上係供應有對各個像素部96為共通之接地電位GND(Vcom)。第41圖所示之第9實施型態之像素部96的電路構成，係與第18圖所示之第4實施型態之像素部66的電路構成相同。

此外，如第40圖所示，H系列驅動器94係包含H系列移位暫存器電路111、及類比開關112。如第42圖所示，類比開關112係由n通道電晶體121及p通道電晶體122所構成。此n通道電晶體121及p通道電晶體122的閾值電壓Vth各約為1V及－2.5V。於第42圖當中，係僅顯示出對應於1條第42圖之開關。

關於類比開關112的具體電路構成，n通道電晶體121的汲極區及p通道電晶體122的源極區係互相連接，且n通道電晶體121的源極區及p通道電晶體122的汲極區係互相連接。此外，於n通道電晶體121的汲極區(p通道電晶體122的源極區)上，輸入有影像信號的信號電位Vsig，且n通道電晶體121的源極區(p通道電晶體122的汲極區)上，連接有汲極線DL。此外，於n通道電晶體121的閘極中，輸入有H系列移位暫存器電路111(參照第40圖)的輸出信號S1，且於p通道電晶體122的閘極中，輸入有H系列移位暫存器電路111的輸出信號S2。此外，n通道電晶體121係配置於類比開關112的區域112a，且p通道電晶體122係配置於類比開關112的區域112a以外之區域112b。

此外，如第40圖所示，V系列驅動器95係包含V系列移位暫存器電路113及位準轉換電路114。此外，汲極線DL係經介類比開關112而連接於H系列移位暫存器電路111，且閘極線GL係經介位準轉換電路114而連接於V系列移位暫存器電路113。

此外，外部電路部92係包含電位生成電路部92a及92b。電位生成電路部92a係連接於配線97，且具有將PVdd(約8V)的電位加以生成之功能。藉此，PVdd(約8V)的電位係經介配線97而供應至p通道電晶體106的汲極區106b(參照第41圖)。此外，電位生成電路部92b係具有將Vbb(約－2V)的電位加以生成之功能。此外，此電位生成電路部92b係連接於位準轉換電路114之L位準側的電源配線(圖中未顯示)。

在此，於第9實施型態當中，係以包覆像素部96的區域96a(第41圖所示之n通道電晶體101)的下方之方式，設置n通道電晶體遮光膜98，並以包覆像素部96的區域96b(第41圖所示之p通道電晶體106)的下方之方式，設置p通道電晶體遮光膜99。n通道電晶體遮光膜98為本發明之「第1遮光膜」之一例，p通道電晶體遮光膜99為本發明之「第2遮光膜」之一例。

關於具體的構造，n通道電晶體遮光膜98係具備：包覆多數個像素部96各者的區域96a(n通道電晶體101)下方之多數的遮光部98a、對1條的閘極線GL各設置1個之多數個線狀部98b、及連結有多數的線狀部98b之1個連結部98c。對應於n通道電晶體遮光膜98的預定閘極線GL之預定數目的遮光部98a，係連接於對應於n通道電晶體遮光膜98的預定閘極線GL之1個線狀部98b。此外，n通道電晶體遮光膜98之多數的線狀部98b，係沿著閘極線GL延伸而形成，且n通道電晶體遮光膜98之多數的線狀部98b之一邊的端部，係於顯示部93的外側上，連接於n通道電晶體遮光膜98之1個連結部98c。此外，n通道電晶體遮光膜98之連結部98c，係連接於外部電路部92的電位生成電路部92b。亦即，於n通道電晶體遮光膜98上，係從外部電路部92的電位生成電路部92b當中，供應有Vbb(約－2V)的固定電位。

於第9實施型態當中，與第3圖所示之第1實施型態相同，於n通道電晶體101(參照第41圖)與n通道電晶體遮光膜98的遮光部98a之間，係設置具有n通道電晶體101的閘極絕緣膜(圖中未顯示)的厚度之大約為3倍厚度之絕緣膜(圖中未顯示)。因此，於將電位供應至n通道電晶體遮光膜98之際之從n通道電晶體遮光膜98的遮光部98a施加至通道區101d(參照第41圖)之電場的強度，為將相同的電位供應至閘極101a(參照第41圖)之際之從閘極101a施加至通道區101d之電場的強度之大約為1/3。因此，n通道電晶體遮光膜98的遮光部98a與通道區101d之間的實效電壓(電位差)Vbc，係成為n通道電晶體遮光膜98的遮光部98a的電位Vback與通道區101d的電位Vch之間的電位差之1/3的電壓。亦即，n通道電晶體遮光膜98的遮光部98a與通道區101d之間的實效電壓(電位差)Vbc，係成為(1/3(Vback－Vch))。

此外，p通道電晶體遮光膜99係具備：包覆多數個像素部96各者的區域96a(p通道電晶體106)下方之多數的遮光部99a、對1條的閘極線GL各設置1個之多數個線狀部99b、及連結有多數的線狀部99b之1個連結部99c。對應於p通道電晶體遮光膜99的預定閘極線GL之預定數目的遮光部99a，係連接於對應於p通道電晶體遮光膜99的預定閘極線GL之1個線狀部99b。此外，p通道電晶體遮光膜99之多數個線狀部99b，係沿著閘極線GL延伸而形成，且p通道電晶體遮光膜99之多數的線狀部99b之一邊的端部，係於顯示部93的外側上，連接於p通道電晶體遮光膜99之1個連結部99c。此外，p通道電晶體遮光膜99之連結部99c，係於顯示部93的外側上連接於配線97。亦即，於p通道電晶體遮光膜99上，係從外部電路部92的電位生成電路部92b當中，經介配線97而供應有PVbb(約8V)的固定電位。

於第9實施型態當中，與第3圖所示之第1實施型態相同，於p通道電晶體106(參照第41圖)與p通道電晶體遮光膜99的遮光部99a之間，係設置具有為p通道電晶體106的閘極絕緣膜(圖中未顯示)的厚度之大約為3倍厚度之絕緣膜(圖中未顯示)。因此，於將電位供應至p通道電晶體遮光膜99之際之從p通道電晶體遮光膜99的遮光部99a施加至通道區106d(參照第41圖)之電場的強度，為將相同的電位供應至閘極106a(參照第41圖)之際之從閘極106a施加至通道區106d之電場的強度之大約為1/3。因此，p通道電晶體遮光膜99的遮光部99a與通道區106d之間的實效電壓(電位差)Vbc(Pch)，係成為p通道電晶體遮光膜99的遮光部99a的電位Vback(Pch)與通道區106d的電位Vch(Pch)之間的電位差之1/3的電壓。亦即，p通道電晶體遮光膜99的遮光部99a與通道區106d之間的實效電壓(電位差)Vbc(Pch)，係成為(1/3(Vback(Pch)－Vch(Pch)))。

接下來參照第40圖及第41圖，說明第9實施型態之有機電激發光顯示裝置的動作。像素部96的n通道電晶體101(參照第41圖)之電壓(Vgate、Vch、Vsig、Vgc、Vgd)變化，係與第19圖及第20圖之第4實施型態相同。此外，像素部96的p通道電晶體106(參照第41圖)之電壓(Vgate(Pch)、Vch(Pch)、Vsig(Pch)、Vgc(Pch)、Vgd(Pch))變化，係與第24圖及第25圖之第4實施型態相同。

此外，於第9實施型態當中，由於係將Vbb(約－2V)的固定電位供應至n通道電晶體101的下方上所設置之n通道電晶體遮光膜98(參照第40圖)，因此，n通道電晶體遮光膜98的電位Vback係固定於Vbb(約－2V)。此外，n通道電晶體101之通道區101d的電位Vch係於約3.5至6.5V的範圍內變化。

因此，n通道電晶體遮光膜98的遮光部98a與n通道電晶體101的通道區101d之間的實效電壓(電位差)Vbc，係於約－1.8V至－2.8V的範圍內變化。藉此，n通道電晶體遮光膜98的遮光部98a與n通道電晶體101的通道區101d之間的實效電壓(電位差)Vbc(約－1.8V至－2.8V)，係經常成為n通道電晶體101的非導通區域之電壓(約0.5V以下)。結果，於將n通道電晶體101的上部通道保持於非導通狀態之期間中，可抑制n通道電晶體101的下部通道成為導通。因此，於此期間中，可將電流經介n通道電晶體101的下部通道而於汲極區101b及源極區101c之間流通的情形加以抑制。

此外，於第9實施型態當中，由於係將PVbb(約8V)的固定電位供應至p通道電晶體106的下方上所設置之p通道電晶體遮光膜99(參照第40圖)，因此，p通道電晶體遮光膜99的電位Vback(Pch)係固定於PVbb(約8V)。此外，與供應至p通道電晶體遮光膜99之電位為相同之PVbb(約8V)的固定電位，亦供應至p通道電晶體106之汲極區106b上。

因此，於第9實施型態當中，與上述第6實施型態相同，p通道電晶體遮光膜99的遮光部99a與p通道電晶體106的通道區106d之間的實效電壓(電位差)Vbc(Pch)＝1/3(Vback(Pch)－Vch(Pch))，係於約0V至1.5V的範圍內變化。藉此，p通道電晶體遮光膜99的遮光部99a與p通道電晶體106的通道區106d之間的實效電壓(電位差)Vbc(Pch)(約0V至1.5V)，係恆常成為p通道電晶體106的非導通區域之電壓(約－2V以上)。結果為，於將p通道電晶體106的上部通道保持於非導通狀態之期間中，可抑制p通道電晶體106的下部通道成為導通。因此，於此期間中，可將電流經介p通道電晶體106的下部通道而於汲極區106b及源極區106c之間流通的情形加以抑制。

如上述般，於第9實施型態當中，於像素部96當中，係將Vbb的電位供應至對應於n通道電晶體101之n通道電晶體遮光膜98，且將PVdd的電位供應至對應於p通道電晶體106之p通道電晶體遮光膜99，藉此，可將n通道電晶體遮光膜98固定於Vbb的電位，且將p通道電晶體遮光膜99固定於PVdd的電位。因此，於像素部96當中，可將伴隨著n通道電晶體遮光膜98的電位變動所導致之n通道電晶體101的閾值電壓Vth產生變動之情況加以抑制，並且將伴隨著p通道電晶體遮光膜99的電位變動所導致之像素部96之p通道電晶體106的閾值電壓Vth產生變動之情況加以抑制。因此，於像素部96當中，可使n通道電晶體101及p通道電晶體106的動作達到安定。

此外，如上述般，於第9實施型態當中，於像素部96當中，係將Vbb的電位供應至對應於n通道電晶體101之n通道電晶體遮光膜98，且將PVdd的電位供應至對應於p通道電晶體106之p通道電晶體遮光膜99，藉此，可使n通道電晶體遮光膜98與n通道電晶體101的通道區101d之間的實效電壓(電位差)Vbc不會超過n通道電晶體101的閾值電壓Vth，且使p通道電晶體遮光膜99與p通道電晶體106的通道區106d之間的實效電壓(電位差)Vbc(Pch)不會超過p通道電晶體106的閾值電壓Vth。因此，於像素部96當中，即使將Vbb的電位供應至n通道電晶體遮光膜98，且將PVdd的電位供應至p通道電晶體遮光膜99的情況下，亦可抑制n通道電晶體101及p通道電晶體106成為導通狀態。藉此，於像素部96當中，於將n通道電晶體101及p通道電晶體106保持在非導通狀態的期間中，可將起因於將電位供應至n通道電晶體遮光膜98及p通道電晶體遮光膜99而使n通道電晶體101及p通道電晶體106成為導通所導致之有機電激發光顯示裝置的動作產生不安定之問題加以抑制。

此外，如上述般，於第9實施型態當中，係以1個n通道電晶體遮光膜98將多數個像素部96各者之n通道電晶體101下方加以包覆，並且以1個p通道電晶體遮光膜99將多數個像素部96各者之p通道電晶體106下方加以包覆，藉此，相較於對多數的n通道電晶體101(p通道電晶體106)各設置1個n通道電晶體遮光膜98(p通道電晶體遮光膜99)，且各別將預定的電位供應至該多數的n通道電晶體遮光膜98(p通道電晶體遮光膜99)之情況，係可減少將電位供應至n通道電晶體遮光膜98(p通道電晶體遮光膜99)之配線等的數目。藉此，由配線數減少的量，可抑制包含多數個像素部96之顯示部的增大之情況，因此可抑制有機電激發光顯示裝置的大型化。

此外，如上述般，於第9實施型態當中，於像素部96當中，係於n通道電晶體101及n通道電晶體遮光膜98之間，設置具有大約為n通道電晶體101的閘極絕緣膜(圖中未顯示)的厚度之3倍厚度之絕緣膜(圖中未顯示)，藉此，在n通道電晶體遮光膜98具有未意料到之閘極的功能的情況下，即使將Vbb的電位施加於n通道電晶體遮光膜98，由於做為n通道電晶體101及n通道電晶體遮光膜98之間所設置之閘極絕緣膜的功能之絕緣膜的厚度較大，因此，可將n通道電晶體遮光膜98上所施加之Vbb的電位對n通道電晶體101的通道區101d所造成之影響加以抑制。藉此，可將起因於將Vbb的電位施加於n通道電晶體遮光膜98所導致之n通道電晶體101的閾值電壓Vth產生較大變化之情況加以抑制。

此外，如上述般，於第9實施型態當中，於像素部96當中，係於p通道電晶體106及p通道電晶體遮光膜99之間，設置具有大約為p通道電晶體106的閘極絕緣膜(圖中未顯示)的厚度之3倍厚度之絕緣膜(圖中未顯示)，藉此，在p通道電晶體遮光膜99具有未意料到之閘極的功能的情況下，即使將PVdd的電位施加於p通道電晶體遮光膜99，由於做為p通道電晶體106及p通道電晶體遮光膜99之間所設置之閘極絕緣膜的功能之絕緣膜的厚度較大，因此，可將p通道電晶體遮光膜99上所施加之PVdd的電位，對p通道電晶體106的通道區106d所造成之影響加以抑制。藉此，可將起因於將PVdd的電位施加於p通道電晶體遮光膜99所導致之p通道電晶體106的閾值電壓Vth產生較大變化之情況加以抑制。

(第10實施型態)

接下來參照第43圖，說明於此第10實施型態當中，與上述第4實施型態不同，係於像素部96當中，未設置用於包覆p通道電晶體的下方之遮光膜，而僅僅設置具有切換元件的功能之n通道電晶體的下方之n通道電晶體遮光膜之情況。

如第43圖所示般，於此第10實施型態當中，與第40圖所示之第9實施型態相同，係以包覆像素部96的區域96a(第41圖所示之具有切換元件的功能之n通道電晶體101)的下方之方式，設置n通道電晶體遮光膜98，另一方面，於第10實施型態當中，與第40圖所示之第9實施型態不同，係未設置將像素部96的區域96b(第41圖所示之p通道電晶體106)的下方加以包覆之p通道電晶體遮光膜。區域96a為本發明之「第1區域」及「第2區域」之一例，n通道電晶體101為本發明之「第1電晶體」之一例。此外，n通道電晶體遮光膜98為本發明之「第1遮光膜」及「像素部遮光膜」之一例。

此外，於第10實施型態當中，係以包覆類比開關112的區域112a及區域112b(第42圖所示之n通道電晶體121及p通道電晶體122)的下方之方式，設置有類比開關用遮光膜131。區域112a及區域112b本發明之「第2區域」及「第2電路部」之一例，n通道電晶體121及p通道電晶體122為本發明之「第2電晶體」之一例。此外，類比開關用遮光膜131為本發明之「第2遮光膜」及「周邊電路部遮光膜」之一例。

此外，於第10實施型態當中，於外部電路部92當中，除了電位生成電路部92a及92b之外，更設置有用於將正側電位Vdd及負側電位Vbb之中間的電位(1/2(Vdd＋Vbb))加以生成之電位生成電路部92c。此外，上述類比開關用遮光膜131係連接於電位生成電路部92c。藉此，正側電位Vdd及負側電位Vbb之中間的電位(1/2(Vdd＋Vbb))係供應至類比開關用遮光膜131。

第10實施型態之其他構成，係與上述第9實施型態相同。

接下來參照第41圖及第3圖，說明第10實施型態之有機電激發光顯示裝置的動作。像素部96的n通道電晶體101(參照第41圖)之電壓(Vgate、Vch、Vsig、Vgc、Vgd)變化，係與第19圖及第20圖之第4實施型態相同。此外，像素部96的p通道電晶體106(參照第41圖)之電壓(Vgate(Pch)、Vch(Pch)、Vsig(Pch)、Vgc(Pch)、Vgd(Pch))變化，係與第24圖及第25圖之第4實施型態相同。

此外，於第10實施型態當中，由於係將Vbb(約－2V)的固定電位供應至n通道電晶體101的下方上所設置之n通道電晶體遮光膜98(參照第43圖)，因此，n通道電晶體遮光膜98的電位Vback係固定於Vbb(約－2V)。此外，n通道電晶體101之通道區101d的電位Vch係於約3.5至6.5V的範圍內變化。

因此，n通道電晶體遮光膜98的遮光部98a與n通道電晶體101的通道區101d之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch)，係於約－1.8V至－2.8V的範圍內變化。藉此，n通道電晶體遮光膜98的遮光部98a與n通道電晶體101的通道區101d之間的實效電壓(電位差)Vbc(約－1.8V至－2.8V)，係恆常成為n通道電晶體101的非導通區域之電壓(約0.5V以下)。結果，於將n通道電晶體101的上部通道保持於非導通狀態之期間中，可抑制n通道電晶體101的下部通道成為導通。因此，於此期間中，可將電流經介n通道電晶體101的下部通道而於汲極區101b及源極區101c之間流通的情形加以抑制。

此外，於第10實施型態當中，係將正側電位Vdd(約7.5V)及負側電位Vbb(約－2V)之中間的電位(1/2(Vdd＋Vbb)≒3.0V)予以供應至類比開關112的n通道電晶體121及p通道電晶體122(參照第42圖)的下方上所設置之類比開關用遮光膜131(參照第43圖)。亦即，類比開關用遮光膜131的電位Vback係固定於約3.0V。此外，類比開關112的n通道電晶體121及p通道電晶體122之通道區的電位，係於約3.5V至6.5V(影像信號的信號電位Vsig)的範圍內變化。

因此，於第10實施型態當中，類比開關用遮光膜131與n通道電晶體121(p通道電晶體122)的通道區之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch)，係於約－1.2V至－0.2V的範圍內變化。藉此，類比開關用遮光膜131與n通道電晶體121的通道區之間的實效電壓(電位差)Vbc(約－1.2V至－0.2V)，係恆常成為n通道電晶體121的非導通區域之電壓(約0.5V以下)。此外，類比開關用遮光膜131與p通道電晶體122的通道區之間的實效電壓(電位差)Vbc(Pch)(約－1.2V至－0.2V)，係恆常成為p通道電晶體122的非導通區域之電壓(約－2V以上)。結果為，於將n通道電晶體121(p通道電晶體122)的上部通道保持於非導通狀態之期間中，可抑制n通道電晶體121(p通道電晶體122)的下部通道成為導通。因此，於此期間中，可將電流經介n通道電晶體121(p通道電晶體122)的下部通道而於汲極區及源極區之間流通的情形加以抑制。

如上述般，於第10實施型態當中，於像素部96當中，係將Vbb的電位供應至對應於像素部96的n通道電晶體101之n通道電晶體遮光膜98，且將1/2(Vdd＋Vbb)的電位供應至對應於類比開關112之類比開關用遮光膜131，藉此，可將n通道電晶體遮光膜98固定於Vbb的電位，且將類比開關用遮光膜131固定於1/2(Vdd＋Vbb)的電位。因此，可將伴隨著n通道電晶體遮光膜98的電位變動所導致之像素部96的n通道電晶體101的閾值電壓Vth產生變動之情況加以抑制，並且將伴隨著類比開關用遮光膜131的電位變動所導致之類比開關112的n通道電晶體121及p通道電晶體122的閾值電壓Vth產生變動之情況加以抑制。因此，可使像素部96的n通道電晶體101及類比開關112的n通道電晶體121及p通道電晶體122的動作達到安定。

此外，如上述般，於第10實施型態當中，係將Vbb的電位供應至對應於像素部96的n通道電晶體101之n通道電晶體遮光膜98，且將1/2(Vdd＋Vbb)的電位供應至對應於類比開關112之類比開關用遮光膜131，藉此，可使像素部96的n通道電晶體101的通道區101d與n通道電晶體遮光膜98之間的實效電壓Vbc不會超過n通道電晶體101的閾值電壓Vth，且使類比開關112的n通道電晶體121(p通道電晶體122)的通道區與類比開關用遮光膜131之間的實效電壓Vbc不會超過n通道電晶體121(p通道電晶體122)的閾值電壓Vth。因此，即使將Vbb的電位供應至n通道電晶體遮光膜98，且將1/2(Vdd＋Vbb)的電位供應至類比開關用遮光膜131情況下，亦可抑制像素部96的n通道電晶體101及類比開關112的n通道電晶體121(p通道電晶體122)成為導通狀態。藉此，於將像素部96的n通道電晶體101及類比開關112的n通道電晶體121(p通道電晶體122)保持在非導通狀態的期間中，可將起因於將電位供應至n通道電晶體遮光膜98及類比開關用遮光膜131而使n通道電晶體101及n通道電晶體121(p通道電晶體122)成為導通所導致之有機電激發光顯示裝置的動作產生不安定之問題加以抑制。

此外，如上述般，於第10實施型態當中，係於像素部96當中，未設置用於包覆p通道電晶體106的下方之遮光膜，而僅僅設置具有切換元件的功能之n通道電晶體101的下方之n通道電晶體遮光膜98，藉此，可將用於供應電位至n通道電晶體遮光膜98之配線的安排變得複雜之情況加以抑制。此外，係藉由具有切換元件的功能之n通道電晶體101來控制影像信號之對像素部96的供應，因此若將n通道電晶體遮光膜98配置於具有切換元件的功能之n通道電晶體101的下方，則可將起因於光照射時所產生的漏電流所導致之供應至像素部96之影像信號的信號電位Vsig產生變化之問題加以抑制。此外，於將做為具有切換元件的功能之n通道電晶體101的結晶矽層(主動層)之加以形成之際，於採用雷射光來進行結晶矽層的結晶化之情況下，即使因雷射光於n通道電晶體遮光膜98產生反射而使結晶矽層的結晶性產生變動，由於具有切換元件的功能之n通道電晶體101的特性不易受到結晶矽層(主動層)的結晶性之影響，因此可抑制具有切換元件的功能之n通道電晶體101的特性產生變動。因此，若以僅僅包覆具有切換元件的功能之n通道電晶體101的下方之方式而配置n通道電晶體遮光膜98，則可防止讓用於將電位供應至n通道電晶體遮光膜98之配線的安排變得複雜，並且可將以因應於影像信號的信號電位Vsig之階調以外的階調來顯示畫像之情況加以抑制。

此外，如上述般，於第10實施型態當中，係將正側電位Vdd及負側電位Vbb之中間的電位(1/2(Vdd＋Vbb))供應至類比開關用遮光膜131，藉此，即使於類比開關112當中包含n通道電晶體121及p通道電晶體122兩者，類比開關112的n通道電晶體121及p通道電晶體122的各個通道區與類比開關用遮光膜131之間的實效電壓Vbc亦不會超過n通道電晶體121及p通道電晶體122的各個閾值電壓Vth。

此外，如上述般，於第10實施型態當中，係於外部電路部92當中，更設置有用於將正側電位Vdd及負側電位Vbb之中間的電位(1/2(Vdd＋Vbb))加以生成之電位生成電路部92c，藉此，可更容易將正側電位Vdd及負側電位Vbb之中間的電位(1/2(Vdd＋Vbb))供應至類比開關用遮光膜131。

第10實施型態之上述以外的效果，係與上述第9實施型態之效果相同。

(第11實施型態)

接下來參照第44圖，於此第11實施型態當中，於第43圖所示之第10實施型態的構成當中，係將類比開關用遮光膜分割為2個類比開關用遮光膜131a及131b。具體而言，類比開關用遮光膜131a係以包覆類比開關112的n通道電晶體121(參照第42圖)的方式，而設置於配置有類比開關112的n通道電晶體121之區域112a。此類比開關用遮光膜131a係連接於外部電路部92之將Vbb(約－2V)的電位加以生成之電位生成電路部92b。藉此，Vbb(約－2V)的固定電位係從外部電路部92的電位生成電路部92b當中，供應至類比開關用遮光膜131a。此外，區域112a為本發明之「第1區域」及「第1周邊電路部」之一例。此外，類比開關用遮光膜131a為本發明之「第1遮光膜」之一例。此外，n通道電晶體121為本發明之「第1電晶體」之一例。

此外，類比開關用遮光膜131b係以包覆類比開關112的p通道電晶體122(參照第42圖)的方式，而設置於配置有類比開關112的p通道電晶體122之區域112b。此類比開關用遮光膜131b係連接於外部電路部92且將PVdd(約8V)的電位加以生成之電位生成電路部92a。藉此，PVdd(約8V)的固定電位係從外部電路部92的電位生成電路部92a當中，供應至類比開關用遮光膜131b。此外，區域112b為本發明之「第2區域」及「第2周邊電路部」之一例。此外，類比開關用遮光膜131b為本發明之「第2遮光膜」之一例。此外，p通道電晶體122為本發明之「第2電晶體」之一例。

此外，於第11實施型態當中，與上述第10實施型態相同，係未設置將位於像素部96的p通道電晶體106(參照第41圖)的下方加以包覆之遮光膜，而僅僅設置以包覆位於區域96a之具有切換元件的功能之n通道電晶體101(參照第41圖)的下方之方式，設置n通道電晶體遮光膜98。此外，區域96a為本發明之「第1區域」之一例，n通道電晶體遮光膜98為本發明之「第1遮光膜」之一例。此外，n通道電晶體101為本發明之「第1電晶體」之一例。

第11實施型態之其他構成，係與上述第9實施型態相同。

接下來參照第41圖、第42圖及第44圖，說明第11實施型態之有機電激發光顯示裝置的動作。像素部96的n通道電晶體101(參照第41圖)之電壓(Vgate、Vch、Vsig、Vgc、Vgd)變化，係與第19圖及第20圖之第4實施型態相同。此外，像素部96的p通道電晶體106(參照第41圖)之電壓(Vgate(Pch)、Vch(Pch)、Vsig(Pch)、Vgc(Pch)、Vgd(Pch))變化，係與第24圖及第25圖之第4實施型態相同。

此外，於第11實施型態當中，由於係將Vbb(約－2V)的固定電位供應至n通道電晶體101的下方上所設置之n通道電晶體遮光膜98(參照第44圖)，因此，n通道電晶體遮光膜98的電位Vback係固定於Vbb(約－2V)。此外，n通道電晶體101之通道區101d的電位Vch係於約3.5至6.5V的範圍內變化。

因此，n通道電晶體遮光膜98的遮光部98a與n通道電晶體101的通道區101d之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch)，係於約－1.8V至－2.8V的範圍內變化。藉此，n通道電晶體遮光膜98的遮光部98a與n通道電晶體101的通道區101d之間的實效電壓(電位差)Vbc(約－1.8V至－2.8V)，係恆常成為n通道電晶體101的非導通區域之電壓(約0.5V以下)。結果為，於將n通道電晶體101的上部通道保持於非導通狀態之期間中，可抑制n通道電晶體101的下部通道成為導通。因此，於此期間中，可將電流經介n通道電晶體101的下部通道而於汲極區101b及源極區101c之間流通的情形加以抑制。

此外，於第11實施型態當中，係將Vbb(約－2V)的電位供應至類比開關112的n通道電晶體121(參照第42圖)的下方上所設置之類比開關用遮光膜131a。因此，類比開關用遮光膜131a的電位Vback係固定於約－2.0V。此外，係將PVdd(約8V)的電位供應至類比開關112的p通道電晶體122(參照第42圖)的下方上所設置之類比開關用遮光膜131b。因此，類比開關用遮光膜131b的電位Vback(Pch)係固定於約8V。此外，類比開關112的n通道電晶體121及p通道電晶體122之通道區的電位，係於約3.5V至6.5V(影像信號的信號電位Vsig)的範圍內變化。

因此，於第11實施型態當中，類比開關用遮光膜131a與n通道電晶體121的通道區之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch)，係於約－2.8V至－1.8V的範圍內變化。藉此，類比開關用遮光膜131a與n通道電晶體121的通道區之間的實效電壓Vbc(約－2.8V至－1.8V)，係恆常成為n通道電晶體121的非導通區域之電壓(約0.5V以下)。此外，類比開關用遮光膜131b與p通道電晶體122的通道區之間的實效電壓(電位差)Vbc(Pch)＝1/3(Vback(Pch)－Vch(Pch))，係於約0.5V至1.5V的範圍內變化。藉此，類比開關用遮光膜131b與p通道電晶體122的通道區之間的實效電壓Vbc(Pch)(約0.5V至1.5V)，係恆常成為p通道電晶體122的非導通區域之電壓(約－2V以上)。結果為，於將n通道電晶體121及p通道電晶體122的上部通道保持於非導通狀態之期間中，可抑制n通道電晶體121及p通道電晶體122的下部通道成為導通。因此，於此期間中，可將電流經介n通道電晶體121及p通道電晶體122的下部通道而於汲極區及源極區之間流通的情形加以抑制。

如上述般，於第11實施型態當中，係將Vbb的電位供應至對應於像素部96的n通道電晶體101之n通道電晶體遮光膜98、以及對應於類比開關112的n通道電晶體121之類比開關用遮光膜131a，並且將PVdd的電位供應至對應於類比開關112的p通道電晶體122之類比開關用遮光膜131b，藉此，可將n通道電晶體遮光膜98及類比開關用遮光膜131a固定於Vbb的電位，且將類比開關用遮光膜131b固定於PVdd的電位。因此，可將伴隨著n通道電晶體遮光膜98的電位變動所導致之像素部96的n通道電晶體101的閾值電壓Vth產生變動之情況加以抑制，並且將伴隨著類比開關用遮光膜131a及131b的電位變動所導致之類比開關112的n通道電晶體121及p通道電晶體122的閾值電壓Vth產生變動之情況加以抑制。因此，可使像素部96的n通道電晶體101及類比開關112的n通道電晶體121及p通道電晶體122的動作達到安定。

此外，如上述般，於第11實施型態當中，係將Vbb的電位供應至對應於像素部96的n通道電晶體101之n通道電晶體遮光膜98、以及對應於類比開關112的n通道電晶體121之類比開關用遮光膜131a，並且將PVdd的電位供應至對應於類比開關112的p通道電晶體122之類比開關用遮光膜131b，藉此，可使像素部96的n通道電晶體101的通道區101d與n通道電晶體遮光膜98之間的實效電壓Vbc不會超過n通道電晶體101的閾值電壓Vth，且使類比開關112的n通道電晶體121(p通道電晶體122)的通道區與類比開關用遮光膜131a(類比開關用遮光膜131b)之間的實效電壓Vbc不會超過n通道電晶體121(p通道電晶體122)的閾值電壓Vth。因此，即使將Vbb的電位供應至n通道電晶體遮光膜98及類比開關用遮光膜131a，且將PVdd的電位供應至類比開關用遮光膜131b的情況下，亦可抑制像素部96的n通道電晶體101及類比開關112的n通道電晶體121(p通道電晶體122)成為導通狀態。藉此，於將像素部96的n通道電晶體101及類比開關112的n通道電晶體121(p通道電晶體122)保持在非導通狀態的期間中，可將起因於將電位供應至n通道電晶體遮光膜98及類比開關用遮光膜131a(類比開關用遮光膜131b)而使n通道電晶體101及n通道電晶體121(p通道電晶體122)成為導通所導致之有機電激發光顯示裝置的動作產生不安定之問題加以抑制。

此外，如上述般，於第11實施型態當中，係將類比開關112下方所配置之類比開關用遮光膜予以分割為對應於n通道電晶體121之類比開關用遮光膜131a、及對應於p通道電晶體122之類比開關用遮光膜131b，並且將Vbb的電位及PVdd的電位各自供應至類比開關用遮光膜131a及131b，藉此，可將n通道電晶體遮光膜121的通道區與類比開關用遮光膜131a之間的實效電壓Vbc，形成為較n通道電晶體121的閾值電壓Vth還小。此外，可將p通道電晶體遮光膜122的通道區與類比開關用遮光膜131b之間的實效電壓Vbc(Pch)，形成為較p通道電晶體122的閾值電壓Vth還大。藉此，可提升類比開關112的n通道電晶體121及p通道電晶體122之非導通特性。於此情況下，於第11實施型態當中，與上述第10實施型態不同，由於不需生成正側電位Vdd及負側電位Vbb之中間的電位(1/2(Vdd＋Vbb))，因此可簡化外部電路部92的電路構成。第11實施型態之上述以外的效果，係與上述第9及第10實施型態之效果相同。

(第12實施型態)

接下來參照第45圖，說明於此第12實施型態當中，與第44圖所示之第11實施型態不同，於對應於類比開關112的區域當中，未設置用於將位於區域112a之n通道電晶體121(參照第42圖)的下方加以包覆之遮光膜，而僅僅設置用於將位於區域112b之p通道電晶體122(參照第42圖)的下方加以包覆之類比開關用遮光膜131b。此外，於此類比開關用遮光膜131b上，係連接有用於將供應至V系列驅動器95之VVdd的正側電位加以生成之電位生成電路部92c。

第12實施型態之其他構成，係與上述第11實施型態相同。

如上述般，於第12實施型態當中，於對應於類比開關112的區域當中，並未設置將n通道電晶體121的下方加以包覆之遮光膜，而僅僅設置將p通道電晶體122的下方加以包覆之類比開關用遮光膜131b，藉此，可將電位供應至類比開關用遮光膜131b之配線的安排變得複雜之情況加以抑制。在此，一般而言，由於n通道電晶體121之載子移動度係較p通道電晶體122還大，因此，n通道電晶體121係構成為，具有較p通道電晶體122的閘極寬度還小之閘極寬度。藉此，由於n通道電晶體121之閘極寬度變小的量，而不易引起因光線入射於主動層所造成之錯誤動作。因此，即使不於n通道電晶體121的下方上配置遮光膜，亦不易引起類比開關112之動作的不安定。因此，若以僅僅包覆類比開關112的p通道電晶體122的下方之方式而配置類比開關遮光膜131b，則可防止用於將電位供應至類比開關遮光膜131b之配線的安排變得複雜，並且可抑制類比開關112之動作的不安定。

第12實施型態之上述以外的效果，係與上述第11實施型態之效果相同。

此次所揭示之實施型態，均僅僅用於例示，並不應視為具有限制涵義。本發明之範圍並非由上述實施型態的說明來加以顯示，而是由申請專利範圍所界定，在與申請專利範圍為均等之涵義及範圍內，係包含所有的變更。

例如，於上述實施型態當中，係說明液晶顯示裝置或是有機電激發光顯示裝置，來作為顯示裝置之一例，但是本發明並不限定於此，亦可將本發明適用於液晶顯示裝置及有機電激發光顯示裝置以外之顯示裝置。例如，可將本發明適用於表面傳導電子發射顯示器(SED：Surface－conduction Electron－emitter Display)等當中。

此外，於上述實施型態當中，係對構成TFT之結晶矽膜進行通道摻雜，但是本發明並不限定於此，亦可不對結晶矽膜進行通道摻雜。

此外，於上述實施型態當中，係各自對構成有機電激發光顯示裝置中所採用之n通道電晶體及p通道電晶體之結晶矽膜兩者進行通道摻雜，但是本發明並不限定於此，亦可僅對n通道電晶體的結晶矽膜及p通道電晶體的結晶矽膜當中之一進行通道摻雜。此時，為了在即使將種種電位供應至遮光膜的情況下亦不使漏電流流通，係在將n通道電晶體及p通道電晶體的各個閾值電壓Vth之變動量進行預估並加以考量之後，藉由上述通道摻雜，來進行n通道電晶體及p通道電晶體的閾值電壓Vth之控制。

此外，於上述實施型態當中，係說明將本發明適用於，使光線經介顯示面板的下部所配置之玻璃基板從下方射出而顯示影像之底放射型的有機電激發光顯示裝置之例子，但是本發明並不限定於此，亦可將本發明適用於，使光線往閘極方向射出之頂放射型的有機電激發光顯示裝置。

此外，於上述實施型態當中，係在一致的照射條件下，將紅外線雷射光照射於基板上所形成之非晶矽膜的全面上而加熱，藉此來形成，於全體上構成有於橫方向上成長的柱狀結晶矽(虛擬單結晶)之結晶矽膜，但是本發明並不限定於此，亦可藉由調節紅外線雷射光的照射條件，於像素部上形成有由結晶粒較小的多晶矽所組成之結晶矽膜，並且於像素部以外的區域上，形成有於橫方向上成長的柱狀結晶矽所組成之結晶矽膜。藉此，可提升像素部上所設置之電晶體的性能之一致性，並且可於周邊電路部上形成高性能的電晶體。

此外，於上述實施型態當中，係於V系列驅動器內設置位準轉換電路，但是本發明並不限定於此，亦可不於V系列驅動器內設置位準轉換電路。

此外，於上述實施型態當中，係藉由將紅外線雷射光照射於非晶矽膜，而形成做為電晶體的主動層之結晶矽膜，但是本發明並不限定於此，亦可藉由將準分子雷射等紫外線雷射照射於非晶矽膜，而形成做為電晶體的主動層之結晶矽膜。

此外，於上述第3及第6實施型態當中，係構成為，將像素部的n通道電晶體的汲極區、與所對應之顯示部遮光膜的像素部遮光區域加以連接，但是本發明並不限定於此，亦可構成為將像素部的n通道電晶體的源極區、與所對應之顯示部遮光膜的像素部遮光區域加以連接。

此外，於上述實施型態當中，係構成為可藉由可變電阻器，將n通道電晶體的閾值電壓Vth加以調節，但是本發明並不限定於此，亦可構成為藉由可變電阻器以外的手段，將n通道電晶體的閾值電壓Vth加以調節。

此外，於上述實施型態當中，係於外部電路部當中設置可變電阻器，但是本發明並不限定於此，亦可於顯示面板內設置可變電阻器。此外，可變電阻器不限於1個，亦可設置多數個。

此外，於上述第3及第6實施型態當中，係構成為，將所有的像素部的n通道電晶體的汲極區、與所對應之顯示部遮光膜的像素部遮光區域加以連接，但是本發明並不限定於此，亦可構成為將一部分的像素部的n通道電晶體的汲極區、與所對應之顯示部遮光膜的像素部遮光區域加以連接，並且將1/2(Vdd＋Vbb)的電位供應至對應於剩下的像素部的n通道電晶體之顯示部遮光膜的像素部遮光區域上。

於上述第8實施型態當中，係以供應至CMOS電路之H位準的電位為Vdd，以L位準的電位為Vbb，但是本發明並不限定於此，亦可以供應至CMOS電路之H位準的電位為Vdd，以L位準的電位為Vss。此外，於第8實施型態之液晶顯示裝置當中，亦可採用第1圖所示之第1實施型態的可變電阻器41，而調節供應至遮光膜的電位。

此外，於上述第8實施型態當中，係將1/2(Vdd＋Vbb)的固定電位施加於對應於周邊電路部中所包含之CMOS電路之遮光膜上，但是本發明並不限定於此，亦可藉由第1圖所示之第1實施型態的可變電阻器41等，而調節供應至遮光膜的電位。根據此構成，係可將構成CMOS電路之n通道電晶體及p通道電晶體的閾值電壓予以調節。藉此，可將遮光膜與CMOS電路之n通道電晶體及p通道電晶體的各個通道區間的實效電壓Vbc，予以調節為各自位於n通道電晶體及p通道電晶體之非導通區域的電壓範圍內。

此外，於上述第9及第12實施型態當中，Vbb係設定為大約－2V，但是本發明並不限定於此，亦可將Vbb設定為大約0V。於將Vbb設定為大約0V的情況下，例如於第10實施型態(參照第43圖)的構成當中，於類比開關112的n通道電晶體121及p通道電晶體122的下方上所設置之類比開關用遮光膜131上所供應之電位Vback，係成為1/2(Vdd＋Vbb)＝1/2(7.5－0)＝3.75V。藉此，類比開關用遮光膜131與n通道電晶體121(p通道電晶體122)的通道區之間的實效電壓(電位差)Vbc＝1/3(Vback－Vch)，係於約－0.917V至0.083V的範圍內變化。此外，Vch≒3.5V至6.5V。亦即，類比開關用遮光膜131與n通道電晶體121的通道區之間的實效電壓Vbc，係恆常成為n通道電晶體121的非導通區域之電壓(約0.5V以下)，且類比開關用遮光膜131與p通道電晶體122的通道區之間的實效電壓Vbc(Pch)，係恆常成為p通道電晶體122的非導通區域之電壓(約－2V以上)。如此，若將Vbb設定為大約0V，則不需具備用於生成Vbb(約－2V)之電位生成電路部，因此可簡化外部電路部的構成。

此外，於上述第9及第12實施型態當中，係採用n通道電晶體來做為切換電晶體，並採用p通道電晶體來做為驅動電晶體，但是本發明並不限定於此，亦可採用p通道電晶體來做為切換電晶體，並採用n通道電晶體來做為驅動電晶體。

此外，於上述第11實施型態當中，係將與供應至像素部之p通道電晶體的汲極區之PVdd的電位為相同之PVdd的電位，施加於對應於類比開關的p通道電晶體之類比開關用遮光膜，但是本發明並不限定於此，亦可將與供應至H系列驅動器之正側電位為相同之正側電位，施加於對應於類比開關的p通道電晶體之類比開關用遮光膜，或是將與供應至V系列驅動器之正側電位為相同之正側電位，施加於對應於類比開關的p通道電晶體之類比開關用遮光膜。於將與供應至H系列驅動器之正側電位為相同之正側電位，施加於對應於類比開關的p通道電晶體之類比開關用遮光膜的情況下，可將類比開關用遮光膜配置於H系列驅動器(類比開關)的下方，藉此，可將電位供應至類比開關用遮光膜之配線的安排變得複雜之情況加以抑制。此外，於將與供應至V系列驅動器之正側電位為相同之正側電位，施加於對應於類比開關的p通道電晶體之類比開關用遮光膜的情況下，由於V系列驅動器係以遠較於H系列驅動器還低的速度進行動作，因此可藉由V系列驅動器的動作，將施加電位成為不安定之情況加以抑制。

此外，於第12實施型態當中，係將與供應至V系列驅動器之VVdd的電位為相同之VVdd的電位，施加於類比開關用遮光膜，但是本發明並不限定於此，亦可將與供應至像素部之p通道電晶體的汲極區之PVdd的電位為相同之PVdd的電位，施加於類比開關用遮光膜，或是可將與供應至H系列驅動器之正側電位為相同之正側電位，施加於類比開關用遮光膜。

1．．．液晶顯示面板

2、92．．．外部電路部

3、93．．．顯示部

4、94H．．．系列驅動器

5、95V．．．系列驅動器

6、66、96．．．像素部

8、48、58、68、81、101、121n．．．通道電晶體

8a、48a、68a、73a、81a、82a、101a、106a．．．閘極

8b、68b、73b、84、101b、106b．．．汲極區

8c、68c、73c、81b、82b、101c、106c．．．源極區

8d、68d、81c、82c．．．通道區

9、69、102．．．輔助電容

10．．．像素電極

11．．．對向電極

12．．．液晶

13．．．顯示部遮光膜

13a．．．像素部遮光區域

13b．．．配線部遮光區域

14．．．玻璃基板

15．．．緩衝層

16、19．．．絕緣膜

17．．．結晶矽膜

18．．．閘極絕緣膜

20a、20b、21、23、53．．．栓塞

22、42．．．中間配線層

24、54．．．配線層

25、35．．．移位暫存器電路

26．．．取樣電晶體

27．．．緩衝區

28．．．DA轉換器

29．．．時脈產生電路

30、37．．．移位暫存器電路遮光膜

31．．．取樣電晶體遮光膜

32．．．緩衝區遮光膜

33．．．DA轉換器遮光膜

34．．．時脈產生電路遮光膜

36、114．．．位準轉換電路

38．．．位準轉換電路遮光膜

39a、39b、92a、92b、92c．．．電位生成電路部

40a．．．配線

41．．．可變電阻器

50．．．光阻膜

70、103．．．陽極

71、104．．．陰極

72、105．．．有機電激發光元件

73、82、106、122p．．．通道電晶體

83．．．CMOS電路

91．．．有機電激發光顯示面板

96a、96b、112a、112b．．．預定區域

98n．．．通道電晶體遮光膜

98a、99a．．．遮光部

98b、99b．．．線狀部

98c、99c．．．連結部

99p．．．通道電晶體遮光膜

111．．．H系列移位暫存器電路

112．．．類比開關

113．．．V系列移位暫存器電路

131、131a、131b．．．類比開關用遮光膜

GND．．．接地電位

Vbb、Vss．．．負側電位

Vcom．．．共通電位

Vdd、PVdd．．．正側電位

Vgate．．．閘極電位

Vsig．．．信號電位

Vth．．．閾值電壓

第1圖係概略性顯示本發明的第1實施型態之液晶顯示裝置的全體構成之平面圖。

第2圖係顯示第1圖所示之第1實施型態之液晶顯示裝置的像素部之電路圖。

第3圖係顯示第1圖所示之第1實施型態之液晶顯示裝置的像素部之n通道電晶體附近的構造之剖面圖。

第4圖至第7圖係顯示用於說明本發明的第1實施型態之液晶顯示裝置的像素部之n通道電晶體的動作之電壓波形圖。

第8圖係顯示本發明的第1實施型態之液晶顯示裝置的像素部之n通道電晶體的電流－電壓特性之圖式。

第9圖至第11圖係顯示用於說明本發明的第1實施型態之液晶顯示裝置的像素部之n通道電晶體的製程之剖面圖。

第12圖係顯示本發明的第2實施型態之液晶顯示裝置的像素部之n通道電晶體附近的構造之剖面圖。

第13圖係顯示用於說明本發明的第2實施型態之液晶顯示裝置的像素部之n通道電晶體的動作之電壓波形圖。

第14圖係顯示本發明的第2實施型態之液晶顯示裝置的像素部之n通道電晶體的電流－電壓特性之圖式。

第15圖係顯示本發明的第3實施型態之液晶顯示裝置的像素部之n通道電晶體附近的構造之剖面圖。

第16圖係顯示用於說明本發明的第3實施型態之液晶顯示裝置的像素部之n通道電晶體的動作之電壓波形圖。

第17圖係顯示本發明的第3實施型態之液晶顯示裝置的像素部之n通道電晶體的電流－電壓特性之圖式。

第18圖係顯示本發明的第4實施型態之有機電激發光顯示裝置的像素部之電路圖。

第19圖至第22圖係顯示用於說明本發明的第4實施型態之有機電激發光顯示裝置的像素部之n通道電晶體的動作之電壓波形圖。

第23圖係顯示本發明的第4實施型態之有機電激發光顯示裝置的像素部之n通道電晶體的電流－電壓特性之圖式。

第24圖至第27圖係顯示用於說明本發明的第4實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的動作之電壓波形圖。

第28圖係顯示本發明的第4實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的電流－電壓特性之圖式。

第29圖係顯示用於說明本發明的第5實施型態之有機電激發光顯示裝置的像素部之n通道電晶體的動作之電壓波形圖。

第30圖係顯示本發明的第5實施型態之有機電激發光顯示裝置的像素部之n通道電晶體的電流－電壓特性之圖式。

第31圖係顯示用於說明本發明的第5實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的動作之電壓波形圖。

第32圖係顯示本發明的第5實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的電流－電壓特性之圖式。

第33圖係顯示用於說明本發明的第6實施型態之有機電激發光顯示裝置的像素部之n通道電晶體的動作之電壓波形圖。

第34圖係顯示本發明的第6實施型態之有機電激發光顯示裝置的像素部之n通道電晶體的電流－電壓特性之圖式。

第35圖係顯示用於說明本發明的第6實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的動作之電壓波形圖。

第36圖係顯示本發明的第6實施型態之有機電激發光顯示裝置的像素部之p通道電晶體的電流－電壓特性之圖式。

第37圖係顯示本發明的第8實施型態之液晶顯示裝置的周邊電路中所包含之CMOS電路的構成之電路圖。

第38圖係顯示本發明的第8實施型態之液晶顯示裝置的周邊電路中所包含之CMOS電路之電流－電壓特性圖。

第39圖係顯示施加於遮光膜之電位、及對應於該遮光膜之p通道電晶體及n通道電晶體的閾值電壓Vth之間的關係之相關圖。

第40圖係顯示本發明的第9實施型態之有機電激發光顯示裝置的全體構成之平面圖。

第41圖係顯示第40圖所示之第9實施型態之有機電激發光顯示裝置的像素部之電路圖。

第42圖係顯示第40圖所示之第9實施型態之有機電激發光顯示裝置的周邊電路部(類比開關)之電路圖。

第43圖係顯示本發明的第10實施型態之有機電激發光顯示裝置的全體構成之平面圖。

第44圖係顯示本發明的第11實施型態之有機電激發光顯示裝置的全體構成之平面圖。

第45圖係顯示本發明的第12實施型態之有機電激發光顯示裝置的全體構成之平面圖。

8．．．通道電晶體

8a．．．閘極

8b．．．汲極區

8c．．．源極區

8d．．．通道區

13．．．顯示部遮光膜

13a．．．像素部遮光區域

14．．．玻璃基板

15．．．緩衝層

16、19．．．絕緣膜

17．．．結晶矽膜

18．．．閘極絕緣膜

20a、20b、21、23．．．栓塞

22．．．中間配線層

24．．．配線層

Claims (19)

1. 一種顯示裝置，係具備：第1區域，係具有預定功能，且包含第1電晶體；第1遮光膜，係設置於上述第1區域，且配置於對應上述第1電晶體之區域，並供應有第1電位；第2區域，係具有預定功能，且包含第2電晶體；及第2遮光膜，係設置於上述第2區域，且配置於對應上述第2電晶體之區域，並供應有第2電位；其中，供應於上述第1遮光膜之上述第1電位，係與施加於所對應之上述第1電晶體的閘極之電位為相同的電位。
2. 一種顯示裝置，係具備：第1區域，係具有預定功能，且包含第1電晶體；第1遮光膜，係設置於上述第1區域，且配置於對應上述第1電晶體之區域，並供應有第1電位；第2區域，係具有預定功能，且包含第2電晶體；及第2遮光膜，係設置於上述第2區域，且配置於對應上述第2電晶體之區域，並供應有第2電位；其中，供應於上述第1遮光膜之上述第1電位，係與施加於所對應之上述第1電晶體的源極區及汲極區當中一者之電位為相同的電位。
3. 一種顯示裝置，係具備： 第1區域，係具有預定功能，且包含第1電晶體；第1遮光膜，係設置於上述第1區域，且配置於對應上述第1電晶體之區域，並供應有第1電位；第2區域，係具有預定功能，且包含第2電晶體；及第2遮光膜，係設置於上述第2區域，且配置於對應上述第2電晶體之區域，並供應有第2電位；其中，上述第1電晶體係包含p通道電晶體；配置於上述p通道電晶體的下方之上述第1遮光膜中所供應之上述第1電位，係為施加於上述p通道電晶體的汲極區之正側電位。
4. 一種顯示裝置，係具備：第1區域，係具有預定功能，且包含第1電晶體；第1遮光膜，係設置於上述第1區域，且配置於對應上述第1電晶體之區域，並供應有第1電位；第2區域，係具有預定功能，且包含第2電晶體；及第2遮光膜，係設置於上述第2區域，且配置於對應上述第2電晶體之區域，並供應有第2電位；其中，上述第1電位為，供應至上述第1電晶體的閘極之正側電位及負側電位之間的電位；上述第2電位為，供應至上述第2電晶體的閘極之正側電位及負側電位之間的電位。
5. 如申請專利範圍第1項至第4項中任一項之顯示裝置， 其中，上述包含第1電晶體之第1區域，係包含具有預定功能之第1電路部；上述包含第2電晶體之第2區域，係包含具有預定功能之第2電路部。
6. 如申請專利範圍第5項之顯示裝置，其中，上述第1電路部，係包含具有上述第1電晶體之像素部；上述第2電路部，係設置於包含上述像素部之顯示部的周邊，且包含具有上述第2電晶體之周邊電路部；上述第1遮光膜係包含，配置於上述像素部中所包含之上述第1電晶體的下方之像素部遮光膜；上述第2遮光膜係包含，配置於上述周邊電路部中所包含之上述第2電晶體的下方之周邊電路部遮光膜。
7. 如申請專利範圍第1項之顯示裝置，其中，上述像素部遮光膜係電性連接於上述第1電晶體的閘極。
8. 如申請專利範圍第2項之顯示裝置，其中，上述像素部遮光膜係電性連接於上述第1電晶體的源極區及汲極區當中一者。
9. 如申請專利範圍第6項之顯示裝置，其中，上述像素部係包含多數個上述第1電晶體；上述像素部的多數個第1電晶體當中至少之一個係具有切換元件的功能；上述像素部遮光膜，係以至少包覆具有上述切換元 件的功能之第1電晶體的下方之方式而配置。
10. 如申請專利範圍第6項之顯示裝置，其中，上述第1電路部係包含多數個具有上述第1電晶體之像素部；藉由1個的上述像素部遮光膜，將上述多數個像素部各者之第1電晶體的下方加以包覆。
11. 如申請專利範圍第6項之顯示裝置，其中，上述周邊電路部係至少包含p通道電晶體；上述周邊電路部遮光膜，係至少配置於上述p通道電晶體的下方。
12. 如申請專利範圍第11項之顯示裝置，其中，上述周邊電路部，除了上述p通道電晶體，更包含n通道電晶體；上述周邊電路部遮光膜，係配置於上述n通道電晶體及上述p通道電晶體的下方。
13. 如申請專利範圍第1項至第4項中任一項之顯示裝置，復具備，上述第1電晶體的第1閘極絕緣膜，係具有第1厚度；第1絕緣膜，係設置於上述第1電晶體及上述第1遮光膜之間，且具有上述第1閘極絕緣膜的上述第1厚度之3倍以上的第2厚度；上述第2電晶體的第2閘極絕緣膜，係具有第3厚度；及 第2絕緣膜，係設置於上述第2電晶體及上述第2遮光膜之間，且具有上述第2閘極絕緣膜的上述第3厚度之3倍以上的第4厚度。
14. 如申請專利範圍第13項之顯示裝置，其中，上述第1閘極絕緣膜及上述第1絕緣膜係由相同材料所構成；上述第2閘極絕緣膜及上述第2絕緣膜係由相同材料所構成。
15. 如申請專利範圍第4項之顯示裝置，復具備，用於生成上述正側電位及負側電位之間的電位之電位生成電路部。
16. 如申請專利範圍第4項之顯示裝置，其中，上述第1區域及上述第2區域的至少一方，係包含n通道電晶體及p通道電晶體兩者。
17. 如申請專利範圍第1項至第4項中任一項之顯示裝置，其中，上述包含第1電晶體之第1區域及上述包含第2電晶體之第2區域，係設置於像素部；上述第1遮光膜係配置於，上述像素部的第1區域中所包含之第1電晶體的下方；上述第2遮光膜係配置於，上述像素部的第2區域中所包含之第2電晶體的下方。
18. 如申請專利範圍第17項之顯示裝置，其中，上述第1區域的第1電晶體及上述第2區域的第2電晶體，係具 有互為不同的導電型。
19. 如申請專利範圍第1項至第4項中任一項之顯示裝置，其中，上述第1區域係包含，具有上述第1電晶體之像素部，及具有上述第1電晶體之第1周邊電路部；上述第2區域係包含，具有上述第2電晶體之第2周邊電路部；上述第1遮光膜係配置於，上述像素部中所包含之第1電晶體及上述第1周邊電路部所包含之第1電晶體的下方；上述第2遮光膜係配置於，上述第2周邊電路部所包含之第2電晶體的下方。