TWI426596B - 一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路 - Google Patents

一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路 Download PDF

Info

Publication number
TWI426596B
TWI426596B TW099101663A TW99101663A TWI426596B TW I426596 B TWI426596 B TW I426596B TW 099101663 A TW099101663 A TW 099101663A TW 99101663 A TW99101663 A TW 99101663A TW I426596 B TWI426596 B TW I426596B
Authority
TW
Taiwan
Prior art keywords
gate
power device
drain
diode
semiconductor power
Prior art date
Application number
TW099101663A
Other languages
English (en)
Other versions
TW201030940A (en
Inventor
蘇毅
安荷 叭剌
時謙 伍
Original Assignee
萬國半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體有限公司 filed Critical 萬國半導體有限公司
Publication of TW201030940A publication Critical patent/TW201030940A/zh
Application granted granted Critical
Publication of TWI426596B publication Critical patent/TWI426596B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路
本發明主要涉及半導體功率裝置的設計和製造。更具體地說，本發明是關於柵漏箝位元與靜電放電保護電路相結合、用於功率裝置擊穿保護的一種新型結構，通過這種結構，能夠獲得更小的晶片尺寸、降低漏電流、更好地控制柵漏箝位元擊穿電壓以及更低的生產成本。
本發明主要涉及半導體功率裝置的設計和製造。更具體地說，本發明是關於柵漏箝位元與靜電放電保護電路相結合、用於功率裝置擊穿保護的一種新型結構，通過這種結構，能夠獲得更小的晶片尺寸、降低漏電流、更好地控制柵漏箝位元擊穿電壓以及更低的生產成本。
本發明主要涉及半導體功率裝置的設計和製造。更具體地說，本發明是關於柵漏箝位元與靜電放電保護電路相結合、用於功率裝置擊穿保護的一種新型結構，通過這種結構，能夠獲得更小的晶片尺寸、降低漏電流、更好地控制柵漏箝位元擊穿電壓以及更低的生產成本。
傳統的用於製造帶有擊穿和靜電放電保護電路的半導體功率裝置的結構，仍然存在局限性。通常採用將多個柵漏穩壓二極體置於晶 粒周圍。這些柵漏穩壓二極體的製作方法可與柵源靜電放電二極體用同樣方法製造。這種結構會增加晶片尺寸，進而增加功率裝置的製作成本。另一方面的技術難題來自於柵漏穩壓二極體巨大的寬度。在這種結構中，漏電流Idss與穩壓二極體的寬度成正比。穩壓二極體越寬，就越難將漏電流限制在10微安以下，然而要使用這種功率裝置，多數情況都要求漏電流在10微安以下。
第1圖為傳統半導體功率裝置中經常使用的柵漏箝位的俯視圖。柵漏箝位元電壓是由裝置周圍的多個穩壓二極體110提供的。因此，如圖所示，這些穩壓二極體在晶片上佔據了很大的面積。此外，正如上文提到的那樣，這些形成在周圍邊緣的穩壓二極體寬度很寬，會導致漏源漏電流Idss急劇升高，對箝位元電路的性能造成不良的影響。
柵漏箝位和柵極電晶體一起工作，使場效應管形成開路，用於在漏源電壓達到雪崩擊穿之前，將場效應管保護起來，避免造成永久損害。正如美國專利5,365,099中所述，柵漏箝位僅與背對背多晶矽二極體一同起作用。背對背多晶矽二極體通常由P條紋和N條紋交替製成。但是，這種裝置的缺陷在於多晶矽二極體佔據了過多空間，其中每個條紋寬度約為5微米，才能承受高達6伏的擊穿電壓，Shen等人在美國專利5,536,958中提出，一種通過一個集成肖特基二極體與多個背對背多晶矽二極體相連的有更好的電壓保護的半導體裝置，用於限制柵極和漏極終端之間可能升高的電勢。在美國專利5,536,958的另一個實施例中，並不是在肖特基二極體中，而是在襯底中形成接觸區，接觸背對背二極體，接觸區承載部分電壓，通過夾斷效應，由襯 底承載剩餘電壓。此結構可以承載導電模式中的多餘電壓，而不是雪崩模式中的電壓。另外，在1993年5月舉行的功率半導體裝置和積體電路國際研討會上，Yamazaki等人提出通過集成含有多晶矽穩壓二極體的絕緣柵雙極電晶體(IGBT)結構與一個矽雪崩二極體，形成一種過電壓保護電路。文中還指出，這種將多晶矽二極體與肖特基二極體或矽二極體組合的裝置，僅能用於高擊穿電壓。另外，這種類型的箝位元裝置的擊穿電壓比較難控制。因此，在控制良好的低擊穿電壓時與矽二極體一起應用，通過空間有效結構，增補背對背多晶矽二極體，它們的柵漏箝位功能仍不可用。原有技術製造的柵漏箝位元方法存在的另一問題是，在矽二極體末端的擊穿電壓比矽二極體其他區域的擊穿電壓更低。在達到所需的擊穿電壓之前，允許電流通過，這將對柵漏箝位元的性能造成不良影響。由於在P-N結末端的電場較高，擊穿電壓也因此降低。
一個含有多晶矽二極體的柵漏箝位佔據了很大的空間。正如之前介紹那樣，傳統的含有多晶矽二極體、用矽或肖特基二極體增補的柵漏箝位元很難控制控制擊穿電壓。因此，有必要研發一種能夠克服上述難題與局限的先進結構，用於半導體功率裝置上的靜電放電以及柵漏箝位元電路。
因此，本發明一方面在於提出了一種在半導體功率裝置上，結合柵漏箝位元的靜電放電保護電路的新型改進結構，通過形成柵漏穩壓二極體、矽二極體和小柵極電阻器的組合，用於功率金屬氧化物半導體場效應管擊穿保護。柵漏穩壓二極體僅位於晶片的一側。因此，晶片尺寸與 傳統設計相比有減小。又由於柵漏穩壓二極體的寬度很小，漏電流Idss很低。與通過多晶矽靜電放電二極體處理的傳統功率金屬氧化物半導體場效應管相比，它不需要另外的掩膜。可以在不增加成本的情況下，增加用於靜電保護的柵源穩壓二極體。本發明的另一方面在於，提出了一種在更小的晶片尺寸上，低成本地獲得低漏電流Idss、低柵源箝位阻抗的方法。本發明的另一方面在於，獲得了很好控制的柵漏箝位元擊穿電壓，可用於低壓裝置應用。
本發明的一個較佳實施例提出了一個位於半導體襯底上的半導體功率裝置，其中半導體襯底含有多個電晶體單元，每個電晶體都有一個源極和一個漏極，以及一個控制源極和漏極之間傳輸電流的柵極。此半導體還包括一個柵漏嵌位元電路，串聯在柵極和漏極之間，還包括與一個矽二極體串聯的多個背對背多晶矽二極體，其中矽二極體包括在半導體襯底中的平行摻雜縱欄，平行摻雜縱欄帶有一個預定義的間隙。在另一個典型實施例中，摻雜縱欄的間隙範圍在2至5微米之間，以便獲得63至75伏的擊穿電壓。在另一個典型實施例中，摻雜縱欄還包括一個將平行摻雜縱欄連接在一起的U形(如上所示)彎管。在另一個可選實施例中，與平行摻雜縱欄的導電類型相同的摻雜井，設置在縱欄末端下方及周圍，在底部井中包住U形彎管，底部井確保摻雜縱欄末端的擊穿電壓不低於縱欄其餘位置的擊穿電壓。在另一個典型實施例中，背對背多晶矽二極體的一端，通過浮動金屬，串聯到矽二極體上，另一端串聯到柵極金屬上；其中柵極金屬通過柵極電阻R g 與柵極電極(柵極墊)相連，並直接接觸柵極澆道溝道。在另一個典型實施例中，柵漏箝位元終端僅設置在半導體襯底邊緣附近的一 側，半導體功率裝置位於半導體襯底上。在另一個典型實施例中，柵源箝位元終端僅設置在半導體襯底邊緣附近的一側，用於設置一個柵極墊，通過多個延伸過去的柵極澆道連接柵極。在另一個典型實施例中，半導體襯底還包括一個設置在矽二極體下方的深摻雜井。在另一個典型實施例中，半導體襯底還包括接觸開口，在矽二極體摻雜縱欄上方開口，用接觸金屬填充，用於連接到矽二極體上，在半導體襯底中形成摻雜縱欄。在另一個典型實施例中，其中用於連接矽二極體的接觸金屬為浮動金屬，連接在背對背多晶矽二極體和矽二極體的摻雜縱欄之間。在另一個典型實施例中，半導體襯底還包括一個浮動井(可選用深井)，設置在半導體襯底邊緣周圍的溝道終止附近。在另一個典型實施例中，背對背二極體在多晶矽層中含有多個交替摻雜區，設置在半導體襯底上方的絕緣層頂部。在另一個典型實施例中，此半導體功率裝置還包括一個帶有柵源背對背穩壓二極體的柵源靜電放電保護電路。在另一個典型實施例中，柵漏箝位元終端和柵源靜電放電保護電路無需另外的生產掩膜。形成柵漏箝位穩壓二極體所使用的掩膜與柵源靜電放電結構相同。
本發明還提出了一種箝位柵漏電壓的方法，用於形成在含有多個電晶體單元的半導體襯底上的半導體功率裝置，每個電晶體單元都有一個包圍在本體區中的源極、和一個漏極、以及一個控制源極和漏極之間傳輸電流的柵極。本方法還包括通過形成多個串聯到矽二極體上的背對背二極體，在柵極和漏極之間，形成互聯柵漏嵌位元電路，其中矽二極體在半導體襯底中含有摻雜區，並將背對背二極體連接到柵極上。在一個典型實施例中，本方法還包括在半導體襯底中，形成摻雜縱欄作為摻雜區，半 導體襯底起矽二極體的作用，連接到背對背二極體上。在另一個典型實施例中，本方法還包括形成摻雜縱欄作為摻雜區，連接到縱欄的一個末端上，通過U形彎管摻雜區，起矽二極體的作用，連接到背對背二極體上。
100‧‧‧金屬氧化物半導體場效應管裝置
101‧‧‧柵極電極
102‧‧‧源極電極
103‧‧‧漏極電極
110‧‧‧多晶矽二極體
111、111'、703‧‧‧柵極金屬
111-1'‧‧‧附加部分
115‧‧‧寄生電阻
118、718‧‧‧浮動金屬
120、120'、720‧‧‧矽二極體
120-1、120-2、121‧‧‧接觸開口
122‧‧‧U形彎管
125‧‧‧柵極電阻
130‧‧‧靜電放電保護電路
131、731‧‧‧柵極澆道溝道
140‧‧‧浮動井
140-1、740-1‧‧‧尾井
145、745‧‧‧外延層
150、750‧‧‧襯底
160‧‧‧溝道終止區
710‧‧‧背對背穩壓二極體
715‧‧‧氧化層
721、732‧‧‧接觸開口
722‧‧‧本體區
723‧‧‧本體植入物
724‧‧‧條紋
725‧‧‧絕緣層
730‧‧‧多晶矽層
740‧‧‧浮動井區
760‧‧‧溝道終端
第1圖為傳統裝置一角的俯視原理圖，以展示傳統柵漏箝位元的結構特點；第2圖為本發明的一種改良柵漏嵌位元電路的電路圖；第3A圖為帶有改良柵漏箝位元的金屬氧化物半導體場效應管裝置的俯視圖，第3B-1和3B-2圖為第3A圖中裝置的左下角的爆炸圖，第3C圖和第3D圖為第3B-2圖分別沿A-A橫截面和B-B橫截面的橫截面視圖；第4圖為本發明的一個可選實施例沿第3B-2圖的A-A的橫截面視圖；第4A圖為本發明的一個可選實施例的俯視圖；第4B圖為本發明的一個可選實施例沿第4A圖的C-C的橫截面視圖；第5圖為帶有改良柵漏箝位以及柵源靜電放電保護電路的金屬氧化物半導體場效應管裝置的俯視圖；第6圖為帶有改良柵漏箝位元以及帶有柵極金屬可選裝置的柵源靜電放電保護電路的金屬氧化物半導體場效應管裝置的俯視圖； 第7A-7I圖表示帶有改良柵漏箝位元的金屬氧化物半導體場效應管裝置的製作方法的一系列橫截面視圖。
第2圖為本發明的金屬氧化物半導體場效應管裝置100的擊穿保護電路的電路圖。金屬氧化物半導體場效應管裝置帶有柵極電極101、源極電極102以及漏極電極103。柵漏嵌位元電路採用以帶有寄生電阻R z2 115的多晶矽二極體110表示的柵漏穩壓二極體對、矽二極體120以及小柵極電阻R g 125的組合，對功率金屬氧化物半導體場效應管起擊穿保護的作用。穩壓二極體對110由背對背穩壓二極體組成。擊穿保護電路除了含有柵漏嵌位元電路之外，還含有一個柵源靜電放電保護電路，柵源靜電放電保護電路包括帶有寄生電阻R z1 115的柵源穩壓二極體對130。第3A-D圖還說明，柵漏穩壓二極體對110，僅形成在晶片的一側。因此，晶片尺寸要比傳統的設計小得多。柵漏箝位元電路電連接到設置在襯底底部表面上的漏極電極103上，其中電連接方式已廣為人知，在此不再詳細說明。由於柵漏穩壓二極體110的寬度減小了，因此漏電流Idss很低。在不產生多餘費用的基礎上，可以通過增加柵源穩壓二極體對130，進行靜電放電保護。相對于傳統製作工藝，製作柵漏箝位的工藝中，為功率金屬氧化物半導體場效應管提供靜電放電保護，無需額外的掩膜工藝。
第3A圖為本發明帶有改良柵漏箝位元電路的半導體晶片的俯視圖。第3B-1和3B-2圖為第3A圖的左下角的爆炸圖，第3C和3D圖分別為第3B-2圖沿A-A和B-B的橫截面視圖。第3A、3B-1和3B-2圖中沒有表示出氧 化層和鈍化層，以免產生混淆。第3B-2圖與第3B-1圖表示的是同一區域，所不同的是第3B-2圖中的金屬層表示為透明的，以便清楚說明多晶矽二極體110和矽二極體120。第3B-1圖表示多晶矽二極體110和矽二極體120的外形輪廓。柵漏箝位元電路僅形成在晶片的一側，減少了在晶片上佔據的面積，使更多的晶片區域可作為有源區使用。柵極電極101，例如柵極墊，通過柵極電阻R g 125連接到柵極金屬111上。柵極金屬111包圍著源極金屬102，並直接連接到柵極澆道溝道131上。柵極金屬111和源極金屬102由金屬墊分割開。柵極金屬111連接到柵漏多晶矽二極體110的一側。多晶矽二極體110通過浮動金屬118連接到矽二極體120的另一側。浮動金屬118將矽二極體120與多晶矽二極體110串聯起來。如第3C圖所示，矽二極體為一個PN結，矽二極體植入物與本體區的導電類型相同，例如對於n-溝道場效應管，導電類型為P-型。在這種情況下，二極體的N側為外延層145，外延層145位於襯底150上，起金屬氧化物半導體場效應管裝置的漏極作用。在另一側，外延層145和襯底150有時統稱為半導體襯底。溝道終止區160形成在半導體晶片的邊緣處。
穿過氧化層中的接觸開口121，作為襯底中的植入區形成矽二極體120。浮動井140提供隔離。浮動井140在矽二極體120周圍形成一個環。用於形成矽二極體120的植入區以及浮動井140的導電類型與金屬氧化物半導體場效應管的本體區導電類型相同。溝道終端160、浮動井140、矽二極體120和柵極澆道溝道131都形成在晶片的外延層145中。外延層145形成在襯底150上方。此附圖並沒有按照實際比例表示。外延層145和襯底150的導電類型與源極相同，並作為金屬氧化物半導體場效應管的漏極。漏極電極103 連接到襯底150的底部。矽二極體120含有兩個平行摻雜縱欄，其間隔距離為預設的縫隙d。在一個較佳實施例中，平行摻雜縱欄還包括一個U形彎管122(第3B-1和3B-2圖)，將縱欄的末端連接在一起。銳角和拐角都使電場升高，降低擊穿電壓。因此，區域末端的擊穿電壓比其餘地方的低，導致漏電流、過早開啟等不良後果。U形彎管122有助於減少這種後果，使擊穿電壓更加穩定、易於控制。在一個典型實施例中，如第3D圖所示，矽二極體120的平行摻雜縱欄末端還被尾井140-1包圍。尾井140-1的導電類型與矽二極體120的平行條紋的導電類型相同，但摻雜濃度較低，將矽二極體120末端的擊穿電壓升高到所需擊穿電壓之上，來進一步增強對擊穿電壓的控制。這樣一來，矽二極體的末端就不會出現漏電流、過早開啟等上述問題。U形彎管122和尾井140-1能夠很好地控制整體擊穿電壓。矽二極體的間隔可用於調節擊穿電壓。由於電場的變化，間隔越大，擊穿電壓越小，反之亦然。例如，2微米的間隔對應的整體擊穿電壓為75V，5微米的間隔對應的整體(穩壓+矽)擊穿電壓為63.7V。僅對於矽二極體的擊穿電壓而言，2微米的間隔對應的擊穿電壓為44.5V，4微米的間隔對應的擊穿電壓為35.6V。
第4圖表示本發明的一個可選實施例的橫截面視圖。與第3D圖類似，本圖也是沿第3B-2圖的A-A橫截面。在該實施例中，植入矽二極體120之前，先通過接觸開口120-1和120-2進行淺矽刻蝕。刻蝕過程使多餘的拐角和邊緣深入到平行摻雜縱欄中，矽二極體120的電場增大，擊穿電壓降低。接觸區(矽二極體的陽極區)深度很淺，經過植入和擴散後約為0.1-0.2微米。如上所述，二極體淺接觸區的擊穿電壓較低。
第4A圖為本發明的一個可選實施例的俯視圖，第4B圖為第 4A圖沿C-C的橫截面視圖。大部分與第3B-2和3D圖類似，不同的是其中矽二極體120’僅有一個單一縱欄，而不是兩個平行縱欄。矽二極體120’縱欄的末端帶有一個尾井140-1，用於改善對於矽二極體120’的擊穿電壓的控制。無論二極體的設計結構如何，密封深井中的二極體末端都可以改善對擊穿電壓的控制，對本領域的技術人員而言，這種方法是顯而易見的。例如，二極體可以含有一個、兩個或多個縱欄。另外，縱欄的末端也可以不連接在U型彎管中，就封閉在尾井140-1中。浮動井140和尾井可以形成為深約2微米的深井。浮動井和尾井不一定必須是深井，其深度可以與普通本體區深度相同。作為示例，帶有單一深井保護環的裝置，其中保護環距離矽二極體120的間隔為4微米，其擊穿電壓為97V。
第5圖為本發明的一個可選實施例的俯視原理圖。半導體晶片帶有一個柵漏箝位元電路，以及一個柵源靜電放電保護電路130。靜電放電保護電路130的技術已廣為人知。對於本領域的技術人員，柵源保護電路130顯然可以用柵漏箝位的製作工藝形成，因此無需增加成本。第6圖表示本發明的另一個可選實施例的俯視圖。大部分與第5圖類似，不同的是柵極金屬111’含有一個附加部分111-1'，這個附加部分111-1’使溝道柵漏電流流經柵極電阻R g 125。
第7A至7I圖為一系列橫截面視圖，表示製備改良柵漏箝位的方法。第7A圖開始在襯底750上設置一個外延層745。柵極溝道(圖中沒有表示出)和柵極澆道731都形成在外延層745中。然後在氧化層715上生長一個多晶矽層730，並形成如第7B圖所示的圖案。多晶矽層730摻雜的導電類型與金屬氧化物半導體場效應管的本體區中的導電類型相同。使用本體掩 膜和本體植入物723，形成本體區722和浮動井區740，以及如第7C-D圖所示的尾井740-1。在第7D圖中，通過擴散植入物，形成浮動井區740、尾井740-1以及本體區722。如果浮動井740和尾井740-1為深井，那麼就需要另外的掩膜和擴散來形成它們。也可以在形成多晶矽層730和氧化層715之前，形成本體區722、浮動井區740以及尾井740-1。
在第7E圖中，利用源極掩膜植入並形成源極區(圖中沒有表示出)、多晶矽層730中的條紋724以及溝道終端760。由於多晶矽層730帶有交替P、N型條紋，因此形成柵漏箝位的背對背穩壓二極體710。由氧化物等形成的絕緣層725沉積並形成圖案，以形成如第7F圖所示的接觸開口732。在第7G圖中，使用本體接觸植入，通過接觸開口721形成本體接觸(圖中沒有表示出)以及矽二極體720，然後通過第7H圖所示的金屬沉積和形成圖案，形成頂部金屬層：源極金屬(圖中沒有表示出)、柵極金屬721以及浮動金屬718。在第7I圖中，沉積背部金屬，形成柵極金屬703。本領域的技術人員應明白，與帶有背對背多晶矽二極體的標準柵源靜電放電保護電路的製備工藝相比，改良的柵漏箝位並沒有增加額外的工藝。因此，在不增加生產成本的基礎上，可以在帶有柵源靜電放電保護電路的金屬氧化物半導體場效應管裝置上，形成柵漏箝位。
儘管上述內容已經詳細說明了本發明現有的較佳實施例，但這些內容並不應作為局限。本領域的技術人員在閱讀上述說明後，無疑將容易地做出各種改變和修正。例如，可以使用其他導電材料代替多晶矽。採用N-和P-溝道金屬氧化物半導體場效應管以及輕摻雜漏金屬氧化物半導體場效應管技術。因此，應通過所附的申請專利範圍來界定本發明真實意 圖，將其理解為包括範圍內全部改變和修正。
102‧‧‧源極電極
110‧‧‧多晶矽二極體
111‧‧‧柵極金屬
118‧‧‧浮動金屬
120‧‧‧矽二極體
122‧‧‧U形彎管
131‧‧‧柵極澆道溝道
140‧‧‧浮動井
140-1‧‧‧尾井
145‧‧‧外延層
160‧‧‧溝道終止區

Claims (31)

  1. 一種位於半導體襯底上的半導體功率裝置，含有多個電晶體單元，每個電晶體單元都有一個圍繞在本體區中的源極和一個漏極，以及一個控制源極和漏極之間傳輸電流的柵極，其中，上述的半導體還包括：一個串聯在所述的柵極和所述的漏極之間的柵漏嵌位元終端，還包括串聯在一個矽二極體上的多個背對背多晶矽二極體，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄，其中所述的摻雜縱欄還包括平行摻雜縱欄，縱欄之間的縫隙是預設的。
  2. 如申請專利範圍第1項所述的半導體功率裝置，其中，所述的預設縫隙在2至5微米之間。
  3. 如申請專利範圍第1項所述的半導體功率裝置，其中，所述的平行摻雜縱欄的末端還包括一個U形彎管，將所述的平行摻雜縱欄連接在一起。
  4. 如申請專利範圍第1項所述的半導體功率裝置，其中，還包括：設置在下方的尾井包圍了所述的至少一個摻雜縱欄的末端，其中尾井的導電類型與摻雜縱欄的導電類型相同，摻雜濃度低於摻雜縱欄的摻雜濃度。
  5. 如申請專利範圍第1項所述的半導體功率裝置，其中，所述的柵漏嵌位元終端僅設置在支撐著所述的半導體功率裝置的所述半導體襯底一個邊緣附近的一側。
  6. 如申請專利範圍第1項所述的半導體功率裝置，其中，所述的多個背對背多晶矽二極體由帶有交替導電類型的摻雜多晶矽區形成，起穩壓二極體的作用，其中所述的摻雜多晶矽區設置在一個絕緣層上，覆蓋著所述的半導體襯底的頂面，延伸到所述的矽二極體，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄。
  7. 如申請專利範圍第6項所述的半導體功率裝置，其中，所述的多個背對背 多晶矽二極體的一個末端連接在一個柵極金屬上，其中柵極金屬與柵極澆道溝道直接連接。
  8. 如申請專利範圍第1項所述的半導體功率裝置，其中，還包括設置在所述的半導體襯底中的浮動井圍繞在所述的矽二極體周圍，其中浮動井的導電類型與半導體襯底的導電類型相反。
  9. 如申請專利範圍第8項所述的半導體功率裝置，其中，所述的浮動井為深井。
  10. 如申請專利範圍第1項所述的半導體功率裝置，其中，所述的柵漏嵌位元終端的減少漏電流Idss遠小於10μA。
  11. 如申請專利範圍第1項所述的半導體功率裝置，其中，還包括：柵源靜電放電保護電路，其包括背對背柵源多晶矽二極體。
  12. 如申請專利範圍第11項所述的半導體功率裝置，其中，所述的柵漏嵌位元終端和所述的柵源靜電放電保護電路的製作加工是同時進行的。
  13. 一種位於半導體襯底上的半導體功率裝置，含有多個電晶體單元，每個電晶體單元都有一個圍繞在本體區中的源極和一個漏極，以及一個控制源極和漏極之間傳輸電流的柵極，其中，上述的半導體還包括：一個串聯在所述的柵極和所述的漏極之間的柵漏嵌位元終端，還包括串聯在一個矽二極體上的多個背對背多晶矽二極體，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄，所述的柵漏嵌位元終端僅設置在支撐著所述的半導體功率裝置的所述半導體襯底一個邊緣附近的一側。
  14. 如申請專利範圍第13項所述的半導體功率裝置，其中，還包括：設置在下方的尾井包圍了所述的至少一個摻雜縱欄的末端，其中尾井的導電類型與摻雜縱欄的導電類型相同，摻雜濃度低於摻雜縱欄的摻雜濃度。
  15. 如申請專利範圍第13項所述的半導體功率裝置，其中，所述的多個背對 背多晶矽二極體由帶有交替導電類型的摻雜多晶矽區形成，起穩壓二極體的作用，其中所述的摻雜多晶矽區設置在一個絕緣層上，覆蓋著所述的半導體襯底的頂面，延伸到所述的矽二極體，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄。
  16. 如申請專利範圍第15項所述的半導體功率裝置，其中，所述的多個背對背多晶矽二極體的一個末端連接在一個柵極金屬上，其中柵極金屬與柵極澆道溝道直接連接。
  17. 如申請專利範圍第13項所述的半導體功率裝置，其中，還包括設置在所述的半導體襯底中的浮動井圍繞在所述的矽二極體周圍，其中浮動井的導電類型與半導體襯底的導電類型相反。
  18. 如申請專利範圍第13項所述的半導體功率裝置，其中，所述的柵漏嵌位元終端的減少漏電流Idss遠小於10μA。
  19. 如申請專利範圍第13項所述的半導體功率裝置，其中，還包括：柵源靜電放電保護電路，其包括背對背柵源多晶矽二極體。
  20. 一種位於半導體襯底上的半導體功率裝置，含有多個電晶體單元，每個電晶體單元都有一個圍繞在本體區中的源極和一個漏極，以及一個控制源極和漏極之間傳輸電流的柵極，其中，上述的半導體還包括：一個串聯在所述的柵極和所述的漏極之間的柵漏嵌位元終端，還包括串聯在一個矽二極體上的多個背對背多晶矽二極體，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄，設置在所述的半導體襯底中的浮動井圍繞在所述的矽二極體周圍，其中浮動井的導電類型與半導體襯底的導電類型相反。
  21. 如申請專利範圍第20項所述的半導體功率裝置，其中，還包括：設置在下方的尾井包圍了所述的至少一個摻雜縱欄的末端，其中尾井的導 電類型與摻雜縱欄的導電類型相同，摻雜濃度低於摻雜縱欄的摻雜濃度。
  22. 如申請專利範圍第20項所述的半導體功率裝置，其中，所述的多個背對背多晶矽二極體由帶有交替導電類型的摻雜多晶矽區形成，起穩壓二極體的作用，其中所述的摻雜多晶矽區設置在一個絕緣層上，覆蓋著所述的半導體襯底的頂面，延伸到所述的矽二極體，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄。
  23. 如申請專利範圍第22項所述的半導體功率裝置，其中，所述的多個背對背多晶矽二極體的一個末端連接在一個柵極金屬上，其中柵極金屬與柵極澆道溝道直接連接。
  24. 如申請專利範圍第20項所述的半導體功率裝置，其中，所述的浮動井為深井。
  25. 如申請專利範圍第20項所述的半導體功率裝置，其中，所述的柵漏嵌位元終端的減少漏電流Idss遠小於10μA。
  26. 如申請專利範圍第20項所述的半導體功率裝置，其中，還包括：柵源靜電放電保護電路，其包括背對背柵源多晶矽二極體。
  27. 一個位於半導體襯底上的半導體功率裝置由多個溝道金屬氧化物半導體場效應管單元組成，其中，半導體功率裝置還包括：一個串聯在所述的柵極和所述的漏極之間的柵漏嵌位，還包括在一側串聯在一個矽二極體上的多個背對背多晶矽二極體，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄，其中多個背對背多晶矽二極體在另一側連接到一個柵極金屬上，柵極金屬與柵極澆道溝道直接接觸，還包括設置在下方的尾井包圍了所述的至少一個摻雜縱欄的末端，其中尾井的導電類型與摻雜縱欄的導電類型相同，摻雜濃度低於摻雜縱欄的摻雜濃度。
  28. 一種箝位半導體功率裝置的柵漏電壓的方法，該半導體功率裝置位於半 導體襯底上，並含有多個電晶體單元，每個電晶體單元都有一個圍繞在本體區中的源極和一個漏極，以及一個控制源極和漏極之間傳輸電流的柵極，其中，此方法包括：通過形成多個背對背多晶矽二極體，在第一邊串聯到矽二極體上，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄，並在第二邊通過一個柵極電阻連接到柵極電極上，以便在所述的柵極和所述的漏極之間，相互連接柵漏箝位元電路，此方法還包括以下步驟：在所述的半導體襯底中，形成平行摻雜縱欄，起所述的矽二極體的作用，其中平行摻雜縱欄帶有預設的縫隙，用於控制擊穿電壓。
  29. 如申請專利範圍第28項所述的箝位半導體功率裝置的柵漏電壓的方法，其中，形成所述的平行摻雜縱欄的所述的步驟還包括將摻雜縱欄的末端用一個U-型彎管連接在一起。
  30. 一種箝位半導體功率裝置的柵漏電壓的方法，該半導體功率裝置位於半導體襯底上，並含有多個電晶體單元，每個電晶體單元都有一個圍繞在本體區中的源極和一個漏極，以及一個控制源極和漏極之間傳輸電流的柵極，其中，此方法包括：通過形成多個背對背多晶矽二極體，在第一邊串聯到矽二極體上，在所述的半導體襯底中，矽二極體含有至少一個摻雜縱欄，並在第二邊通過一個柵極電阻連接到柵極電極上，以便在所述的柵極和所述的漏極之間，相互連接柵漏箝位元電路，此方法還包括以下步驟：在所述的至少一個摻雜縱欄末端的下方，形成一個尾井，其中尾井的導電類型與摻雜縱欄的導電類型相同，摻雜濃度低於摻雜縱欄的摻雜濃度。
  31. 如申請專利範圍第30項所述的箝位半導體功率裝置的柵漏電壓的方法，其中，與帶有背對背多晶矽二極體的標準柵源靜電放電保護電路的半導體功率裝置的製造工藝相比，所述的方法並沒有增加額外的工藝。
TW099101663A 2009-02-09 2010-01-21 一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路 TWI426596B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/378,039 US7902604B2 (en) 2009-02-09 2009-02-09 Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection

Publications (2)

Publication Number Publication Date
TW201030940A TW201030940A (en) 2010-08-16
TWI426596B true TWI426596B (zh) 2014-02-11

Family

ID=42539716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099101663A TWI426596B (zh) 2009-02-09 2010-01-21 一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路

Country Status (3)

Country Link
US (2) US7902604B2 (zh)
CN (2) CN102655166B (zh)
TW (1) TWI426596B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411692B2 (en) 2016-11-23 2019-09-10 Alpha And Omega Semiconductor Incorporated Active clamp overvoltage protection for switching power device
US10477626B2 (en) 2016-11-23 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Hard switching disable for switching power device
US10476494B2 (en) 2017-03-20 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Intelligent power modules for resonant converters

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511357B2 (en) * 2007-04-20 2009-03-31 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
DE102009046615A1 (de) * 2009-11-11 2011-05-19 Zf Friedrichshafen Ag Leistungsschalteranordnung für einen Wechselrichter
TWI430432B (zh) 2011-01-27 2014-03-11 Sinopower Semiconductor Inc 具有防靜電結構之功率半導體元件及其製作方法
US8896131B2 (en) 2011-02-03 2014-11-25 Alpha And Omega Semiconductor Incorporated Cascode scheme for improved device switching behavior
JP2013065759A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置
US9887139B2 (en) 2011-12-28 2018-02-06 Infineon Technologies Austria Ag Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device
US8492866B1 (en) 2012-01-09 2013-07-23 International Business Machines Corporation Isolated Zener diode
DE102012014860A1 (de) 2012-07-26 2014-05-15 Infineon Technologies Ag ESD-Schutz
CN103050442B (zh) * 2012-12-20 2015-01-07 杭州士兰微电子股份有限公司 具有抗静电放电能力的功率半导体器件及制造方法
CN104157645B (zh) * 2012-12-20 2017-02-22 杭州士兰微电子股份有限公司 具有抗静电放电能力的功率半导体器件及制造方法
US9929698B2 (en) * 2013-03-15 2018-03-27 Qualcomm Incorporated Radio frequency integrated circuit (RFIC) charged-device model (CDM) protection
US20140264434A1 (en) * 2013-03-15 2014-09-18 Fairchild Semiconductor Corporation Monolithic ignition insulated-gate bipolar transistor
US9741711B2 (en) 2014-10-28 2017-08-22 Semiconductor Components Industries, Llc Cascode semiconductor device structure and method therefor
JP6269860B2 (ja) * 2014-12-17 2018-01-31 三菱電機株式会社 半導体装置
US9559640B2 (en) * 2015-02-26 2017-01-31 Qualcomm Incorporated Electrostatic discharge protection for CMOS amplifier
TWI652791B (zh) 2015-03-27 2019-03-01 力智電子股份有限公司 半導體裝置
CN104900645B (zh) * 2015-05-28 2019-01-11 北京燕东微电子有限公司 电压浪涌保护器件及其制造方法
DE102015116099B3 (de) * 2015-09-23 2017-03-23 Infineon Technologies Austria Ag Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur
CN106601731B (zh) * 2015-10-16 2020-06-23 深圳比亚迪微电子有限公司 带有esd保护结构的半导体结构及其制作方法
GB201522651D0 (en) * 2015-12-22 2016-02-03 Rolls Royce Controls & Data Services Ltd Solid state power control
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자
JP6679992B2 (ja) * 2016-03-03 2020-04-15 株式会社デンソー 半導体装置
CN106024634B (zh) * 2016-07-06 2022-11-18 深圳深爱半导体股份有限公司 带静电放电保护二极管结构的功率晶体管及其制造方法
DE102016118499B4 (de) * 2016-09-29 2023-03-30 Infineon Technologies Dresden Gmbh Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US10692863B2 (en) * 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
DE102016120292A1 (de) 2016-10-25 2018-04-26 Infineon Technologies Ag Halbleitervorrichtung, die eine Transistorvorrichtung enthält
US10804890B2 (en) * 2017-11-02 2020-10-13 Infineon Technologies Austria Ag Control of a pass switch by a current source
TWI699887B (zh) * 2017-04-20 2020-07-21 聚積科技股份有限公司 具有分段式濃度的功率半導體裝置
US10128228B1 (en) * 2017-06-22 2018-11-13 Infineon Technologies Americas Corp. Type III-V semiconductor device with integrated diode
CN109979931B (zh) * 2017-12-28 2020-11-10 无锡华润上华科技有限公司 一种双向静电放电保护器件
JP6988518B2 (ja) * 2018-01-26 2022-01-05 株式会社デンソー 整流装置及び回転電機
CN108321781A (zh) * 2018-04-17 2018-07-24 江苏卓胜微电子股份有限公司 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块
US11296499B2 (en) * 2018-10-31 2022-04-05 Nxp B.V. Discharge protection circuit and method for operating a discharge protection circuit
CN110518063B (zh) * 2019-09-30 2024-05-28 深圳市芯电元科技有限公司 集成esd保护的沟槽mosfet及制造方法
TWI804736B (zh) * 2020-03-25 2023-06-11 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法
TWI775078B (zh) 2020-05-14 2022-08-21 全宇昕科技股份有限公司 具有稽納二極體的功率元件
CN113707653B (zh) * 2020-05-21 2025-09-30 全宇昕科技股份有限公司 具有齐纳二极管的功率元件
CN113707654B (zh) * 2020-05-21 2025-01-24 全宇昕科技股份有限公司 复合型功率元件及其制造方法
US11410990B1 (en) * 2020-08-25 2022-08-09 Semiq Incorporated Silicon carbide MOSFET with optional asymmetric gate clamp
CN112234056B (zh) * 2020-09-03 2024-04-09 深圳市汇德科技有限公司 一种半导体器件
EP3979331A1 (en) * 2020-09-30 2022-04-06 Infineon Technologies AG Silicon carbide device with transistor cell and clamp region
EP3979330A1 (en) * 2020-09-30 2022-04-06 Infineon Technologies AG Silicon carbide device with transistor cell and clamp regions in a well region
CN113629089B (zh) * 2021-08-06 2023-12-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN113889994B (zh) * 2021-10-09 2024-04-12 富芯微电子有限公司 一种igbt过压保护装置
CN114122112A (zh) * 2022-01-26 2022-03-01 深圳尚阳通科技有限公司 一种沟槽型功率器件及其制造方法
CN114843334B (zh) * 2022-07-04 2022-09-20 南京融芯微电子有限公司 一种平面式功率mosfet器件的闸汲端夹止结构
CN115224024B (zh) * 2022-09-15 2023-01-24 北京芯可鉴科技有限公司 集成栅漏电容的超结器件及制造方法
CN116525609B (zh) * 2023-05-15 2024-09-03 上海晶岳电子有限公司 一种ldmos工艺tvs器件及其制造方法
WO2025221299A1 (en) * 2024-04-16 2025-10-23 Microchip Technology Incorporated Semiconductor chip and method for manufacturing same
CN118969791B (zh) * 2024-10-15 2024-12-27 深圳市威兆半导体股份有限公司 一种具有esd保护结构的半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
US5191395A (en) * 1990-04-02 1993-03-02 Fuji Electric Co., Ltd. Mos type semiconductor device with means to prevent parasitic bipolar transistor
US5536958A (en) * 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
US20040113179A1 (en) * 2002-10-09 2004-06-17 Frank Pfirsch Field-effect power transistor
US20080087963A1 (en) * 2006-09-29 2008-04-17 Calafut Daniel S TAPERED VOLTAGE POLYSILICON DIODE ELECTROSTATIC DISCHARGE CIRCUIT FOR POWER MOSFETS AND ICs

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US7443225B2 (en) * 2006-06-30 2008-10-28 Alpha & Omega Semiconductor, Ltd. Thermally stable semiconductor power device
US8053808B2 (en) * 2007-05-21 2011-11-08 Alpha & Omega Semiconductor, Ltd. Layouts for multiple-stage ESD protection circuits for integrating with semiconductor power device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
US5191395A (en) * 1990-04-02 1993-03-02 Fuji Electric Co., Ltd. Mos type semiconductor device with means to prevent parasitic bipolar transistor
US5536958A (en) * 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
US20040113179A1 (en) * 2002-10-09 2004-06-17 Frank Pfirsch Field-effect power transistor
US20080087963A1 (en) * 2006-09-29 2008-04-17 Calafut Daniel S TAPERED VOLTAGE POLYSILICON DIODE ELECTROSTATIC DISCHARGE CIRCUIT FOR POWER MOSFETS AND ICs

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411692B2 (en) 2016-11-23 2019-09-10 Alpha And Omega Semiconductor Incorporated Active clamp overvoltage protection for switching power device
US10477626B2 (en) 2016-11-23 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Hard switching disable for switching power device
US10476494B2 (en) 2017-03-20 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Intelligent power modules for resonant converters
US11271559B2 (en) 2017-03-20 2022-03-08 Alpha And Omega Semiconductor (Cayman) Ltd. Intelligent power module control method for resonant converter

Also Published As

Publication number Publication date
CN102655166B (zh) 2015-01-21
US20110151628A1 (en) 2011-06-23
US8802509B2 (en) 2014-08-12
CN102655166A (zh) 2012-09-05
CN101819972A (zh) 2010-09-01
TW201030940A (en) 2010-08-16
US20100200920A1 (en) 2010-08-12
US7902604B2 (en) 2011-03-08
CN101819972B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
TWI426596B (zh) 一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路
CN102891168B (zh) 用于高压端接的带场阈值mosfet的半导体器件
US10510882B2 (en) Embedded JFETs for high voltage applications
US8722477B2 (en) Cascoded high voltage junction field effect transistor
JP4772843B2 (ja) 半導体装置及びその製造方法
US6864533B2 (en) MOS field effect transistor with reduced on-resistance
US9620498B2 (en) Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
TWI402967B (zh) Semiconductor device
JP3173268B2 (ja) Ｍｉｓ電界効果トランジスタを備えた半導体装置
US11710734B2 (en) Cascode-connected JFET-MOSFET semiconductor device
JP2001044431A (ja) 半導体装置
US10361267B2 (en) Semiconductor device
TWI717713B (zh) 寬頻隙半導體裝置
JP2024009372A (ja) 超接合半導体装置
US10777544B2 (en) Method of manufacturing a semiconductor device
CN100442537C (zh) 半导体器件的端子结构及其制造方法
US6563193B1 (en) Semiconductor device
CN114402438A (zh) 半导体设备以及用于制造半导体设备的方法
JP2004031519A (ja) 半導体装置
US11410990B1 (en) Silicon carbide MOSFET with optional asymmetric gate clamp
CN117637837A (zh) 沟槽栅超结器件及其制造方法
JPH04196360A (ja) 半導体装置
US20070018208A1 (en) Depletable cathode low charge storage diode
JP2009099679A (ja) Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
WO2025150313A1 (ja) 炭化珪素半導体装置