TWI433231B - 一種半導體元件的製作方法 - Google Patents

一種半導體元件的製作方法 Download PDF

Info

Publication number
TWI433231B
TWI433231B TW099142037A TW99142037A TWI433231B TW I433231 B TWI433231 B TW I433231B TW 099142037 A TW099142037 A TW 099142037A TW 99142037 A TW99142037 A TW 99142037A TW I433231 B TWI433231 B TW I433231B
Authority
TW
Taiwan
Prior art keywords
fabricating
semiconductor structure
semiconductor
structure according
layer
Prior art date
Application number
TW099142037A
Other languages
English (en)
Other versions
TW201225171A (en
Inventor
張世邦
楊鴻志
沈豫俊
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW099142037A priority Critical patent/TWI433231B/zh
Priority to US13/310,342 priority patent/US8664087B2/en
Publication of TW201225171A publication Critical patent/TW201225171A/zh
Application granted granted Critical
Publication of TWI433231B publication Critical patent/TWI433231B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H10P14/278—Pendeoepitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3258—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H10P50/646—Chemical etching of Group III-V materials
    • H10P50/648—Anisotropic liquid etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)

Description

一種半導體元件的製作方法
本發明係關於一種半導體元件的製作方法，尤其是關於一種使用濕蝕刻方式分離藍寶石基板之與半導體元件的方法。
隨著科技日新月異，半導體光電元件在資訊的傳輸以及能量的轉換上有極大的貢獻。以系統的運用為例，例如光纖通訊、光學儲存及軍事系統等，半導體光電元件皆能有所發揮。以能量的轉換方式進行區分，半導體光電元件一般可分為三類：將電能轉換為光的放射，如發光二極體及雷射二極體；將光的訊號轉換為電的信號，如光檢測器；將光的輻射能轉換為電能，如太陽能電池。
在半導體光電元件之中，成長基板扮演著非常重要的角色。形成半導體光電元件所必要的半導體磊晶結構皆成長於成長基板之上。因此，選擇一個適合的成長基板，往往成為決定半導體光電元件中元件成長品質的重要因素。
然而，有時一個好的元件成長基板並不一定是一個好的元件操作基板。以發光二極體為例，在習知的紅光元件製程中，為了提昇元件的成長品質，會選擇晶格常數與半導體磊晶結構較為接近但不透明的GaAs基板作為成長基板。然而，對於以放光為操作目的的發光二極體元件而言， 於操作過程之中，不透明的成長基板卻會造成元件的發光效率下降。為了滿足半導體光電元件對於成長基板與操作基板不同需求條件的要求，基板的轉移技術於是因應而生。亦即，半導體磊晶結構先於成長基板上進行成長，再將成長完成的半導體磊晶結構轉移至操作基板，以方便後續的元件操作進行。在半導體磊晶結構與操作基板結合之後，原有成長基板的移除則成為此轉移技術的關鍵之一。
習知成長基板的移除方式主要包括將原有的成長基板以蝕刻液蝕刻溶解，以物理方式切割磨除，或事先在成長基板與半導體磊晶結構之間生成犧牲層，再藉由蝕刻去除犧牲層的方式將成長基板與半導體分離等。然而，不論是以蝕刻液溶解基板或是以物理性切割方式磨除基板，對原有的成長基板而言，都是一種破壞，成長基板無法再度利用。在強調環保及節能的現代，無疑是一種材料的浪費。
根據以上描述，本發明提供一種分離基板與半導體元件的製作方法，尤其是關於一種使用濕蝕刻方式分離藍寶石基板之與半導體元件的方法。
本發明的一實施例係提供一種半導體結構的製作方法，包括提供一基板，具有一底面與相對於底面之一成長面；形成一緩衝層於成長面上，緩衝層具有實質平行於底面的一第一表面，且第一表面為非C平面；形成一半導體 元件於緩衝層之第一表面上；形成至少一個孔穴於緩衝層內；延伸上述孔穴，使得上述孔穴具有一主延伸方向；分離基板與半導體元件；其中，上述主延伸方向與第一表面的法線方向實質不平行。
以下配合圖式說明本發明之各實施例。本發明之一實施例顯示本發明種使用濕蝕刻方式分離基板10與半導體元件15的方法如第1A~第1F圖所示。首先，如第1A圖所示，選擇一晶體結構為三方晶系的藍寶石材料作為基板10，基板10具有一底面B以及相對於底面B的另一表面S。在本實施例之中，S表面為藍寶石基板10的一晶格面R-plane{01-12}。
接著，以基板10的表面S為成長面，在上方沉積一無摻雜之氮化鎵(u-GaN)層11，再利用反應式離子蝕刻製程(Reactive Ion Etch；RIE)垂直蝕刻氮化鎵層11至一預定深度，以形成複數個均勻分佈的氮化鎵奈米柱12，如第1B圖所示。接著，以氮化鎵奈米柱12作為同質磊晶的成核層(seed layer)，使氮化鎵結構繼續成長。磊晶成長時，由於同質磊晶過程中橫向成長速率大於縱向成長速率，使氮化鎵奈米柱12上的氮化鎵材質橫向接合，形成一內部具有複數孔穴13的氮化鎵緩衝層14。其中，成長完成的緩衝層 14具有實質平行於基板10底面B的一個第一表面F。在本實施例中，緩衝層14生長於藍寶石基板10表面S，即R-plane{01-12}，於其上所生成的氮化鎵緩衝層14第一表面F則為晶格面A-plane{11-20}，其結構如第1C圖。其中，緩衝層14之組成係包含但不限於本實施例所述u-GaN，更可包含n-GAN、p-GaN、AlN、InN、AlGaN與InGaN等六方晶系的材料。形成緩衝層14的方法可採用有機金屬化學氣相沉積法(Metal-organic Chemical Vapor Deposition；MOCVD)或氫化物氣相磊晶法(Hydride Vapour Phase Epitaxy；HVPE)等。
如第1D圖所示，在形成的氮化鎵緩衝層14上形成一半導體元件15。以本實施例為例，半導體元件15為一發光二極體元件，包含一主動層(發光層)151以及位於此主動層(發光層)151兩側的n型氮化物層152與p型氮化物層153。其中，主動層(發光層)151的結構係如單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙側雙異質結構(double-side double heterostructure；DDH)、或多重量子井層結構(multi-quantum well；MQW)。以本實施例為例，主動層(發光層)151、n型氮化物層152、與p型氮化物層153之組成係分別可為各原子成分含量不同或相同之Alx Gay Inz N(x+y+z=1)。此外，半導體元件15中尚可包含其他非半導 體之材料，如金屬、有機化合物、絕緣體、與氧化物等。於一實施例中，半導體元件15可包含一氧化銦錫(indium tin oxide；ITO)層以提升側向電流之分散效果。再者，半導體元件15之外表面或內表面中亦可以結構化以形成特定之光場或提高光摘出效率。
接著，參照第1E圖，使用蝕刻液蝕刻氮化鎵緩衝層14中的複數孔穴13以使孔穴13延伸。於本實施例中，蝕刻之進行係藉由選擇緩衝層晶體結構的極性方向進行蝕刻，蝕刻液較佳應在較低濃度以及較低溫度的條件下進行反應。較佳應選擇50%濃度以下的氫氧化鉀(potassium hydroxide；KOH)的溶液，而蝕刻反應溫度較佳則應介於80℃~180℃之間。其中，隨著蝕刻液逐漸蝕刻氮化鎵緩衝層14中的複數孔穴13，孔穴13之內表面13a將依據緩衝層不同的晶體極性方向以不同的速率向外延伸。以本實施例為例，所採用的是實驗條件為120℃，10%的氫氧化鉀的乙二醇溶液。
其中，影響內表面13a輪廓之可能因素包含但不限於蝕刻液的成分、孔穴13暴露之晶格方向、幾何配置、與氮化鎵緩衝層14之晶格缺陷或結構弱點。一般而言，以蝕刻液蝕刻方式進行孔穴延伸時，由於蝕刻液在不同的方向會有不同的蝕刻速率，因此，在蝕刻步驟進行時，孔穴的延伸會具有許多延伸方向。於本實施例中，氫氧化鉀蝕刻液 對於氮化鎵緩衝層14不同晶格面的蝕刻速率分別為：-C-plane>M-plane>A-plane>+C-plane由於氮化鎵緩衝層14的第一表面F為晶格面A-plane{11-20}，因此，圖中右方(與表面F的法線方向垂直)為氮化鎵緩衝層14的+C方向，而右方平面為-C平面。因此，當以孔穴13具有最大延伸速率的方向為一主延伸方向時，垂直於氮化鎵緩衝層14第一表面F之孔穴13將如圖所示以+C方向(圖中右方，即垂直於表面F的法線方向)為主延伸方向進行延伸，直到內表面13a接近或成為特定面族後，延伸速率，以本實施例而言，即蝕刻速率將變得十分緩慢。換言之，此特定面族可視為一蝕刻停止面。以氮化鎵結構而言，此特定面族為{11-22}或{10-11}面族。如第1F圖所示，藍寶石基板孔穴13的部分內表面13a已被蝕刻為{11-22}面族(或{10-11}面族)，而{11-22}面族(或{10-11}面族)的方向與緩衝層14表面F的法線方向呈58度(或62度)夾角，再加上此些成為{11-22}面族(或{10-11}面族)之內表面13a理論上具有相同之蝕刻速率，孔穴13之截面因此成為具有相等側邊之等腰三角形(equilateral triangular)。此三角形的孔穴結構以基板10的法線方向做為三角形的底邊，而兩側邊與底邊的兩夾角則為58度(或62度)。此時，若繼續進行蝕刻的製程，等腰三角形將沿著{11-22}面族(或{10-11}面族)繼續延伸，亦即，以維持等腰 三角形相對應於基板表面S相同角度的方式繼續延伸。值得注意的是，此時的蝕刻速率會相當緩慢，約為原速率的十分之一以下。
基於上述，若孔穴13之寬度與間距配置得當，相鄰孔穴13之最近內表面13a經蝕刻後將會彼此接觸。於本實施例中，藉由控制蝕刻速率及時間，相鄰孔穴13之內表面13a可接近至幾乎相接或完全相接，而半導體元件15與藍寶石基板10間將僅存有脆弱之連接或已完全彼此分離。此時，如圖2所示，以施加如震動、剪應力、拉應力、壓應力、與熱膨脹等型式之外力等方式，可輕易將其二者分離。
除了上述的方式之外，孔穴13的形成亦可採用微影技術或感應耦合電漿(Inductive Coupling Plasma；ICP)等乾蝕刻方式形成。而形成氮化鎵緩衝層14與上方之半導體元件15時則可使用有機金屬化學氣相沉積法、氫化物氣相磊晶法、或其他可利用之方法。
於第3A圖中，顯示第1C圖C-C線段之上視圖。由上視圖觀之，孔穴13圖案係呈現規則性地交錯分布。然而，其中，圖案的規則性應不限制於如圖3A中所示之結構。如第3B-3D圖所示，孔穴13之上視圖亦可呈現例如通道狀、陣列狀或十二重(12-folded)排列等。此外，孔穴13之排列亦不以規則為限，於本領域中具有通常知識者應當明白，不規則的孔穴13排列方式亦可能達到本發明之效果。
接著，討論本發明之其他可能之實施方式。以緩衝層的第一表面方向F為例，氮化鎵緩衝層的第一表面F例如可以為晶格面M-plane{10-10}或是晶格面R-plane{01-12}等與C平面不平行的其他晶格面。如此一來，藉由延伸氮化鎵緩衝層內部孔穴的+C方向，在緩衝層中便可形成一逐漸相連接的分離部，進而達到分離基板與半導體元件的目的，而被分離的基板也可以在不被破壞的情況下重複回收再利用。
此外，孔穴間的間距亦可選擇性地進行適當的修正。如同上面的實施例所述，當蝕刻液蝕刻緩衝層結構至一蝕刻停止面時，蝕刻速率將變得十分緩慢。以本發明的實施例為例，以垂直氮化鎵緩衝層14的+C方向的孔穴內表面為三角形的底邊時，當蝕刻至形成一底邊的兩夾角為58度或62度的等腰三角形時即達到蝕刻停止面。以第4A圖的蝕刻示意圖為例，若以底邊的長度為L，則達到蝕刻停止面時，在具有最大蝕刻速率的+C方向其蝕刻距離D則可列為以下的關係式：D=0.5L*tan58°或D=0.5L*tan62°
參考以上的關係式，為了達成較快的分離速率，孔穴間的間距較佳的情況應該小於或等於D，即到達蝕刻停止面前，可以較快的+C方向蝕刻速率進行孔穴主方向延伸。考量孔穴的形狀並不限於如本實施例的長柱狀，因此，如 圖4B所示，定義兩相鄰孔穴在垂直氮化鎵緩衝層14的+C方向具有最大長度L’及L”時，則兩相鄰孔穴間距D’在符合以下的關係式時具有較快的蝕刻速率：D’≦0.5L’*tan58°或D’≦0.5L’*tan62°
而孔穴的間距設置亦應以此為較佳之條件，亦即可獲得較快的蝕刻速率。
本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作之任何顯而易知之修飾或變更皆不脫離本發明之精神與範圍。
10‧‧‧基板
11‧‧‧氮化鎵層
12‧‧‧氮化鎵奈米柱
13‧‧‧孔穴
13a‧‧‧內表面
14‧‧‧緩衝層
15‧‧‧半導體元件
151‧‧‧主動層
152‧‧‧n型氮化物層
153‧‧‧p型氮化物層
B‧‧‧底面
S‧‧‧表面
F‧‧‧第一表面
L,L’‧‧‧長度
D,D’‧‧‧距離
第1A圖為一結構圖，顯示依據本發明一半導體元件製作第一步驟的結構圖；第1B圖為一結構圖，顯示依據本發明一半導體元件製作第二步驟的結構圖；第1C圖為一結構圖，顯示依據本發明一半導體元件製作第三步驟的結構圖；第1D圖為一結構圖，顯示依據本發明一半導體元件製作第四步驟的結構圖；第1E圖為一結構圖，顯示依據本發明一半導體元件製作第五步驟的結構圖；第1F圖為一結構圖，顯示依據本發明一半導體元件製作第 六步驟的結構圖；第2圖為一結構圖，顯示依據本發明一半導體元件與基板分離的結構圖；第3A圖為一上視圖，顯示依據圖1C半導體元件中C-C線段切割一實施例的上視圖；第3B-D圖為一上視圖，顯示依據圖1C半導體元件中C-C線段切割另一實施例的上視圖；第4A圖為一示意圖，顯示依本發明一實施例的孔穴蝕刻示意圖；第4B圖為一結構圖，顯示本發明實施例中另一半導體元件的結構圖。
10‧‧‧基板
13‧‧‧孔穴
13a‧‧‧內表面
14‧‧‧緩衝層
15‧‧‧半導體元件
151‧‧‧主動層
152‧‧‧p型氮化物層
153‧‧‧n型氮化物層
S‧‧‧表面

Claims (15)

  1. 一種半導體結構的製作方法，包含：提供一基板，具有一底面與相對於該底面之一成長面；形成一緩衝層於該成長面上，該緩衝層具有實質平行於該底面的一第一表面，且該第一表面為非C平面；形成一半導體元件於該緩衝層之該第一表面上；形成至少一個孔穴於該緩衝層內；延伸該孔穴，使得該孔穴具有一主延伸方向；以及分離該基板與該半導體元件；其中，該主延伸方向與該第一表面的法線方向實質不平行。
  2. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，該主延伸方向係指該孔穴具有最大延伸速率之方向。
  3. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，該主延伸方向與該第一表面面的法線方向實質垂直。
  4. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，該緩衝層內具有複數個孔穴，且該些孔穴係規則性地排列。
  5. 如申請專利範圍第1項所述之半導體結構的製作方法， 其中，延伸該孔穴的方法為濕蝕刻，且該濕蝕刻之溶液包含氫氧化鉀(KOH)。
  6. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，該基板的材質為一複晶結構或單晶結構之材質。
  7. 如申請專利範圍第6項所述之半導體結構的製作方法，其中，該基板的材質係選自藍寶石(Sapphire)、矽(Si)、碳化矽(SiC)、氧化鋅(ZnO)、鋁酸鋰(LAO)或氮化鋁(AlN)。
  8. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，該緩衝層為一六方晶系結構之磊晶層。
  9. 如申請專利範圍第8項所述之半導體結構的製作方法，其中，該緩衝層為一氮化物半導體磊晶層。
  10. 如申請專利範圍第9項所述之半導體結構的製作方法，其中，該緩衝層為一氮化鎵(GaN)層。
  11. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，該孔穴具有一第二晶格面位於該緩衝層內，且該第二晶格面為一{11-22}或一{10-11}之面族。
  12. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，更包含形成複數奈米等級之柱狀體於該基板上。
  13. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，形成該半導體結構的方法更包含：形成一n型半導體層；及形成一p型半導體層於該n型半導體層之上。
  14. 如申請專利範圍第11項所述之半導體結構的製作方法，其中，形成該半導體結構的方法更包含：形成一主動層於該p型半導體層與該n型半導體層之間。
  15. 如申請專利範圍第1項所述之半導體結構的製作方法，其中，分離該基板與該半導體元件係指提供一外力使該基板與該半導體元件自該孔穴處分離。
TW099142037A 2010-12-02 2010-12-02 一種半導體元件的製作方法 TWI433231B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099142037A TWI433231B (zh) 2010-12-02 2010-12-02 一種半導體元件的製作方法
US13/310,342 US8664087B2 (en) 2010-12-02 2011-12-02 Method of manufacturing a semiconductor structure and separating the semiconductor from a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099142037A TWI433231B (zh) 2010-12-02 2010-12-02 一種半導體元件的製作方法

Publications (2)

Publication Number Publication Date
TW201225171A TW201225171A (en) 2012-06-16
TWI433231B true TWI433231B (zh) 2014-04-01

Family

ID=46162621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099142037A TWI433231B (zh) 2010-12-02 2010-12-02 一種半導體元件的製作方法

Country Status (2)

Country Link
US (1) US8664087B2 (zh)
TW (1) TWI433231B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206863A (zh) * 2015-05-27 2016-12-07 三星电子株式会社 制造半导体衬底的方法以及用于半导体生长的衬底
TWI718506B (zh) * 2019-03-25 2021-02-11 世界先進積體電路股份有限公司 半導體結構及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685774B2 (en) * 2011-12-27 2014-04-01 Sharp Laboratories Of America, Inc. Method for fabricating three-dimensional gallium nitride structures with planar surfaces
KR102117095B1 (ko) * 2013-08-28 2020-06-01 삼성디스플레이 주식회사 기판 분리 검사 방법, 기판 분리 장치 및 이를 이용한 플렉서블 표시장치 제조 방법
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
WO2015093406A1 (ja) * 2013-12-20 2015-06-25 日本碍子株式会社 窒化ガリウム層を含む基板およびその製造方法
CN104600162B (zh) * 2014-03-24 2016-01-27 上海卓霖半导体科技有限公司 基于lao衬底的非极性蓝光led外延片的制备方法
US10366883B2 (en) 2014-07-30 2019-07-30 Hewlett Packard Enterprise Development Lp Hybrid multilayer device
WO2016018285A1 (en) 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Optical waveguide resonators
US10658177B2 (en) 2015-09-03 2020-05-19 Hewlett Packard Enterprise Development Lp Defect-free heterogeneous substrates
WO2017123245A1 (en) 2016-01-15 2017-07-20 Hewlett Packard Enterprise Development Lp Multilayer device
US11088244B2 (en) 2016-03-30 2021-08-10 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10079471B2 (en) 2016-07-08 2018-09-18 Hewlett Packard Enterprise Development Lp Bonding interface layer
US10193634B2 (en) 2016-09-19 2019-01-29 Hewlett Packard Enterprise Development Lp Optical driver circuits
US10756234B2 (en) * 2017-05-12 2020-08-25 Crystal Is, Inc. Aluminum nitride substrate removal for ultraviolet light-emitting devices
US10381801B1 (en) 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
JP2020061510A (ja) * 2018-10-12 2020-04-16 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
CN111785609B (zh) * 2019-04-04 2023-06-23 世界先进积体电路股份有限公司 半导体结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540171B (en) 2002-07-18 2003-07-01 United Epitaxy Co Ltd Manufacturing method of high-power light emitting diode
TW200806829A (en) 2006-07-20 2008-02-01 Univ Nat Central Method for producing single crystal gallium nitride substrate
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
TWI416615B (zh) 2007-10-16 2013-11-21 Epistar Corp 分離二種材料系統之方法
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206863A (zh) * 2015-05-27 2016-12-07 三星电子株式会社 制造半导体衬底的方法以及用于半导体生长的衬底
CN106206863B (zh) * 2015-05-27 2018-12-14 三星电子株式会社 制造半导体衬底的方法以及用于半导体生长的衬底
TWI718506B (zh) * 2019-03-25 2021-02-11 世界先進積體電路股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20120142142A1 (en) 2012-06-07
TW201225171A (en) 2012-06-16
US8664087B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
US8664087B2 (en) Method of manufacturing a semiconductor structure and separating the semiconductor from a substrate
TWI416615B (zh) 分離二種材料系統之方法
CN100461340C (zh) Ⅲ族氮化物系化合物半导体的制造方法
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
US8729559B2 (en) Method of making bulk InGaN substrates and devices thereon
US12581773B2 (en) Indium gallium nitride light emitting diodes with reduced strain
CN105355741B (zh) 一种led外延结构及制作方法
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
CN104011885A (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
JP2002368262A (ja) Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP5343225B2 (ja) Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
CN103548154A (zh) 半导体器件及制造方法
JP2012216603A (ja) 窒化物半導体発光素子およびその製造方法
JP2003055097A (ja) 窒化物半導体から成る単体基板及びその製造方法
KR101781505B1 (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
CN101477943B (zh) 分离两种材料系统的方法
KR20110107618A (ko) 질화물 반도체 발광소자 및 그 제조방법
TW201921820A (zh) 雷射二極體、led及在圖案化基板上之矽積體感測器
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
CN101728244A (zh) 阻断半导体差排缺陷的方法
Hayashi et al. Thermally engineered flip-chip InGaN/GaN well-ordered nanocolumn array LEDs
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
JP5146697B2 (ja) 窒化物半導体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees