TWI433246B - 半導體積體電路之缺陷複查裝置 - Google Patents
半導體積體電路之缺陷複查裝置 Download PDFInfo
- Publication number
- TWI433246B TWI433246B TW98101647A TW98101647A TWI433246B TW I433246 B TWI433246 B TW I433246B TW 98101647 A TW98101647 A TW 98101647A TW 98101647 A TW98101647 A TW 98101647A TW I433246 B TWI433246 B TW I433246B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- defect
- image
- component
- design database
- Prior art date
Links
- 230000007547 defect Effects 0.000 title claims description 175
- 238000012552 review Methods 0.000 title claims description 60
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000013461 design Methods 0.000 claims description 42
- 238000005070 sampling Methods 0.000 claims description 31
- 238000007689 inspection Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 29
- 238000012360 testing method Methods 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 claims 2
- 238000011835 investigation Methods 0.000 claims 1
- 239000013643 reference control Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 14
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
本發明係關於一種應用在半導體積體電路製造過程中的缺陷複查採樣、缺陷複查方法及缺陷分類上之方法,及基於此方法所設計的裝置。本裝置與方法可用於檢驗半導體晶圓上的缺陷或積體電路之印刷光罩上的缺陷。
隨著半導體積體電路線寬與結構設計之縮小、300mm的晶圓成為普遍使用的尺寸、以及製程控制窗口逐漸變小,其結果是由檢驗機台所偵測到缺陷數目隨之增加。特別是那些處於開發早期或是剛進入量產階段之元件,缺陷數量非常之高。
缺陷通常是藉由所謂缺陷檢驗機台這一類的儀器偵測。圖1為典型的缺陷複查裝置100之簡圖。待複查晶圓及先前檢測的缺陷檔案自載入單元102載入,接下來晶圓之定位、晶粒的座標及缺陷相對位置的偏位均於取像單元104中校準。取像條件106及複查取樣計畫108由主電腦110提供。由取像單元104拍攝缺陷影像與同一位置之參考影像一起在缺陷定位單元112中比對,在缺陷定位單元112中可分析缺陷影像每一位置的實際座標。接著,將此位置資訊迴饋到取像單元104以取得此位置之高解析度及高倍率的缺陷影像,再將缺陷影像提供給缺陷分類及資料輸出單元114進行缺陷分類。最後,將先前檢測得到的缺陷檔案名稱更換為缺陷分類代碼,並與此高解析度及高倍率缺陷影像一起送到資料庫116儲存。
如圖1所示,典型的自動缺陷複查程序包括下列步驟:(1)載入待複查晶圓及先前的檢驗結果檔案(缺陷資料是由檢驗機台所得);(2)校準晶圓及欲複查之晶粒座標;(3)缺陷於晶粒相對位置的偏位修正;(4)電子束檢測條件設定;(5)設定複查缺陷取樣標準;(6)自動尋找缺陷位址的方法;(7)設定複查取像條件;(8)缺陷分類,其可為全自動、半自動、或是手動分類;(9)設定資料輸出;以及(10)卸載晶圓。
逐一複查由檢驗機台所挑選的全部缺陷相當地耗時,並且多半是非必要的。關於步驟5,在半導體生產線監控之中最常見的做法是由一次檢驗結果中隨機取樣50或100個缺陷進行複查。更加複雜的取樣方法可包括藉由百分比、缺陷大小、缺陷分類(大致分格(rough bin))、以及叢集缺陷等缺陷中隨機選取。上述取樣方法的共同問題為機台使用者不能避免複查位於「非重要區域或是非線上監控者所關心的位置」的缺陷。檢視不重要之非關鍵缺陷浪費了寶貴的機台時間。
上述方法僅能定位隨機出現的缺陷而難以界定系統性缺陷(例如重覆性缺陷:如光罩缺陷),因為做為參考的鄰近晶粒中很可能也含有同樣或相似的缺陷,因此難以在受檢晶粒的圖像與參考晶粒之圖像比對中,發現重複性的缺陷,所以要用原始設計資料庫的資訊。再者,缺陷複查機台,特別是電子束(e-beam)缺陷複查機台的花費很大(每座通常超過二百萬美金)。所以對自動缺陷複查機台之處理速度要求愈來愈高,因此,智慧型的缺陷複查方法便愈形必要,而本發明可協助達成上述要求。
本案主張2007年2月2日申請,名稱為「半導體積體電路之智慧型缺陷複查(Smart Defect Review For Semiconductor Integrated Circuit)」的第60/887,901號美國臨時專利申請案的優先權,以將其內容併入本案作為參考。
本發明之目的之一為提供一種在半導體積體電路製造過程中自動缺陷複查採樣、及缺陷分類之方法,及基於此方法所設計的裝置。本裝置與方法可用於檢驗半導體晶圓上的缺陷或積體電路之印刷光罩上的缺陷。上述及其他目的係藉由比對缺陷的複查圖像與經由智慧型取樣過濾器所拾取之缺陷位置之參考圖像所達成。
在一實施例中,本發明揭示一種叢集式電腦系統,此系統基於高速網路能提供資料快取器並節省運算時間及記憶體。在另一實施例中,本發明揭示一種智慧型複查取樣過濾器,其可自動尋找「敏感區域」並選取「敏感區域」附近之可能缺陷位置以做為複查樣品。此項資訊亦可協助將缺陷分類。
以下藉由具體實施例配合所附的圖式詳加說明,當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
在此將依據本發明之特定實施例進行詳細敘述。這些實施例所舉的例子以所附的圖式說明。應可理解的是,當本發明連同這些特定實施進行說明,其並非要將本發明的範圍限縮到這些實施例。相反地,是要包含由所附請求項所定義、可在本發明的精神及範圍內所包括的替代方案、修改、及均等物。在以下說明之中,將許多特定細節依序陳述,以使本發明可被徹底了解。本發明在缺少部分或全部的上述細節仍可實施。另一方面,未對習知的步驟操作詳細敘述以免對本發明造成不必要的曲解。
本發明藉由積體電路設計資料庫之協助以改善步驟5(設定複查缺陷取樣標準)、步驟6(自動尋找缺陷位址的方法)以及步驟8(缺陷分類)的績效。
本發明之一實施態樣為智慧型複查取樣過濾器200(圖2)。圖2為一實施例顯示智慧型複查取樣過濾器200之簡圖。元件座標可由位置摘錄處理器204自積體電路設計資料庫202中取得,並自動建立易發生缺陷之「敏感區域」。此「敏感區域」亦可於初步檢視晶圓之影像後,以人工方式設立。結合「敏感區域」及先前檢驗結果中的缺陷分佈資訊,可產生元件之複查位置計畫206,並且傳送到電腦主機中的複查取樣單元208。
全部先前檢驗結果發現的缺陷都經過位置摘錄處理器204取得元件座標。經智慧型複查取樣過濾器200分析後,可以決定要複查之缺陷的取樣位置。智慧型複查取樣過濾器200與缺陷複查位置計畫兩者皆於建立檢驗程序時確立。下列項目可藉由建立智慧型複查取樣過濾器200後達成:
(1)機台使用者可避免浪費寶貴時間於複查位於不重要地區的缺陷,例如切割線(晶粒之間的空間)上的缺陷。使用者可以藉由設定複查取樣條件,使機台只複查定義為敏感區域內的缺陷(例如含有高縱橫比(HAR)之接點挖孔的區域)。
(2)可顯示位於特定元件上的缺陷分佈(例如靜態隨機存取記憶體(Static Random Access Memory,SRAM)上的缺陷分佈),以協助使用者評估晶圓上的積體電路製程。
(3)可提供在特定區域或是元件上的缺陷密度,例如SRAM上的缺陷密度。
(4)可能衝擊到後繼電路層的缺陷,將被標示並且可對其取樣以進行複查。
當設計線寬低至32nm或是更小時,晶圓積體電路設計資料庫會變得非常地巨大,有時甚至會到達200G以上的資料。本發明的一實施態樣為基於叢集電腦結構的一高速資料快取器。如圖3所示,積體電路設計資料庫將儲存於各個獨立電腦,再由一高速網路304(例如無限寬頻(Infiniband))與主機電腦連結。
請接續參考圖3,圖3為一叢集式電腦的積體電路設計資料庫300。可將積體電路設計資料庫300根據位置座標分別儲存於獨立的電腦302a-302n中,每一台獨立的電腦302a-302n都由高速網路304連接在一起。缺陷的位置資訊依座標分別輸入相關的電腦302a-n來反應此缺陷之位置,並根據座標輸出積體電路的設計配置資料。基於上述結構,吾人可以非常快速處理任何記憶容量的積體電路原始設計資料庫。每部獨立的電腦302a-n僅需處理小量區域的設計資料。
基於所複查的缺陷座標資訊,每部電腦僅快取於缺陷位置周邊的積體電路設計資料,而不需將全部的積體電路設計資料庫載入到運算記憶體中。
關於步驟6,圖4顯示目前複查機台最普遍的運用方式。圖4為缺陷複查機台中典型的自動缺陷定位單元400之簡圖。缺陷影像402及其取自參考晶粒中同樣位置的參考圖像404由圖像比對及缺陷定位單元406進行圖像比對處理,以決定缺陷為不完整之配置圖案或是外來之異物,其中參考晶粒是標準晶粒或是含缺陷晶粒鄰近的一、二個晶粒。此比對程序可得到缺陷影像中的切確缺陷位置座標。將此座標資訊迴饋到顯微鏡408以取得此座標之更高倍數放大影像,用以進行詳細的缺陷分類及導致缺陷生成原因的研究。
使用如圖4所示之程序做自動缺陷定位(automatic defect location,ADL)時最常見的困難為比對過程耗費太多時間。為檢視一處缺陷,通常需要移動樣品台兩次(檢視缺陷及其參考晶粒之同一位置)‧並拍攝三張影像(低倍率之參考影像、低倍率之缺陷影像、高倍率之缺陷影像)。
本發明的另一要素為通用缺陷座標定位(general defect locating,GDL),不但可定位無出現規律的缺陷,並且也可自動定位有出現規律的缺陷。圖5顯示GDL的定位方法,其特點是將缺陷影像與來自資料庫之積體電路設計配置圖像比對,以定位出缺陷之切確座標位置。圖5為通用缺陷座標定位單元500之簡圖。在自動通用缺陷複查工具502中比對的圖像可能是常規的缺陷影像504與其他晶粒(標準晶粒或鄰近晶粒)於同一位置所拍攝之影像。在此情形中影像轉換器一508及影像轉換器二510可略過不用。
然而,當待複查之缺陷影像屬於一複雜的元件組合之線路配置,而原始積體電路設計資料庫又無現存之同一位置之配置影像時,可以用影像轉換器將設計資料庫中,各相關晶粒或元件之部分圖像分別擷取出來,組成此複雜之待測線路配置之對比參考圖像,再據以比對出複查之缺陷的相對位置座標。另一方面,亦可將複查之缺陷真實影像加以調整,成為設計資料庫中已存在之配置圖像,再據以比對出缺陷的相對位置座標。
因此,若比對的圖像是經過影像處理/轉換過的缺陷影像及資料庫中同一位置經過影像處理/轉換過的影像的話;則影像轉換器一508是用來將積體電路設計資料庫中之資料506轉換為影像,而影像轉換器二510是用以將由顯微鏡所拍攝的真實影像轉換為可與積體電路設計資料庫影像比對的影像。
藉由此比對方法,可以克服兩項現行缺陷複查機台所普遍存在的問題。
(1)本發明所提出的方法,樣品台在複查缺陷時可以移動較少次數,因此,使用本方法可以增加處理速度。
(2)轉換自積體電路原始設計資料庫的影像不會因為製程之細微變異或製造時產生了重覆性缺陷(如光罩缺陷)而改變了比對結果的正確性。依據本發明設計之複查系統及方法提供了經由晶粒與積體電路資料庫之直接比對,建構缺陷檔案供複查之能力。
關於步驟8,由圖6所示,智慧型複查取樣過濾器提供使用者依據缺陷所在位置對缺陷自動分類的選擇。圖6為依據本發明之自動型通用缺陷複查工具600之簡圖。與一般的缺陷複查裝置相似之處為:待檢晶圓及先前檢測缺陷檔案自載入單元102載入;接下來於取像單元104中完成校準晶圓、晶粒原點座標及缺陷相對位置的偏位修正。自動型通用缺陷複查機台600相較於標準缺陷複查機台100(如圖1所示)具有下列主要的差異:
(1)首先會將先前檢驗結果傳到智慧型複查取樣過濾器200(如圖2所示)以濾除所有非位於「敏感區域」的缺陷。所有先前檢驗發現的缺陷在智慧型複查取樣過濾器200處理之後都帶有元件相對位置的座標資訊。
(2)另一項差異為缺陷定位時的圖像比對方式406。比對是在自動型通用缺陷複查機台600中進行,比對的圖像可能是常規的缺陷影像與其他晶粒(標準晶粒或鄰近晶粒)於同一位置所拍攝之影像;或者是經過影像處理/轉換過的缺陷影像及資料庫202中同一位置經過影像處理/轉換過的影像。
(3)如先前在(1)中所述,所有檢驗發現的缺陷在智慧型複查取樣過濾器200處理之後都帶有元件相對位置的座標資訊,此項資訊不僅可用在複查時的樣本選取,亦可據以自動分類缺陷。
舉例而言,若界定複查範圍為50%之SRAM區域,也就是說SRAM區域中50%的缺陷會被隨機選取及複查。而SRAM區域可由智慧型複查取樣過濾器200從晶圓積體電路設計資料庫202中來界定。
此發明裝置亦可用在缺陷檢驗上,這時智慧型複查取樣過濾器200可用來界定一檢驗敏感區域,這將使檢驗程序設定得更有效率且更準確。
再進一步舉例說明,在缺陷檢驗時,檢驗參數為50%的SRAM區域、X=80%、Y=90%,代表將每隔一SRAM區域界定為檢驗敏感區域,檢驗涵蓋範圍是每一SRAM區域的x軸為依積體電路設計資料庫所摘錄的實際長度的80%,與每一SRAM區域的y軸為依積體電路設計資料庫所摘錄的實際長度的90%。
又舉一例說明在缺陷檢驗之應用,積體電路元件的晶粒中通常有兩種接觸挖孔型態:常規接觸挖孔型態及高縱橫比(high aspect ratio,HAR)之接觸挖孔型態。依據本發明實施例之智慧型複查取樣過濾器200可決定缺陷是否為過蝕刻(over etch)之常規接觸挖孔或是蝕刻不足之HAR接觸挖孔。因為此兩種缺陷對於半導體製程代表不同的意義。
當複查取樣過濾器在關鍵元件中檢驗到缺陷,或是在複查取樣過濾器中的自動缺陷重新定位之比對過程中發現到缺陷,就會自動標示這些缺陷的位置座標並且藉由網際網路發送警告訊號給相關人員。不同敏感區中各關鍵元件的取像範圍均可以預先定義並提供給智慧型複查取樣過濾器200,於設立缺陷複查計畫時選用。
雖然本發明之敘述是依據所示實施例,熟悉本項技藝者應可理解上述實施例可具有多種變化,而這些變化仍在本發明之精神和範圍內。同樣地,熟悉本項技藝者可進行各種修改而不背離如所附之請求項之精神和範圍。
100...缺陷複查機台
102...載入單元
104...取像單元
106...取像條件
108...複查取樣
110...主機
112...缺陷定位單元
114...缺陷分類及資料輸出單元
116...資料庫
200...智慧型複查取樣過濾器
202...積體電路設計資料庫
204...位置摘錄處理器
206...複查位置計畫
208...複查取樣單元
300...積體電路設計資料庫
302a、302b~302n...電腦
304...高速網路
400...自動缺陷定位單元
402...缺陷影像
404...參考影像
406...影像比對缺陷定位單元
408...顯微鏡
500...通用型缺陷定位單元
502...通用型缺陷檢驗機台
504...缺陷影像
506...自設計資料庫擷取的資料
508...影像轉換器一
510...影像轉換器二
600...自動型通用缺陷複查機台
602...載入單元
604...影像轉換器一
606...影像轉換器二
圖1為標準缺陷檢視裝置之簡圖。
圖2為本發明一實施例之智慧型複查取樣過濾器。
圖3為一建置於叢集式電腦的積體電路設計資料庫。
圖4為缺陷檢視機台中典型的自動缺陷定位單元之簡圖。
圖5為本發明一實施例之通用缺陷定位單元之簡圖。
圖6為本發明一實施例之自動型通用缺陷複查機台之簡圖。
600...自動通用型缺陷複查設備
602...晶圓載入單元
604...圖像轉換器一
606...圖像轉換器二
Claims (15)
- 一種自動複查半導體積體電路缺陷的裝置,包含:一取像單元,用以取得待複查之元件圖像,及該元件圖像的參考對照影像;一智慧型複查取樣過濾器,其可藉由自積體電路設計資料庫中擷取之元件資訊以界定欲複查之範圍;一儲存單元,用以儲存晶圓中之積體電路設計資料庫;一缺陷重新定位單元,其係依據先前檢驗機台所得到的缺陷位置資料於待複查之晶圓上重新定位並取得其元件之積體電路圖案配置影像,將該影像與一參考元件之積體電路圖案影像比對,將該缺陷發生之位置座標標示於該參考圖案上,該參考圖案係選自該缺陷鄰近之元件影像或自該積體電路設計資料庫中,預指定區域內所擷取的元件之積體電路配置影像;一分類單元,用以依據自該積體電路設計資料庫所擷取的該元件位置資訊及缺陷特徵進行分類;以及一輸出單元,用以將複查後的該影像、該參考影像及分類結果輸出到客戶產量監控資料庫。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其中一電腦系統可為建置於高速網路的一特殊叢集電腦系統,各獨立電腦間及各獨立電腦與主機電腦之間以高速網路連接。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其中該積體電路設計資料庫可為一高效率資料暫存結構,其可基於缺陷位置座標資訊預先載入相關的該積體電路元件之設計資料。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其中該缺陷重新定位單元在晶圓上進行缺陷定位比對程序時,可藉由比對在晶圓上該積體電路的一缺陷影像與由該積體電路設計資料庫上同一位置所轉換而得的影像、或在該標準晶粒上同一位置的一積體電路影像、或由選自晶圓上任一晶粒同一位置之積體電路影像進行對比,以取得缺陷位置之座標。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其中該缺陷重新定位單元定義之圖像比對參考圖像,可以自不同的元件中分別取得後設定,其中該元件座標資訊係由該積體電路設計資料庫所提供。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其中待複查的該積體電路圖案可藉由使用該積體電路設計資料庫以自動界定。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其亦可作為一積體電路圖案檢驗裝置。
- 如請求項7所述之積體電路圖案檢驗裝置,其中一檢驗之敏感區域的界定方式係導自於界定該複查範圍的作法,其可藉由在x或y方向乘上一常數所得。
- 如請求項7所述之積體電路圖案檢驗裝置,其中該檢驗之敏感區域可從取像單元中手動設定。
- 如請求項7所述之積體電路圖案檢驗裝置,其中所定義的該比對相符之參數可由元件密度所控制,且元件密度係依該積體電路設計資料庫預先指定。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其中由一自動缺陷重新定位程序所決定之異常圖案或缺陷可自動依該積體電路設計資料庫所擷取的元件位置座標進行分類。
- 如請求項7所述之積體電路圖案檢驗裝置,其中所檢驗的異常圖案或缺陷可自動依該積體電路設計資料庫所擷取的元件位置座標進行分類。
- 如請求項7所述之積體電路圖案檢驗裝置,其中可於該積體電路設計資料庫中預先界定設計配置上易產生缺陷區域或製程上易產生缺陷區域之相對位置,並在被偵測到時自動標示。
- 如請求項1所述之自動複查半導體積體電路缺陷的裝置,其中該取像單元中所用的取像條件可依不同的關鍵位置預先指定。
- 如請求項7所述之積體電路圖案檢驗裝置,其中該取像單元中所用的取像條件可依不同的關鍵位置預先指定。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2403308A | 2008-01-31 | 2008-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200937554A TW200937554A (en) | 2009-09-01 |
| TWI433246B true TWI433246B (zh) | 2014-04-01 |
Family
ID=44867086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98101647A TWI433246B (zh) | 2008-01-31 | 2009-01-16 | 半導體積體電路之缺陷複查裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI433246B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI564741B (zh) * | 2016-01-25 | 2017-01-01 | 敖翔科技股份有限公司 | 智慧型缺陷分類採樣方法、系統與電腦可讀取儲存媒體 |
| TWI637250B (zh) * | 2017-03-31 | 2018-10-01 | 林器弘 | 智慧加工調變系統及方法 |
| CN113674250B (zh) * | 2021-08-25 | 2023-10-20 | 长鑫存储技术有限公司 | 光罩缺陷检测方法、装置、电子设备、存储介质及芯片 |
-
2009
- 2009-01-16 TW TW98101647A patent/TWI433246B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200937554A (en) | 2009-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8799831B2 (en) | Inline defect analysis for sampling and SPC | |
| US6799130B2 (en) | Inspection method and its apparatus, inspection system | |
| US10402461B2 (en) | Virtual inspection systems for process window characterization | |
| JP6326465B2 (ja) | ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法 | |
| US7508973B2 (en) | Method of inspecting defects | |
| JP4014379B2 (ja) | 欠陥レビュー装置及び方法 | |
| US7332359B2 (en) | Semiconductor device inspection method | |
| TWI594205B (zh) | 用於半導體器件之自動化檢查之配方產生之方法,電腦系統及裝置 | |
| US20080298670A1 (en) | Method and its apparatus for reviewing defects | |
| WO2012046431A1 (ja) | 欠陥分類システム及び欠陥分類装置及び画像撮像装置 | |
| US7593564B2 (en) | Method and apparatus for reviewing defect of subject to be inspected | |
| JP2004177139A (ja) | 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法 | |
| KR102579578B1 (ko) | 반도체 적용을 위한 참조 이미지 생성 | |
| TWI433246B (zh) | 半導體積體電路之缺陷複查裝置 | |
| US20090278923A1 (en) | Defect review method and apparatus | |
| JP2010129814A (ja) | 観察条件決定支援装置および観察条件決定支援方法 | |
| KR102380099B1 (ko) | 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 | |
| US8526708B2 (en) | Measurement of critical dimensions of semiconductor wafers | |
| JP2008261692A (ja) | 基板検査システム及び基板検査方法 | |
| JP4842782B2 (ja) | 欠陥レビュー方法および装置 | |
| KR100520505B1 (ko) | 웨이퍼 에지 불량 검사방법 | |
| US6171874B1 (en) | Non-defect image and data transfer and storage methodology | |
| JP4105008B2 (ja) | レビューデータ管理システムおよびレビューデータ管理方法 | |
| JP2008147679A (ja) | 電子線応用装置 | |
| CN107923856B (zh) | 以范围为基础的实时扫描电子显微镜的非视觉分格器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |