TWI433366B - 具相分離介電結構之裝置 - Google Patents

具相分離介電結構之裝置 Download PDF

Info

Publication number
TWI433366B
TWI433366B TW097111665A TW97111665A TWI433366B TW I433366 B TWI433366 B TW I433366B TW 097111665 A TW097111665 A TW 097111665A TW 97111665 A TW97111665 A TW 97111665A TW I433366 B TWI433366 B TW I433366B
Authority
TW
Taiwan
Prior art keywords
dielectric
phase
low
dielectric material
semiconductor layer
Prior art date
Application number
TW097111665A
Other languages
English (en)
Other versions
TW200849687A (en
Inventor
Yiliang Wu
Hadi K Mahabadi
Beng S Ong
Paul F Smith
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of TW200849687A publication Critical patent/TW200849687A/zh
Application granted granted Critical
Publication of TWI433366B publication Critical patent/TWI433366B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Description

具相分離介電結構之裝置
本發明係關於具有相分離介電結構之裝置。
Yiliang Wu等人之美國申請案系列編號11/(與本案同時申請)發明名稱為PHASE-SEPARATED DIELECTRIC STRUCTURE FABRICATION PROCESS(代理人案編號20050658Q-US-NP)，將其內容以參考的方式併入本文。
Yiliang Wu等人之美國申請案系列編號11/276,634，申請日2006年3月8日，發明名稱TFT FABRICATION PROCESS(代理人案號20040824-US-DIV)。
Yiliang Wu等人之美國申請案系列編號11/104,728，申請日2005年4月13日，發明名稱MULTILAYER GATE DIELECTRIC(代理人案號20040824-US-NP)。
本發明為美國政府所支持，由美國國家標準與技術研究院(NIST)授與70NANBOH3033號合作協定。美國政府對本發明具有部分權利。
本發明揭示關於(在各種代表性之具體實施例中)電子裝置及適用於此種裝置之材料及電子裝置及其組件之製造方法。更具體而言，本發明揭示關於合併相分離介電結構之電子裝置，以及使用於此種電子裝置及相分離介電結構之製造方法。
在現代電子中薄膜電晶體(TFT)為基本組件，包括例如感應器、影像及顯示器。使用現今主流矽技術於薄膜電晶 體電路可能會太昂貴，尤其是對於大面積裝置(例如用於如主動矩陣式液晶監視器或電視之顯示器之背板切換電路)及低階應用(例如射頻識別(RFID)標籤)而言，不需要使用高切換速度。矽系薄膜電晶體電路之高成本主要因為資本密集的製造設備，及在嚴密地控制環境下複雜的高溫、高真空光微影製造方法。
由於使用傳統光微影方法來製造矽系薄膜電晶體之成本及複雜性，因此對於可使用液體系之圖案化及沉積技術，例如旋塗、溶液流延、浸塗、圖罩/網版印刷、彈性凸版、凹版、平版印刷、噴墨印刷及微接觸印刷等或是這些方法之組合，而可製造的塑膠/有機薄膜電晶體增加興趣。此種方法與使用於製造電子裝置之矽系薄膜電晶體電路之複雜的光微影方法相比較通常較簡單而且更具成本效益。為了製造液相處理薄膜電晶體電路，因此需要可液相處理之材料。
大部分用於塑膠薄膜電晶體之現行材料研究及發展活動係投入半導體材料，特別為可液相處理有機及聚合物半導體。另一方面，如介電材料之其他材料成分則未獲得太多矚目。
在具體實施例中，理想的介電材料具有許多特性包括例如下列：(1)良好的電絕緣性質；及(2)與半導體材料具有良好的相容性。傳統閘極介電材料的問題在於難以經由簡單方法提供介電材料所有期望的特性。藉由本發明具體實施例來完成提供期望的性質(1)及(2)。
提供先前技術資料於下列文件：Lopatin等人之美國專利6,528,409。
Foster等人之美國專利6,706,464。
Carter等人之美國專利5,883,219。
Bai等人之美國專利7,098,525B2。
Sugiyama之美國專利6,809,371B2。
Antonio Facchetti等人之“Gate Dielectric for Organic Field-Effect Transistor: New Opportunities for Organic Electronic” Adv. Mater., 17卷第1705至1725頁(2005)。
具體實施例中有提供一種電子裝置，其係以任何序列包括：(a)半導體層；及(b)相分離介電結構，其包含低k介電聚合物及高k介電聚合物，其中在介電結構最接近半導體層之區域，低k介電聚合物之濃度係比高k介電聚合物還高。在進一步具體實施例中，提供一種電子裝置，其係以任何序列包括：(a)有機半導體層；及(b)相分離介電結構，其包含低k介電聚合物及高k介電聚合物，其中在介電結構最接近該半導體之層的區域內，相對於低k和高k介電聚合物之總重量而言，該低k介電聚合物的濃度範圍為約60%至100%，及該高k介電聚合物的濃度範圍為約40%至0%。
在另一具體實施中，提供一種薄膜電晶體，其係以任何序列包括：(a)有機半導體層；及(b)相分離閘介電層，其包括大部分低k介電聚合物/少部分高k介電聚合物之第一相，及大部分高k介電聚合物/少部分低k介電聚合物之第二相，其中在介電結構最接近半導體層的區域內，該低k介電聚合物之濃度係比該高k介電聚合物還高。
在其他具體實施中，提供一種薄膜電晶體，其係以任何序列包括：(a)有機半導體層；及(b)相分離閘介電層，其包括共混聚合物(polymer blend)。
除非另有說明，否則在不同圖式中之相同數字代表相同或相似特徵。
本發明之態樣係關於包括相分離介電結構之電子裝置(例如薄膜電晶體)。在上下文中之薄膜電晶體、相分離介電結構也可稱為「閘極介電層」。在任何合適之電子裝置中可使用相分離介電結構。除了薄膜電晶體，合適的電子裝置之其他形態包括例如內藏式電容器及電激發光燈。
在製造本介電結構中，介電組成物係製備包括低k介電材料、高k介電材料及液體，其中該低k介電材料及該高k介電材料在液相沉積之前未被相分離。
具體實施例中，術語「低k介電材料」及「高k介電材料」係用以區別介電組成物中及相分離介電結構中兩種介電材料(根據介電常數)。因此，任何合適的介電材料可為低k介電材料，而且與低k介電材相比具有較高介電常數之任何合適的介電材料，其可為高k介電材料。「低k介電材料」可包含一、二或更多合適的材料。「高k介電材料」可包含一、二或更多合適的材料。
具體實施例中，低介電材料為電絕緣材質，在裝置中為相容的或與半導體層具有良好的相容性。術語「相容的」(或「相容性」)表示在鄰接富含低k介電材料之表面時，半導體層如何適當地進行導電。例如，通常疏水表面較適合聚噻吩半導體。具體實施例中，低k介電材料具有疏水表面，因此可顯示與聚噻吩半導體具有適當的極佳相容性。
具體實施例中，低k介電材料具有介電常數(電容率)例如為小於4.0或小於約3.5或特別地為小於約3.0。具體實施例中，低k介電材料具有非極性或弱極性基，例如甲基、亞苯基、乙烯基、Si-C、Si-O-Si等。具體實施例中，低k介電材料為低k介電聚合物。代表性的低k介電聚合物包括但不限於聚苯乙烯、聚(4-甲基苯乙烯)、聚(氯乙烯)、聚(α-甲基苯乙烯)、聚矽氧烷(例如聚(二甲基半氧烷)及聚(二苯基矽氧烷)、聚矽倍半氧烷(polysilsesquioxane)(例如聚(乙基矽倍半氧烷)、聚(甲基矽倍半氧烷)及聚(苯基矽倍半氧烷))、聚亞苯基、聚(1,3-丁二烯)、聚(α-乙烯基萘)、聚丙烯、聚異戊二烯、聚異丁烯、聚乙烯、聚(4-甲基 -1-戊烯)、聚(對二甲苯)、聚(甲基丙烯酸環已酯)、聚(甲基丙烯酸POSS丙酯-共-甲基丙烯酸甲酯(propylmethacrylPOSS-co-methylmethacrylate)、聚(甲基丙烯酸POSS丙酯-共-苯乙烯)(propylmethacrylPOSS-co-styrene)、聚(苯乙烯基POSS-共-苯乙烯(styrylPOSS-co-styrene)、聚桂皮酸乙烯酯)等。具體實施例中，低k介電材料包括聚矽倍半氧烷，特別為聚(甲基矽倍半氧烷)。介電常數為在1kHz頻率、室溫下測量材料。
具體實施例中，在流延成薄膜時，低k介電材料表面具有低表面能量。能使用促進水接觸角來將面表面能量表徵化。高接觸角表示低表面能量。具體實施例中，接觸角為80度或更高、或高於約90度或特別為高於約95度。
具體實施例中，高k介電材料為電絕緣材料，其包含例如極性基，例如羥基、胺基、氰基、硝基、C=O基等。在具體實施例中，高k介電材料具有4.0或以上、或大於約5.0、或特別為大於約6.0之介電常數。具體實施例中，高介電材料為高k介電聚合物。可使用任何合適的高k介電聚合物，例如聚醯亞胺、聚酯、聚醚、聚丙烯酸酯、聚乙烯、聚酮及聚碸。代表性的高k介電聚合物包括但不限於聚(4-乙烯基苯酚)(PVP)、聚(乙烯醇)及聚(2-甲基丙烯酸羥乙基酯)(PHEMA)、氰乙基化聚(乙烯醇)、氰乙基化纖維素、聚(二氟乙烯)(PVDF)、聚(乙烯吡啶)及其共聚合物等。具體實施例中，高k介電材料為PVP及/或PHEMA。
具體實施例中，在流延成薄膜時，高k介電材料具有高 表面能量。術語「促進水接觸角(advancing water contact)」，該角度為例如低於80度、或低於約60度、或低於約50度。
在具體實施例中，比較高k介電常數對低k介電常數之大小差異，至少約0.5、或至少約1.0、或至少約2.0，例如從約0.5至約200。
在具體實施例中，本相分離介電結構包含意圖製造的細孔(亦指空隙及孔徑)，例如使用相似描述於例如Lopatin等人美國專利6,528,409、Foster等人之美國專利6,706,464及Carter等人之美國專利5,883,219方法及材料而製造該等。在其他具體實施例中，本相分離介電結構不包含意圖製造的細孔(但在某些具體實施例中可能存在著針孔，其為非意圖製造而係本方法之不良副產物)。在具體實施例中針孔密度例如小於50/mm2 (平方毫米)、或小於10/mm2 、或小於5/mm2 。進一步實施例中，本相分離介電結構無針孔。具體實施例中，介電組成物為非光成像(non-photoimageable)。具體實施例中，在介電結構中沒有製造細孔之步驟。
在具體實施例中，介電結構具有大於約4.0或大於約5.0，特別為大於約6.0之全面介電常數。全面介電常數之特徵為金屬/介電結構/金屬電容器。尤其在薄膜電晶體的應用，在具體實施例中高的全面介電常數為較佳，因此在相對低電壓下該裝置能被運作。
可使用一、二或更多合適的流體用於液體(有助於液體沉積)。具體實施例中，液體可溶解低k介電材料及高k介電材料。代表性的液體包括但不限於水、醇(例如甲醇、 乙醇、丙醇、丁醇及甲氧乙醇)、乙酸酯(例如乙酸乙酯及丙二醇單乙基醚乙酸酯)、酮(例如甲基異丁基酮、甲基異戊基酮、丙酮、甲基乙基酮及甲基丙基酮)、醚(例如石油醚、四氫呋喃及甲基第三丁基醚)、烴(例如己烷、環己烷、環戊烷、十六烷、異辛烷)、芳香烴(例如甲苯、二甲苯、乙基苯及1,3,5-三甲基苯)、氯化溶液(例如氯仿、二氯甲烷、二氯乙烷、氯苯、二氯苯及三氯苯)及其他溶劑(例如二甲基亞碸、三氟乙酸、乙腈、二甲基甲醯胺、二甲基乙醯胺、吡啶、正甲基-α-吡咯酮)。
可在介電組成物中加入其他材料。代表性材料包含用在低k介電材料及/或高k介電材料(例如聚三聚氰胺-共-甲醛)之交聯劑。用在交聯之觸媒亦可包含例如甲苯磺酸。用無機奈米粒子(可包含例如Al2 O3 、TiO2 )增加介電常數。
在介電組成物中每一個上列成分之濃度變化為約0.001 wt%至約99 wt%。低k介電材料之濃度例如約0.1 wt%至約30 wt%、或約1 wt%至20 wt%。高k介電材料之濃度例如約0.1 wt%至約50 wt%、或約5 wt%至約30 wt%。用在交聯反應的交聯劑及觸媒濃度係依據介電材料的濃度。交聯劑對介電材料之重量比為例如約1：99至約50：50、或約5：95至約30：70。觸媒對介電材料之重量比例如約1：9999至約5：95、或約1：999至約1：99。無機奈米粒子可例如約0.5 wt%至約30 wt%、或約1 wt%至10 wt%。
具體實施例中，於介電組成物中低k介電材料及高k介電材料為未相分離。具體實施例中，措辭「未相分離」 意謂例如溶於液體中之低k介電材料及高k介電材料。具體實施例中，「溶解」表示在液體中低k介電材料及高k介電材料之全部溶解或部分溶解。具體實施例中，措辭「未相分離」意謂為例如在超過溫度、壓力及組成物的一些範圍時，低k介電材料、高k介電材料及液體易於混合形成單相。溫度範圍例如0至150℃、特別為約在室溫。壓力為例如約1大氣壓。介電組成物在液體沉積之前，可存在低k介電材料及高k介電材料，例如依據低k介電材料、高k介電材料及液體之總重量為約0.1 wt%至約90 wt%、或約0.5 wt%至約50 wt%。低k介電材料對高k介電材料之間的比率可為約1：99至99：1、或約5：95至95：5、特別為約10：90至約40：60(在每一比率中先敘述的值代表低k介電材料)。
具體實施例中，在液體沉積前，低k介電材料、高k介電材料及液體易混合形成單相(通常為澄清的溶液)，單相的確認可藉由光散射技術、或藉由無任何協助工具之人類的眼睛來目測。
液體沉積之前，介電組成物可包含具體實施例中低k介電材料及/或高k介電材料之凝集體。這些凝集體可例如為小於可見光波長、或小於100 nm、特別為小於50 nm之等級。本發明的目的為不將這些凝集體(若存在於介電組成物中)視為相分離或經相分離(phase separation or phase-separated)之結果，此外不將這些凝集體視為「第一相」及/或「第二相」。
介電組成物為液體沉積在基板上。可使用任何合適的 液體沉積技術。具體實施例中，液體沉積包含毯式塗布(blanket coating)(例如旋塗、刮刀塗布、棒塗、浸塗等)及印刷(例如網版印刷、噴墨印刷、壓印、圖罩印刷、網版印刷、照相印刷、撓性印刷等。
具體實施例中，可在單一步驟中完成液體沉積。術語「單一步驟」指在相同時間從一個介電組成物中液相沉積第一及第二介電材料。此係不同於製造傳統雙層介電結構方法，其中兩個不同之介電材料分別從兩個不同介電組成物液體沉積。在「單一步驟」中「步驟」與「回數」(pass)不相同。具體實施例中，為了增加介電結構之厚度，在單一步驟沉積介電組成物期間執行超過一個以上的回數。
製造介電結構中，本方法涉及造成低k介電材料與高k介電材料相分離，形成包含在具體實施例中大部分低k介電材料/少部分高k介電材料之第一相及大部分高k介電材料/少部分低k介電材料之第二相之介電結構。術語「造成」包括當液體蒸發時在液相沉積期間自然發生相分離。術語「造成」亦包含外部協助以促進液體沉積期間及之後的相分離；具體實施例中，藉由例如熱退火及/或溶劑退火造成相分離。在任何合適的溫度可進行熱退火，例如高於一個介電材料之玻璃轉換溫度或熔點。熱退火時間(根據特別的介電組合)可為例如約1分鐘至約1天、或約1分鐘1分鐘至1小時。溶劑退火可在任何溫度中進行(例如室溫或藉由將已沉積的介電結構暴露至一或更多溶劑的蒸氣中所提高的溫度)。代表性溶劑選自例如本文所述之用於液體沉 積之液體。溶劑退火時間(根據特別的介電組合)可例如約幾秒至約1星期、或約1分鐘至2小時。
具體實施例中，在「第一相」及「第二相」之術語「相」意謂材料之一個或多個領域(domain)，其中如化學組成之性質係相當均勻的。因此，在相分離介電結構中(其中存在有組成梯度)術語「界面」指在第一相及第二項之間的區域。具體實施例中，介電結構包含序列：第一相、選擇性界面(optional interface)及第二相。
具體實施例中，本相分離介電結構之「相分離」性質為明顯的，藉由第一相及第二項之下列可能代表性形態之任一者：(1)界面(以層的形式)，存在於第一相(以層的形式)及第二相(以層的形式)之間；(2)在其他相之連續基質中，一相形成多數的「點」；(3)在其他相之連續基質中，一相形成多數的棒形元件(例如圓柱)；及(4)一相互相滲透至其他相而形成雙連續領域(bicontinuous domains)。具體實施例中，可能存在(2)、(3)或(4)之形態但無(1)。
本相分離介電結構之「相分離」性質係關於第一相及第二項之形態，可藉由各種分析(例如下列：用掃描電子顯微鏡(SEM)及原子力顯微鏡(AFM)來分析介電結構之表面及橫截面；及透射式電子顯微鏡(TEM)分析介電結構橫截面)來測定。亦可使用其他工具例如光散射及X射線(廣角及低角之X射線)散射。
具體實施例中，形態(1)涉及不同於具有界面層之傳統雙層閘極介電層，其中界面涉及梯度組成變化；然而界面 層涉及非連續的組成變化而不是梯度的組成變化。具體實施例中，另一差異為本界面係相對厚，其涉及厚度範圍為約10 nm至約50 nm，其通常明顯大於任何在傳統雙層閘介電層中所發現之介面層，其可具有界面層厚度為小於約5 nm、特別為小於約3 nm。
具體實施例中，第一相包含大部分低k介電材料及少部分高k介電材料。第二相包含少部分低k介電材料及大部分高k介電材料。術語「大部分」意謂為在相分離介電結構之相中，超過低k介電材料及高k介電材料之總重量的50 wt%。具體實施例中，術語「大部分」表示在相分離介電結構之相中為51 wt%至100 wt%、約55 wt%至約95 wt%、或約80 wt%至100 wt%。
術語「少部分」意謂為在相分離介電結構之相中，小於低k介電材料及高k介電材料之總重量的50 wt%。在具體實施例中，術語「少部分」表示在相分離介電結構之相中為49 wt%至0 wt%、約45 wt%至約5 wt%、或約20 wt%至0 wt%。
具體實施例中，在介電結構最接近該包括半導體之層的區域內，低k介電材料之濃度係比該高k介電材料還高。
術語「區域」(region)表示為相分離介電結構最接近半導體層之薄片(平行於介電結構的表面)。測試該區域來測定其低k介電材料及高k介電材料的濃度。具體實施例中，該區域包含第一相之部分或全部及依需要地第二相之部分；或全部。具體實施例中，選擇性界面層存可在於相分離介 電結構中，因此該區域可包含界面層，只要該區域具有足夠厚度以包含第一相之部分或全部及依需要地第二相之部分或全部。該區域具有任何適當的厚度用於任何分析技術(例如約1 nm至約100 nm、或約5 nm至約100 nm、或特別為約5 nm至約50 nm)。可使用各種方法來測定第一介電材料及第二介電材料之濃度。例如可使用X射線光電子光譜學法(XPS)來分析在該區域中不同介電材料的每一個原子之濃度。可使用AFM來測定不同相之領域尺寸。亦可使用在區域的橫截面上的TEM來測量不同相之領域尺寸及不同介電材料的每一個原子的濃度。一些具體實施例中，可結合使用不同方法。在因不同的方法會造成結果明顯變化的情況下，較佳為來自TEM分析的結果。
具體實施例中之「區域」為低k介電材料在濃度範圍例如約60%至100%或約80%至100%及高k介電材料在濃度的範圍為約40%至0%、或約20%至0%。濃度可藉由各種因子(例如在介電組成物中低k介電材料及高k介電材料之最初比、在介電組成物中之介電材料的濃度、介電材料之互溶性、例如退火時間及退火溫度之處理條件)來控制。
具體實施例中，為了達成相分離，故意選擇低k介電材料及高k介電材料為在固態中不互溶或部分互溶。如兩個聚合物之兩個介電材料之互溶性(混合物形成單相之能力)能藉由觀察其交互作用參數X而予以預測。一般而言，聚合物與其他相似其之聚合物為互溶的。
具體實施例中，相分離介電結構為分層的(形態(1))， 第一相具有厚度例如約1 nm至約500 nm、或約5 nm至約200 nm、或約5 nm至約50 nm。第二相具有厚度例如約5 nm至約2微米、或約10 nm至約500 nm、或約100 nm至約500 nm。介電結構具有全面厚度例如約10 nm至約2微米、或約200 nm至約1微米、或約300至約800 nm。
具體實施例中，在相分離介電結構中低k介電材料為交聯的。具體實施例中，相分離介電結構中低k介電材料為自身交聯的(self-crosslinked)。具體實施例中，相分離介電結構中低k介電材料為熱自身交聯的(thermally self-crosslinked)。具體實施例中，相分離介電結構中低k介電材料及高k介電材料皆為交聯的。
具體實施例中，相分離介電結構包括共混聚合物，例如低k介電材料為聚合物及高k介電材料為不同的聚合物。具體實施例中，相分離共混聚合物為二元共混。在其他具體實施例中，當分別添加第三或第四介電材料時，相分離共混聚合物為三元共混(ternary blend)或四元共混(quaternary blend)。在此使用術語「共混」(blend)只表示存在二或以上之材料，並未隱含在第一相及第二相之低k介電材料及高k介電材料之濃度或分布。本發明另一態樣關於包含相分離、共混聚合物閘極介電層之薄膜電晶體。
在半導體層及相分離介電結構之間可存在選擇性的界面層。可使用揭示於例如Yiliang Wu等人於2006年10月3日申請之美國申請案序號11/276,694(代理人案號20021795-US-NP)之材料和程序來製備界面層，將其內容以 參考方式全部併入本文。
本發明具有一些優點。第一，具體實施例中之方法可藉由使用選擇性的單一步驟特徵以避免不同介電材料之多步驟沉積(multiple-step deposition)。第二，具體實施例中，經由不同聚合物之優點的組合，相分離共混聚合物介電層可提供更好的性質。
第1圖中，圖示說明之有機薄膜電晶體(“OTFT”)結構10，其包含基板16，接觸金屬接點18(閘極)及相分離閘極介電層14，其上沉積兩個金屬接點(源極20及汲極22)。如在此圖示之在金屬接點20及22之上及其間為有機半導體層12。
第2圖圖示說明另一OTFT結構30，其包含基板36、閘極38、源極40及汲極42、相分離閘極介電層34及有機半導體層32。
第3圖圖示說明另一OTFT結構50，其包含作為基板及閘極之高n-摻雜矽晶圓56、相分離閘極介電層54及有機半導體層52，有機半導體層上沉積源極60及汲極62。
第4圖圖示說明另一OTFT結構70，其包含基板76、閘極78、源極80及汲極82、有機半導體層72及相分離閘極介電層74。
基板
基板由例如矽、玻璃板、塑膠薄膜或薄片所組成。用於結構軟式裝置(塑膠基板)，例如較佳為聚酯、聚碳酸酯、聚醯亞胺片等。基板厚度為約10微米至超過約10毫米， 尤其是對軟式塑膠基板而言範例厚度為約50至約100微米，而對如玻璃板或矽晶圓之硬式基板而言範例厚度為約1至約10毫米。
電極
閘極可為薄金屬薄膜、導電聚合物薄膜、由導電墨或膏材所組成之導電薄膜，或基質本身可為閘極，例如高摻雜矽。閘極材料之例子包含但不限於鋁、金、鉻、氧化銦錫、導電聚合物例如磺化聚苯乙烯摻雜聚(3,4-伸乙二氧基噻吩)(PSS-PEDOT)、由碳黑/石墨或膠體銀分散於共混聚合物所組成之導電墨/膏材，例如由Acheson Colloids公司獲得之ELECTRODAGTM 。閘極層可藉由真空蒸鍍、濺鍍金屬或導電金屬氧化物、塗布導電聚合物溶液或導電油墨(藉由旋塗、流延或印刷)來製備。閘極層之厚度範圍，例如對金屬薄膜而言為約10至約200奈米及對聚合物導體而言範圍約1至約10微米。
可由材料製造源極及汲極層，其提供與半導體層低電阻歐姆接觸。合適用於做為源極及汲極之典型材料包含該等閘極材料，例如金、鎳、鋁、鉑、導電聚合物及導電墨。源極及汲極之典型厚度例如約40奈米至約10微米且更特別之厚度為約100至約400奈米。
半導體層
合適用於做為有機半導體層之材料包含并苯(acenes)(例如蒽、四苯、五苯及經取代的五苯)、苝、富勒烯、酞菁、寡聚噻吩、聚噻吩及其可取代之衍生物。具體實施例 中，有機半導體層由可液體處理之材質所形成。合適半導體材料之實例包含聚噻吩、寡聚噻吩及描述於美國申請案序號10/042,342之半導體聚合物(公告於美國專利申請案編號2003/0160234及美國專利編號6,621,099、6,774,393及6,770,904，將其內容以參考方式併入本文。此外，合適的材料包含揭示於C. D. Dimitrakopoulos及P. R. L. Malenfant之”Organic Thin Film Transistors for Large Area Electronics”Adv. Mater.,第12卷第2號第99至117頁(2002)之半導體聚合物，亦將其內容以參考方式併入本文。
半導體層可藉由任何適合的手段包含但不限於真空蒸鍍、旋塗、溶液流延、浸塗、圖罩/網版印刷、彈性凸版、凹版、平版印刷、噴墨印刷及微接觸印刷、這些方法之組合等。具體實施例中，半導體層藉由液體沉積方法來形成。具體實施例中，半導體層具有約10奈米至約1微米之厚度。另一具體實施例中，有機半導體層具有約30至約150奈米之厚度。其他具體實施例中，半導體層具有約40至約100奈米之厚度。
閘極
在此描述閘極之組成物及形成。具體實施例中，閘極介電層之第一相及第二相互相接觸，在其他具體實施例中，在第一相及第二相之間存在界面。具體實施例中，閘極介電層之第一相接觸半導體層；在其他具體實施例中，在第一相及半導體層之間存在界面層。具體實施例中，閘極介電層之第一相及第二相接觸半導體層。在其他具體實 施例中，閘極介電層之第一相及第二相接觸兩者皆半導體層，其中在薄膜電晶體之通道區(源極與汲極間之區域)中半導體層與第一相間之接觸面積大於半導體層與第二相間之接觸面積。
閘極介電層、閘極、半導體層、源極及汲極係以任何序列於以形成。具體實施例中，閘極及半導體層皆與閘極介電層接觸，而且源極及汲極皆與半導體層接觸。措辭「以任何序列」包含依序或同時形成。例如，可同時或依序形成源極及汲極。場效電晶體之組成、製造及運作描述於Bao等人之美國專利6,107,117，將其內容以參考方式併入本文。
所有的百分比及份係以重量計，除非另有說明。如本文所使用之室溫係指溫度範圍例如約20至約25℃。
比較例1
在此比較例中，如下製備均質的閘極介電層。0.08 g聚(4-乙烯基苯酚)(PVP)(Aldrich, Mw=～20,000)溶解於0.9 g正丁醇。加入0.08 g聚(三聚氰胺-共-甲醛)(Aldrich,在正丁醇中甲基化84 wt%，Mn=432)做為交聯劑。介電層組成物先以0.2微米注射過濾器過濾，然後以2000 rpm旋塗在經塗布A1之PET基板上，其中A1層功能為做為用於OTFTs之閘極。在80℃乾燥10分鐘後，在160℃熱交聯介電層30分鐘。
介電結構表面之特徵為藉由測量促進水接觸角，在時間為零時為72℃但在10秒內緩慢減少至65℃。低且不穩定 水接觸角表示為親水表面。聚(3,3"'-雙十二烷基-四噻吩)(PQT-12)半導體層(Beng S. Ong等人於J. Am. chem. Soc. 2004, 126, 3378-3379揭示PQT-12,將其內容以參考方式併入本文)藉由旋塗將分散於1,2-二氯苯之PQT-12沉積於介電層頂部，接者藉由在真空烘箱中於80℃乾燥及140℃退火。藉由真空蒸鍍金源極及汲極在半導體層頂部上來完成OTFTs。在周圍條件下該裝置之特徵為Keithley 4200 SCS。獲得遷移率約0.002至0.003 cm2 /V.s及開關比約104 。
實例1
在此實例中，如下製備相分離介電結構。使用聚(甲基矽倍半氧烷)(PMSSQ)做為低k介電材料，其提供與聚噻吩半導體有良好的相容性；使用聚(4-乙烯基苯酚)(PVP)做為高k介電材料；及使用正丁醇做為液體。根據下列程序使用甲基三甲氧基矽烷做為前驅物來製備PMSSQ。在具有以冰浴冷卻之3頸燒瓶中逐滴加入0.88 g的0.1 wt%鹽酸水溶液及5.13 g四氫呋喃之混合物至4.08 g甲基三甲氧基矽烷及9.42 g甲基異丁基酮之混合物中，在乾燥之大氣下精密的攪拌30分鐘。使所得之混合物保溫至室溫且在加熱至60℃之前維持5分鐘，並維持24小時。加入聚(三聚氰胺-共-甲醛)做為交聯劑用於高k介電材料PVP。使用顯示於下表材料之數量來調配介電組成物。
先以0.2微米之注射過濾器過濾介電組成物，然後以2000 rpm旋塗在經塗布A1之PET基板上，其中A1層之功能為做為OTFTs之閘極。在80℃乾燥10分鐘後，於160℃熱退火及交聯介電層30分鐘。測量水接觸角顯示在時間為零時之促進接觸角為100.9∘，且在時間內接觸角為穩定的(在10秒100.6∘)。此顯示表面性質為極疏水性且穩定。此極疏水性特徵係揭露在旋塗及熱交聯期間PMSSQ成分遷移至介電層表面以形成相分離介電結構。
藉由介電結構之XPS測量進一步確認相分離。表面定量XPS分析顯示原子百分比如下：Si 27.8%、O 38.7%、C 33.4%。不能強力證明PVP中之芳香族碳原子在表面上具有相當數量。只存在於低k介電材料PMSSQ之Si之高原子百分比係在表面區域(數奈米)。只在用於高k介電材料之交聯劑中之N原子不存在於表面。所有以上顯示在介電結構之頂部面具有大部分PMSSQ相之相分離結構，且在介電結構之底部交聯大部分PVP相。
相分離介電結構之深度輪廓XPS研究揭露PMSSQ分 離至表面最頂部之40 nm。高濃度之O原子及Si原子(形成第一介電材料PMSSQ)被發現於最頂部之40 nm區域。N原子之濃度階段從40 nm起始而遠離頂部表面。如描述於比較例1，藉由旋塗PQT-12半導體及真空蒸鍍金源汲極來完成OTFTs。此裝置顯示非常低之漏電流同時開啟電壓接近零。計算遷移率為0.1 cm2 /V.s及開/關比約105 。
比較例2
在此比較例中，使用聚(甲基丙烯酸2-羥乙酯)(Scientific Polymer Products公司，Mw=1,000,000)做為介電材料，及使用Dowanol做為液體來形成均質之介電結構。以相似於比較例1來調配介電組成物，除了加入0.0008克之對甲苯磺酸做為交聯之觸媒。OTFT裝置具有此介電結構，其顯示遷移率為0.002至0.0043 cm2 /V.s及開/關比約104 。
實例2
在此實例中，使用聚(甲基丙烯酸2-羥乙酯)做為高k介電材料及使用Dowanol做為液體以代替實例1之PVP及正丁醇。以相似於實例1來調配介電組成物，除了加入0.0008克之對甲苯磺酸做為交聯之觸媒。具有此介電結構之OTFT裝置顯示遷移率為0.05至0.06 cm2 /V.s及電流開/關比約104 。
比較例3
在此比較例中，從在正丁醇溶液中之PMSSQ來製備均 質的閘極介電層。先以0.2微米注射過濾器過濾介電組成物，然後以2000 rpm旋塗在經塗布A1之PET基板上，其中A1層之功能為做為OTFTs之閘極。在80℃乾燥10分鐘後，在160℃熱交聯此介電層30分鐘。由於介電層之漏電，因此具有此介電層之OTFT裝置顯示非常低裝置良率(<10%)。功能裝置顯示遷移率為0.06 cm2/V.s及電流開/關比約100至1000。
由於上述之實例及比較例，可得知裝置只具有第一介電材料或第二介電材料顯示不良的裝置性能。只具有第一介電材料之裝置具有非常低的良率及非常低的電流開/關比，然而只具有第二介電材料之裝置具有非常低的遷移率。另一方面，共混具有相分離的第一介電材料及第二介電材料之共混物之裝置顯示高遷移率及高電流開/關比。
10‧‧‧有機薄膜電晶體結構
12‧‧‧有機半導體層
14‧‧‧相分離閘極介電層
16‧‧‧基板
18‧‧‧閘極
20‧‧‧源極
22‧‧‧汲極
30‧‧‧OTFT結構
32‧‧‧有機半導體層
34‧‧‧相分離閘極介電層
36‧‧‧基板
38‧‧‧閘極
40‧‧‧源極
42‧‧‧汲極
50‧‧‧OTFT結構
52‧‧‧有機半導體層
54‧‧‧相分離閘極介電層
56‧‧‧高n-摻雜矽晶圓
60‧‧‧源極
62‧‧‧汲極
70‧‧‧OTFT結構
72‧‧‧有機半導體層
74‧‧‧相分離閘極介電層
76‧‧‧基板
78‧‧‧閘極
80‧‧‧源極
82‧‧‧汲極
第1圖以TFT形式表現本發明之第一具體實施例。
第2圖以TFT形式表現本發明之第二具體實施例。
第3圖以TFT形式表現本發明之第三具體實施例。
第4圖以TFT形式表現本發明之第四具體實施例。
10‧‧‧有機薄膜電晶體結構
12‧‧‧有機半導體層
14‧‧‧相分離閘介電層
16‧‧‧基板
18‧‧‧閘極
20‧‧‧源極
22‧‧‧汲極

Claims (4)

  1. 一種電子裝置，其係以任何序列包括：(a)半導體層；及(b)相分離介電單一層，其包含低k介電聚合物及高k介電聚合物，其中在介電結構最接近半導體層之區域，低k介電聚合物之濃度係比高k介電聚合物還高。
  2. 一種電子裝置，其係以任何序列包括：(a)有機半導體層；及(b)相分離介電單一層，其包含低k介電聚合物及高k介電聚合物，其中在介電結構最接近該半導體之區域，相對於低k和高k介電聚合物之總重量而言，該低k介電聚合物的濃度範圍為約60%至100%，及該高k介電聚合物的濃度範圍為約40%至0%。
  3. 一種薄膜電晶體，其係以任何序列包括：(a)半導體層；及(b)相分離閘介電單一層，其包括大部分低k介電聚合物/少部分高k介電聚合物之第一相，及大部分高k介電聚合物/少部分低k介電聚合物之第二相，其中在介電結構最接近半導體層的區域，該低k介電聚合物之濃度係比該高k介電聚合物還高。
  4. 一種薄膜電晶體，其係以任何序列包括：(a)半導體層；及(b)相分離閘介電單一層，其包括共混聚合物(polymer blend)。
TW097111665A 2007-04-02 2008-03-31 具相分離介電結構之裝置 TWI433366B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/695,138 US7795614B2 (en) 2007-04-02 2007-04-02 Device with phase-separated dielectric structure

Publications (2)

Publication Number Publication Date
TW200849687A TW200849687A (en) 2008-12-16
TWI433366B true TWI433366B (zh) 2014-04-01

Family

ID=39495246

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111665A TWI433366B (zh) 2007-04-02 2008-03-31 具相分離介電結構之裝置

Country Status (6)

Country Link
US (1) US7795614B2 (zh)
EP (1) EP1978573B1 (zh)
JP (1) JP4908447B2 (zh)
KR (1) KR101451597B1 (zh)
CA (1) CA2627496C (zh)
TW (1) TWI433366B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754510B2 (en) * 2007-04-02 2010-07-13 Xerox Corporation Phase-separated dielectric structure fabrication process
GB2458940B (en) * 2008-04-03 2010-10-06 Cambridge Display Tech Ltd Organic thin film transistors
US8154080B2 (en) * 2008-12-05 2012-04-10 Xerox Corporation Dielectric structure having lower-k and higher-k materials
TW201117446A (en) * 2009-11-12 2011-05-16 Nat Univ Tsing Hua Method for forming organic layer of electronic device by contact printing
JP5737849B2 (ja) * 2010-03-02 2015-06-17 地方独立行政法人 大阪市立工業研究所 有機半導体膜の製造方法及び有機トランジスタ
JP5605610B2 (ja) * 2010-04-23 2014-10-15 セイコーエプソン株式会社 有機トランジスタの製造方法
US9076975B2 (en) * 2010-04-27 2015-07-07 Xerox Corporation Dielectric composition for thin-film transistors
JP6133532B2 (ja) * 2010-11-10 2017-05-24 株式会社カネカ トップゲート型有機薄膜トランジスタの製造方法および該製造法によって得られる有機薄膜トランジスタ
US8623447B2 (en) * 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374453A (en) * 1991-05-24 1994-12-20 Rogers Corporation Particulate filled composite film and method of making same
US6107117A (en) 1996-12-20 2000-08-22 Lucent Technologies Inc. Method of making an organic thin film transistor
US5883219A (en) * 1997-05-29 1999-03-16 International Business Machines Corporation Integrated circuit device and process for its manufacture
US6528218B1 (en) * 1998-12-15 2003-03-04 International Business Machines Corporation Method of fabricating circuitized structures
US6280794B1 (en) * 1999-03-10 2001-08-28 Conexant Systems, Inc. Method of forming dielectric material suitable for microelectronic circuits
US6136702A (en) * 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
CN100483774C (zh) * 1999-12-21 2009-04-29 造型逻辑有限公司 半导体器件及其形成方法
TWI226103B (en) * 2000-08-31 2005-01-01 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
KR100432152B1 (ko) * 2001-04-12 2004-05-17 한국화학연구원 다분지형 폴리알킬렌 옥시드 포로젠과 이를 이용한저유전성 절연막
US6770904B2 (en) 2002-01-11 2004-08-03 Xerox Corporation Polythiophenes and electronic devices generated therefrom
US6621099B2 (en) 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof
US6949762B2 (en) 2002-01-11 2005-09-27 Xerox Corporation Polythiophenes and devices thereof
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US20030227014A1 (en) 2002-06-11 2003-12-11 Xerox Corporation. Process for forming semiconductor layer of micro-and nano-electronic devices
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP2005072569A (ja) * 2003-08-06 2005-03-17 Mitsubishi Chemicals Corp 有機電界効果トランジスタ
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
US7282735B2 (en) 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
US7348280B2 (en) * 2005-11-03 2008-03-25 International Business Machines Corporation Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions

Also Published As

Publication number Publication date
TW200849687A (en) 2008-12-16
JP4908447B2 (ja) 2012-04-04
EP1978573A3 (en) 2011-05-18
EP1978573B1 (en) 2017-07-12
CA2627496A1 (en) 2008-10-02
KR20080090330A (ko) 2008-10-08
JP2008258610A (ja) 2008-10-23
EP1978573A2 (en) 2008-10-08
US20080237581A1 (en) 2008-10-02
KR101451597B1 (ko) 2014-10-16
US7795614B2 (en) 2010-09-14
CA2627496C (en) 2014-07-29

Similar Documents

Publication Publication Date Title
TWI422611B (zh) 相分離介電結構之組裝方法
TWI433366B (zh) 具相分離介電結構之裝置
US9076975B2 (en) Dielectric composition for thin-film transistors
CN102487125B (zh) 介电组合物
US8154080B2 (en) Dielectric structure having lower-k and higher-k materials
US8963131B2 (en) Electronic device
US9058981B2 (en) Dielectric composition for thin-film transistors
EP2157629A2 (en) Electronic device and process involving pinhole undercut area