TWI436463B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI436463B
TWI436463B TW098146114A TW98146114A TWI436463B TW I436463 B TWI436463 B TW I436463B TW 098146114 A TW098146114 A TW 098146114A TW 98146114 A TW98146114 A TW 98146114A TW I436463 B TWI436463 B TW I436463B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
metal layer
forming
package structure
Prior art date
Application number
TW098146114A
Other languages
English (en)
Other versions
TW201123378A (en
Inventor
陳建樺
德章 李
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Priority to TW098146114A priority Critical patent/TWI436463B/zh
Priority to US12/821,800 priority patent/US8274133B2/en
Publication of TW201123378A publication Critical patent/TW201123378A/zh
Application granted granted Critical
Publication of TWI436463B publication Critical patent/TWI436463B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/501—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體封裝結構及其製造方法
本發明係關於一種半導體封裝結構及其製造方法，詳言之，係關於一種整合被動元件之半導體封裝結構及其製造方法。
參考圖1，顯示習知半導體封裝結構之剖面示意圖。該習知半導體封裝結構1包括一基板11、一封裝單元12及一封膠體13。該封裝單元12包括複數個被動元件(圖中未示)。該封裝單元12係位於該基板11上，且電性連接至該基板11。該封膠體13包覆該封裝單元12。
該習知半導體封裝結構1之缺點如下。該等被動元件係先經由一半導體製程整合於該封裝單元12內，接著，該封裝單元12再以打線方式，或覆晶方式(圖中未示)，電性連接至該基板11，導致將該等被動元件整合至該半導體封裝結構1內之製程繁複，並提高成本。
因此，有必要提供一種半導體封裝結構及其製造方法，以解決上述問題。
本發明提供一種半導體封裝結構之製造方法，其包括以下步驟：(a)提供一基材，該基材包括至少一溝槽及至少一導電孔結構，該導電孔結構係位於該溝槽內；(b)形成一第一金屬層於該基材上，該第一金屬層包括一第一下電極，該第一金屬層直接接觸該導電孔結構；(c)形成一第一介電層及一第一上電極於該第一下電極上，其中該第一介電層係位於該第一上電極及該第一下電極之間，且該第一上電極、該第一介電層及該第一下電極形成一第一電容；(d)形成一第一保護層，以包覆該第一電容，該第一保護層包括至少一第一開口，該第一開口顯露部分該第一上電極；(e)形成一第二金屬層於該第一保護層上，該第二金屬層包括一第一電感，該第二金屬層直接接觸該第一上電極；及(f)形成一第二保護層，以包覆該第一電感。
藉此，可簡化該第一電感及該第一電容之製程，且可將該第一電感、該第一電容及該穿導孔結構一併整合至該半導體封裝結構內，以縮減產品尺寸。
本發明另提供一種半導體封裝結構，其包括一基材、一第一金屬層、一第一介電層、一第一上電極、一第一保護層、一第二金屬層及一第二保護層。該基材具有一第一表面、一第二表面、至少一溝槽及至少一穿導孔結構，該溝槽貫穿該第一表面及該第二表面，該穿導孔結構係位於該溝槽內，且顯露於該基材之第一表面及第二表面。該第一金屬層係位於該基材之第一表面，且包括一第一下電極，該第一金屬層直接接觸該穿導孔結構。該第一介電層係位於該第一下電極上。該第一上電極係位於該第一介電層上，該第一上電極、該第一介電層及該第一下電極形成一第一電容。該第一保護層包覆該第一電容，該第一保護層包括至少一第一開口，該第一開口顯露部分該第一上電極。該第二金屬層係位於該第一保護層上，且包括一第一電感，該第二金屬層直接接觸該第一上電極。該第二保護層包覆該第一電感。
藉此，可將該第一電感、該第一電容及該穿導孔結構一併整合至該半導體封裝結構內，以縮減產品尺寸。
參考圖2至圖22，顯示本發明半導體封裝結構之製造方法之第一實施例之示意圖。參考圖2，提供一基材21。在本實施例中，該基材21包括一第一表面211、一下表面212、至少一溝槽213及至少一導電孔結構217。該溝槽213係開口於該基材21之第一表面211。該導電孔結構217係位於該溝槽213內，且顯露於該基材21之第一表面211。
在本實施例中，該基材21之材質係為非絕緣材料，例如矽或氧化矽。該導電孔結構217包括一外絕緣層2141、一導體2142及一內絕緣層2143。該外絕緣層2141位於該溝槽213之側壁，定義出一第二中心槽2144，該導體2142位於該第二中心槽2144之側壁，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145。由於該基材21之材質係為非絕緣材料，故該外絕緣層2141係用以隔絕該基材21及該導體2142，避免通過該導電孔結構217之電流分流至該基材21，而降低該導電孔結構217之電性效果。
然而，在其他應用中，如圖3所示，該導電孔結構217可僅包括一外絕緣層2141及一導體2142，而不包括該內絕緣層2143(圖2)，該外絕緣層2141位於該溝槽213之側壁，定義出一第二中心槽2144，該導體2142填滿該第二中心槽2144。再者，該基材21之材質係可為絕緣材料，例如玻璃，則該導電孔結構217可以不包括該外絕緣層2141(圖2)。因此，如圖4所示，該導電孔結構217可僅包括一導體2142及一內絕緣層2143，該導體2142位於該溝槽213之側壁及底部，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145。或者，如圖5所示，該導電孔結構217僅包括一導體2142，該導體2142填滿該溝槽213。參考圖6，形成一第一絕緣底層22於該基材21上。在本實施例中，該第一絕緣底層22係位於該基材21之第一表面211，且具有一第一穿孔221，該第一穿孔221顯露該導電孔結構217。
接著，形成一第一金屬層23(圖9)於該基材21上，該第一金屬層23包括一第一下電極232。在本實施例中，該第一金屬層23係位於該第一絕緣底層22上，且直接接觸該導電孔結構217。在本實施例中，形成該第一金屬層23之步驟如下所述。參考圖7，形成一第一晶種層233於該基材21上。參考圖8，形成一第一光阻234於該第一晶種層233上，以覆蓋部分該第一晶種層233，且顯露部分該第一晶種層233，並形成一第一電鍍層235於被顯露之部分該第一晶種層233上。參考圖9，移除該第一光阻234(圖8)及被覆蓋之部分該第一晶種層233，該第一電鍍層235及部分該第一晶種層233形成該第一金屬層23。
接著，形成一第一介電層24(圖11)及一第一上電極25(圖11)於該第一下電極232上。該第一介電層24係位於該第一上電極25及該第一下電極232之間，且該第一上電極25、該第一介電層24及該第一下電極232形成一第一電容26(圖11)。在本實施例中，形成該第一介電層24之步驟如下所述。參考圖10，首先，形成(例如濺鍍)一第三金屬層於該第一下電極232上，並對該第三金屬層進行陽極氧化，以形成一第一氧化層241。該第三金屬層之材質係為鉭(Tantalum,Ta)，該第一氧化層241之材質係為五氧化鉭(Tantalum Pentoxide,Ta2 O5 )。接著，形成(例如濺鍍)一第四金屬層251於該第一氧化層241上。該第四金屬層251之材質係為鋁銅(AlCu)。最後，形成一第二光阻261於該第四金屬層251上。參考圖11，移除部分該第一氧化層241(圖10)及部分該第四金屬層251(圖10)，以分別形成該第一介電層24及該第一上電極25，同時形成該第一電容26，並移除該第二光阻261(圖10)。參考圖12，形成一第一保護層27，以包覆該第一電容26。該第一保護層27包括至少一第一開口271，該第一開口271顯露部分該第一上電極25。
接著，形成一第二金屬層35(圖15)於該第一保護層27上。該第二金屬層35包括一第一電感351，且直接接觸該第一上電極25。在本實施例中，形成該第二金屬層35之步驟如下所述。參考圖13，形成一第二晶種層352於該第一保護層27上。參考圖14，形成一第三光阻353於該第二晶種層352上，以覆蓋部分該第二晶種層352，且顯露部分該第二晶種層352，並形成一第二電鍍層354於被顯露之部分該第二晶種層352上。參考圖15，移除該第三光阻353(圖14)及被覆蓋之部分該第二晶種層352，該第二電鍍層354及部分該該第二晶種層352形成該第二金屬層35。參考圖16，形成一第二保護層36，以包覆該第一電感351。該第二保護層36包括至少一第二開口361，該第二開口361顯露部分該第二金屬層35。
接著，形成至少一第一凸塊28(圖19)於該第二保護層36之第二開口361內，該第一凸塊28與該第二金屬層35電性連接。在本實施例中，形成該第一凸塊28之步驟如下所述。參考圖17，形成一第三晶種層281於該第二保護層36上。參考圖18，先形成一第四光阻282於該第三晶種層281上，以覆蓋部分該第三晶種層281，且顯露部分該第三晶種層281，再形成一第三電鍍層283於被顯露之部分該第三晶種層281上。參考圖19，移除該第四光阻282及被覆蓋之部分該第三晶種層281，以形成該第一凸塊28。
參考圖20，設置該基材21於一載體29上，其中該基材21之第一表面211係面對該載體29，並從該基材21之下表面212(圖19)移除部分該基材21，以形成一第二表面215，且顯露該導電孔結構217(圖19)之導體2142於該第二表面215，以形成一穿導孔結構214。然而，在其他應用中，可再移除更多部分該基材21，使得該導電孔結構217(圖19)之內絕緣層2143亦顯露於該第二表面215，以確保該導體2142顯露於該第二表面215。
參考圖21，形成至少一電性元件於該基材21之第二表面215。在本實施例中，該電性元件係為一第二凸塊31，該第二凸塊31之製造方法，同該第一凸塊28之製造方法，故不再贅述。參考圖22，移除該載體29，形成本發明之半導體封裝結構2之第一實施例。然而，該電性元件係可為一第二電感32及一第二電容33，如圖23所示。該第二電感32及該第二電容33之製造方法，同該第一電感351及該第一電容26之製造方法，亦即，於該基材21之第二表面215所進行之製程可與於該基材21之第一表面211所進行之製程相同，故不再贅述。
藉此，可簡化該第一電感351及該第一電容26之製程，且可將該第一電感351、該第一電容26及該穿導孔結構214一併整合至該半導體封裝結構2內，以縮減產品尺寸。再參考圖22，顯示本發明半導體封裝結構之第一實施例之剖面示意圖。該半導體封裝結構2包括一基材21、一第一絕緣底層22、一第二絕緣底層34、一第一金屬層23、一第一介電層24、一第一上電極25、一第一保護層27、一第二金屬層35、一第二保護層36、至少一第一凸塊28及至少一電性元件。
該基材21具有一第一表面211、一第二表面215、至少一溝槽213及至少一穿導孔結構214。該溝槽213貫穿該第一表面211及該第二表面215，該穿導孔結構214係位於該溝槽213內，且顯露於該第一表面211及該第二表面215。
在本實施例中，該基材21之材質係為非絕緣材料，例如矽或氧化矽。該穿導孔結構214包括一外絕緣層2141、一導體2142及一內絕緣層2143，該外絕緣層2141位於該溝槽213之側壁，定義出一第二中心槽2144，該導體2142位於該第二中心槽2144之側壁，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145。由於該基材21之材質係為非絕緣材料，故該外絕緣層2141係用以隔絕該基材21及該導體2142，避免通過該穿導孔結構214之電流分流至該基材21，而降低該穿導孔結構214之電性效果。
然而，在其他應用中，該穿導孔結構214可僅包括一外絕緣層2141及一導體2142，而不包括該內絕緣層2143，該外絕緣層2141位於該溝槽213之側壁，定義出一第二中心槽2144，該導體2142填滿該第二中心槽2144。再者，該基材21之材質係可為絕緣材料，例如玻璃，則該穿導孔結構214可以不包括該外絕緣層2141，因此，該穿導孔結構214可僅包括一導體2142及一內絕緣層2143，該導體2142位於該溝槽213之側壁，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145，或者，該穿導孔結構214僅包括一導體2142，該導體2142填滿該溝槽213。
該第一絕緣底層22係位於該基材21之第一表面211，且具有一第一穿孔221，該第一穿孔221顯露該穿導孔結構214。該第二絕緣底層34位於該基材21之第二表面215，且具有一第二穿孔341，該第二穿孔341顯露該穿導孔結構214。該第一金屬層23係位於該基材21之第一表面211，較佳地，位於該第一絕緣底層22上，且包括一第一下電極232，該第一金屬層23直接接觸該穿導孔結構214。該第一介電層24係位於該第一下電極232上。在本實施例中，該第一介電層24之材質係為五氧化鉭(Tantalum Pentoxide,Ta2 O5 )。該第一上電極25係位於該第一介電層24上，該第一上電極25、該第一介電層24及該第一下電極232形成一第一電容26。在本實施例中，該第一上電極25之材質係為鋁銅(AlCu)。
該第一保護層27包覆該第一電容26。在本實施例中，該第一保護層27包括至少一第一開口271，該第一開口271顯露部分該第一上電極25。該第二金屬層35係位於第一保護層27上，且包括一第一電感351。該第二金屬層35直接接觸該第一上電極25。該第二保護層36包覆該第一電感351。在本實施例中，該第二保護層36包括至少一第二開口361，該第二開口361顯露部分該第二金屬層35。該第一凸塊28係位於該第二保護層36之第二開口361內，且與該第二金屬層35電性連接。該電性元件係位於該基材21之第二表面215。該電性元件係為一第二凸塊31。
藉此，可將該第一電感351、該第一電容26及該穿導孔結構214一併整合至該半導體封裝結構2內，以縮減產品尺寸。
參考圖23，顯示本發明半導體封裝結構之第二實施例之剖面示意圖。本實施例之半導體封裝結構3與第一實施例之半導體封裝結構2(圖22)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例之不同處在於，在本實施例中，該半導體封裝結構3之第二表面215包括複數個電性元件(例如一第二電感32、一第二電容33及一第二凸塊31)。
參考圖24至圖32，顯示本發明半導體封裝結構之製造方法之第二實施例之示意圖。參考圖24，提供一基材21。在本實施例中，該基材21具有一上表面216及一第二表面215，該溝槽213係開口於該基材21之第二表面215，且該導電孔結構217顯露於該基材21之第二表面215。參考圖25，形成一第二絕緣底層34於該基材21上。在本實施例中，該第二絕緣底層34係位於該基材21之第二表面215，且具有一第二穿孔341，該第二穿孔341顯露該導電孔結構217。接著，形成至少一電性元件於該基材21之第二表面215，較佳地，位於該第二絕緣底層34上，在本實施例中，該電性元件係為一第二凸塊31。參考圖26，設置該基材21於一載體29上，其中該基材21之第二表面215係面對該載體29，並從該基材21之上表面216(圖25)移除部分該基材21，以形成一第一表面211，且顯露該導電孔結構217於該第一表面211，以形成一穿導孔結構217。
參考圖27，形成一第一金屬層23於該基材21上，較佳地，位於該基材21之第一表面211。一第一電鍍層235及一第一晶種層233形成該第一金屬層23。該第一金屬層23包括一第一下電極232。參考圖28，形成一第一介電層24及一第一上電極25於該第一下電極232上，其中該第一介電層24係位於該第一上電極25及該第一下電極232之間，且該第一上電極25、該第一介電層24及該第一下電極232形成一第一電容26。參考圖29，形成一第一保護層27，以包覆該第一電容26。該第一保護層27包括至少一第一開口271，該第一開口271顯露部分該第一上電極25。參考圖30，形成一第二金屬層35於該第一保護層27上。一第二電鍍層354及一第二晶種層352形成該第二金屬層35。該第二金屬層35包括一第一電感351，且直接接觸該第一上電極25。參考圖31，形成一第二保護層36，以包覆該第一電感351。該第二保護層36包括至少一第二開口361，該第二開口361顯露部分該第二金屬層35。參考圖32，形成至少一第一凸塊28於該第一保護層27之第一開口271內，使該第一凸塊28與該第二金屬層35電性連接，並移除該載體29，形成本發明之半導體封裝結構2之第一實施例。
參考圖33至圖35，顯示本發明半導體封裝結構之製造方法之第三實施例之示意圖。本實施例之半導體封裝結構之製造方法與第一實施例之半導體封裝結構之製造方法(圖2至圖22)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例不同處在於，參考圖33，在提供一基材21時，該基材21具有一第一表面211、一第二表面215、至少一溝槽213及至少一導電孔結構，該溝槽213貫穿該第一表面211及該第二表面215，該導電孔結構係位於該溝槽213內，且顯露於該第一表面211及該第二表面215，以形成一穿導孔結構214。接著，參考圖34，先於該基材21之第一表面211形成一第一電感351及一第一電容26。參考圖35，再於該基材21之第二表面215形成至少一電性元件，且同時形成本發明之半導體封裝結構之第一實施例。然而，在其他應用中，亦可先於該基材21之第二表面215形成該電性元件，再於該基材21之第一表面211形成該第一電感351及該第一電容26。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．習知半導體封裝結構
2．．．本發明半導體封裝結構之第一實施例
11．．．基板
12．．．封裝單元
13．．．封膠體
21．．．基材
22．．．第一絕緣底層
23．．．第一金屬層
24．．．第一介電層
25．．．第一上電極
26．．．第一電容
27．．．第一保護層
28．．．第一凸塊
29．．．載體
31．．．第二凸塊
32．．．第二電感
33．．．第二電容
34．．．第二絕緣底層
35．．．第二金屬層
36．．．第二保護層
211．．．第一表面
212．．．下表面
213．．．溝槽
214．．．穿導孔結構
215．．．第二表面
216．．．上表面
217．．．導電孔結構
221．．．第一穿孔
232．．．第一下電極
233．．．第一晶種層
234．．．第一光阻
235．．．第一電鍍層
241．．．第一氧化層
251．．．第四金屬層
261．．．第二光阻
271．．．第一開口
281．．．第三晶種層
282．．．第四光阻
283．．．第三電鍍層
341．．．第二穿孔
351．．．第一電感
352．．．第二晶種層
353．．．第三光阻
354．．．第二電鍍層
361．．．第二開口
2141．．．外絕緣層
2142．．．導體
2143．．．內絕緣層
2144．．．第二中心槽
2145．．．第一中心槽
圖1顯示顯示習知半導體封裝結構之剖面示意圖；
圖2至圖22顯示本發明半導體封裝結構之製造方法之第一實施例之示意圖；
圖23顯示本發明半導體封裝結構之第二實施例之剖面示意圖；
圖24至圖32顯示本發明半導體封裝結構之製造方法之第二實施例之示意圖；及
圖33至圖35顯示本發明半導體封裝結構之製造方法之第三實施例之示意圖。
2．．．本發明半導體封裝結構之第一實施例
21．．．基材
22．．．第一絕緣底層
23．．．第一金屬層
24．．．第一介電層
25．．．第一上電極
26．．．第一電容
27．．．第一保護層
28．．．第一凸塊
31．．．第二凸塊
34．．．第二絕緣底層
35．．．第二金屬層
36．．．第二保護層
211．．．第一表面
213．．．溝槽
214．．．穿導孔結構
215．．．第二表面
221．．．第一穿孔
232．．．第一下電極
233．．．第一晶種層
235．．．第一電鍍層
271．．．第一開口
281．．．第三晶種層
283．．．第三電鍍層
341．．．第二穿孔
351．．．第一電感
352．．．第二晶種層
354．．．第二電鍍層
361．．．第二開口
2141．．．外絕緣層
2142．．．導體
2143．．．內絕緣層
2144．．．第二中心槽
2145．．．第一中心槽

Claims (32)

  1. 一種半導體封裝結構之製造方法，包括：(a)提供一基材，該基材包括至少一溝槽及至少一導電孔結構，該導電孔結構係位於該溝槽內；(b)形成一第一金屬層於該基材上，該第一金屬層包括一第一下電極，該第一金屬層直接接觸該導電孔結構；(c)形成一第一介電層及一第一上電極於該第一下電極上，其中該第一介電層係位於該第一上電極及該第一下電極之間，且該第一上電極、該第一介電層及該第一下電極形成一第一電容；(d)形成一第一保護層，以包覆該第一電容，該第一保護層包括至少一第一開口，該第一開口顯露部分該第一上電極；(e)形成一第二金屬層於該第一保護層上，該第二金屬層包括一第一電感，該第二金屬層直接接觸該第一上電極；及(f)形成一第二保護層，以包覆該第一電感。
  2. 如請求項1之方法，其中該步驟(a)中，該基材之材質係為玻璃。
  3. 如請求項1之方法，其中該步驟(a)中，該基材之材質係為矽或氧化矽。
  4. 如請求項3之方法，其中該步驟(a)之後，更包括一形成一第一絕緣底層於該基材上之步驟，該第一絕緣底層具有一第一穿孔，該第一穿孔顯露該導電孔結構，該步驟(b)中，該第一金屬層係位於該第一絕緣底層上，且直接接觸該導電孔結構。
  5. 如請求項1之方法，其中該步驟(a)中，該基材具有一第一表面及一第二表面，該溝槽貫穿該基材之第一表面及第二表面，且該導電孔結構顯露於該基材之第一表面及第二表面，以形成一穿導孔結構，該步驟(b)中，該第一金屬層係位於該基材之第一表面。
  6. 如請求項5之方法，其中該步驟(a)之後，更包括一形成至少一電性元件於該基材之第二表面之步驟。
  7. 如請求項1之方法，其中該步驟(a)中，該基材具有一第一表面及一下表面，該溝槽係開口於該基材之第一表面，且該導電孔結構顯露於該基材之第一表面，該步驟(b)中，該第一金屬層係位於該基材之第一表面。
  8. 如請求項7之方法，其中該步驟(f)之後，更包括：(g)設置該基材於一載體上，其中該基材之第一表面係面對該載體；(h)從該基材之下表面移除部分該基材，以形成一第二表面，且顯露該導電孔結構於該第二表面，以形成一穿導孔結構；(i)形成至少一電性元件於該基材之第二表面；及(j)移除該載體。
  9. 如請求項1之方法，其中該步驟(a)中，該基材具有一上表面及一第二表面，該溝槽係開口於該基材之第二表面，且該導電孔結構顯露於該基材之第二表面。
  10. 如請求項9之方法，其中該步驟(a)之後，更包括：(a1)形成至少一電性元件於該基材之第二表面；(a2)設置該基材於一載體上，其中該基材之第二表面係面對該載體；及(a3)從該基材之上表面移除部分該基材，以形成一第一表面，且顯露該導電孔結構於該第一表面，以形成一穿導孔結構。
  11. 如請求項10之方法，其中該步驟(b)中，該第一金屬層係位於該基材之第一表面。
  12. 如請求項10之方法，其中該步驟(f)之後，更包括一移除該載體之步驟。
  13. 如請求項1之方法，其中該步驟(b)包括：(b1)形成一第一晶種層於該基材上；(b2)形成一第一光阻於該第一晶種層上，以覆蓋部分該第一晶種層，且顯露部分該第一晶種層；(b3)形成一第一電鍍層於被顯露之部分該第一晶種層上；及(b4)移除該第一光阻及被覆蓋之部分該第一晶種層，該第一電鍍層及部分該第一晶種層形成該第一金屬層。
  14. 如請求項1之方法，其中該步驟(c)包括：(c1)形成一第三金屬層於該第一下電極上，並對該第三金屬層進行陽極氧化，以形成一第一氧化層；(c2)形成一第四金屬層於該第一氧化層上；(c3)形成一第二光阻於該第四金屬層上；(c4)移除部分該第一氧化層及部分該第四金屬層，以分別形成該第一介電層及該第一上電極，同時形成該第一電容；及(c5)移除該第二光阻。
  15. 如請求項14之方法，其中該步驟(c1)中，係利用濺鍍方法形成該第三金屬層及該第四金屬層。
  16. 如請求項1之方法，其中該步驟(e)包括：(e1)形成一第二晶種層於該第一保護層上；(e2)形成一第三光阻於該第二晶種層上，以覆蓋部分該第二晶種層，且顯露部分該第二晶種層；(e3)形成一第二電鍍層於被顯露之部分該第二晶種層上；及(e4)移除該第三光阻及被覆蓋之部分該第二晶種層，該第二電鍍層及部分該第二晶種層形成該第二金屬層。
  17. 如請求項1之方法，其中該步驟(f)中，該第二保護層包括至少一第二開口，該第二開口顯露部分該第二金屬層。
  18. 如請求項17之方法，其中該步驟(f)之後，更包括一形成至少一第一凸塊於該第二保護層之第二開口內之步驟，該第一凸塊與該第二金屬層電性連接。
  19. 一種半導體封裝結構，包括：一基材，具有一第一表面、一第二表面、至少一溝槽及至少一穿導孔結構，該溝槽貫穿該第一表面及該第二表面，該穿導孔結構係位於該溝槽內，且顯露於該基材之第一表面及第二表面；一第一金屬層，位於該基材之第一表面，且包括一第一下電極，該第一金屬層直接接觸該穿導孔結構；一第一介電層，位於該第一下電極上；一第一上電極，位於該第一介電層上，該第一上電極、該第一介電層及該第一下電極形成一第一電容；一第一保護層，包覆該第一電容，該第一保護層包括至少一第一開口，該第一開口顯露部分該第一上電極；一第二金屬層，位於該第一保護層上，且包括一第一電感，該第二金屬層直接接觸該第一上電極；及一第二保護層，包覆該第一電感。
  20. 如請求項19之封裝結構，其中該基材之材質係為玻璃。
  21. 如請求項19之封裝結構，其中該基材之材質係為矽或氧化矽。
  22. 如請求項21之封裝結構，更包括一第一絕緣底層及一第二絕緣底層，該第一絕緣底層位於該基材之第一表面，該第二絕緣底層位於該基材之第二表面，且該第一金屬層係位於該第一絕緣底層上。
  23. 如請求項19之封裝結構，其中該穿導孔結構包括一導體，該導體填滿該溝槽。
  24. 如請求項19之封裝結構，其中該穿導孔結構包括一導體及一內絕緣層，該導體位於該溝槽之側壁，定義出一第一中心槽，該內絕緣層填滿該第一中心槽。
  25. 如請求項19之封裝結構，其中該穿導孔結構包括一外絕緣層及一導體，該外絕緣層位於該溝槽之側壁，定義出一第二中心槽，該導體填滿該第二中心槽。
  26. 如請求項19之封裝結構，其中該穿導孔結構包括一外絕緣層、一導體及一內絕緣層，該外絕緣層位於該溝槽之側壁，定義出一第二中心槽，該導體位於該第二中心槽之側壁，定義出一第一中心槽，該內絕緣層填滿該第一中心槽。
  27. 如請求項19之封裝結構，其中該第一介電層之材質係為五氧化鉭(Tantalum Pentoxide,Ta2 O5 )。
  28. 如請求項19之封裝結構，其中該第一上電極之材質係為鋁銅(AlCu)。
  29. 如請求項19之封裝結構，其中該第二保護層包括至少一第二開口，該第二開口顯露部分該第二金屬層。
  30. 如請求項29之封裝結構，更包括至少一第一凸塊，位於該第二保護層之第二開口內，且與該第二金屬層電性連接。
  31. 如請求項19之封裝結構，更包括至少一電性元件，位於該基材之第二表面。
  32. 如請求項31之封裝結構，其中該電性元件係為一第二電感、一第二電容或一第二凸塊。
TW098146114A 2009-12-31 2009-12-31 半導體封裝結構及其製造方法 TWI436463B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098146114A TWI436463B (zh) 2009-12-31 2009-12-31 半導體封裝結構及其製造方法
US12/821,800 US8274133B2 (en) 2009-12-31 2010-06-23 Semiconductor package and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146114A TWI436463B (zh) 2009-12-31 2009-12-31 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201123378A TW201123378A (en) 2011-07-01
TWI436463B true TWI436463B (zh) 2014-05-01

Family

ID=44186450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146114A TWI436463B (zh) 2009-12-31 2009-12-31 半導體封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US8274133B2 (zh)
TW (1) TWI436463B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412114B (zh) * 2009-12-31 2013-10-11 日月光半導體製造股份有限公司 半導體封裝結構及其製造方法
TWI436463B (zh) * 2009-12-31 2014-05-01 日月光半導體製造股份有限公司 半導體封裝結構及其製造方法
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
TWI438882B (zh) * 2011-11-01 2014-05-21 欣興電子股份有限公司 嵌埋電容元件之封裝基板及其製法
CN102496616B (zh) * 2011-11-28 2016-04-27 日月光半导体制造股份有限公司 具有整合被动元件的半导体元件及其制造方法
CN102543948A (zh) * 2012-02-09 2012-07-04 日月光半导体制造股份有限公司 半导体结构及其制造方法
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
JP7080579B2 (ja) * 2016-12-02 2022-06-06 凸版印刷株式会社 電子部品製造方法
WO2018117111A1 (ja) * 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
US20220181182A1 (en) * 2020-12-03 2022-06-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
TWI436463B (zh) * 2009-12-31 2014-05-01 日月光半導體製造股份有限公司 半導體封裝結構及其製造方法

Also Published As

Publication number Publication date
US20110156247A1 (en) 2011-06-30
TW201123378A (en) 2011-07-01
US8274133B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
TWI436463B (zh) 半導體封裝結構及其製造方法
TWI412114B (zh) 半導體封裝結構及其製造方法
CN102136430B (zh) 半导体封装结构及其制造方法
US8921988B2 (en) Galvanically-isolated device and method for fabricating the same
TWI395292B (zh) 半導體封裝結構及其製造方法
TW201703210A (zh) 半導體封裝及其製造方法
JP2006032699A (ja) 半導体装置の製造方法
CN103545297A (zh) 多芯片叠合封装结构及其制作方法
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
CN105470144B (zh) 无核心层封装基板与其制造方法
CN109427728B (zh) 集成型无源组件和其制造方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
US9627344B2 (en) Semiconductor device
TWI659515B (zh) 封裝結構及其製造方法
CN102683298B (zh) 无承载板的封装件及其制法
CN102136476B (zh) 半导体封装结构及其制造方法
US20190035741A1 (en) Semiconductor device and a corresponding method of manufacturing semiconductor devices
CN102136475A (zh) 半导体封装结构及其制造方法
CN104795390B (zh) 半导体装置及其制造方法
US20110012229A1 (en) Semiconductor device with capacitor and method of fabricating the same
CN207637792U (zh) 堆叠封装结构
KR20100127923A (ko) 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법
TWI496263B (zh) 嵌埋晶片之封裝結構及其製法
TWI453884B (zh) 具有整合被動元件之半導體元件及其製造方法
WO2025026326A1 (zh) Mim电容器及其制造方法