TWI485823B - 半導體封裝結構及半導體封裝結構的製作方法 - Google Patents

半導體封裝結構及半導體封裝結構的製作方法 Download PDF

Info

Publication number
TWI485823B
TWI485823B TW099122521A TW99122521A TWI485823B TW I485823 B TWI485823 B TW I485823B TW 099122521 A TW099122521 A TW 099122521A TW 99122521 A TW99122521 A TW 99122521A TW I485823 B TWI485823 B TW I485823B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor die
package structure
forming
metal layer
Prior art date
Application number
TW099122521A
Other languages
English (en)
Other versions
TW201203476A (en
Inventor
曾子章
王金勝
莊誌宏
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW099122521A priority Critical patent/TWI485823B/zh
Priority to US12/915,514 priority patent/US8390013B2/en
Publication of TW201203476A publication Critical patent/TW201203476A/zh
Priority to US13/590,847 priority patent/US8563363B2/en
Application granted granted Critical
Publication of TWI485823B publication Critical patent/TWI485823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/254—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/259—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07302—Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H10W72/07304—Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半導體封裝結構及半導體封裝結構的製作方法
本發明是有關於一種封裝結構(package structure)及其製作方法，且特別是有關於一種高導熱需求之封裝暨其載板結構及其製作方法。
晶片封裝的目的是提供晶片適當的訊號路徑、導熱路徑及結構保護。傳統的打線(wire bonding)技術通常採用導線架(leadframe)作為晶片的承載器(carrier)。隨著晶片的接點密度逐漸提高，導線架已無法再提供更高的接點密度，故可利用具有高接點密度的封裝基板(package substrate)來取代之，並藉由金屬導線或凸塊(bump)等導電媒體，將晶片封裝至封裝基板上。
一般來說，晶片與封裝基板之間通常會配置一與晶片共形(conform)的黏著層。晶片透過黏著層而固定於封裝基板上且與封裝基板電性連接，且晶片所產生的熱可經由黏著層而傳遞至封裝基板以進行導熱。當選用銀膠(silver epoxy)作為黏著層的材料時，由於銀膠的導熱率差(小於20 W/mK)、膨脹係數高(大於30 ppm/K)且黏著強度較差，所以晶片所產生的熱經由黏著層傳遞至封裝基板時，黏著層會造成熱阻(thermal resistance)增加，進而導致導熱不易，且在熱應力(thermal stress)產生時易導致黏著層的強度降低，甚至遭到破壞。因此，如何使晶片所產生熱能夠更有效率地傳遞至外界，儼然成為設計者在研發上關注的議題之一。
本發明提供一種半導體封裝結構，具有較佳的導熱效果。
本發明提供一種半導體封裝結構的製作方法，用以製作上述之半導體封裝結構。
本發明提出一種半導體封裝結構，其包括一介電層、一圖案化金屬層、一承載板、一金屬層以及一半導體晶粒。介電層具有彼此相對的一第一表面、一第二表面以及一貫穿第一表面與第二表面的開口。圖案化金屬層配置於介電層的第一表面上。承載板配置於介電層的第二表面，具有彼此相對的一第三表面、一第四表面以及至少一貫穿第三表面與第四表面的貫孔。介電層的開口暴露出部分第三表面與貫孔。金屬層配置於承載板的第四表面上，具有至少一導熱柱以及一容納凹槽。導熱柱從承載板的第四表面延伸配置於貫孔中，且導熱柱的一端突出於承載板的第三表面。容納凹槽位於導熱柱的此端上。半導體晶粒配置於介電層的開口內且位於容納凹槽中。
在本發明之一實施例中，上述之半導體封裝結構更包括一第一黏著層，配置於介電層的第二表面上，且位於介電層與承載板之間。
在本發明之一實施例中，上述之半導體封裝結構更包括一保護層，配置於圖案化金屬層上，且覆蓋圖案化金屬層。
在本發明之一實施例中，上述之半導體封裝結構更包括一應力緩衝層，配置於容納凹槽與半導體晶粒之間。
在本發明之一實施例中，上述之半導體封裝結構更包括一第二黏著層，配置於應力緩衝層與承載板的第三表面之間。
在本發明之一實施例中，上述之半導體封裝結構更包括一高導熱絕緣材料層，其配置於金屬層遠離承載板的一側表面上。
在本發明之一實施例中，上述之高導熱絕緣材料層包括一類鑚鍍膜層(diamond-like carbon film)或一陶瓷材料層。
本發明還提出一種半導體封裝結構的製作方法，其中製作方法包括下述步驟。提供一介電層。介電層具有彼此相對的一第一表面以及一第二表面，且介電層已形成有一位於第一表面上的圖案化金屬層。形成一貫穿介電層之第一表面與第二表面的開口。形成一承載板於介電層的第二表面。承載板具有相對的一第三表面以及一第四表面，其中介電層的開口暴露出部分第三表面。接合一半導體晶粒於介電層的開口內，其中半導體晶粒具有一接合面以及一側表面。形成至少一貫穿承載板之第三表面與第四表面的貫孔，其中貫孔暴露出半導體晶粒的接合面以及部份側表面。形成一金屬層於承載板的第四表面上。金屬層具有至少一從承載板之第四表面延伸至配置於貫孔中的導熱柱以及一容納凹槽，其中導熱柱的一端突出於承載板的第三表面，容納凹槽位於導熱柱的這端上，且半導體晶粒位於容納凹槽中。
在本發明之一實施例中，上述之於形成介電層之開口之前，更包括於圖案化金屬層上形成一保護層，其中保護層覆蓋部分圖案化金屬層。於介電層之第二表面上形成一第一黏著層。
在本發明之一實施例中，上述之形成介電層之開口的方法包括一成型(routing)製程、一衝壓(punch)製程或一鐳射(laser)製程。
在本發明之一實施例中，上述之於接合半導體晶粒之前，更包括於介電層之開口所暴露出的承載板的第三表面上形成一第二黏著層，第二黏著層位於半導體晶粒之接合面上。
在本發明之一實施例中，上述之形成貫孔的步驟，包括貼附一薄膜於圖案化金屬層的上方、部分介電層上以及半導體晶粒之一相對於接合面的半導體晶粒上端上。進行一蝕刻製程以形成貫穿承載板之第四表面與第三表面的貫孔，其中貫孔暴露出第二黏著層。進行一雷射鑽孔製程以移除第二黏著層以及部分薄膜，以暴露出半導體晶粒的接合面與部分側表面。
在本發明之一實施例中，上述之在形成金屬層之前，更包括形成一應力緩衝層於半導體晶粒的接合面以及部分側表面上。
在本發明之一實施例中，上述之形成金屬層之後，更包括移除薄膜，以暴露出圖案化金屬層、部分介電層以及半導體晶粒的半導體晶粒上端。
在本發明之一實施例中，上述之於接合半導體晶粒之後，更包括形成一應力緩衝層於半導體晶粒的接合面以及部份側表面上，其中應力緩衝層位於第二黏著層與半導體晶粒之間。
在本發明之一實施例中，上述之形成貫孔的步驟，包括貼附一薄膜於圖案化金屬層的上方、部分介電層上以及半導體晶粒之一相對於接合面的半導體晶粒上端上。進行一蝕刻製程以形成貫穿承載板之第四表面與第三表面的貫孔，其中貫孔暴露出第二黏著層。進行一雷射鑽孔製程以部份移除第二黏著層以及部分薄膜，以暴露出位於半導體晶粒之接合面上的部份應力緩衝層以及位於半導體晶粒之部分側表面上的應力緩衝層。
在本發明之一實施例中，上述之形成金屬層之後，更包括移除薄膜，以暴露出圖案化金屬層、部分介電層以及半導體晶粒的半導體晶粒上端。
在本發明之一實施例中，上述之形成金屬層的方法包括電鍍(plating)、物理氣相沉積(physical vapor deposition,PVD)、化學氣相沉積(chemical vapor deposition,CVD)或物理/化學合併的氣相沉積(pure vacuum chemical vapour deposition,PVCVD)。
在本發明之一實施例中，上述之形成金屬層於承載板的第四表面上之後，更包括進行一打線製程，以使半導體晶粒透過至少一打線與圖案化金屬層電性連接。
在本發明之一實施例中，上述之形成金屬層於承載板的第四表面上之後，更包括形成一高導熱絕緣材料層於金屬層遠離承載板的一側表面上。
基於上述，由於本發明半導體晶粒設置於位於導熱柱一端上的容納凹槽中，因此半導體晶粒所產生的熱可直接透過導熱柱以及半導體晶粒下方的承載板快速地傳遞至外界。故，本發明之半導體封裝結構具有較佳的導熱效果。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明之一實施例之一種半導體封裝結構的剖面示意圖。請參考圖1，在本實施例中，半導體封裝結構100a包括一介電層110、一圖案化金屬層120、一承載板130、一金屬層140以及一半導體晶粒150。
詳細來說，介電層110具有彼此相對的一第一表面112、一第二表面114以及一開口116，其中開口116貫穿第一表面112與第二表面114。圖案化金屬層120配置於介電層110的第一表面112上，其中圖案化金屬層120暴露出部分介電層110的第一表面112。在本實施例中，圖案化金屬層120可作為後續打線接合時的接墊。承載板130配置於介電層110的第二表面114，且具有彼此相對的一第三表面132、一第四表面134以及至少一貫穿第三表面132與第四表面134的貫孔136(圖1中示意地繪示一個貫孔136)。其中，介電層110的開口116暴露出部分第三表面132與貫孔136，且承載板130的材質例如是金屬或非金屬。
金屬層140配置於承載板130的第四表面134上，且具有至少一導熱柱142(圖1中示意地繪示一個導熱柱142)以及一容納凹槽144。特別是，導熱柱142從承載板130的第四表面134延伸且分別配置於貫孔136中，且導熱柱142的一端突出於承載板130的第三表面132。容納凹槽144位於導熱柱142突出於承載板130之第三表面132的一端上。半導體晶粒150配置於介電層110的開口116內，且具有一接合面152、一半導體晶粒上端154、多個接墊156以及一側表面158。其中，接合面152面對承載板130的第三表面132，而半導體晶粒上端154與接合面152彼此相對，且這些接墊156位於半導體晶粒上端154上。特別是，本實施例之半導體晶粒150位於容納凹槽144中，其中半導體晶粒150的部份側表面158暴露於容納凹槽144外。
本實施例之半導體封裝結構100a更包括一第一黏著層162，其中第一黏著層162配置於介電層110的第二表面114上，且位於介電層110與承載板130之間，用以將介電層110穩固地固定於承載板130上。第一黏著層162的材質例如是環氧樹脂(Epoxy)。此外，在本實施例中，半導體封裝結構100a可更包括一保護層172以一防銲層176，其中保護層172配置於圖案化金屬層120上且覆蓋一部分圖案化金屬層120，用以避免圖案化化金屬層120產生氧化，進而影響後續之打線(未繪示)接合的可靠度。較佳地，保護層172例如是一雙層金屬層結構，其例如是由鎳層與銅層所組成或鎳層與銀層所組成。防銲層176配置於圖案化金屬層120上且覆蓋另一部分圖案化金屬層120，其中防銲層176與保護層172實質上同平面。
再者，半導體封裝結構100a亦更包括一應力緩衝層174，其中應力緩衝層174配置於容納凹槽144與半導體晶粒150之間，用以增加容納凹槽144與半導體晶粒150之間的接合力，可提升半導體封裝結構100a的可靠度。當然，於其他實施例中，半導體封裝結構100a亦可不具有應力緩衝層174，也就是說，半導體晶粒150的接合面152可直接配置且接觸位於導熱柱142一端的容納凹槽144。另外，本實例之半導體封裝結構100a之半導體晶粒150亦可透過至少一打線190(圖1中示意地繪示兩個)電性連接至圖案化金屬層120上的保護層172，其中這些打線190的兩端分別連接於半導體晶粒150的這些接墊156以及圖案化金屬層120之間。
由於本實施例之半導體晶粒150是設置容納凹槽144內，其中容納凹槽144是位於導熱柱142突出於承載板130之第三表面132的一端上，因此半導體晶粒150所產生的熱可直接透過導熱柱142以及半導體晶粒150下方的承載板130快速地傳遞至外界。故，相較於習知之晶片透過黏著層而傳遞至封裝基板以進行導熱而言，本實施例之半導體封裝結構100a具有較佳的導熱效果。
以上僅介紹本發明之半導體封裝結構100a的結構，並未介紹本發明之半導體封裝結構100a的製作方法。對此，以下將以圖1中的半導體封裝結構100a作為舉例說明，並配合圖2A至圖2H對本發明的半導體封裝結構100a的製作方法進行詳細的說明。
圖2A至圖2H為本發明之一實施例之一種半導體封裝結構的製作方法的剖面示意圖。請先參考圖2A，依照本實施例的半導體封裝結構100a的製作方法，首先，提供一介電層110。在本實施例中，介電層110具有彼此相對的一第一表面112以及一第二表面114，其中介電層110上已形成有一位於第一表面112上的圖案化金屬層120，且圖案化金屬層110上已形成有一保護層172以及一防銲層176。保護層172與防銲層176共平面，且保護層172覆蓋一部分圖案化金屬層120，用以避免圖案化化金屬層120產生氧化，進而影響後續之打線(未繪示)接合的可靠度。防銲層176覆蓋另一部分的圖案化金屬層120。在本實施例中，形成保護層172的方法例如是電鍍(plating)，而保護層172例如是一雙層金屬層，其例如是由鎳層與銅層所組成或鎳層與銀層所組成。
接著，請參考圖2B，於介電層110之第二表面114上形成一黏著層。在本實施例中，黏著層的材質例如是環氧樹脂(Epoxy)。接著，進行一成型(routing)製程、一衝壓(punch)製程或一鐳射(laser)製程，以形成一貫穿介電層110之第一表面112與第二表面114的開口116以及一第一黏著層162。
接著，請再參考圖2B，形成一承載板130於第一黏著層162上，其中第一黏著層162位於介電層110與承載板130之間，用以使介電層110穩固地固定於承載板130上。特別是，在本實施例中，介電層110、第一黏著層162以及承載板130形成一階梯狀之凹槽結構C。詳細來說，承載板130具有相對的一第三表面132以及一第四表面134，其中介電層110的開口116暴露出部分第三表面132，且第一黏著層162位於第三表面132上。
接著，請參考圖2C，於介電層110之開口116所暴露出的承載板130的第三表面132上形成一第二黏著層164，其中第二黏著層164的材質包括銀膠。接著，接合一半導體晶粒150於介電層110的開口116內，其中半導體晶粒150具有一接合面152、一半導體晶粒上端154、多個接墊156以及一側表面158。接合面152面對承載板130的第三表面132，而半導體晶粒上端154與接合面152彼此相對，且這些接墊156位於半導體晶粒上端154上。第二黏著層164位於半導體晶粒150之接合面152與承載板130的第三表面132之間，用以使半導體晶粒150穩固地固定於承載板130上。
接著，請參考圖2D，貼附一薄膜180於圖案化金屬層120上方的第一保護層172與防銲層176上、部分介電層110的第一表面112上、半導體晶粒150的半導體晶粒上端154與側表面158上以及部份第二黏著層164上。在本實施例中，薄膜180例如是膠帶(tape)。
接著，請再參考圖2D，進行一蝕刻製程，以形成至少一貫穿承載板130之第四表面134與第三表面132的貫孔136(圖2H中示意地繪示一個貫孔136)，其中貫孔136暴露出第二黏著層164。
接著，請參考圖2E，進行一雷射鑽孔製程，以移除第二黏著層164以及部分薄膜180，以使貫孔136暴露出半導體晶粒150的接合面152以及部份側表面158。
接著，請參考圖2F，形成一應力緩衝層174於貫孔136所暴露出的半導體晶粒150之接合面152以及部分側表面158上。接著，形成一金屬層140於承載板130的第四表面134上，其中金屬層140具有至少一導熱柱142(圖2F中示意地繪示一個導熱柱142)以及一容納凹槽144。詳細來說，導熱柱142從承載板130之第四表面134延伸且分別配置於貫孔136中，其中導熱柱142的一端突出於承載板130的第三表面132，而容納凹槽144位於導熱柱142突出於承載板130之第三表面132的一端上，且半導體晶粒150位於容納凹槽144中。在本實施例中，形成金屬層140的方法例如是電鍍(plating)、物理氣相沉積(physical vapor deposition,PVD)、化學氣相沉積(chemical vapor deposition,CVD)或物理/化學合併的氣相沉積(pure vacuum chemical vapour deposition,PVCVD)。
然後，請參考圖2G，移除薄膜180，以暴露出圖案化金屬層120上方的保護層172與防銲層175、部分介電層110的第一表面112、部分第一黏著層162以及半導體晶粒150的半導體晶粒上端154與部份側表面158。
最後，請參考圖2H，進行一打線製程，以使半導體晶粒150的這些接墊156透過至少一打線190(圖2H中示意地繪示二條)與圖案化金屬層120上的保護層172電性連接。至此，已完成半導體封裝結構100a的製作。
由於本實施例之半導體封裝結構100a的製作方法是透過蝕刻製程與雷射鑽孔製程來形成貫孔136以及移除第二黏著層164。因此，金屬層140的導熱柱142可分別形成於貫孔136內且半導體晶粒150可設置於容納凹槽144中。如此一來，半導體晶粒150所產生的熱可直接透過導熱柱142以及半導體晶粒150下方的承載板130快速地傳遞至外界。故，相較於習知之晶片透過黏著層而傳遞至封裝基板以進行導熱而言，本實施例之半導體封裝結構100a具有較佳的導熱效果。
當然，圖2A至2H所繪示的製程僅是作為舉例說明之用，部分步驟為目前半導體封裝製程中常見的技術。本領域的技術人員當可依據實際狀況調整、省略或增加可能的步驟，以符合製程需求，此處不再逐一贅述。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請同時參考圖1與圖3，本實施例之半導體封裝結構100b與圖1之半導體封裝結構100a相似，兩者的差異在於：圖3之半導體封裝結構100b之金屬層140a之導熱柱142a突出於承載板130之第三表面132的一端與半導體晶粒150的半導體晶粒上端154實質上切齊。在本實施例中，半導體晶粒150的側表面158完全位於容納凹槽144中，如此一來，金屬層140a具有較大的面積，可增加半導體晶粒150側邊的導熱路徑，進而提昇半導體封裝結構100b的散熱效果。
圖4為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請同時參考圖1與圖4，本實施例之半導體封裝結構100c與圖1之半導體封裝結構100a相似，兩者的差異在於：圖4之半導體封裝結構100c更包括一第二黏著層164a，其中第二黏著層164a位於應力緩衝層174與承載板130c的第三表面132之間，用以使半導體晶粒150能更穩固地固定於承載板130c上。此外，本實施例之承載板130c具有多個貫孔136c，而金屬層140c的多個導熱柱142c分別位於承載板130c的這些貫孔136c中，且直接接觸部分應力緩衝層174。
在製程上，本實施例的半導體封裝結構100c可以採用與前述實施例之半導體封裝結構100a大致類似的製作方式，並且於進行圖2C所繪示之製程步驟時，先形成應力緩衝層174以及位於應力緩衝層174與承載板130c之第三表面132上的第二黏著層164a。接著，進行圖2D所繪示之製程步驟時，形成多個貫孔136c以暴露出第二黏著層164a。接著，於進行圖2E所繪示之製程步驟時，移除部份第二黏著層164a以及部分薄膜180，以暴露出位於半導體晶粒150之接合面152上的部分應力緩衝層174以及位於半導體晶粒150之部分側表面158上的應力緩衝層174。然後，於進行圖2F所繪示之製程步驟時，形成多個從承載板130c之第四表面134延伸且位於這些貫孔136c中的導熱柱142c。最後，依序進行圖2G與圖2H的製程步驟，即便可大致完成半導體封裝結構100c的製作。
圖5為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請同時參考圖1與圖5，本實施例之半導體封裝結構100d與圖1之半導體封裝結構100a相似，兩者的差異在於：圖5之半導體封裝結構100d更包括一高導熱絕緣材料層185，其中高導熱絕緣材料185配置於金屬層140遠離承載板130的一側表面上，且高導熱絕緣材料層185例如是一類鑚鍍膜層(diamond-like carbon film)或一陶瓷材料層。由於本實施例之半導體封裝結構100d具有高導熱絕緣材料層185，因此除了可作為半導體封裝結構100d的底部絕緣之用外，亦可兼具半導體封裝結構100d的導熱需求。
圖6為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請同時參考圖4與圖6，本實施例之半導體封裝結構100e與圖4之半導體封裝結構100c相似，兩者的差異在於：圖6之半導體封裝結構100e更包括一高導熱絕緣材料層185，其中高導熱絕緣材料185配置於金屬層140c遠離承載板130c的一側表面上，且高導熱絕緣材料層185例如是一類鑚鍍膜層(diamond-like carbon film)或一陶瓷材料層。由於本實施例之半導體封裝結構100e具有高導熱絕緣材料層185，因此除了可作為半導體封裝結構100e的底部絕緣之用外，亦可兼具半導體封裝結構100e的導熱需求。
綜上所述，由於本發明之黏著層並未完全覆蓋或未覆蓋(意即無黏著層)半導體晶粒的接合面，且半導體晶粒設置於位於導熱柱一端上的容納凹槽中，因此半導體晶粒所產生的熱可直接透過導熱柱以及半導體晶粒下方的承載板快速地傳遞至外界。故，本發明之半導體封裝結構具有較佳的導熱效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a～100e．．．半導體封裝結構
110．．．介電層
112．．．第一表面
114．．．第二表面
116．．．開口
120．．．圖案化金屬層
130、130c．．．承載板
132．．．第三表面
134．．．第四表面
136、136c．．．貫孔
140、140a、140c．．．金屬層
142、142a、142c．．．導熱柱
150．．．半導體晶粒
152．．．接合面
154．．．半導體晶粒上端
156．．．接墊
162．．．第一黏著層
164、164a．．．第二黏著層
172．．．保護層
174．．．應力緩衝層
176．．．防銲層
180．．．薄膜
190．．．打線
185．．．高導熱絕緣材料層
C．．．凹槽結構
圖1為本發明之一實施例之一種半導體封裝結構的剖面示意圖。
圖2A至圖2H為本發明之一實施例之一種半導體封裝結構的製作方法的剖面示意圖。
圖3至圖6為本發明之多個實施例之半導體封裝結構的剖面示意圖。
100a．．．半導體封裝結構
110．．．介電層
112．．．第一表面
114．．．第二表面
116．．．開口
120．．．圖案化金屬層
130．．．承載板
132．．．第三表面
134．．．第四表面
136．．．貫孔
140．．．金屬層
142．．．導熱柱
144．．．容納凹槽
150．．．半導體晶粒
152．．．接合面
154．．．半導體晶粒上端
156．．．接墊
158．．．側表面
162．．．第一黏著層
172．．．保護層
174．．．應力緩衝層
176．．．防銲層
190．．．打線

Claims (13)

  1. 一種半導體封裝結構的製作方法，包括：提供一介電層，該介電層具有彼此相對的一第一表面以及一第二表面，其中該介電層已形成有一位於該第一表面上的圖案化金屬層；形成一貫穿該介電層之該第一表面與該第二表面的開口；形成一承載板於該介電層的該第二表面，該承載板具有相對的一第三表面以及一第四表面，其中該介電層的該開口暴露出部分該第三表面；接合一半導體晶粒於該介電層的該開口內，其中該半導體晶粒具有一接合面以及一側表面；形成至少一貫穿該承載板之該第三表面與該第四表面的貫孔，其中該貫孔暴露出該半導體晶粒的該接合面以及部分該側表面；以及形成一金屬層於該承載板的該第四表面上，該金屬層具有至少一從該承載板之該第四表面延伸至配置於該貫孔中的導熱柱以及一容納凹槽，其中該導熱柱的一端突出於該承載板的該第三表面，該容納凹槽位於該導熱柱的該一端上，且該半導體晶粒位於該容納凹槽中。
  2. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中於形成該介電層之該開口之前，更包括：於該圖案化金屬層上形成一保護層，其中該保護層覆蓋部份該圖案化金屬層；以及 於該介電層之該第二表面上形成一第一黏著層。
  3. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中形成該介電層之該開口方法包括一成型製程、一衝壓製程或一鐳射製程。
  4. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中於接合該半導體晶粒之前，更包括於該介電層之該開口所暴露出的該承載板的該第三表面上形成一第二黏著層，該第二黏著層位於該半導體晶粒之該接合面上。
  5. 如申請專利範圍第4項所述之半導體封裝結構的製作方法，其中形成該貫孔的步驟，包括：貼附一薄膜於該圖案化金屬層的上方、部分該介電層上以及該半導體晶粒之一相對於該接合面的半導體晶粒上端上；進行一蝕刻製程，以形成貫穿該承載板之該第四表面與該第三表面的貫孔，其中該貫孔暴露出該第二黏著層；以及進行一雷射鑽孔製程，以移除該第二黏著層以及部分該薄膜，以暴露出該半導體晶粒的該接合面與部分該側表面。
  6. 如申請專利範圍第5項所述之半導體封裝結構的製作方法，其中在形成該金屬層之前，更包括：形成一應力緩衝層於該半導體晶粒的該接合面以及部分該側表面上。
  7. 如申請專利範圍第5項所述之半導體封裝結構的製作方法，其中形成該金屬層之後，更包括移除該薄膜，以暴露出該圖案化金屬層、部分該介電層以及該半導體晶粒的該半導體晶粒上端。
  8. 如申請專利範圍第4項所述之半導體封裝結構的製作方法，其中於接合該半導體晶粒之後，更包括：形成一應力緩衝層於該半導體晶粒的該接合面以及部份該側表面上，其中該應力緩衝層位於該第二黏著層與該半導體晶粒之間。
  9. 如申請專利範圍第8項所述之半導體封裝結構的製作方法，其中形成該貫孔的步驟，包括：貼附一薄膜於該圖案化金屬層的上方、部分該介電層上以及該半導體晶粒之一相對於該接合面的半導體晶粒上端上；進行一蝕刻製程，以形成貫穿該承載板之該第四表面與該第三表面的貫孔，其中該貫孔暴露出該第二黏著層；以及進行一雷射鑽孔製程，以移除部分該第二黏著層以及部分該薄膜，以暴露出位於該半導體晶粒之該接合面上的部分該應力緩衝層以及位於該半導體晶粒之該部份該側表面上的該應力緩衝層。
  10. 如申請專利範圍第9項所述之半導體封裝結構的製作方法，其中形成該金屬層之後，更包括移除該薄膜，以暴露出該圖案化金屬層、部分該介電層以及該半導體晶 粒的該半導體晶粒上端。
  11. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中形成該金屬層的方法包括電鍍、物理氣相沉積、化學氣相沉積或物理/化學合併的氣相沉積。
  12. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中形成該金屬層於該承載板的該第四表面上之後，更包括進行一打線製程，以使該半導體晶粒透過至少一打線與該圖案化金屬層電性連接。
  13. 如申請專利範圍第1項所述之半導體封裝結構的製作方法，其中形成該金屬層於該承載板的該第四表面上之後，更包括形成一高導熱絕緣材料層於該金屬層遠離該承載板的一側表面上。
TW099122521A 2010-07-08 2010-07-08 半導體封裝結構及半導體封裝結構的製作方法 TWI485823B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099122521A TWI485823B (zh) 2010-07-08 2010-07-08 半導體封裝結構及半導體封裝結構的製作方法
US12/915,514 US8390013B2 (en) 2010-07-08 2010-10-29 Semiconductor package structure and fabricating method of semiconductor package structure
US13/590,847 US8563363B2 (en) 2010-07-08 2012-08-21 Fabricating method of semiconductor package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099122521A TWI485823B (zh) 2010-07-08 2010-07-08 半導體封裝結構及半導體封裝結構的製作方法

Publications (2)

Publication Number Publication Date
TW201203476A TW201203476A (en) 2012-01-16
TWI485823B true TWI485823B (zh) 2015-05-21

Family

ID=45438014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122521A TWI485823B (zh) 2010-07-08 2010-07-08 半導體封裝結構及半導體封裝結構的製作方法

Country Status (2)

Country Link
US (2) US8390013B2 (zh)
TW (1) TWI485823B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446591B (zh) * 2011-05-03 2014-07-21 旭德科技股份有限公司 封裝載板及其製作方法
TWI489918B (zh) * 2012-11-23 2015-06-21 旭德科技股份有限公司 封裝載板
TWI572922B (zh) * 2013-01-31 2017-03-01 鴻海精密工業股份有限公司 光纖連接器
US20190267307A1 (en) * 2014-03-07 2019-08-29 Bridge Semiconductor Corp. Heat conductive wiring board and semiconductor assembly using the same
US20200146192A1 (en) * 2014-03-07 2020-05-07 Bridge Semiconductor Corp. Semiconductor assembly having dual wiring structures and warp balancer
CN112714539A (zh) * 2019-10-24 2021-04-27 伟创力有限公司 电子组件及制造电子组件的方法
TWI764256B (zh) * 2020-08-28 2022-05-11 朋程科技股份有限公司 智慧功率模組封裝結構
EP4044221A1 (en) * 2021-02-10 2022-08-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat removal architecture for stack-type component carrier with embedded component
US12342474B2 (en) * 2022-06-30 2025-06-24 DSBJ Pte. Ltd. Customized thermal pathways in a PCB
US20250046667A1 (en) * 2023-08-03 2025-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Heat Dissipating Structure and Methods of Forming The Same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200541415A (en) * 2004-04-27 2005-12-16 Kyocera Corp Wiring board for light emitting element
US20060170332A1 (en) * 2003-03-13 2006-08-03 Hiroto Tamaki Light emitting film, luminescent device, method for manufacturing light emitting film and method for manufacturing luminescent device
TWM339772U (en) * 2007-05-25 2008-09-01 Kai-Jie Huang Heat conducting substrate of light emitting diode
US20080296609A1 (en) * 2002-07-08 2008-12-04 Nichia Corporation Nitride Semiconductor Device Comprising Bonded Substrate and Fabrication Method of the Same
TW200917517A (en) * 2007-10-04 2009-04-16 Tysun Inc LED optical module and fabricating method thereof
TW200917524A (en) * 2007-10-11 2009-04-16 Chi Mei Lighting Tech Corp Light-emitting diode package structure and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387412B1 (en) * 2001-04-12 2009-03-11 Matsushita Electric Works, Ltd. Light source device using led, and method of producing same
JP4045781B2 (ja) * 2001-08-28 2008-02-13 松下電工株式会社 発光装置
US6625028B1 (en) * 2002-06-20 2003-09-23 Agilent Technologies, Inc. Heat sink apparatus that provides electrical isolation for integrally shielded circuit
US7741158B2 (en) * 2006-06-08 2010-06-22 Unisem (Mauritius) Holdings Limited Method of making thermally enhanced substrate-base package
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296609A1 (en) * 2002-07-08 2008-12-04 Nichia Corporation Nitride Semiconductor Device Comprising Bonded Substrate and Fabrication Method of the Same
US20060170332A1 (en) * 2003-03-13 2006-08-03 Hiroto Tamaki Light emitting film, luminescent device, method for manufacturing light emitting film and method for manufacturing luminescent device
TW200541415A (en) * 2004-04-27 2005-12-16 Kyocera Corp Wiring board for light emitting element
TWM339772U (en) * 2007-05-25 2008-09-01 Kai-Jie Huang Heat conducting substrate of light emitting diode
TW200917517A (en) * 2007-10-04 2009-04-16 Tysun Inc LED optical module and fabricating method thereof
TW200917524A (en) * 2007-10-11 2009-04-16 Chi Mei Lighting Tech Corp Light-emitting diode package structure and method for manufacturing the same

Also Published As

Publication number Publication date
US20130011971A1 (en) 2013-01-10
TW201203476A (en) 2012-01-16
US20120007252A1 (en) 2012-01-12
US8390013B2 (en) 2013-03-05
US8563363B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
TWI485823B (zh) 半導體封裝結構及半導體封裝結構的製作方法
TWI651828B (zh) 晶片封裝結構及其製造方法
CN102769076B (zh) 封装载板的制作方法
TWI426584B (zh) 半導體封裝件及其製法
TWI858353B (zh) 信熱分離tmv封裝結構及其製作方法
JP2015041773A (ja) インターポーザ基板およびその製造方法
CN106548985A (zh) 封装载板及其制作方法
JP2012235083A (ja) パッケージ構造およびその製造方法
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
TW200910561A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
JP2016012650A (ja) 半導体装置
JP5607092B2 (ja) パッケージ構造およびその製造方法
CN102376677B (zh) 半导体封装结构及半导体封装结构的制作方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
CN1316607C (zh) 具有高散热效能的半导体封装件及其制法
CN101345198A (zh) 半导体装置及其制法
TWI608579B (zh) 半導體結構及其製法
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
TWI541952B (zh) 半導體封裝件及其製法
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法
TWI596678B (zh) 半導體封裝結構及其製作方法
TWI658557B (zh) 線路載板及其製造方法
TWI433615B (zh) 散熱基板及其製作方法