TWI493636B - 具有集成插槽的系統級封裝及用於製造其的方法 - Google Patents

具有集成插槽的系統級封裝及用於製造其的方法 Download PDF

Info

Publication number
TWI493636B
TWI493636B TW101137669A TW101137669A TWI493636B TW I493636 B TWI493636 B TW I493636B TW 101137669 A TW101137669 A TW 101137669A TW 101137669 A TW101137669 A TW 101137669A TW I493636 B TWI493636 B TW I493636B
Authority
TW
Taiwan
Prior art keywords
active wafer
intermediate layer
package
active
wafer
Prior art date
Application number
TW101137669A
Other languages
English (en)
Other versions
TW201336003A (zh
Inventor
趙子群
胡坤忠
山沛 可芙 卡里卡蘭
雷澤厄 拉曼 卡恩
皮耶特 佛倫肯
陳向東
Original Assignee
美國博通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國博通公司 filed Critical 美國博通公司
Publication of TW201336003A publication Critical patent/TW201336003A/zh
Application granted granted Critical
Publication of TWI493636B publication Critical patent/TWI493636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/271—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07252—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H10W76/67—Seals characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

具有集成插槽的系統級封裝及用於製造其的方法
本發明涉及一種具有集成插槽的系統級封裝。
封裝解決方案持續發展以滿足受具有更高積體電路密度的電子系統影響的日益嚴格的設計限制。例如，用於將電源和接地以及輸入/輸出(I/O)信號提供給單個半導體封裝內的多個有源晶片的一種解決方案利用了一個或多個中間層來將有源晶片電耦接至封裝基板。
然而，隨著趨向更大規模集成系統的趨勢通過將越來越多的有源晶片一同封裝而繼續，例如，這些系統對於由於不充分的散熱和/或電磁遮罩和/或差的信號完整性的性能下降的脆弱性可能變得尖銳。考慮到對通過更先進的系統級封裝實施來確保可靠性能的這些及其他挑戰，單使用中間層可能不能提供用於容納形成大規模集成系統的有源晶片中的功率和熱量分佈的最佳解決方案。
本發明提供了一種系統級封裝，包括：第一有源晶片，其具有在所述第一有源晶片的上表面上的第一多個電連接器；中間層，其位於所述第一有源晶片上方；第二有源晶片，其具有在所述第二有源晶片的下表面上的第二多個電連接器；所述中間層被配置為選擇性將所述第一多個電連接器中的至少一個耦接至所述第二多個電連接器中的至少一個；插槽，其包圍所述第一有源晶片和所述第二有源晶片以及所述中間層，所述插槽電耦接至所述第一有源晶片、所述第二有源晶片和所述中間層中的至少一個。
上述系統級封裝中，所述中間層包括至少一層選擇性導電膜。
上述系統級封裝中，所述選擇性導電膜包括具有分散於其中的奈米線或奈米管的聚合物基體。
上述系統級封裝中，所述插槽被配置為遮罩所述第一有源晶片、所述第二有源晶片和所述中間層使之免於電磁干擾。
上述系統級封裝中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述中間層提供共用封裝接地。
上述系統級封裝中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述中間層提供散熱片。
本發明還提供了一種系統級封裝，包括：第一有源晶片，其具有在所述第一有源晶片的上表面上的第一多個電連接器。選擇性導電膜，其位於所述第一有源晶片上方；第二有源晶片，其具有在所述第二有源晶片的下表面上的第二多個電連接器；所述選擇性導電膜被配置為選擇性將所述第一多個電連接器中的至少一個耦接至所述第二多個電連接器中的至少一個；插槽，其包圍所述第一有源晶片和所述第二有源晶片以及所述選擇性導電膜。
上述系統級封裝中，所述插槽電耦接至所述第一有源晶片、所述第二有源晶片和所述選擇性導電膜中的至少一個。
上述系統級封裝中，所述插槽被配置為遮罩所述第一有源晶片、所述第二有源晶片和所述選擇性導電膜使之免於電磁干擾。
上述系統級封裝中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述選擇性導電膜提供共用封裝接地。
上述系統級封裝中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述選擇性導電膜提供散熱片。
上述系統級封裝中，所述選擇性導電膜包括具有分佈於其中的奈米線或奈米管的聚合物基體。
上述系統級封裝中，所述選擇性導電膜包括具有分佈於其中的導電體的聚合物基體。
上述系統級封裝中，所述選擇性導電膜包括各向異性導電膜(ACF)。
本發明提供了一種用於製造系統級封裝的方法，所述方法包括：配置第一有源晶片，所述第一有源晶片具有在所述第一有源晶片上表面上的第一多個電連接器；將中間層置於所述第一有源晶片上方；將第二有源晶片置於所述中間層上方，所述第二有源晶片具有在所述第二有源晶片的下表面上的第二多個電連接器；利用所述中間層選擇性將所述第一多個電連接器中的至少一個耦接至所述第二多個電連接器中的至少一個；將所述第一有源晶片和所述第二有源晶片以及所述中間層密封在插槽中，所述插槽電耦接至所述第一有源晶片、所述第二有源晶片和所述中間層中的至少一個。
上述方法中，所述中間層包括至少一層選擇性導電膜。
上述方法中，所述選擇性導電膜包括具有分佈於其中的奈米線或奈米管的聚合物基體。
上述方法中，所述插槽被配置為遮罩所述第一有源晶片、所述第二有源晶片和所述中間層使之免於電磁干擾。
上述方法中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述中間層提供共用封裝接地。
上述方法中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述中間層提供散熱片。
以下描述包括關於本公開中的實施方式的具體資訊。本領域技術人員將認識到，本公開可以不同於本文具體討論的方法來實施。本申請中的附圖及其所附詳細描述僅針對示例性實施。除非指出，否則圖中相似或相應的元件可 由相似或相應的附圖標記來表示。此外，本申請中的附圖和圖示一般不成比例，且並非旨在符合實際的相對尺寸。
圖1示出了具有集成插槽的系統級封裝的一種實施的截面圖。如圖1所示，系統級封裝100包括第一有源晶片110、第二有源晶片120以及包括仲介層電介質132和穿過中間層的連接134a和134b的中間層130，其全部被包括插槽接觸162的插槽160包圍。此外，系統級封裝100包括用於將第二有源晶片黏附至插槽160內表面的黏附層164、包括將第一有源晶片110的上表面111黏附至中間層130的微凸塊112a和112b的微凸塊112、包括將第二有源晶片120的下表面121黏附至中間層130的微凸塊122a和122b的微凸塊122。圖1中還示出了將系統級封裝110電連接至基板102的焊球104，基板102可以是例如封裝基板或印刷電路板。
需要注意，儘管僅一個焊球104被圖1中的附圖標記具體指出，但任何或全部所示的將系統級封裝100連接至基板102的焊球均可被表徵或稱作焊球104。此外，儘管各微凸塊112和微凸塊122中僅一個被這樣明確標注，但示出在第一有源晶片110上表面111上的任何或全部微凸塊(包括微凸塊112a和112b)均可被表徵或稱作微凸塊112，同時，示出在第二有源晶片120下表面121上的任何或全部微凸塊(包括微凸塊122a和122b)均可被表徵或稱作微凸塊122。
如圖1所示，第一有源晶片110具有在第一有源晶片110上表面111上的微凸塊112形式的電連接器。再如圖1所示，中間層130位於第一有源晶片110和微凸塊122上。此外，根據圖1所示的實施方式，包括在第二有源晶片120的下表面121上的微凸塊122形式的電連接器的第二有源晶片120被示出在中間層130之上。需要注意，如圖1所示，中間層130被配置為將至少一個微凸塊112選擇性 耦接至至少一個微凸塊122。換言之，根據本實施，中間層130被配置為提供穿過中間層的連接134a用於選擇性將第一有源晶片110上表面111上的微凸塊112a耦接至第二有源晶片120下表面121上的微凸塊122a，以及通過選擇性提供穿過中間層的連接134b來選擇性將微凸塊112b連接至微凸塊122b。如圖1所示，根據一種實施方式，插槽160包圍第一有源晶片110、第二有源晶片120和中間層130，並由插槽接觸162電連接至中間層130。
插槽160可以是導電和導熱的插槽，且可以由例如金屬或合金(諸如銅或銅合金)製成。可選地，插槽160可由非金屬材料(諸如塑膠或模塑膠)製成，但卻具有電佈線和/或一個或多個在其中形成的接地面來通過插槽接觸162提供電連接。在一種實施方式中，例如，插槽160可被配置為遮罩第一有源晶片110、第二有源晶片120和中間層130使之免於電磁干擾和/或被配置為向包括第一有源晶片110、第二有源晶片120和中間層130的系統級封裝100提供共用封裝接地。此外，在一些實施方式中，插槽160可被配置為向第一有源晶片110、第二有源晶片120和中間層130提供散熱片，以能夠增強系統級封裝100的熱耗散。在又一實施方式中，插槽160可被配置為向系統級封裝100提供增強的環境保護，諸如潮濕保護。
例如，第一有源晶片110和第二有源晶片120可以是封裝或未封裝的晶片。如圖1所示，第二有源晶片120由黏附層164黏附至插槽160內表面，黏附層164也可被實施為用作熱分流器，以使得將插槽160有效用作第二有源晶片120的散熱片。黏附層164可以是例如晶片黏結膜(DAF)，或任何適當的導熱黏結材料。需要注意，儘管圖1所示實施描述了系統級封裝100具有兩個由插槽160包圍並由中間層130電耦接在一起的有源晶片，例如第一有源晶片110和第二有源晶片120，但在一種實施中，除第一有 源晶片110和第二有源晶片120之外的幾個或甚至許多有源晶片可由一個或多個中間層(諸如中間層130)電耦接在一起，並被插槽160包圍以根據本發明原理形成系統級封裝。
如上所述，中間層130包括中間層電介質132和形成在中間層電介質中的穿過中間層的連接134a和134b。例如，中間層電介質132可由剛性介電材料(諸如纖維強化雙馬來醯亞胺三嗪(BT)、FR-4、玻璃或陶瓷)形成。可選擇地，中間層電介質132可由環氧酚或氰酸鹽環氧酯結構材料形成。作為一個具體實例，在一種實施中，中間層電介質132可由Ajinomoto結構材料(ABF)形成。根據該示例性實施方式，可在用於形成中間層電介質132的結構期間，使用本領域內已知的任何合適技術來形成穿過中間層的連接134a和134b。
在又一實施方式中，中間層130可包括至少一個選擇性導電膜。例如，如圖1具體所示，中間層電介質132可以是由聚醯亞胺膜或其它適當聚合物基體形成的柔性電介質，其具有用於選擇性提供穿過中間層的連接(諸如穿過中間層的連接134a和134b)的分佈於其中的導電體。作為一個具體實例，在一種實施方式中，中間層130可由B級聚合物膜形成，其用作中間層電介質132且具有分佈於其中的導電體(諸如導電奈米線或導電奈米管)。在一些實施方式中，該導電體可大致均勻分佈在中間層電介質132中，並使它們的主軸(例如，奈米線或奈米管的長軸)方向大致平行於中間層130的平面。在這種實施方式中，外部場(諸如外部電磁場)例如可被施加在中間層電介質132上，以選擇性將分佈於其中的一些導電體重定向，從而形成穿過中間層的連接134a和134b。當形成選擇性導電膜時，例如，中間層130隨後可經過固化處理(諸如紫外線(UV)固化或其他輻射固化)來永久建立穿過中間層的連接 134a和134b。
根據圖1所示實施方式，第一有源晶片110和第二有源晶片120分別通過微凸塊112和122電連接至中間層130。然而，需要注意，更一般地，微凸塊112和122可相當於任何適於將第一有源晶片110和第二有源晶片120耦接至中間層130的電連接器。因此，在其他實施方式中，微凸塊112和/或122可相當於導電柱或導電杆，例如，諸如由銅形成的金屬柱或金屬杆。此外，在其他實施方式中，焊球104可相當於任何適於在系統級封裝100與基板102之間形成穩定電連接的導電體。
現轉向圖2，圖2示出了具有集成插槽的系統級封裝的另一實施的截面圖。如圖2所示，系統級封裝200包括第一有源晶片210、第二有源晶片220、包括中間層電介質232和穿過中間層的連接234a和234b的第一中間層230、第三有源晶片240以及包括中間層電介質252和穿過中間層的連接254c和254d的第二中間層250，其全部被包括插槽接觸262的插槽260包圍。需要注意，儘管對應於附圖標記210、220和240的特徵當前被表徵為相應的有源晶片，但在其他實施方式中，一個或多個這些特徵可以是有源封裝。換言之，在各種實施方式中，由附圖標記210、220和240表示的特徵可對應於有源晶片、有源封裝或任何有源晶片和有源封裝的組合。
再如圖2所述，系統級封裝200包括將第三有源晶片240黏附於插槽260內表面的黏附層264、包括將第一有源晶片210的上表面211耦接至第一中間層230的微凸塊212a和212b的微凸塊212、包括將第二有源晶片220的下表面221耦接至第一中間層230的微凸塊222a和222b的微凸塊222、包括將第二有源晶片220的上表面223耦接至第二中間層250的微凸塊225c和225d的微凸塊225、以及包括將第三有源晶片240的下表面241耦接至第二中間層250的 微凸塊242c和242d的微凸塊242。圖2還示出了將系統級封裝200電連接至基板202的焊球204。
第一有源晶片210、第二有源晶片220、包括穿過中間層的連接234a和234b的第一中間層230、黏附層264、微凸塊212和222、焊球204和基板202分別對應於圖1中的第一有源晶片110、第二有源晶片120、包括穿過中間層的連接134a和134b的中間層130、黏附層164、微凸塊112和122、焊球104和基板102，且可共用屬於這些上述相應特徵的特性。此外，包括插槽接觸262的插槽260大體上對應於圖1中的插槽160。然而，根據圖2所示實施方式，插槽260通過插槽接觸262電耦接至第一有源晶片210、第二有源晶片220和第三有源晶片240中的每一個。
需要注意，儘管僅一個微凸塊225和一個微凸塊242被圖2中這些相應附圖標記具體標出，但示出在第二有源晶片220上表面223上的任何或全部微凸塊(包括微凸塊225c和225d)以及示出在第三有源晶片240下表面241上的任何或全部微凸塊(包括微凸塊242c和242d)均可被表徵或稱作相應的微凸塊225和242。還需要注意，儘管圖2所示實施方式示出系統級封裝200包括三個有源晶片和兩個被插槽260包圍的中間層(例如，第一有源晶片210、第二有源晶片220、第三有源晶片240、第一中間層230和第二中間層250)，但在其他實施方式中，例如，系統級封裝200可包括許多有源晶片，諸如五十個有源晶片或一百個有源晶片，其使用任何適當數量和類型的中間層相互連接。
如圖2所示，第二有源晶片220具有在第二有源晶片220上表面223上的微凸塊225形式的電連接器，同時，第三有源晶片240具有在第三有源晶片240的下表面241上的微凸塊242形式的電連接器。再如圖2所示，第二中間層250與第一中間層230類似，可包括例如位於第二有源晶片220與第三有源晶片240之間的至少一層選擇性導電 膜。
圖2還示出了被配置為將至少一個微凸塊225選擇性耦接至至少一個微凸塊242的第二中間層250。換言之，第二中間層250被配置為提供穿過中間層的連接254c來將第二有源晶片220上表面223上的微凸塊225c選擇性耦接至第三有源晶片240下表面241上的微凸塊242c，以及通過提供穿過中間層的連接254d來將微凸塊225d選擇性耦接至微凸塊242d。
第二中間層250包括中間層電介質252和建立在中間層電介質252中的穿過中間層的連接254c和254d。與圖1中的中間層電介質132類似，中間層電介質252可由剛性介電材料形成，諸如BT、FR-4、玻璃或陶瓷，例如，或者可由ABF形成。此外，在一些實施方式中，中間層電介質252可被形成在半導體中間層基板(諸如矽基板)上(中間層基板未在圖2中示出)。
在一種實施方式中，第二中間層250可包括至少一層選擇性導電膜。在這些實施方式中，中間層電介質252可以是由例如聚合物基體(諸如B級聚合物膜)形成的具有分佈於其中的諸如導電奈米線或導電奈米管的導電體的柔性電介質，以選擇性提供穿過中間層的連接254c和254d，如以上參照圖1的中間層130中的選擇性導電膜的使用所述。在一些實施方式中，第二中間層250可由各向異性導電膜(ACF)形成。在一些實施方式中，例如，ACF內導電體的分佈可被規劃為在確保其他地方電介質完整的同時，在對應於圖2中的穿過中間層的連接254c和254d的中間層電介質252內期望位置處提供穿過中間層的連接。
繼續至圖3，圖3示出了流程圖300，其描述了一種用於製造具有集成插槽的系統級封裝的示例性方法。對於圖3中略述的方法，需要注意，為不混淆本申請中對發明特徵的討論，流程圖300省略了某些細節和特徵。
參照流程圖300並另外參照圖1的系統級封裝100，當具有在上表面111上的微凸塊112形式的電連接器的第一有源晶片110被配置為封裝在系統級封裝100內部時，流程圖300開始(步驟S310)。流程圖300以將中間層130置於第一有源晶片110上表面111上而繼續(步驟S 320)。如上所討論，中間層130包括中間層電介質132，其可以是由聚醯亞胺膜或其他適當聚合物基體形成的柔性電介質，該柔性電介質具有分佈於其中的用於選擇性提供穿過中間層的連接的導電體。在一種實施方式中，中間層130可由ACF形成，例如，其中，ACF內的導電體分佈被規劃為在中間層130內的期望位置處選擇性提供穿過中間層的連接，例如，穿過中間層的連接134a和134b。
當包括在下表面121上的微凸塊122形式的電連接器的第二有源晶片120被置於中間層130上時，流程圖300繼續(步驟S 330)。根據流程圖300，中間層130隨後被用於選擇性將至少一個微凸塊112耦接至至少一個微凸塊122(步驟S 340)。例如，在一些實施方式中，中間層130可包括B級聚合物中間層電介質132，其具有分佈於其中的導電奈米線或導電奈米管。如上所述，導電奈米線或導電奈米管可大致均勻分佈在中間層電介質132中，並使它們的主軸(例如，奈米線或奈米管的長軸)方向大致平行於中間層130的平面。外部場(諸如外部電磁場)例如可被施加在中間層電介質132上來選擇性將分佈於其中的一些導電奈米線或導電奈米管重定向，從而選擇性形成能將第一有源晶片110上表面111上的相應微凸塊112a和112b耦接至第二有源晶片120下表面121上的相應微凸塊122a和122b的穿過中間層的連接134a和134b。例如，中間層電介質132隨後可經過固化處理(諸如UV固化或其他輻射固化)，以在中間層130內永久建立穿過中間層的連接134a和134b。
參照圖1中的穿過中間層的連接134a和134b以及圖2中的穿過中間層的連接234a、234b、254c和254d，需要注意，可選擇性確定電容量(例如，電流承載能力)以及在其相應中間層電介質內的那些穿過中間層的連接的位置。例如可被實施為提供高功率連接的穿過中間層的連接134a和234a，例如被示出為大致寬於可被配置為傳遞低功率的晶片到晶片的信號的穿過中間層的連接134b、234b和254c。此外，根據圖1和圖2所示實施方式，穿過中間層的連接254d可被實施為支援第二有源晶片220與第三有源晶片240之間的中間功率通信。
再一同參照圖1和圖3，流程圖300通過用插槽160密封第一有源晶片110、第二有源晶片120和中間層130以及將插槽160電耦接至至少一個第一有源晶片110、第二有源晶片120和中間層130來結束(步驟S 350)。在圖1的實施方式中，插槽160被插槽接觸162電耦接至中間層130。可選擇地，根據圖2所示的實施方式，插槽260被插槽接觸262電耦接至第一有源晶片210和第二有源晶片220以及第三有源晶片240。
因此，如上所述，在一種實施方式中，插槽160/260可被配置為有利地遮罩第一有源晶片110/210、第二有源晶片120/220和中間層130/230以及第三有源晶片240和第二中間層150使之免於電磁干擾。此外，在一些實施方式中，插槽160/260可被配置為向系統級封裝100/200提供共用封裝接地。此外，在一些實施方式中，插槽160/260可被配置為有利地提供能增強對於第一有源晶片110/210、第二有源晶片120/220和中間層130/230以及第三有源晶片240和第二中間層250的熱耗散的散熱片。在又一實施方式中，插槽160/260可被配置為向系統級封裝100/200提供增強的環境保護，諸如潮濕保護。
根據以上描述，顯然在不離開本發明的概念的範圍的 前提下，各種技術可被用於實施本申請中所述的概念。此外，儘管已具體參照某些實施方式描述了這一概念，但本領域普通技術人員將認識到，在不離開這些概念的思想和範圍的前提下，可在形式和細節上進行更改。因此，所述實施方式應被理解為在所示出的所有方面內且並非限定。還應理解，本申請不限於本文所述的具體實施方式，而是在不離開本公開的範圍的前提下，許多重排、修改和替代也是可行的。
100‧‧‧系統級封裝
102‧‧‧基板
104‧‧‧焊球
110‧‧‧第一有源晶片
111‧‧‧上表面
112,112a,112b‧‧‧微凸塊
120‧‧‧第二有源晶片
121‧‧‧下表面
122,122a,122b‧‧‧微凸塊
130‧‧‧中間層
132‧‧‧仲介層電介質
134a,134b‧‧‧連接
160‧‧‧插槽
162‧‧‧插槽接觸
164‧‧‧黏附層
200‧‧‧系統級封裝
202‧‧‧基板
204‧‧‧焊球
210‧‧‧第一有源晶片
211‧‧‧上表面
212,212a,212b‧‧‧微凸塊
220‧‧‧第二有源晶片
221‧‧‧下表面
222,222a,222b‧‧‧微凸塊
223‧‧‧上表面
225,225c,225d‧‧‧微凸塊
230‧‧‧第一中間層
232‧‧‧中間層電介質
234a,234b‧‧‧連接
230‧‧‧第一中間層
240‧‧‧第三有源晶片
241‧‧‧下表面
242,242c,242d‧‧‧微凸塊
250‧‧‧第二中間層
252‧‧‧中間層電介質
254c,254d‧‧‧連接
250‧‧‧第二中間層
260‧‧‧插槽
262‧‧‧插槽接觸
264‧‧‧黏附層
300‧‧‧流程圖
S310~S350‧‧‧步驟
本公開針對具有集成插槽的系統級封裝，結合至少一個附圖充分示出和/或描述了該系統級封裝，並在申請專利範圍中更完整地做了敘述。
圖1示出了具有集成插槽的系統級封裝的一種實施的截面圖。
圖2示出了具有集成插槽的系統級封裝的另一實施的截面圖。
圖3示出了給出一種用於製造具有集成插槽的系統級封裝的示例性方法的流程圖。
100‧‧‧系統級封裝
102‧‧‧基板
104‧‧‧焊球
110‧‧‧第一有源晶片
111‧‧‧上表面
112,112a,112b‧‧‧微凸塊
120‧‧‧第二有源晶片
121‧‧‧下表面
122,122a,122b‧‧‧微凸塊
130‧‧‧中間層
132‧‧‧仲介層電介質
134a,134b‧‧‧連接
160‧‧‧插槽
162‧‧‧插槽接觸
164‧‧‧黏附層

Claims (7)

  1. 一種系統級封裝，包括：第一有源晶片，其具有在所述第一有源晶片的上表面上的第一多個電連接器；中間層，其位於所述第一有源晶片上方；第二有源晶片，其具有在所述第二有源晶片的下表面上的第二多個電連接器；所述中間層被配置為選擇性將所述第一多個電連接器中的至少一個耦接至所述第二多個電連接器中的至少一個；插槽，其包圍所述第一有源晶片和所述第二有源晶片以及所述中間層，所述插槽電耦接至所述第一有源晶片、所述第二有源晶片和所述中間層中的至少一個；其中，所述中間層包括至少一層選擇性導電膜，所述選擇性導電膜包括具有分散於其中的奈米線或奈米管的聚合物基體。
  2. 如申請專利範圍第1項所述的系統級封裝，其中，所述插槽被配置為遮罩所述第一有源晶片、所述第二有源晶片和所述中間層使之免於電磁干擾。
  3. 如申請專利範圍第1項所述的系統級封裝，其中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述中間層提供共用封裝接地。
  4. 如申請專利範圍第1項所述的系統級封裝，其中，所述插槽被配置為向所述第一有源晶片、所述第二有源晶片和所述中間層提供散熱片。
  5. 如申請專利範圍第1項所述的系統級封裝，其中，所述插槽電耦接至所述第一有源晶片、所述第二有源晶片和所述選擇性導電膜中的至少一個。
  6. 如申請專利範圍第1項所述的系統級封裝，其中，所述插槽被配置為遮罩所述第一有源晶片、所述第二有源晶片和所述選擇性導電膜使之免於電磁干擾。
  7. 一種用於製造系統級封裝的方法，所述方法包括：配置第一有源晶片，所述第一有源晶片具有在所述第一有源晶片上表面上的第一多個電連接器；將中間層置於所述第一有源晶片上方；將第二有源晶片置於所述中間層上方，所述第二有源晶片具有在所述第二有源晶片的下表面上的第二多個電連接器；利用所述中間層選擇性將所述第一多個電連接器中的至少一個耦接至所述第二多個電連接器中的至少一個；將所述第一有源晶片和所述第二有源晶片以及所述中間層密封在插槽中，所述插槽電耦接至所述第一有源晶片、所述第二有源晶片和所述中間層中的至少一個；其中，所述中間層包括至少一層選擇性導電膜，所述選擇性導電膜包括具有分散於其中的奈米線或奈米管的聚合物基體。
TW101137669A 2012-02-24 2012-10-12 具有集成插槽的系統級封裝及用於製造其的方法 TWI493636B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/405,207 US9275976B2 (en) 2012-02-24 2012-02-24 System-in-package with integrated socket

Publications (2)

Publication Number Publication Date
TW201336003A TW201336003A (zh) 2013-09-01
TWI493636B true TWI493636B (zh) 2015-07-21

Family

ID=47262940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137669A TWI493636B (zh) 2012-02-24 2012-10-12 具有集成插槽的系統級封裝及用於製造其的方法

Country Status (5)

Country Link
US (1) US9275976B2 (zh)
EP (1) EP2631943B1 (zh)
KR (1) KR101362819B1 (zh)
CN (2) CN103295988B (zh)
TW (1) TWI493636B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082365A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
KR102210332B1 (ko) 2014-09-05 2021-02-01 삼성전자주식회사 반도체 패키지
JP6361821B2 (ja) * 2015-04-27 2018-07-25 富士電機株式会社 半導体装置
US10178786B2 (en) 2015-05-04 2019-01-08 Honeywell International Inc. Circuit packages including modules that include at least one integrated circuit
US9741644B2 (en) 2015-05-04 2017-08-22 Honeywell International Inc. Stacking arrangement for integration of multiple integrated circuits
CN205542769U (zh) * 2015-11-30 2016-08-31 奥特斯(中国)有限公司 电子装置和电子设备
US10651102B2 (en) 2015-12-18 2020-05-12 Intel IP Corporation Interposer with conductive routing exposed on sidewalls
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US10475771B2 (en) * 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
CN108633170B (zh) * 2018-06-25 2020-01-10 维沃移动通信有限公司 一种印刷电路板组件及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133534A1 (en) * 2008-12-03 2010-06-03 Byung Tai Do Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
US20120043668A1 (en) * 2010-08-20 2012-02-23 Gamal Refai-Ahmed Stacked semiconductor chips with thermal management

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198963A (en) 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
TW411037U (en) 1999-06-11 2000-11-01 Ind Tech Res Inst Integrated circuit packaging structure with dual directions of thermal conduction path
JP2001203318A (ja) 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP3597754B2 (ja) 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
WO2002027786A1 (en) 2000-09-25 2002-04-04 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
US6525407B1 (en) 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
JP4595265B2 (ja) 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP4254248B2 (ja) * 2002-04-05 2009-04-15 株式会社村田製作所 電子装置
US7573136B2 (en) 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
JP2004079701A (ja) 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
TWI269423B (en) 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
TWI264094B (en) 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7208345B2 (en) 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
US20070065984A1 (en) * 2005-09-22 2007-03-22 Lau Daniel K Thermal enhanced package for block mold assembly
US7585702B1 (en) 2005-11-08 2009-09-08 Altera Corporation Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate
US7981726B2 (en) 2005-12-12 2011-07-19 Intel Corporation Copper plating connection for multi-die stack in substrate package
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
JP4832107B2 (ja) 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
US7714453B2 (en) 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
FR2901636A1 (fr) 2006-05-24 2007-11-30 Commissariat Energie Atomique Connecteur a vias isoles
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
DE102006032251A1 (de) 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
US7473577B2 (en) 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
KR100840788B1 (ko) 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
JP2008166373A (ja) 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
JP4926692B2 (ja) 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
US20080157322A1 (en) 2006-12-27 2008-07-03 Jia Miao Tang Double side stacked die package
US7675163B2 (en) 2007-03-21 2010-03-09 Sun Microsystems, Inc. Carbon nanotubes for active direct and indirect cooling of electronics device
DE102007019552B4 (de) 2007-04-25 2009-12-17 Infineon Technologies Ag Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung
KR100923562B1 (ko) 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
KR101348748B1 (ko) 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US7618849B2 (en) 2007-10-22 2009-11-17 Broadcom Corporation Integrated circuit package with etched leadframe for package-on-package interconnects
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8030136B2 (en) 2008-05-15 2011-10-04 Stats Chippac, Ltd. Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
US8350377B2 (en) 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8222718B2 (en) 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8008125B2 (en) 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8916958B2 (en) * 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
KR101086972B1 (ko) 2009-10-01 2011-11-29 앰코 테크놀로지 코리아 주식회사 관통전극을 갖는 웨이퍼 레벨 패키지 및 그 제조 방법
US20110241185A1 (en) 2010-04-05 2011-10-06 International Business Machines Corporation Signal shielding through-substrate vias for 3d integration
US8455995B2 (en) 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
KR101680082B1 (ko) 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US8674513B2 (en) 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
TW201205738A (en) * 2010-07-05 2012-02-01 Mosaid Technologies Inc Multi-chip package with thermal frame and method of assembling
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8299608B2 (en) 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8796842B2 (en) * 2010-08-20 2014-08-05 Ati Technologies Ulc Stacked semiconductor chip device with thermal management circuit board
TWI398943B (zh) 2010-08-25 2013-06-11 日月光半導體製造股份有限公司 半導體封裝結構及其製程
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI416679B (zh) * 2010-12-06 2013-11-21 財團法人工業技術研究院 半導體結構及其製造方法
US8299371B2 (en) 2010-12-20 2012-10-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with dielectric interposer assembly and method
US8617987B2 (en) 2010-12-30 2013-12-31 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US9064781B2 (en) 2011-03-03 2015-06-23 Broadcom Corporation Package 3D interconnection and method of making same
US8508045B2 (en) 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US8535981B2 (en) 2011-03-10 2013-09-17 Stats Chippac Ltd. Integrated circuit package-on-package system with underfilling structures and method of manufacture thereof
US8779562B2 (en) 2011-03-24 2014-07-15 Stats Chippac Ltd. Integrated circuit packaging system with interposer shield and method of manufacture thereof
TWI506738B (zh) 2011-06-09 2015-11-01 欣興電子股份有限公司 封裝結構及其製法
US20120319293A1 (en) 2011-06-17 2012-12-20 Bok Eng Cheah Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
US20130000968A1 (en) 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8587123B2 (en) 2011-09-27 2013-11-19 Broadcom Corporation Multi-chip and multi-substrate reconstitution based packaging
US8659126B2 (en) 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8922013B2 (en) 2011-11-08 2014-12-30 Stmicroelectronics Pte Ltd. Through via package
US8749072B2 (en) * 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133534A1 (en) * 2008-12-03 2010-06-03 Byung Tai Do Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
US20120043668A1 (en) * 2010-08-20 2012-02-23 Gamal Refai-Ahmed Stacked semiconductor chips with thermal management

Also Published As

Publication number Publication date
EP2631943A3 (en) 2014-01-22
EP2631943A2 (en) 2013-08-28
CN103295988A (zh) 2013-09-11
CN203205406U (zh) 2013-09-18
EP2631943B1 (en) 2020-05-27
KR20130097626A (ko) 2013-09-03
TW201336003A (zh) 2013-09-01
US20130221500A1 (en) 2013-08-29
US9275976B2 (en) 2016-03-01
KR101362819B1 (ko) 2014-02-13
CN103295988B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
CN103295988B (zh) 具有集成插槽的系统级封装
TWI597815B (zh) 半導體封裝結構
TWI628778B (zh) 半導體封裝結構及其形成方法
CN103378017B (zh) 高密度3d封装
TWI578457B (zh) 半導體封裝結構
US9728481B2 (en) System with a high power chip and a low power chip having low interconnect parasitics
CN104321864B (zh) 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US10068847B2 (en) Package substrate and method of fabricating the same
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
CN104900597B (zh) 半导体封装件及方法
US9666539B1 (en) Packaging for high speed chip to chip communication
US20150348940A1 (en) Structure and method for integrated circuits packaging with increased density
CN104867912A (zh) 嵌入式毫米波相控阵列模块
CN103187377A (zh) 具有桥型中介片的半导体封装
KR20160129687A (ko) 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법
KR20090100895A (ko) 반도체 패키지 제조 방법
CN103915405B (zh) 半导体器件和制造半导体器件的方法
KR20140021034A (ko) 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법
CN107275240A (zh) 一种芯片封装方法及芯片封装结构
US20200321275A1 (en) Over and under interconnects
CN116438653A (zh) 具有直接接合的微电子组件中的气密密封结构
CN101847590B (zh) 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN104867909B (zh) 用于有源装置的嵌入式管芯再分布层
CN116564923A (zh) 包括基于半导体的部件的模块及其制造方法
CN117913072A (zh) 3d封装转接结构及其形成方法、封装器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees