TWI497331B - 佈局分配方法、佈局分配系統以及非揮發性電腦可讀取儲存媒體 - Google Patents

佈局分配方法、佈局分配系統以及非揮發性電腦可讀取儲存媒體 Download PDF

Info

Publication number
TWI497331B
TWI497331B TW102122907A TW102122907A TWI497331B TW I497331 B TWI497331 B TW I497331B TW 102122907 A TW102122907 A TW 102122907A TW 102122907 A TW102122907 A TW 102122907A TW I497331 B TWI497331 B TW I497331B
Authority
TW
Taiwan
Prior art keywords
layout
odd
circuit
node
reticle
Prior art date
Application number
TW102122907A
Other languages
English (en)
Other versions
TW201411388A (zh
Inventor
Huang Yu Chen
Tsong Hua Ou
Ken Hsien Hsieh
Chin Hsiung Hsu
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201411388A publication Critical patent/TW201411388A/zh
Application granted granted Critical
Publication of TWI497331B publication Critical patent/TWI497331B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

佈局分配方法、佈局分配系統以及非揮發性電腦可讀取儲存媒體
本發明係關於一種積體電路，特別係關於用於多重曝光之佈局的佈局分配方法和電子設計自動工具。
在半導體製程中，光阻圖案(photoresist pattern)的解析度在大約45奈米半間距(half pitch)時開始模糊。為了能繼續使用較大技術節點(technology node)所購買的製造設備，多重曝光(multi-exposure)的方法已經被發展出來。
多重曝光或多重圖案化(multi-patterning)技術(MPT)包含連續使用兩個或更多不同的光罩(mask)在一個基底(substrate)的單一層上形成複數圖案。只要在每個單獨的光罩內的該等圖案符合該技術節點有關的最小間隔距離，使用多個光罩所形成的組合圖案可以包含比最小間隔距離(最小距離)更小的複數個更小間距(距離)(separations)。多重圖案化技術具有複數線段(line segments)，在某些情況下，頂點(角)可由一垂直線段和一水平線段所形成。因此，多重圖案化技術提供了靈活性並且通常可使整體積體電路佈局面積顯著的減少。
多重圖案化技術是一佈局分配的方法，類似在圖 形理論中用於佈局切割的一M種顏色的著色問題(M-coloring problem)，其中M是用於曝光一單層的光罩數目(以及曝光次數)。舉例而言，當使用兩個光罩(雙重圖案化，DPT)時，在習慣上有關的複數圖案將被分配到兩個“顏色類型”(color types)之一者，其中該顏色對應至一光罩分配。
當在一指定層的一指定圖案不能從同一層中間距小於最小間距的每一相鄰的圖案中被分配到一不同光罩時，則該佈局存在一多重圖案化衝突(MPT conflict)。設計者可以藉由改變佈局或是或插入一縫合圖案(stitch)來解決多重圖案化衝突而無須增加光罩的數目。
本發明係提供一種佈局分配方法，包括(a)當一佈局中之任一奇數迴路的任一節點未被包括在佈局中的其它奇數迴路中時，則將節點確認為一獨立節點，其中節點用以表示在一積體電路的一層中之至少一區域內的佈局中之奇數迴路的一對應的電路圖案，該層具有欲藉由至少三個光罩加以圖案化的複數電路圖案，且每一奇數迴路具有N個節點與N個邊，並且N為大於等於3的奇數；(b)當獨立節點與佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將獨立節點確認為一安全獨立節點；以及(c)當在佈局的電路圖案中包含不具有任何安全獨立節點的任何奇數迴路時，則修正佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點。
本發明亦提供一種非揮發性電腦可讀取儲存媒體，非揮發性電腦可讀取儲存媒介被具有複數電腦程式指令， 當電腦程式指令被一電腦所執行時，電腦係執行一佈局分配方法。佈局分配方法包括(a)當一佈局中之任一奇數迴路的任一節點未被包括在佈局中的其它奇數迴路中時，則將節點確認為一獨立節點，其中節點用以表示在一積體電路的一層中之至少一區域內的佈局中之奇數迴路的一對應的電路圖案，積體電路的層具有欲藉由至少三個光罩加以圖案化的複數電路圖案；(b)當獨立節點與佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將獨立節點確認為一安全獨立節點；以及(c)當在佈局的等電路圖案中包含不具有任何安全獨立節點的任何奇數迴路時，則修正佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點。
本發明亦提供一種佈局分配系統，包括一特定用途電腦工具。特定用途電腦工具用以確認，當一佈局中之任一奇數迴路的任一節點未被包括在佈局中的其它奇數迴路中時，則將節點確認為一獨立節點，其中節點用以表示在一積體電路的一層中之至少一區域內的佈局中之奇數迴路的一對應的電路圖案，積體電路的層具有欲藉由至少三個光罩加以圖案化的複數電路圖案。特定用途電腦工具用以確認，當獨立節點與佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將獨立節點確認為一安全獨立節點。特定用途電腦工具用以確認，是否在佈局的電路圖案中包含不具有任何安全獨立節點的任何奇數迴路。特定用途電腦工具包括一佈局編輯器，用以修改積體電路的層之佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點。
100、200、250、518、600、700‧‧‧佈局
101、102、103、104、105、106、230、231、232、233、234、240、241、242、243、244、601、602、603、604、605、606、701、702、703、704、702a、702b‧‧‧圖案
111、112、113、114、115、116、201、611、612、613、614、615、616、711、712、712、714、712a、712b‧‧‧節點
121、122、123、124、125、126、127、128、620‧‧‧邊
202、203‧‧‧獨立節點
211、212、213‧‧‧迴路
221、222、223‧‧‧安全獨立節點
300、302、304、306、308、310、312、350、352、356、358、360、362、400、402、404、406、408、410、412、414‧‧‧步驟
500‧‧‧系統
502‧‧‧電子設計自動工具
504‧‧‧置放和繞線工具
506、508‧‧‧儲存媒介
510‧‧‧安全獨立節點檢查器
512‧‧‧安全獨立節點選擇模組
516‧‧‧光罩分配模組
520‧‧‧資訊
522、526‧‧‧設計規則
524‧‧‧技術檔案
528‧‧‧指令
530‧‧‧光罩分配資料
532‧‧‧顯示裝置
607‧‧‧轉角
G0‧‧‧最小間距
第1A圖系根據本發明之一積體電路一層一佈局的示意圖。
第1B圖係根據本發明之一積體電路一層一佈局使用多重圖案化的示意圖。
第2A圖係獨立節點以及安全獨立節點的示意圖。
第2B-2F圖係根據本發明之光罩分配示意圖。
第3A-3B圖係根據本發明之光罩分配流程圖。
第4圖係根據本發明之光罩分配流程圖。
第5圖係根據本發明之電子設計自動工具示意圖。
第6A-6C圖係根據本發明之光罩分配示意圖。
第7A-7C圖係根據本發明之光罩分配示意圖。
此示範性實施例的描述目的是要與附圖一起被閱讀，這都被認為是整個書面描述的一部分。在描述中，相關的術語，如“下”，“上”，“水平”，“垂直”，“以上”，“以下”，“向上”，“向下”，“頂部”和“底部”，以及衍生物(例如，“水平地”，“向下地”，“向上地”，等)應該被解釋指為方向當作描述或在討論時顯示於附圖中。這些相關的術語是為了描述的方便，並且該裝置不需要在一個特定的方向被解釋或操作。
本發明提供多種的佈局方式，用以指導佈局設計者或電子設計自動(EDA)佈局工具在不需犧牲或是只犧牲少部分晶片面積的條件下，產生符合多重圖型化技術的佈局。這些 方法對積體電路設計者在佈局選擇上可避免掉許多不必要的限制。為了便於解釋概念，雖然一些具體的實施例被包含在使用三重圖案化技術(TPT)的方法中，然而該些方法亦可應用在具有更多光罩數目的多重圖案化技術。
一多重光罩分配方法通常包括：(1)確認一佈局是否具有一原生的(native)多重圖案化技術衝突，該原生的多重圖案化技術衝突會妨礙該佈局被分解成欲使用之預設數量的光罩；(2)如有必要則修改佈局以排除多重圖案化技術衝突；以及(3)將佈局中的複數電路圖案分配至預設數量的光罩。如下所述，步驟(1)可以有系統地被實現在使用三個或更多光罩來圖案化單一層的多重圖案化技術中。
第1A圖和第1B圖介紹本文所使用的一些基本用語和慣用語。第1A圖為具有複數電路圖案101-106的佈局100。在某些實施例中，佈局包括在一積體電路的一層上所有的電路圖案。在其它實施例中，佈局包括在該積體電路中的該一層的一區域內的電路圖案的一個子集(subset)。電路圖案可以是在一後段導線(back end of the line；BEOL)製程中之內部連接層的內部連接(線層)圖案，或是主動元件層(前段導線製程)的圖案。
用以表示該等電路圖案的圖形被重疊顯示在佈局上。該圖形包括用以表示對應於電路圖案101-106的複數個節點111-116。雖然以下所提到的為複數節點，然而可理解的是，該等節點歸納後(lumped)可用以表示複數電路圖案。該等節點便於圖解以及便於使用自動化工具分析和分配該等圖案到不同的光罩。
在每一特定的積體電路技術中(例如65奈米、45奈米、28奈米或其它相似技術)，其最小間距(縮寫為G0)是有規定的，因此若兩圖案的彼此的間距小於G0，使用單一光罩以及單一曝光時，兩圖案不能被清楚地圖案化。在圖形上，節點111-116由邊121-128所分隔，並且節點111-116之任意兩節點間的距離小於臨界值(小於G0)。當一對節點被大於該臨界距離分隔時(例如節點111和114)，則在圖形中不會有任何將它們連接在一起的邊。當三個邊或是更多邊組成一多邊形時，該多邊形(以及經由多邊形所連接的複數電路圖形)稱為一迴路。當該多邊形具有奇數的邊時，該多邊形被稱為一奇數迴路。
如邊121-128所示，這些圖案之每一者太接近一或更多其它圖案，以致於無法使用單一光罩來製作。在第1A圖中的佈局100中，圖案101-106被分派到三個光罩。圖案101和104被分派到一第一光罩，圖案102和105被分派到一第二光罩，而圖案103和106被分派到一第三光罩。於這樣的分配組合中，在三個曝光步驟的每一步驟中所形成的圖案可以被清楚地圖案化。當一佈局中屬於每一光罩的電路圖形可以以上述方式分配到三個不同的光罩時，沒有任何相鄰之圖形彼此距離會小於最小臨界值(G0)，該佈局就會滿足三重圖案化技術。更廣泛的說，當一佈局中屬於每一光罩層的電路圖形可以上述方式分配到N種不同的光罩時(N>2)，沒有任何相鄰之圖形彼此距離會小於該最小臨界值(G0)，該光罩就會符合多重圖案化技術。
第1B圖用於介紹獨立節點和安全獨立節點的命名法。獨立節點為一奇數迴路中不包含在其它更小(或是更簡單) 奇數迴路的節點。需注意的一奇數迴路可以被包含在其他更大的奇數迴路中。舉例而言，如第7B圖所示，獨立節點711以及712b亦被包含在更大五個邊的奇數迴路712a-711-713-714-712b中(包括1奇數迴路和1偶數迴路之一組合奇數迴路)，但是在確認一獨立節點的程序中，該更大的奇數迴路並不會被計算，因此711和712b被認為是獨立節點。獨立節點包括最”簡單”的奇數迴路(例如711-713-714)，但不是由一簡單奇數迴路以及相鄰的偶數迴路(例如712a-711-713-714-712b)”複合而成的(composite)”大型奇數迴路。
一電子設計自動(EDA)工具(將參考第5圖加以說明)用來確認出在一佈局的所有奇數迴路中的代表一個別電路圖案並且並沒被包括在該佈局的其它奇數迴路中的所有節點作為獨立節點202、203，其中該佈局係位於一積體電路之一層的至少一區域中。在第1B圖中，經由圓箭頭符號指出三個奇數迴路211-213。這些奇數迴路的每一者具有三個或是五個節點(202或203)，以及對應數量的邊。奇數迴路211與奇數迴路212共享一個邊和兩個節點201。因此奇數迴路211具有單一個獨立節點203，以及奇數迴路212具有三個獨立節點202、203。奇數迴路213沒有與其它任何迴路共享任何節點或是邊，因此具有三個獨立節點202、203。
再次參考第1B圖，一安全獨立節點為一獨立節點未直接連接到任何奇數迴路的其它獨立節點。電子設計自動工具亦被設計用來確認出與在該佈局中另一奇數迴路中的另一 獨立節點的距離不小於一臨界距離的獨立節點，作為安全獨立節點203。使用該圖形命名方法，安全獨立節點為沒有經由圖形的一邊直接連接到其它奇數迴路之其它獨立節點的獨立節點，意即安全獨立節點不會經由一小於G0的距離(sub-G0 spacing)直接連接到其它奇數迴路的其它獨立節點。在第1B圖中，該等安全獨立節點203由一圓圈圍繞在一獨立節點表示。因此，迴路211具有一個安全獨立節點，迴路212具有兩個安全獨立節點，以及迴路213具有二個安全獨立節點。
當一佈局中每一小於G0距離之奇數迴路(sub-G0 odd loop)具有至少一安全獨立節點時，則確認該佈局為符合三重圖案化技術。當一最初的佈局(如第5圖所示，由置放和繞線工具504第一次產生)為不具有任何安全獨立節點的一小於G0距離之奇數迴路時，該佈局會被修改，使得該佈局經過修改之後，每一小於G0距離之奇數迴路具有至少一安全獨立節點。這將使得該佈局符合三重圖案化技術。再者，當佈局中的每一小於G0距離之奇數迴路具有至少一安全獨立節點時，則欲使用三個或三個以上之光罩加以圖案化之佈局可符合多重圖案化技術來完成。
第3A圖為表示一佈局符合多重圖案化技術方法(在本實施例中，為符合三重圖案化技術方法)並分配該佈局中的該等電路圖案至對應之光罩的流程圖。第2A-2E圖為第1B圖之佈局的圖，用以圖案化地顯示一光罩分配過程的一詳細範例。
在第3A圖的步驟300中，輸入一佈局，例如第2A 圖之佈局。舉例而言，這個最初的佈局是由一置放和繞線工具(place and route tool)所產生。該佈局可以是電腦輔助設計格式(例如GDSII)、晶片設計中，或是由一設計資料庫所得到。
在步驟302中，確認所有的間距小於G0距離(距離小於臨界距離)。確認在佈局中的每一奇數迴路(例如確認每一組奇數個電路圖案，其中在同一組電路圖案中的每一電路圖案與在同一組的其它兩電路圖案的間距小於臨界(G0)距離)，並檢查是否每一奇數迴路具有至少一安全獨立節點。
在步驟304中，確認是否有違反安全獨立節點規則。當違反此規則時，則執行步驟310和312。當不違反此規則時，則接下來執行步驟306。
在某些實施例中，在步驟310中，於在一顯示裝置上顯示用以標示不具有安全獨立節點的奇數迴路的圖形，用以指示使用者去做一些修改，以提供具有一安全獨立節點的奇數迴路。在某些實施例中，該圖示指出整個該佈局中那些點為獨立節點。
在步驟312中，使用者對該佈局進行修改。該修改可以是移動或是重新繞線複數個圖案之一者的一部分(如第6B圖所示)，或是在圖案之一插入一縫合圖案(如第7B圖所示)。
在步驟306中，若該佈局已經被適當修改，則每一奇數迴路具有至少一安全獨立節點，該等電路圖案會被分配到對應光罩。第2A-2F圖用以顯示光罩分配方法。
在步驟308中，具有該光罩分配的修改後之光罩佈局的光罩分配被儲存在一非揮發性機器可讀的儲存媒介，用以 在使用至少三個光罩的一多重圖案化積體電路的設計驗證或是光罩製作程序。該輸出可以包括修改後的電路佈局、積體電路設計、設計資料庫及/或光罩。
第3B圖為光罩分配方法的流程圖。第1B圖的圖形被顯示在第2A-2F圖的一光罩分配方法的不同步驟中。
於第3B圖的步驟350中，電子設計自動工具產生該積體電路之該層中該佈局的一圖形，該圖形包括代表複數電路圖案的複數節點，這些節點被代表該等電路圖案中的相鄰兩圖案間距小於一臨界距離的邊所連接。
在第3B圖的步驟352中，檢查第2A圖中的圖形，以確保每一奇數迴路211-213具有至少一安全獨立節點203。在第2A圖的範例中，奇數迴路212和213皆具有兩個安全獨立節點。奇數迴路211具有一個安全獨立節點，奇數迴路212具有個安全獨立節點，以及奇數迴路213具有兩個安全獨立節點。
在第3B圖的步驟356中，選擇第2B圖中之每個已確認的奇數迴路內，由安全獨立節點221-223之一者所代表的一電路圖案。
在第3B圖的步驟358中，將第2C圖中之安全獨立節點203中所被選到的節點212-223分配到複數光罩中的一第一光罩。圖案221-223已經從剩下的節點250中分配到一單獨的光罩，在之後的分配過程中可忽略用以連接圖案221-223到剩下的圖案的邊。現在將考慮圖形中的剩下節點並且分配到剩下的兩個光罩，就好像只有這些複數電路圖案在一雙重圖案化程序中被分派。檢視第2C圖中所剩下的節點，顯示出在該佈局的剩 下的節點中並沒有奇數迴路，但有一個可使用兩種顏色著色的偶數迴路。因此，在一簡單分配方法中，將連續的節點分配到交替的光罩就不會產生任何多重圖案化技術衝突。在完成此步驟時，被分配到第一光罩的每一電路圖案沒有違反任何設計規則(意即與其它被指派到第一光罩的每一電路圖案至少相距一臨界距離，或是滿足圖案密度規則)。
在第3B圖的步驟360中，將第2D圖中剩下的圖案230-234被分配到第二光罩，以及圖案240-244被分配到第三光罩。在一實施例中，其中多重圖案化程序為一三重圖案化程序，步驟360更包括使用雙重圖案化光罩分配技術將佈局中所有剩下的電路圖形分配到三個光罩的第二和第三光罩中。
在另一實施例中，其使用四個或是更多光罩，接著下一步是分配剩下圖案到所有的光罩，其包括交叉地分配圖案至剩下的三個或是更多光罩。也就是說，在一預設程序中，連續的電路圖被分配至個別的光罩。
在一實施例中(M>3；M為光罩的數量)，為了產生多重圖案化技術著色(光罩分配)的結果，該方法首先使用N種顏色以不會產生顏色衝突的方式去著色每一奇數迴路中至少一安全獨立節點，並且使用剩下的(M-N)種顏色去著色剩下的奇數迴路中未著色的圖形。換句話說，當具有四個或是更多光罩時，在一開始確認每一個奇數迴路中所有的安全獨立節點之後，該等安全獨立節點可以被分在N種光罩之中。舉例而言，當一奇數迴路具有兩個安全獨立節點時，該奇數迴路中的一個安全獨立節點可以被分配到第一光罩，而另一個安全獨立節點 可以被分配到第二光罩。其他剩下的節點則接著被分配到剩下的若干光罩。或者，即使在每一奇數迴路中只有一個安全獨立節點，這些安全獨立節點可被分配在兩個或是多個光罩之間，用以與其它剩下的節點分隔開來。
第2E圖顯示了在圖片上所有的節點，並且其各自所分配到的三個光罩。所有用以表示小於G0(sub-G0)距離的邊再次被顯示在第2E圖中。觀察第2E圖可以發現，沒有任何被一個邊所連結之一對相鄰的節點是被指派到相同的光罩。
在第3B圖的步驟362中，亦可包括一選擇性步驟，包括從第二或是第三光罩之一者中將剩下電路圖案224之一者重新分配至第一光罩，只要每一被分配到第一光罩的電路圖案沒有違反設計規則(例如被分配到第一光罩的電路圖案彼此間隔至少一臨界距離，或是符合一電路密度規則)，如第2F圖所示。將剩下電路圖案之一者從三個光罩之一者重新分配至三個光罩之另一者，可使積體電路佈局中之單一層電路圖案總面積更均勻地分佈在三個光罩間。如此，可以改善製程速度及/或一致性。
第4圖為本方法之另一實施例的流程圖。此方法適用於每次一個選定的區域，而非將整體積體電路之一層中所有的電路圖案分配至三個或是更多光罩。
在步驟400中，電子設計自動工具輸入該積體電路中某一層的最初的佈局。
在步驟402中，選擇一區域。所選擇的該區域必須在該區域中沒有任何的節點被一個邊連結到該區域以外的一 節點上。換句話說，在該區域內沒有任何的電路圖案是和在該區域以外的任何電路圖案之間距小於G0的臨界距離。在某些實施例中，該工具可使顯示器顯示積體電路該層中所有的佈局，並且使用者可使用一指向裝置來選擇該層中的一區域。
在步驟404中，確認是否在區域中的每一奇數迴路皆具有至少一安全獨立節點。
在步驟406中，標示出任何違反規則(奇數迴路不具有至少一安全獨立節點)處。舉例而言，標示的方式包括突顯出(highlight)該奇數迴路的節點和邊、利用不同顏色顯示出節點和邊、以模糊的方式顯示邊，或是其他類似方法。
在步驟408中，使用者對該區域做一修改，例如移動一圖案、將一圖案重新繞線或是在圖案中插入一縫合圖案。當在佈局編輯工具上執行每一個修改時，該工具即顯示出被修改後的佈局。當佈局被修改時，該工具也會以「飛快速度(on the fly)」來突顯任何新建的安全獨立節點。
在某些實施例中，該修改會被重複地執行，以確保每一奇數迴路中具有至少一安全獨立節點。該佈局修改可在設計流程中的許多階段出現，例如在繞線階段或是在佈局編輯階段，亦或是在設計規則驗證(DRC)明顯標示階段。
在步驟410中，確認是否所有的區域都已經完成。若不是，則重複步驟402至408。
在步驟412中，執行一區域的光罩分配(根據第3B圖以及第2A-2F圖的方法)。
在步驟414中，將該區域之該佈局的光罩分配輸出 到一非揮發性機器可讀取儲存媒介，以便在執行一驗證或是光罩製作程序時被讀取。
第5圖為根據本發明中一系統之一實施例的區塊圖。系統500包括至少一非揮發性且電腦可讀取的儲存媒介508，儲存媒介508儲存用以表示一積體電路中一層之一佈局518的資料，佈局518的資料包括複數個多邊形，這些多邊形用以定義出在多重圖案化一半導體基底中單一層中被分配到N個光罩中的複數電路圖案，其中N大於2。電子設計自動工具502所使用的資料和指令，可以都儲存在相同的儲存媒介508，或分開儲存至另一儲存媒介506。電子設計自動工具502所使用的資料和指令包括積體電路的設計以及元件(cell)資訊520、設計規則522、技術檔案524、附加的多重圖案化設計規則526以及軟體程式指令528，但不限定於此。
系統500包括一電子設計自動(EDA)工具502，例如由位於Mountain View,CA美國加洲山景市(Mountain View,CA)的Synopsy公司所販賣的”積體電路編譯器”(IC COMPILIER)，該程式亦包括一置放和繞線工具(place and route)工具304，例如也是由Synopsy公司所販賣的”ZROUTE”。其它由位於美國加洲聖荷西市(San Jose,CA)的Cadence設計系統公司所販賣的電子設計自動軟體502亦可被使用，例如”VIRTUOSO”客製化設計平台(custom design platform)或是Cadence的”ENCOUNTER”數位積體電路設計平台也可被使用，單獨使用的”VIRTUOSO”晶片置放和繞線工具504。或者，由位於美國威爾遜維爾(Wilsonville)的Mentor Graphic所生 產的Calibre或是由位於美國加洲聖荷西市的Spring Soft所生產的Laker客製化設計平台亦可被使用。
技術檔案524以及設計規則526可用以執行本發明所描述的安全獨立節點之法則。舉例而言，使用Mentor Grapics Calibre指令結構時，奇數迴路可以被判別且被突顯出來示。
電子設計自動工具502為一個讀取非揮發電腦可讀取儲存媒介506、508中所儲存的指令，並且在一般通用型處理器上執行所讀取之指令的特殊用途的電腦。舉例而言，非揮發性且電腦可讀取的儲存媒介506、508包括硬碟、唯讀記憶體、隨機儲存記憶體、快閃記憶體，或是其它類似之產品，但不以此為限。確切地說，有形體、非揮發性且電腦可讀取的儲存媒介506、508係用以儲存置放和繞線工具504所產生的資料。
置放和繞線工具504的繞線器能夠接收即將在一積體電路或是中介層(interposer)中所包含的複數元件(cells)的一鑑別資訊，該鑑別資訊包括具有即將被連接在一起之複數個元件對(pairs of cells)的一線路表(netlist)。置放和繞線工具504具有一組預設設計規則522和技術文件524。置放和繞線工具504可產生用以內部連接積體電路中之不同裝置的特訂內部連接繞線(custom interconnect routing lines)和介層連接窗戶(via)。
安全獨立節點檢查器510用以確認出在該積體電路之該層中的佈局(或是一積體電路一層之一區域佈局)之相鄰電路圖案之間的距離小於G0之處。安全獨立節點檢查器510可使一顯示裝置532顯示該積體電路之該層佈局中的圖形，並且 具有一指示用以確認出不具有任何安全獨立節點的奇數迴路。
在一實施例中，安全獨立節點檢查器510係顯示一圖形，該圖形用以表示該等節點(具有或不具有重疊在該圖形上的複數電路圖案)和連接至該等圖案之該等邊。安全獨立節點檢查器510接著確認在該層之該佈局中每一個奇數迴路。接著，安全獨立節點檢查器510評估每一奇數迴路的每一節點，以確認該節點是否有被包含在任何其它奇數迴路中。僅被包含在單一奇數迴路中的每一節點則被視為一獨立節點。安全獨立節點檢查器510可評估每一個別的獨立節點，用以確認該獨立節點是否由包含自身之奇數迴路藉由一個邊連接到其它不同奇數迴路中的另一獨立節點。如果沒有這種直接的連接方式，則此獨立節點為一安全獨立節點。安全獨立節點檢查器510評估每一奇數迴路，以確認是否每一奇數迴路都至少具有一安全獨立節點。若安全獨立節點檢查器510確認出一奇數迴路不具一安全獨立節點時，即執行動作，使得每一奇數迴路內都具有安全獨立節點。在一實施例中，安全獨立節點檢查器510會促使使用者移開、重新繞線一圖案或是插入一縫合圖案。在另一實施例中，安全獨立節點檢查器510經由電子設計自動工具的繞線器啟動一自動移開步驟或是重新繞線步驟。一旦每一奇數迴路都具有一安全獨立節點時，那麼該佈局可被三顏色著色(three-colorable)(例如被分割以及分配到三個光罩以便進行圖案化)，使得在每一獨立的光罩內，沒有兩個圖案彼此的距離是小於G0，因此在使用到特定的技術節點(particular technology node)時可以清楚圖案化。
安全獨立節點選擇模組512係評估是否每一奇數迴路具有至少一安全獨立節點。如果一奇數迴路具有超過一安全獨立節點，則安全獨立節點選擇模組512會從每一奇數迴路中的該等安全獨立節點中選取一安全獨立節點，並且該安全獨立節點將被包含至第一光罩。該選取動作(步驟)可以是隨機，或是規則化的(該選取動作可在電子設計自動工具中被選取快速實施及/或執行)。舉例而言，在每一奇數迴路中最左側的安全獨立節點會被挑選出。應注意的事，在具有不只一個安全獨立節點之奇數迴路的某些佈局中，把在同一奇數迴路中的兩個安全獨立節點分配到相同的光罩將會產生一多重圖案化技術衝突。另外，安全獨立節點選擇模組512亦可顯示在每一奇數迴路中的每一安全獨立節點，並且促使使用者選取在每一奇數迴路中的單一安全獨立節點。
光罩分配模組516執行多重圖案化技術規則526，並且決定如何將每一剩餘的多邊形分配至剩餘的兩個光罩中之一者。安全獨立節點選擇模組512將每一群組中的電路圖案分配至一個別的光罩，用以提供光罩分配資料，使得每一電路圖案群組形成在積體電路的單一層之內或之上。該分配方式是交替地分配至兩個光罩。在三重圖案化技術實施例中，一旦每一奇數迴路中的一個安全獨立節點被分配至第一光罩，則在此不存在原生衝突(多邊形群組在所能使用的光罩數量下無法被分割成可避免具有兩個多邊形彼此距離小於G0距離之任何組合，)。光罩分配模組516可評估被分配到每一光罩的總面積。若該等面積不是大致相同，則該光罩分配模組會評估是否有任 何電路圖案可以從一光罩被重新分配至另一光罩，用以平衡每一光罩中圖案化的總面積。平衡光罩之間圖案化的面積有助於降低製程的變異。
光罩分配模組516輸出光罩分配資料530至非揮發且機器可讀取的儲存媒介508，用以作為驗證或是光罩製作程序之用。
假設有超過三個光罩使用在多重圖案化技術中，則光罩分配模組516會循環分配剩下圖案。舉例而言，當使用四個光罩時，來自每一奇數迴路所選的安全獨立節點被分配至第一光罩，那麼剩下的九個圖案會依序地將圖案1、4及7分配至第二光罩，圖案2、5及8分配至第三光罩，圖案3、6以及9分配至第二光罩。
區塊502表示可包括一或多個可程式化處理器。在某些實施例中，由兩個或更多個應用程式來執行程序負載(processing load)，並且每個應用程式係在每一單獨的處理器上操作。在其它實施例中，所有的程序皆使用一個處理器操作。同樣地，雖然實施例中顯示了兩個儲存媒介506和508，但是資料亦可以被儲存在任何數量的儲存媒介中。
雖然第5圖顯示特定模組之不同的任務分配，但這僅為一種範例，各項的任務亦可被分配到不同的模組中，以提高性能或改善程式化的易用性。
第6A-6C圖顯示一佈局的修改，以提供一安全獨立節點至一開始不具任何安全獨立節點的一奇數迴路。第6A圖顯示一最初的佈局600，最初的佈局600具有複數個圖案 601-605。具有對應節點611-615的圖則重疊在佈局圖案上。節點611、612、614以及615之每一者皆被包括在至少兩個不同的奇數迴路中。因此，根據定義節點611、612、614以及615中沒有任何一者為安全獨立節點。
雖然第6B圖顯示出經由移動一轉角的一修改，但本領域一般技術人員亦可以很快地就重新繞線一圖案(例如圖案605)。舉例而言，該轉角圖案可以被具有相同起始點和結束點的一凸出(angle)或是其它多邊形取代。
第7A-7C圖顯示出經由縫合圖案(stitching)進行佈局修改，以提供一安全獨立節點並且將初始不具有任何安全獨立節點的一奇數迴路更改為一偶數迴路。第7A圖顯示一最初的佈局700具有圖案701-704。具有對應之節點711-714的圖重疊在電路圖案701-704上。節點711、712、713以及714中的每一者被包含在至少兩個不同的奇數迴路中。因此，根據定義而言，節點711、712、713以及714不是安全獨立節點。
第7B圖顯示相同的佈局，於圖案702插入一縫合圖案之後，形成圖案702a以及圖案702b。該縫合圖案將包含節點711-713的奇數迴路改變成具有節點711、712a、712b以及713的偶數迴路。而剩下的圖案以及間距並不會受插入縫合圖案的影響。因為節點711以及712b都只被包含在單一個別的奇數迴路中，因此節點711以及712b兩者目前皆是獨立節點(一第一奇數迴路包括節點711、713以及714；一第二奇數迴路具有節點712b、713以及714)。再者，節點711以及712b都是安全獨立節點，因為此二者都沒有被直接地連接到任何奇數迴路中的其它 任何獨立節點。因此，在插入一縫合圖案之後，便符合在每一奇數迴路中至少一安全獨立節點的規則。該佈局可以被三重圖形化。第7C圖顯示用於三重圖形化該佈局的光罩分配範例。圖案701和702b被分配到一第一光罩，圖案702a和703被分配到一第二光罩，而圖案704分配到一第三光罩。
上述的方法與系統可至少部分地用電腦執行的程序與實行該些程序的裝置來實施。揭露的方法可以至少部分地被寫入有電腦程式碼的有形的、非揮發性的機械可讀儲存媒體所實施。媒體可包括，例如RAMs、ROMs、CD-ROMs、DVD-ROMs、BD-ROMs、硬碟、快閃記憶體、或其他非暫態機械可讀儲存媒體，其中當電腦程式碼載入電腦或被電腦所執行，電腦會成為實行這些方法的裝置。方法也可至少部分地被載入或執行電腦程式的電腦所實施，使得電腦變為用以實行該方法的特定用途的電腦。當實行於泛用的處理器時，電腦程式碼區段將處理器轉換為特定的邏輯電路。方法可選擇地被至少部分由用來執行該方法的特殊應用積體電路組成的數位信號處理器來實施。
0082一種方便的多重圖案化佈局設計方法，用以確保在每一奇數迴路中至少一安全獨立節點。為了產生多重圖案化技術(M>2；M=光罩數目)著色(光罩分配)的結果，該方法首先使用N(其中N<M-1)種顏色將每一奇數迴路中的至少一安全獨立節點著色而不去產生著色衝突，並使用剩下的顏色(M-N)將剩下的奇數迴路中尚未著色的圖著色。
雖然在一實施例中為三重圖案化技術，但是任何 數目大於2的N個光罩都可被拿來使用。該方法可以在佈局設計規則檢查(DRC)進行極快速(on-the-fly)檢驗(可檢驗在每一奇數迴路中是否具有至少一安全獨立節點)。該設計流程可以包括反覆打散以及重新繞線，以產生一種方便的多重圖案化佈局。
在某些實施例中，一佈局分配方法包括：(a)當一佈局中之任一奇數迴路的任一節點未被包括在該佈局中的其它奇數迴路中時，則將該節點確認為一獨立節點，其中該節點用以表示在一積體電路的一層中之至少一區域內的該佈局中之該奇數迴路的一對應的電路圖案，該層具有欲藉由至少三個光罩加以圖案化的複數電路圖案；(b)當該獨立節點與該佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將該獨立節點確認為一安全獨立節點；以及(c)當在該佈局的該等電路圖案中包含不具有任何安全獨立節點的任何奇數迴路時，則修正該佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點。
0085在某些實施例中，一非揮發性電腦可讀取儲存媒體，該非揮發性電腦可讀取儲存媒介被具有複數電腦程式指令，當該等電腦程式指令被一電腦所執行時，該電腦係執行一佈局分配方法，該佈局分配方法包括：(a)當一佈局中之任一奇數迴路的任一節點未被包括在該佈局中的其它奇數迴路中時，則將該節點確認為一獨立節點，其中該節點用以表示在一積體電路的一層中之至少一區域內的該佈局中之該奇數迴路的一對應的電路圖案，該層具有欲藉由至少三個光罩加以圖案 化的複數電路圖案；(b)當該獨立節點與該佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將該獨立節點確認為一安全獨立節點；以及(c)當在該佈局的該等電路圖案中包含不具有任何安全獨立節點的任何奇數迴路時，則修正該佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節。
在某些實施例中，一佈局分配系統，包括一特定用途電腦工具，該特定用途電腦工具用以確認，當一佈局中之任一奇數迴路的任一節點未被包括在該佈局中的其它奇數迴路中時，則將該節點確認為一獨立節點，其中該節點用以表示在一積體電路的一層中之至少一區域內的該佈局中之該奇數迴路的一對應的電路圖案，該層具有欲藉由至少三個光罩加以圖案化的複數電路圖案。該特定用途電腦工具用以確認，當該獨立節點與該佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將該獨立節點確認為一安全獨立節點。該特定用途電腦工具用以確認，是否在該佈局的該等電路圖案中包含不具有任何安全獨立節點的任何奇數迴路。該特定用途電腦工具包括一佈局編輯器，用以修改該積體電路該層之該佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何其所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300、302、304、306、308、310、312‧‧‧步驟

Claims (10)

  1. 一種佈局分配方法，包括：(a)當一佈局中之任一奇數迴路的任一節點未被包括在該佈局中的其它奇數迴路中時，則將該節點確認為一獨立節點，其中該節點用以表示在一積體電路的一層中之至少一區域內的該佈局中之該奇數迴路的一對應的電路圖案，該層具有欲藉由至少三個光罩加以圖案化的複數電路圖案；(b)當該獨立節點與該佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將該獨立節點確認為一安全獨立節點；以及(c)當在該佈局的該等電路圖案中包含不具有任何安全獨立節點的任何奇數迴路時，則修正該佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點，其中該佈局藉由移動或是重新繞線該積體電路的該層的該佈局的該等電路圖案之至少一者或者在該積體電路的該層的該佈局的該等電路圖案之至少一者插入一縫合圖案來修正。
  2. 如申請專利範圍第1項所述之佈局分配方法，更包括：(d)對該等電路圖案進行光罩分配，並將該等電路圖案的光罩分配儲存至一非揮發性機器可讀的儲存媒介，以便之使用於設計驗證或是光罩製作程序時，其中該光罩製作程序係為使用至少三個光罩的一多重圖案化積體電路製作程序，其中該步驟(d)包括：確認該積體電路中的該層的該佈局的任一奇數迴路皆具有至少一安全節點； 將已確認之每一奇數迴路中該至少一安全獨立節點之一者所代表的一電路圖案分配至該至少三個光罩中的一第一光罩，使得該等電路圖案中被分配到該第一光罩的電路圖案不會違反設計規則，其中該多重圖案化積體電路製作程序為一三重圖案化程序，並且該步驟(d)更包括：使用一雙重圖案化光罩分配技術，將該佈局中所剩下之電路圖案的每一者分配至該至少三個光罩的一第二光罩和一第三光罩，只要被分配到該第一光罩的每一電路圖案不會違反設計規則，則將所剩下之該等電路圖案之一者從該第二光罩與該第三光罩中之一者重新分配至該第一光罩；將所剩下之該等電路圖案之一者從該至少三個光罩的一者重新分配至該至少三個光罩的另一者，以便使得該積體電路的該層的該佈局中該等電路圖案的總面積在三個光罩中分布更平均。
  3. 如申請專利範圍第1項所述之佈局分配方法，更包括在該步驟(a)之前：產生該積體電路的該層的該佈局之一圖形，該圖形包括用以表示複數電路圖案的複數節點，該等節點被複數邊所連接，該等邊用以表示該等電路圖案中相鄰之電路圖案的距離小於一鄰界距離；以及在該步驟(c)之前：致使一顯示裝置顯示在該積體電路中該層的該佈局該圖形，並藉由一標示確認出不具有任何該安全獨立節點之該奇數迴路。
  4. 如申請專利範圍第1項所述之佈局分配方法，其中該縫合圖 案被插入至不具有任何安全獨立節點的該奇數迴路中之一電路圖案中，以便使得不具有任何安全獨立節點的該奇數迴路改變成為一偶數迴路。
  5. 一種非揮發性電腦可讀取儲存媒體，該非揮發性電腦可讀取儲存媒介被具有複數電腦程式指令，當該等電腦程式指令被一電腦所執行時，該電腦係執行一佈局分配方法，該佈局分配方法包括：(a)當一佈局中之任一奇數迴路的任一節點未被包括在該佈局中的其它奇數迴路中時，則將該節點確認為一獨立節點，其中該節點用以表示在一積體電路的一層中之至少一區域內的該佈局中之該奇數迴路的一對應的電路圖案，該層具有欲藉由至少三個光罩加以圖案化的複數電路圖案；(b)當該獨立節點與該佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將該獨立節點確認為一安全獨立節點；以及(c)當在該佈局的該等電路圖案中包含不具有任何安全獨立節點的任何奇數迴路時，則修正該佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點，其中該佈局係藉由在該積體電路的該層的該佈局的該等電路圖案之至少一者插入一縫合圖案，或者移動或是重新繞線該積體電路的該層的該佈局的該等電路圖案之至少一者來修正。
  6. 如申請專利範圍第5項所述之非揮發性電腦可讀取儲存媒體，更包括：(d)對該等電路圖案進行光罩分配，並將該等電路圖案的光 罩分配儲存至一非揮發性機器可讀的儲存媒介，以便之使用於設計驗證或是光罩製作程序時，其中該光罩製作程序係為使用至少三個光罩的一多重圖案化積體電路製作程序，其中步驟(d)包括：確認該積體電路中的該層的該佈局的任一奇數迴路皆具有至少一安全節點；將已確認之每一奇數迴路中該至少一安全獨立節點之一者所代表的一電路圖案分配至該至少三個光罩中的一第一光罩，使得該等電路圖案中被分配到該第一光罩的電路圖案不會違反設計規則，其中該多重圖形化積體電路製作程序為三重圖形化程序，並且步驟(d)更包括：使用一雙重圖案化光罩分配技術，將該佈局中所剩下之電路圖案的每一者分配至該至少三個光罩的一第二光罩和一第三光罩；只要被分配到該第一光罩的每一電路圖案不會違反設計規則，則將所剩下之該等電路圖案之一者從該第二光罩與該第三光罩中之一者重新分配至該第一光罩。
  7. 如申請專利範圍第5項所述之非揮發性電腦可讀取儲存媒體，其中該縫合圖案被插入至不具有任何安全獨立節點的該奇數迴路中之一電路圖案中，以便使得不具有任何安全獨立節點的該奇數迴路改變成為一偶數迴路。
  8. 一種佈局分配系統，包括：一特定用途電腦工具； 該特定用途電腦工具用以確認，當一佈局中之任一奇數迴路的任一節點未被包括在該佈局中的其它奇數迴路中時，則將該節點確認為一獨立節點，其中該節點用以表示在一積體電路的一層中之至少一區域內的該佈局中之該奇數迴路的一對應的電路圖案，該層具有欲藉由至少三個光罩加以圖案化的複數電路圖案；該特定用途電腦工具用以確認，當該獨立節點與該佈局中之其它奇數迴路內其它獨立節點之距離不小於一臨界距離時，將該獨立節點確認為一安全獨立節點；該特定用途電腦工具用以確認，是否在該佈局的該等電路圖案中包含不具有任何安全獨立節點的任何奇數迴路；以及該特定用途電腦工具包括一佈局編輯器，用以修改該積體電路該層之該佈局，使得在修正之後，每一奇數迴路都具有至少一安全獨立節點，其中該佈局係藉由在該積體電路的該層的該佈局的該等電路圖案之至少一者插入一縫合圖案，或者移動或是重新繞線該積體電路的該層的該佈局的該等電路圖案之至少一者來修正。
  9. 如申請專利範圍第8項所述之佈局分配系統，其中該特定用途電腦工具用以對該等電路圖案進行光罩分配，並將該等電路圖案的光罩分配儲存至一非揮發性機器可讀的儲存媒介，以便之使用於設計驗證或是光罩製作程序時，其中該光罩製作程序係為使用至少三個光罩的一多重圖案化積體電路製作程序，其中該縫合圖案被插入至不具有任何 安全獨立節點的該奇數迴路中之一電路圖案中，以便使得不具有任何安全獨立節點的該奇數迴路改變成為一偶數迴路。
  10. 如申請專利範圍第8項所述之佈局分配系統，其中該特定用途電腦工具用以：確認該積體電路該層該佈局的任何奇數迴路具有兩個或是兩個以上的獨立節點；以及將已確認之每一奇數迴路中該至少一安全獨立節點之一者所代表的一電路圖案分配至該至少三個光罩中的一第一光罩，使得該等電路圖案中被分配到該第一光罩的電路圖案不會違反設計規則，其中該多重圖案化積體電路製作程序為一三重圖案化程序，並且該特定用途電腦工具用以：使用一雙重圖案化光罩分配技術，將該佈局中所剩下之電路圖案的每一者分配至該至少三個光罩的一第二光罩和一第三光罩；只要被分配到該第一光罩的每一電路圖案不會違反設計規則，則將所剩下之該等電路圖案之一者從該第二光罩與該第三光罩中之一者重新分配至該第一光罩。
TW102122907A 2012-06-28 2013-06-27 佈局分配方法、佈局分配系統以及非揮發性電腦可讀取儲存媒體 TWI497331B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/535,705 US8745556B2 (en) 2012-06-28 2012-06-28 Layout method and system for multi-patterning integrated circuits

Publications (2)

Publication Number Publication Date
TW201411388A TW201411388A (zh) 2014-03-16
TWI497331B true TWI497331B (zh) 2015-08-21

Family

ID=49779648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102122907A TWI497331B (zh) 2012-06-28 2013-06-27 佈局分配方法、佈局分配系統以及非揮發性電腦可讀取儲存媒體

Country Status (3)

Country Link
US (2) US8745556B2 (zh)
CN (1) CN103514314B (zh)
TW (1) TWI497331B (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8601408B2 (en) * 2011-10-10 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for replacing a pattern in a layout
US20140034719A1 (en) * 2012-07-31 2014-02-06 Ricardo A. Summers Computer readable tartan system
US10354886B2 (en) 2013-02-22 2019-07-16 Synopsys, Inc. Hybrid evolutionary algorithm for triple-patterning
US9740814B1 (en) * 2013-03-11 2017-08-22 Cadence Design Systems, Inc. Method and system for triple patterning technology (TPT) violation detection and visualization
US9141752B2 (en) * 2013-03-14 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. EDA tool and method for conflict detection during multi-patterning lithography
US8914755B1 (en) * 2013-05-28 2014-12-16 Taiwan Semiconductor Manufacturing Company Limited Layout re-decomposition for multiple patterning layouts
US9122838B2 (en) * 2013-06-14 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition
US9176373B2 (en) * 2013-07-31 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for decomposition of a single photoresist mask pattern into 3 photoresist mask patterns
US9384319B2 (en) 2013-08-15 2016-07-05 Synopsys, Inc. Detecting and displaying multi-patterning fix guidance
US9223924B2 (en) * 2013-10-02 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for multi-patterning layout decomposition
US9747407B2 (en) 2014-02-20 2017-08-29 Synopsys, Inc. Categorized stitching guidance for triple-patterning technology
CN105095531B (zh) 2014-04-15 2018-07-20 台湾积体电路制造股份有限公司 器件分析的实现方法和装置
US9158885B1 (en) 2014-05-15 2015-10-13 GlobalFoundries, Inc. Reducing color conflicts in triple patterning lithography
US9773076B2 (en) 2014-05-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive lines in circuits
US9292646B2 (en) * 2014-06-18 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design system with balanced color assignment
CN105224708B (zh) 2014-07-03 2019-01-18 台湾积体电路制造股份有限公司 集成电路中网路的确定方法和装置
TWI620005B (zh) * 2014-08-18 2018-04-01 聯華電子股份有限公司 佈局圖案分割方法
US10409947B2 (en) 2014-11-20 2019-09-10 Samsung Electronics Co., Ltd. Method of resolving color conflicts for cell-based designs with multi-pattern lithography
US9471738B2 (en) 2015-02-05 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for capacitance extraction
US9892224B2 (en) 2015-02-12 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming masks
US9835680B2 (en) 2015-03-16 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method, device and computer program product for circuit testing
KR102230503B1 (ko) 2015-04-14 2021-03-22 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법
KR102338365B1 (ko) 2015-04-24 2021-12-09 삼성전자주식회사 레이아웃 분리 방법 및 레이아웃 분리 시스템
US9703911B2 (en) 2015-04-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for library having base cell and VT-related
US9672320B2 (en) 2015-06-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
US9842185B2 (en) 2015-08-21 2017-12-12 Qualcomm Incorporated Systems and methods for group constraints in an integrated circuit layout
US10372037B2 (en) 2015-10-30 2019-08-06 Synopsys, Inc. Constructing fill shapes for double-patterning technology
US10395001B2 (en) 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
US10078718B2 (en) * 2015-12-30 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple patterning method for semiconductor devices
US10311195B2 (en) 2016-01-15 2019-06-04 Synopsys, Inc. Incremental multi-patterning validation
US10460070B2 (en) 2016-01-28 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Optimized electromigration analysis
EP3259693B1 (en) * 2016-02-25 2019-05-29 Synopsys, Inc. Integrated circuit design using generation and instantiation of circuit stencils
US9971863B2 (en) * 2016-03-01 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Rule checking for multiple patterning technology
KR102514044B1 (ko) 2016-03-22 2023-03-24 삼성전자주식회사 집적 회로 및 집적 회로의 설계 방법
US10108764B2 (en) 2016-04-15 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Power consumption estimation method for system on chip (SOC), system for implementing the method
US10521545B2 (en) 2016-04-15 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Placement constraint method for multiple patterning of cell-based chip design
US10521538B2 (en) 2016-04-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd Method and system for integrated circuit design with on-chip variation and spatial correlation
US10162929B2 (en) 2016-05-03 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for using multiple libraries with different cell pre-coloring
US10089433B2 (en) 2016-05-03 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for triple-patterning friendly placement
US9940424B2 (en) 2016-05-25 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for minimum-implant-area aware detailed placement
US10396063B2 (en) 2016-05-31 2019-08-27 Taiwan Semiconductor Manufacturing Company Ltd. Circuit with combined cells and method for manufacturing the same
US10283496B2 (en) 2016-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit filler and method thereof
US10151971B2 (en) 2016-07-01 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of seeding an optical proximity correction (OPC) process
US9953122B2 (en) 2016-07-14 2018-04-24 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit design method and associated non-transitory computer-readable medium
US10509882B2 (en) 2016-08-09 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for cell abutment
US10430544B2 (en) 2016-09-02 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning graph reduction and checking flow method
US10366200B2 (en) 2016-09-07 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of manufacturing a layout design of an integrated circuit
US10489547B2 (en) 2016-09-08 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple patterning method, system for implementing the method and layout formed
US10176284B2 (en) 2016-09-30 2019-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor circuit design and manufacture method
US10289794B2 (en) * 2016-12-14 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Layout for semiconductor device including via pillar structure
KR102636095B1 (ko) 2016-12-16 2024-02-13 삼성전자주식회사 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
US10324369B2 (en) 2017-08-25 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for generating a mandrel mask
US10515178B2 (en) * 2017-08-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Merged pillar structures and method of generating layout diagram of same
US10475700B2 (en) 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Etching to reduce line wiggling
DE102017128070B4 (de) 2017-08-31 2023-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Ätzen zum Verringern von Bahnunregelmässigkeiten
US10509881B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for coloring circuit layout and system for performing the same
US11172142B2 (en) 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
US11392748B2 (en) * 2018-09-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design using fuzzy machine learning
DE102019124928A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungsdesign unter verwendung von fuzzy-maschinenlernen
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US10810348B1 (en) 2019-07-15 2020-10-20 International Business Machines Corporation Constructing colorable wiring layouts with wide wires and sandwich rules
TWI715127B (zh) * 2019-07-30 2021-01-01 瑞昱半導體股份有限公司 積體電路佈局方法
KR20220140578A (ko) * 2020-02-14 2022-10-18 시놉시스, 인크. 리소그래피 마스크들의 개발을 위한 레이아웃들의 골격 표현
KR20230096306A (ko) * 2021-12-23 2023-06-30 삼성전자주식회사 반도체 칩의 레이아웃 방법, 그것을 이용한 반도체 칩 제조 방법 및 컴퓨팅 장치
US12553854B2 (en) 2022-07-29 2026-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for detecting miniature targets in a fluid sample
CN115630212B (zh) * 2022-10-10 2024-07-05 成都华大九天科技有限公司 一种全体冲突路径图形搜索方法、装置及存储介质
CN119647395B (zh) * 2024-11-15 2026-02-24 北京科技大学 一种基于着色编码的三重曝光多端线网布线方法及系统
CN121365645B (zh) * 2025-12-22 2026-04-21 北京汤谷软件技术有限公司 芯片版图的设计规则检查方法及相关设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436587B1 (en) * 2000-09-18 2002-08-20 Sharp Laboratories Of America, Inc. Method of making a multi-level reticle using bi-level photoresist, including a phase-shifted multi-level reticle
TW200933290A (en) * 2008-01-19 2009-08-01 Synopsys Inc Steiner tree based approach for polygon fracturing
TW200944954A (en) * 2008-01-31 2009-11-01 Cadence Design Systems Inc System and method for multi-exposure pattern decomposition
US20100153905A1 (en) * 2008-12-11 2010-06-17 Shimon Maeda Pattern layout designing method, semiconductor device manufacturing method, and computer program product

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5538815A (en) * 1992-09-14 1996-07-23 Kabushiki Kaisha Toshiba Method for designing phase-shifting masks with automatization capability
JP3307313B2 (ja) * 1998-01-23 2002-07-24 ソニー株式会社 パターン生成方法及びその装置
US8111901B2 (en) * 2006-08-14 2012-02-07 Asml Masktools B.V. Apparatus and method for separating a circuit pattern into multiple circuit patterns
US8402396B2 (en) * 2009-09-29 2013-03-19 The Regents Of The University Of California Layout decomposition for double patterning lithography
US8365102B2 (en) * 2010-05-27 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for checking and fixing double-patterning layout
US8677297B2 (en) * 2010-12-03 2014-03-18 Synopsys, Inc. Low-overhead multi-patterning design rule check
US8473874B1 (en) * 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8473873B2 (en) * 2011-09-02 2013-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
US8468470B2 (en) * 2011-09-21 2013-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
US8601408B2 (en) * 2011-10-10 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for replacing a pattern in a layout
US8448100B1 (en) * 2012-04-11 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for eliminating multi-patterning conflicts
US8601409B1 (en) * 2012-07-12 2013-12-03 Taiwan Semiconductor Manufacturing Co, Ltd. Compression method and system for use with multi-patterning
US9122838B2 (en) * 2013-06-14 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition
US8875065B1 (en) * 2013-06-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition validation
US9384319B2 (en) * 2013-08-15 2016-07-05 Synopsys, Inc. Detecting and displaying multi-patterning fix guidance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436587B1 (en) * 2000-09-18 2002-08-20 Sharp Laboratories Of America, Inc. Method of making a multi-level reticle using bi-level photoresist, including a phase-shifted multi-level reticle
TW200933290A (en) * 2008-01-19 2009-08-01 Synopsys Inc Steiner tree based approach for polygon fracturing
TW200944954A (en) * 2008-01-31 2009-11-01 Cadence Design Systems Inc System and method for multi-exposure pattern decomposition
US20100153905A1 (en) * 2008-12-11 2010-06-17 Shimon Maeda Pattern layout designing method, semiconductor device manufacturing method, and computer program product

Also Published As

Publication number Publication date
CN103514314B (zh) 2016-12-21
US8745556B2 (en) 2014-06-03
US9262577B2 (en) 2016-02-16
US20140007026A1 (en) 2014-01-02
US20140237435A1 (en) 2014-08-21
CN103514314A (zh) 2014-01-15
TW201411388A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
TWI497331B (zh) 佈局分配方法、佈局分配系統以及非揮發性電腦可讀取儲存媒體
US12013643B2 (en) Method of cutting conductive patterns
US8473873B2 (en) Multi-patterning method
US9141752B2 (en) EDA tool and method for conflict detection during multi-patterning lithography
US8468470B2 (en) Multi-patterning method
CN103186692B (zh) 用于双图案化兼容标准单元设计的缝合和修整方法
US9594866B2 (en) Method for checking and fixing double-patterning layout
US10402529B2 (en) Method and layout of an integrated circuit
US8601409B1 (en) Compression method and system for use with multi-patterning
US9507904B2 (en) System and method of circuit layout for multiple cells
US9335624B2 (en) Multi-patterning system and method using pre-coloring or locked patterns
US8977991B2 (en) Method and system for replacing a pattern in a layout
US8935639B1 (en) Natively color-aware double patterning technology (DPT) compliant routing
US9029230B2 (en) Conductive line routing for multi-patterning technology
US9824968B2 (en) Method, system and computer readable medium using stitching for mask assignment of patterns
US9390223B2 (en) Method of determining whether a layout is colorable
JP2012093824A (ja) レイアウト方法、システム及びプログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees