TWI497655B - 環境敏感電子元件封裝體及其製作方法 - Google Patents

環境敏感電子元件封裝體及其製作方法 Download PDF

Info

Publication number
TWI497655B
TWI497655B TW101147602A TW101147602A TWI497655B TW I497655 B TWI497655 B TW I497655B TW 101147602 A TW101147602 A TW 101147602A TW 101147602 A TW101147602 A TW 101147602A TW I497655 B TWI497655 B TW I497655B
Authority
TW
Taiwan
Prior art keywords
substrate
barrier structure
release film
adhesive
electronic component
Prior art date
Application number
TW101147602A
Other languages
English (en)
Other versions
TW201423916A (zh
Inventor
陳光榮
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW101147602A priority Critical patent/TWI497655B/zh
Priority to CN201310047427.2A priority patent/CN103862762B/zh
Priority to US13/909,082 priority patent/US9252389B2/en
Publication of TW201423916A publication Critical patent/TW201423916A/zh
Application granted granted Critical
Publication of TWI497655B publication Critical patent/TWI497655B/zh
Priority to US14/948,392 priority patent/US9748516B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B32B7/14—Interconnection of layers using interposed adhesives or interposed materials with bonding properties applied in spaced arrangements, e.g. in stripes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/109—Embedding of laminae within face of additional laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Details Of Rigid Or Semi-Rigid Containers (AREA)
  • Packages (AREA)

Description

環境敏感電子元件封裝體及其製作方法
本揭露是有關於一種封裝體及其製作方法，且特別是有關於一種環境敏感電子元件封裝體及其製作方法。
可撓性基板相較於一般硬質基板的應用更為廣泛，其優點為可捲曲、方便攜帶、符合安全性、產品應用廣，但其缺點為較不耐高溫、阻水阻氧氣性較差、耐化學藥品性較差及熱膨脹係數大。典型之可撓性基板可用來承載電子元件及/或用來作為蓋板(cover)以對電子元件進行封裝，由於可撓性基板無法完全阻隔水氣及氧氣的穿透，因此水氣及氧氣的滲入將加速可撓性基板上之電子元件老化，進而導致電子元件的壽命減短，無法符合市場的需求。
本揭露提供一種功能膜及其製造方法，以提供良好的水氣及氧氣的阻隔能力。
本揭露另提供一種環境敏感電子元件封裝體及其製作方法，用以改善電子元件阻隔水氣及氧氣的能力。
本揭露提出一種功能膜，其包括膠材、至少一側壁阻障結構以及第一離形膜。膠材具有第一表面以及與第一表面相對之第二表面。側壁阻障結構分佈於膠材內。第一離形膜貼附於第一表面上。
本揭露提出一種功能膜的製作方法，其包括下述方法。首先，於第一離形膜上形成膠材，接著於膠材內形成至少一側壁阻障結構。
本揭露提出一種環境敏感電子元件封裝體，其包括第一膠材、至少一第一側壁阻障結構、第一基板以及第二基板。第一膠材具有第一表面以及與第一表面相對之第二表面。第一側壁阻障結構分佈於第一膠材內。第一基板與第一表面接合，其中第一基板上具有至少一環境敏感電子元件。第二基板與第二表面接合。
本揭露提出一種環境敏感電子元件封裝體的製作方法，其包括下述方法。首先，於第一基板上形成第一膠材，以使第一膠材與第一基板接合，其中第一基板上具有至少一環境敏感電子元件。接著，於第一膠材內形成至少一第一側壁阻障結構。之後，令第二基板與第一膠材接合，以使第一膠材位於第一基板與第二基板之間。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 【第一實施例】
圖1A為本揭露第一實施例之一種功能膜的剖面示意圖。請參考圖1A，本實施例之功能膜100包括膠材110、至少一側壁阻障結構120、第一離形膜130以及第二離形膜140。膠材110具有第一表面110a以及與第一表面110a 相對之第二表面110b，側壁阻障結構120分佈於膠材110內，第一離形膜130貼附於第一表面110a上，且第二離形膜140貼附於第二表面110b上。一般而言，功能膜100之第一離形膜130以及第二離形膜140係可以經由適當的施力，而分別自膠材110的第一表面110a以及第二表面110b撕除。在本實施例中，膠材110例如是具有一定穿透率之光學膠材，當然本實施例亦可採用具有光學反射特性之膠材110，或者具有半穿透半反射特性之膠材。具體而言，膠材110例如是環氧樹脂(epoxy)、丙烯酸化合物(acrylic compound)或矽膠(silicone)等材質所構成。在本實施例中，膠材110之材質例如是能夠透過加熱、光線照射等方式而被固化(curing)的材質，換言之，膠材110之材質例如是尚未被加熱、光線照射等方式而被固化(curing)的材質。側壁阻障結構120例如是金屬或金屬氧化物等材質所構成。第一離形膜130以及第二離形膜140之材質例如是聚對二甲苯(parylene)系列之材料，第一離形膜130以及第二離形膜140分別貼附於膠材110的第一表面110a以及第二表面110b，以避免膠材110外露而被外界雜質所污染。此外，本實施例之第一離形膜130具有對位標記130a，對位標記130a位於膠材110分佈的區域之外。當然，在其他實施例中，對位標記130a也可以是被膠材110全部覆蓋或部分覆蓋，本揭露在此不加以限定。對位標記130a可用以確保膠材110在第一離形膜130上的位置，以避免對位誤差產生。此外，對位標記130a有助於後續製程的進行。
雖然本實施例係以同時具有第一離形膜130以及第二離形膜140之功能膜100為例進行說明，然在其他可行之實施例中，功能膜100可以僅具有單一離形膜。換言之，功能膜100可以僅具有第一離形膜130，或者僅具有第二離形膜140。
圖1B為圖1A之功能膜的上視示意圖。請參考圖1B，本實施例之側壁阻障結構120例如是形成於膠材110內的連續圖案，舉例而言，本實施例之側壁阻障結構120例如是封閉的連續四邊形圖案。然而，在本揭露的其他可行實施例中，側壁阻障結構120例如是形成於膠材110內的非連續圖案(未繪示)，舉例而言，側壁阻障結構120例如是非連續的四邊形圖案。然而，本揭露不限定側壁阻障結構120必須是四邊形圖案，其他形狀之圖案亦可被使用於本揭露中。
請繼續參考圖1A，在本實施例中，當側壁阻障結構120被加壓而植入至膠材110內時，側壁阻障結構120至少有部分區域不與第一離形膜130接觸。另外，當第二離形膜140與膠材110貼合時，側壁阻障結構120至少有部分區域不與第二離形膜140接觸。值得注意的是，側壁阻障結構120與第一離形膜130及/或第二離形膜140的接觸程度(即接觸面積的多寡)與製程控制相關，由於側壁阻障結構120在植入的過程中，無法絕對精準地控制植入深度與位置，且側壁阻障結構120的高度與膠材110的厚度皆具有一定程度的誤差，因此在不同區域上觀察，側壁阻 障結構120有可能浮置於膠材110中而不與第一離形膜130及/或第二離形膜140接觸，或者僅與第一離形膜130或第二離形膜140接觸，亦或者同時與第一離形膜130及第二離形膜140接觸。此外，本實施例之側壁阻障結構120之剖面例如是四邊形剖面(如圖1A所繪示)，當然，側壁阻障結構120之剖面也可以是其他型態之多邊形剖面、圓形剖面或橢圓形剖面，本揭露在此不加以限制。
圖2A為本揭露第一實施例之另一種功能膜的剖面示意圖，而圖2B為圖2A之功能膜的上視示意圖。請參考圖2A與圖2B，圖2A之功能膜100A與圖1A之功能膜100相似，惟二者主要差異之處在於：本實施例之膠材110包括多個陣列排列且彼此分隔之塊狀膠材112(segments of adhesive)。此外，壁阻障結構120例如是經由加壓植入的方式，而分別分佈於對應之塊狀膠材112中。
以下將搭配圖3A至圖3C以及圖3A’至圖3C’針對功能膜的不同製作方法進行描述。在此必須說明的是，各實施例中，相同或相似的元件標號代表相同或相似的元件，相同元件的描述將不再重述。
圖3A至圖3C為圖1A之功能膜的製作方法的流程示意圖。請參考圖3A，首先，於第一離形膜130上形成膠材110，其中第一離形膜130具有對位標記130a，而膠材110例如是利用塗佈頭30提供並且塗佈於第一離形膜130上。舉例而言，膠材110的塗佈範圍以不覆蓋對位標記130a為原則，因此對位標記130a位於膠材110分佈的區域之 外。當然，膠材110的塗佈範圍也可以是全部覆蓋或部分覆蓋對位標記130a，本揭露在此不加以限制。此處，對位標記130a可以確保塗佈頭30在第一離形膜130之正確位置上塗佈膠材110。
接著，請參考圖3B，於膠材110內形成側壁阻障結構120，其中側壁阻障結構120例如是被治具40所拾取，再透過治具40以加壓植入的方式將側壁阻障結構120植入於膠材110中。當側壁阻障結構120被植入膠材110時，側壁阻障結構120至少有部分區域不與第一離形膜130接觸。
最後，請參考圖3C，將第二離形膜140貼附於膠材110上，以使膠材110位於第一離形膜130與第二離形膜140之間。換言之，第一離形膜130與第二離形膜140分別貼附於膠材110的二相對表面上。當第二離形膜140貼附於膠材110上時，側壁阻障結構120至少有部分區域不與第二離形膜140接觸。在依序進行圖3A至圖3C的製作方法之後，即大致完成功能膜100的製作。
雖然本實施例係以同時具有第一離形膜130以及第二離形膜140之功能膜100的製作方法為例進行說明。然在其他可行之實施例中，功能膜100可以僅具有單一離形膜。換言之，可以是僅於第一離形膜130上形成膠材110。接著，於膠材110內形成側壁阻障結構120。意即，在依序進行圖3A至圖3B的製作方法之後，即可大致完成僅具有第一離形膜130的功能膜100的製作。當然，功能膜100 也可以僅具有第二離形膜140。
圖3A’至圖3C’為圖2A之功能膜的製作方法的流程示意圖。請參考圖3A’，首先，於第一離形膜130上形成塊狀膠材112，其中第一離形膜130具有對位標記130a，而塊狀膠材112例如是利用塗佈頭30提供並且塗佈於第一離形膜130上。舉例而言，塊狀膠材112的塗佈範圍以不覆蓋對位標記130a為原則，因此對位標記130a位於塊狀膠材112分佈的區域之外。當然，塊狀膠材112的塗佈範圍也可以是全部覆蓋或部分覆蓋對位標記130a，本揭露在此不加以限制。此外，從圖3A’可知，本實施例之塊狀膠材112呈陣列排列且彼此分隔的型態。接著，請參考圖3B’，於塊狀膠材112內形成側壁阻障結構120，其中側壁阻障結構120例如是被治具40所拾取(pick up)，再透過治具40以加壓植入的方式將側壁阻障結構120分別被植入於對應之塊狀膠材112中。當側壁阻障結構120被植入對應之塊狀膠材112時，側壁阻障結構120至少有部分區域不與第一離形膜130接觸。
最後，請參圖3C’，將第二離形膜140貼附於塊狀膠材112上，以使塊狀膠材112位於第一離形膜130與第二離形膜140之間。換言之，第一離形膜130與第二離形膜140分別貼附於塊狀膠材112的二相對表面上。當第二離形膜140貼附於塊狀膠材112上時，側壁阻障結構120至少有部分區域不與第二離形膜140接觸。在觀察功能膜100的不同區域時，側壁阻障結構120有可能浮置於膠材110 中而不與第一離形膜130及/或第二離形膜140接觸，或者僅與第一離形膜130或第二離形膜140接觸，亦或者同時與第一離形膜130及第二離形膜140接觸。在依序進行圖3A’至圖3C’的製作方法之後，即大致完成功能膜100A的製作。
雖然本實施例係以同時具有第一離形膜130以及第二離形膜140之功能膜100A的製作方法為例進行說明。然在其他可行之實施例中，功能膜100A可以僅具有單一離形膜。換言之，可以是僅於第一離形膜130形成塊狀膠材112。接著，於塊狀膠材112內形成側壁阻障結構120。意即，在依序進行圖3A’至圖3B’的製作方法之後，即可大致完成僅具有第一離形膜130的功能膜100A的製作。當然，功能膜100A也可以僅具有第二離形膜140。
【第二實施例】
圖4A為本揭露之第二實施例之環境敏感電子元件封裝體的剖面示意圖。請參考圖4A，本實施例之環境敏感電子元件封裝體200包括第一膠材210、至少一第一側壁阻障結構220、第一基板230以及第二基板240。第一膠材210具有第一表面210a以及與第一表面210a相對之第二表面210b。第一側壁阻障結構220分佈於第一膠材210內。第一基板230與第一表面210a接合，其中第一基板230上具有環境敏感電子元件20，且環境敏感電子元件20可被第一側壁阻障結構220所環繞，也可不被第一側壁阻 障結構220所環繞。第二基板240與第二表面210b接合。藉由上述第一膠材210與第一側壁阻障結構220之配置，可有效阻隔水氣與氧氣滲入，從而有效延長環境敏感電子元件20的壽命。
在本實施例中，第一膠材210例如是環氧樹脂(epoxy)、丙烯酸化合物(acrylic compound)或矽膠(silicone)等材質所構成。第一膠材210之材質例如是已經被加熱、光線照射等方式而被固化(curing)的材質。此外，第一膠材210與第一基板230以及第二基板240之間的接合特性良好，不容易發生脫層(De-lamination)的現象，故可有效地阻隔水氣與氧氣的滲入。側壁阻障結構220例如是金屬或金屬氧化物等材質所構成。第一基板230與第二基板240例如是可撓性基板，其材質例如是聚乙烯(PE)系列之塑膠、聚甲基丙烯酸甲酯(PMMA)、聚羧酸酯(Polycarbonate,PC)或聚醯亞胺(Polyimide,PI)。舉例而言，前述之聚乙烯系列之塑膠例如為PET、PEN、PES等可撓性塑膠。當然，可撓性基板之材質亦可以是金屬，本揭露並不加以限制。
另外，環境敏感電子元件20例如是主動式環境敏感電子顯示元件或被動式環境敏感電子顯示元件，其中主動式環境敏感電子顯示元件例如是主動型矩陣有機發光二極體(Active Matrix Organic Light EmittingDiode,AM-OLED)，而被動式環境敏感電子顯示元件例如是被動型矩陣有機發光二極體(Passive Matrix Organic Light Emitting Diode,PM-OLED)。
此外，本實施例之第一基板230具有對位標記230a，第二基板240可利用對位標記230a作為參考點貼合於第一膠材210上，從而提升第一基板230與第二基板240的貼合準確度，其中對位標記230a位於第一膠材210分佈的區域之外。然而，在其他實施例中，對位標記230a也可以是被第一膠材210全部覆蓋或部分覆蓋，本揭露不加以限定。
圖4B為圖4A之環境敏感電子元件封裝體的局部上視示意圖，而圖4C為圖本揭露第二實施例之另一種側壁阻障結構剖面的示意圖。請參照圖4B，本實施例之第一側壁阻障結構220例如是形成於第一膠材210內的連續圖案，舉例而言，本實施例之側壁阻障結構220例如是封閉的連續四邊形圖案。請參照圖4C，在本揭露的另一實施例中，第一側壁阻障結構220例如是形成於第一膠材210內的非連續圖案，舉例而言，第一側壁阻障結構220例如是非連續的四邊形圖案。然而，本揭露不限定側壁阻障結構220必須是四邊形圖案，其他形狀之圖案亦可被使用於本揭露中。
請繼續參考圖4A，在本實施例中，當側壁阻障結構220被加壓而植入至第一膠材210內時，第一側壁阻障結構220至少有部分區域不與第一基板230接觸。另外，當第二基板240與第一膠材210接合時，第一側壁阻障結構220至少有部分區域不與第二基板240接觸。值得注意的是，第一側壁阻障結構220與第一基板230及/或第二基板240的接觸程度(即接觸面積的多寡)與製程控制相關。 由於第一側壁阻障結構220在植入的過程中，無法絕對精準地控制植入深度與位置，且第一側壁阻障結構220的高度與第一膠材210的厚度皆具有一定程度的誤差，因此在不同區域上觀察，第一側壁阻障結構220有可能浮置於第一膠材210中而不與第一基板230及/或第二基板240接觸，或者僅與第一基板230或第二基板240接觸，亦或者同時與第一基板230及第二基板240接觸。此外，本實施例之第一側壁阻障結構220之剖面例如是四邊形剖面，當然，側壁阻障結構220之剖面也可以是其他型態之多邊形剖面、圓形剖面或橢圓形剖面，本揭露在此不加以限制。
以下將搭配圖5(第三實施例)至圖7(第五實施例)針對不同型態之環境敏感電子元件封裝體進行描述。在此必須說明的是，各實施例中，相同或相似的元件標號代表相同或相似的元件，相同元件的描述將不再重述。
【第三實施例】
圖5為本揭露第三實施例之環境敏感電子元件封裝體的剖面示意圖。請參考圖4A與圖5，本實施例之環境敏感電子元件封裝體300與第二實施例(即圖4A)之環境敏感電子元件封裝體200相似，惟二者主要差異之處在於：本實施例之環境敏感電子元件封裝體300更包括第二膠材310、第二側壁阻障結構320以及第三基板330，其中第二膠材310配置於第一基板230的外表面上，以使第一基板230位於第一膠材210與第二膠材310之間。第二側壁阻 障結構320分佈於第二膠材310內，且第三基板330配置於第二膠材310上，以使第二膠材310位於第一基板230與第三基板330之間。藉由上述第二膠材310、第二側壁阻障結構320以及第三基板330之配置，可有效阻隔水氣與氧氣的滲入，強化第一基板230對水氣與氧氣的阻隔能力，從而有效延長環境敏感電子元件20的壽命。
在本實施例中，第二膠材310例如是環氧樹脂(epoxy)、丙烯酸化合物(acrylic compound)或矽膠(silicone)等材質所構成。第一膠材310之材質例如是已經被加熱、光線照射等方式而被固化(curing)的材質。此外，第二膠材310與第一基板230以及第三基板330之間的接合特性良好，不容易發生脫層(De-lamination)的現象，故可有效地阻隔水氣與氧氣的滲入。第二側壁阻障結構320例如是金屬或金屬氧化物等材質所構成。第三基板330例如是可撓性基板，其材質例如是聚乙烯(PE)系列之塑膠、聚甲基丙烯酸甲酯(PMMA)、聚羧酸酯(Polycarbonate,PC)或聚醯亞胺(Polyimide,PI)。舉例而言，前述之聚乙烯系列之塑膠例如為PET、PEN、PES等可撓性塑膠。當然，可撓性基板之材質亦可以是金屬，本揭露並不加以限制。
在本實施例中，第二側壁阻障結構320與第一基板230及/或第三基板330的接觸程度(即接觸面積的多寡)與製程控制相關。由於第二側壁阻障結構320在植入的過程中，無法絕對精準地控制植入深度與位置，且第二側壁阻障結構320的高度與第二膠材310的厚度皆具有一定程度 的誤差，因此在不同區域上觀察，第二側壁阻障結構320有可能浮置於第二膠材310中而不與第一基板230及/或第三基板330接觸，或者僅與第一基板230或第三基板330接觸，亦或者同時與第一基板230及第三基板330接觸。
【第四實施例】
圖6為本揭露第四實施例之環境敏感電子元件封裝體的剖面示意圖。請參考圖4A與圖6，本實施例之環境敏感電子元件封裝體400與第二實施例(即圖4A)之環境敏感電子元件封裝體200相似，惟二者主要差異之處在於：本實施例之環境敏感電子元件封裝體400更包括第三膠材410、第三側壁阻障結構420以及第四基板440，其中第三膠材410配置於第二基板240的外表面上，以使第三膠材410位於第二基板240與第四基板440之間。第三側壁阻障結構420分佈於第三膠材410內，且第三基板330配置於第三膠材410上，以使第三膠材410位於第二基板240與第四基板440之間。藉由上述第三膠材410、第三側壁阻障結構420以及第四基板440之配置，可有效阻隔水氣與氧氣的滲入，強化第二基板240對水氣與氧氣的阻隔能力，從而有效延長環境敏感電子元件20的壽命。
在本實施例中，第三膠材410例如是環氧樹脂(epoxy)、丙烯酸化合物(acrylic compound)或矽膠(silicone)等材質所構成。第三膠材410之材質例如是已經被加熱、光線照射等方式而被固化(curing)的材質。此外，第三膠材410與第二基板240以及第四基板440之間的接合特性良 好，不容易發生脫層(De-lamination)的現象，故可有效地阻隔水氣與氧氣的滲入。第三側壁阻障結構420例如是金屬或金屬氧化物等材質所構成。第四基板440例如是可撓性基板，其材質例如是聚乙烯(PE)系列之塑膠、聚甲基丙烯酸甲酯(PMMA)、聚羧酸酯(Polycarbonate,PC)或聚醯亞胺(Polyimide,PI)。舉例而言，前述之聚乙烯系列之塑膠例如為PET、PEN、PES等可撓性塑膠。當然，可撓性基板之材質亦可以是金屬，本實施例並不加以限制。
在本實施例中，第三側壁阻障結構420與第二基板240及/或第四基板440的接觸程度(即接觸面積的多寡)與製程控制相關。由於第三側壁阻障結構420在植入的過程中，無法絕對精準地控制植入深度與位置，且第三側壁阻障結構420的高度與第三膠材410的厚度皆具有一定程度的誤差，因此在不同區域上觀察，第三側壁阻障結構420有可能浮置於第三膠材410中而不與第二基板240及第四基板440接觸，或者僅與第二基板240或第四基板440接觸，亦或者同時與第二基板240及第四基板440接觸。
【第五實施例】
圖7為本揭露第五實施例之環境敏感電子元件封裝體的剖面示意圖。請參考圖5與圖7，本實施例之環境敏感電子元件封裝體500與第三實施例(即圖5)之環境敏感電子元件封裝體300相似，惟二者主要差異之處在於：本實施例之環境敏感電子元件封裝體400更包括第三膠材 410、第三側壁阻障結構420以及第四基板440，其中第三膠材410配置於第二基板240的外表面上，以使第三膠材410位於第二基板240與第四基板440之間。第三側壁阻障結構420分佈於第三膠材410內，且第三基板330配置於第三膠材410上，以使第三膠材410位於第二基板240與第四基板440之間。藉由上述第二膠材310、第二側壁阻障結構320、第三基板330、第三膠材410、第三側壁阻障結構420以及第四基板440的配置，可有效阻隔水氣與氧氣的滲入，強化第一基板230與第二基板240對水氣與氧氣的阻隔能力，從而有效延長環境敏感電子元件20的壽命。
以下將搭配圖8A至圖8E、圖8C’以及圖8D’針對不同型態之環境敏感電子元件封裝體的製造方法進行描述。
圖8A至圖8E、圖8C’以及圖8D’為本揭露之環境敏感電子元件封裝體的製作方法的流程示意圖。請參考圖8A，首先，於第一基板230上形成第一膠材210，且此第一膠材210內已形成有第一側壁阻障結構220，其中第一側壁阻障結構220可環繞環境敏感電子元件20，也可不環繞環境敏感電子元件20，且第一側壁阻障結構220至少有部分區域不與第一基板230接觸。詳言之，本實施例可透過適當施力將圖1A中之功能膜100的第一離形膜130撕除，以使膠材110貼附於具有環境敏感電子元件20之第一基板230的內表面上。在本實施例中，第一基板230具有對位標記230a，用以提升第一基板230與第二基板240的 貼合準確度，且對位標記230a位於第一膠材210分佈的區域之外。當然，對位標記230a也可以是被第一膠材210全部覆蓋或部分覆蓋，本揭露不加以限定。需注意的是，形成第一基板230上的第一膠材210的塗佈方式並不侷限於上述的帶狀塗佈技術。圖2A及圖2B所示的塊狀膠材112亦可被塗佈形成於第一基板230上。
接著，請參考圖8B，令第二基板240貼附於第一膠材210上，以使第一膠材210夾於第一基板230與第二基板240之間。詳言之，本實施例可透過適當施力將圖1A之功能膜100之第二離形膜140撕除，以暴露出功能膜100之另一表面，並令第二基板240貼附於原本被第二離形膜140所覆蓋之膠材110的表面上。之後，令膠材110固化(例如熱固化、紫外光固化等)以形成第一膠材210，此形成第一膠材210與第一基板230以及第二基板240穩固地接合。當然，本實施例亦可將第二基板240直接貼附於圖8A’之第一膠材上110，令第一膠材110固化(例如熱固化、紫外光固化等)，使得第一膠材210與第一基板230以及第二基板240穩固地接合。在第二基板240與第一膠材210接合之後，第一側壁阻障結構220至少有部分區域不與第二基板240接觸。在觀察環境敏感電子元件封裝體的不同區域時，側第一壁阻障結構220有可能浮置於膠材210中而不與第一基板230及/或第二基板240接觸，或者僅與第一基板230或第二基板240接觸，亦或者同時與第一基板230及第二基板240接觸。
在進行完圖8A至圖8B的製作方法之後，本揭露可經由單體化的製程(例如雷射切割或機械切割等製程)，以完成多個環境敏感電子元件封裝體200的製作。
請參考圖8C與圖8D，在進行完圖8A至圖8B的製作方法之後，本揭露可進一步於第一基板230的外表面上形成第二膠材310以及第三基板330，且此第二膠材310內已形成有第二側壁阻障結構320。值得注意的是，本實施例之第二膠材310的形成方法與前述之第一膠材210的形成方法類似，且第三基板330與第二膠材310之間的接合方式亦跟第一基板230與第一膠材210之間的接合方式相同，故於此不再重述。
在進行完圖8C與圖8D的製作方法之後，本揭露可經由單體化的製程(例如雷射切割或機械切割等製程)，以完成多個環境敏感電子元件封裝體300的製作。
請參考圖8C’與圖8D’，在進行完圖8A至圖8B的製作方法之後，本揭露亦可進一步於第二基板240的外表面上形成第三膠材410以及第四基板440，且此第三膠材410內已形成有第二側壁阻障結構420。值得注意的是，本實施例之第三膠材410的形成方法與前述之第一膠材210的形成方法類似，且第四基板440與第三膠材410之間的接合方式亦跟第一基板230與第一膠材210之間的接合方式相同，故於此不再重述。
在進行完圖8C’與圖8D’的製作方法之後，本揭露可經由單體化的製程(例如雷射切割或機械切割等製程)， 以完成多個環境敏感電子元件封裝體400的製作。
接著請參照圖8E，本揭露可同時於第一基板230的外表面上形成第二膠材310以及第三基板330，並於第二基板240的外表面上形成第三膠材410以及第四基板440。
在進行完圖8E的製作方法之後，本揭露可經由單體化的製程(例如雷射切割或機械切割等製程)，以完成多個環境敏感電子元件封裝體500的製作。
除上述功能膜以及環境敏感電子元件封裝體的製作方法，本揭露並亦可採用其他方式進行功能膜以及環境敏感電子元件封裝體的製作。以下將搭配圖9(第六實施例)以及圖10(第七實施例)分針對利用捲對捲(Roll-to-Roll,R2R)設備製作功能膜以及環境敏感電子元件封裝體的方法進行描述。在此必須說明的是，在後述的實施例中，相同或相似的元件標號代表相同或相似的元件，相同元件的描述將不再重述。
【第六實施例】
圖9為本揭露之功能膜的捲對捲製程的示意圖。請參考圖9，在本實施例中，第一離形膜130捲收為結構捲S1，第二離形膜140捲收為結構捲S2。第一離形膜130可由滾輪50a以及滾輪50b帶動而自結構捲S1釋放，且受到滾輪52a以及滾輪52b的帶動而持續地輸送，以利塗佈膠材110於第一離形膜130上。滾輪50a、50b、52a以及52b中的部分為主動滾輪而其餘部分為從動滾輪，主動滾輪可提供 驅動能力，而從動滾輪則具有導引輸送方向的能力。
第一離形膜130具有對位標記130a，在第一離形膜130輸送的過程中，例如是利用塗佈頭30提供膠材110並塗佈於第一離形膜130上。舉例而言，膠材110的塗佈範圍以不覆蓋對位標記130a為原則，因此對位標記130a位於膠材110分佈的區域之外。當然，膠材亦可以全部或部分覆蓋對位標記130a。
接著，膠材110塗佈完成後，於膠材110內形成側壁阻障結構120，其中側壁阻障結構120例如是被治具40所拾取，再透過治具40以加壓植入的方式將側壁阻障結構120植入於膠材110中。當側壁阻障結構120被植入膠材110時，側壁阻障結構120至少有部分區域不與第一離形膜130接觸。具有側壁組障結構120的膠材100與第一離形膜130持續地被輸送通過滾輪52a以及滾輪52b之間，此時，第二離形膜140由滾輪52a以及滾輪52b帶動而自結構捲S2釋放。透過滾輪52a以及滾輪52b的導引而將第二離形膜140壓合於膠材110上，以使膠材110位於第一離形膜130與第二離形膜140之間。換言之，第一離形膜130與第二離形膜140分別貼附於膠材110的二相對表面上。當第二離形膜140貼附於膠材110上時，側壁阻障結構120至少有部分區域不與第二離形膜140接觸。至此，即大致完成功能膜100的製作。之後，功能膜100可進一步捲收為結構捲S3，以供後續製程上的運用。值得注意的是，於第一離形膜130塗佈膠材110的過程中，並不限定 於帶狀塗佈的型式。塗佈頭30也可以是塗佈塊狀膠材112於第一離形膜130上，並透過上述之捲對捲製程而形成如圖2A之功能膜100A，本揭露在此不加以限制。
雖然本實施例係以同時具有第一離形膜130以及第二離形膜140之功能膜100的捲對捲製程的製作方法為例進行說明。然在其他可施作的捲對捲製程的製作方法中，功能膜100可以僅具有單一離形膜。換言之，可以是僅於第一離形膜130形成膠材110。具體而言，第一離形膜130捲收為結構捲S1，其可由滾輪50a以及滾輪50b帶動而自結構捲S1釋放，且受到滾輪52a以及滾輪52b的帶動而持續地輸送，以利塗佈膠材110於第一離形膜130上。在第一離形膜130輸送的過程中，例如是利用塗佈頭30提供膠材110並塗佈於第一離形膜130上。
接著，膠材110塗佈完成後，於膠材110內形成側壁阻障結構120，其中側壁阻障結構120例如是被治具40所拾取，再透過治具40以加壓植入的方式將側壁阻障結構120植入於膠材110中。此時，僅具有第一離形膜130的功能膜100，可進一步捲收為結構捲(未繪示)。當然，結構捲(未繪示)也可以是僅具有第二離形膜140的功能膜100。
另一方面，在塊狀塗佈膠材的形式中，可以是僅於第一離形膜130或第二離形膜140上形成塊狀膠材112。接著，於塊狀膠材112內形成側壁阻障結構120，並透過上述之捲對捲製程而形成如圖2A之功能膜100A。
【第七實施例】
圖10為本揭露之環境敏感電子元件封裝體的捲對捲製程的示意圖。請參考圖9以及圖10，在本實施例中，功能膜100的來源例如是圖9中的結構捲S3，第一基板230捲收為結構捲S5，而第二基板240捲收為結構捲S7。
首先，受到滾輪60a以及滾輪60b的帶動，本實施例可將功能膜100自第三結構捲S3釋放。自功能膜100撕除的第一離形膜130受到滾輪62a以及滾輪60b的帶動而捲收為結構捲S4。再者，撕除第一離形膜130的功能膜100(意即膠材110以及第二離形膜140)受到滾輪64a以及滾輪62b的帶動而持續地輸送，此時，第一基板230受到滾輪64a以及滾輪62b的帶動而自結構捲S5釋放，並與通過滾輪64a以及滾輪62b之間的膠材110以及第二離形膜140壓合，使得膠材110貼附於具有環境敏感電子元件20之第一基板230的內表面上。第一基板230具有對位標記230a，用以提升第一基板230與第二基板240的貼合準確度，且對位標記230a位於第一膠材210分佈的區域之外。當然，膠材亦可以全部或部分覆蓋對位標記130a。
之後，壓合後的第二離形膜140、膠材110以及第一基板230受到滾輪66a以及66b的帶動而通過第一固化單元80(例如熱固化單元、紫外光固化單元等)，令膠材110固化以形成第一膠材210，以使第一膠材210與第一基板230穩固地接合，且同時受到滾輪68a以及滾輪68b的帶 動而持續輸送。
接著，令第二基板240貼附於第一膠材210上，以使第一膠材210位於第一基板230與第二基板240之間。詳言之，本實施例可透過適當施力將第二離形膜140自第一膠材210上撕除。撕除後的第二離形膜140受到滾輪66a以及滾輪66b的帶動，而捲收為結構捲S6，此時，第二基板240受到滾輪68a以及68b的帶動而自結構捲S7釋放，並與通過滾輪68a以及滾輪68b之間的第一膠材210與第一基板230壓合，使得第一膠材210貼附於第二基板240的內表面上。接著，壓合後的第二基板240、第一膠材210以及第一基板230被持續輸送而通過第二固化單元90(例如熱固化單元、紫外光固化單元等)，以使得第一膠材可與第二基板240以及第一基板230穩固地接合。在第二基板240與第一膠材210接合之後，第一側壁阻障結構220至少有部分區域不與第二基板240接觸。值得注意的是，本實施例之滾輪60a、60b、62a、62b、64a、64b、66a、66b、68a以及68b包括部分主動滾輪以及部分從動滾輪，主動滾輪例如是提供驅動的能力，而從動滾輪則具有導引輸送方向的能力，本揭露在此不加以限制。
在進行完上述的製作方法之後，本揭露可捲收為結構捲S8以供後續製程上的運用，或者經由單體化的製程(例如雷射切割或機械切割等製程)，以完成多個環境敏感電子元件封裝體200的製作。當然，結構捲S8還可以透過相同或類似於本實施例之捲對捲製程，分別完成圖8C與 圖8D、圖8C’與圖8D’或圖8E的製作方法，且可進一步經由單體化的製程(例如雷射切割或機械切割等製程)，以分別完成多個環境敏感電子元件封裝體300、400或500的製作。
另一方面，在其他可行的實施例中，本實施例之環境敏感電子元件封裝體的捲對捲製程可與第六實施例的功能膜的捲對捲製程進一步作連結。具體而言，當圖9之功能膜100製作完成時，功能膜100可不需捲收為結構捲S3且直接由滾輪60a以及滾輪60b帶動，輸送至如圖10所繪示的捲對捲製程，以進行環境敏感電子元件封裝體200的製作。然而，本揭露在此不加以限制。
綜上所述，在本揭露之環境敏感電子元件封裝體具有良好的水氣及氧氣阻隔能力，故可有效地延長環境敏感電子元件壽命。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧環境敏感電子元件
30‧‧‧塗佈頭
40‧‧‧治具
50a、52a、60a、62a、64a、66a、68a‧‧‧滾輪
50b、52b、60b、62b、64b、66b、68b‧‧‧滾輪
80‧‧‧第一固化單元
90‧‧‧第二固化單元
100、100A‧‧‧功能膜
110‧‧‧膠材
112、212‧‧‧塊狀膠材
110a、210a‧‧‧第一表面
110b、210b‧‧‧第二表面
120‧‧‧側壁阻障結構
130‧‧‧第一離形膜
130a、230a‧‧‧對位標記
140‧‧‧第二離形膜
200、200A、300、400、500‧‧‧環境敏感電子元件封裝體
210‧‧‧第一膠材
220‧‧‧第一側壁阻障結構
230‧‧‧第一基板
240‧‧‧第二基板
310‧‧‧第二膠材
320‧‧‧第二側壁阻障結構
330‧‧‧第三基板
410‧‧‧第三膠材
420‧‧‧第三側壁阻障結構
440‧‧‧第四基板
S1~S8‧‧‧結構捲
圖1A為本揭露第一實施例之一種功能膜的剖面示意圖。
圖1B為圖1A之功能膜上視示意圖。
圖2A為本揭露第一實施例之另一種功能膜的剖面示 意圖。
圖2B為圖2A之功能膜的上視示意圖。
圖3A至圖3C為圖1A之功能膜的製作方法的流程示意圖。
圖3A’至圖3C’為圖2A之功能膜的製作方法的流程示意圖。
圖4A為本揭露第二實施例之環境敏感電子元件封裝體的剖面示意圖。
圖4B為圖4A之環境敏感電子元件封裝體的局部上視示意圖。
圖4C為圖本揭露第二實施例之另一種側壁阻障結構剖面的示意圖。
圖5為本揭露第三實施例之環境敏感電子元件封裝體的剖面示意圖。
圖6為本揭露第四實施例之環境敏感電子元件封裝體的剖面示意圖。
圖7為本揭露第五實施例之環境敏感電子元件封裝體的剖面示意圖。
圖8A至圖8E、圖8C’以及圖8D’為本揭露之環境敏感電子元件封裝體的製作方法的流程示意圖。
圖9為本揭露第六實施例之功能膜的捲對捲製程的示意圖。
圖10為本揭露第七實施例之環境敏感電子元件封裝體的捲對捲製程的示意圖。
20‧‧‧環境敏感電子元件
200‧‧‧環境敏感電子元件封裝體
210‧‧‧第一膠材
210a‧‧‧第一表面
210b‧‧‧第二表面
220‧‧‧側壁阻障結構
230‧‧‧第一基板
230a‧‧‧對位標記
240‧‧‧第二基板

Claims (42)

  1. 一種功能膜，包括：一膠材，具有一第一表面以及一與該第一表面相對之第二表面，其中該膠材包括多個陣列排列且彼此分隔之塊狀膠材；至少一側壁阻障結構，分佈於該膠材內，且該至少一側壁阻障結構分佈於該些塊狀膠材的其中之一；以及一第一離形膜，貼附於該第一表面上。
  2. 如申請專利範圍第1項所述之功能膜，更包括一第二離形膜，貼附於該第二表面上。
  3. 如申請專利範圍第2項所述之功能膜，其中該第一離形膜與該第二離形膜的至少其中之一具有至少一對位標記，且該對位標記位於該膠材分佈的區域之外。
  4. 如申請專利範圍第2項所述之功能膜，其中該第一離形膜與該第二離形膜的至少其中之一具有至少一對位標記，且該對位標記全部或部分被覆蓋於該膠材分佈的區域。
  5. 如申請專利範圍第2項所述之功能膜，其中該側壁阻障結構至少有部分區域浮置於膠材中，且不與該第一離形膜及該第二離形膜接觸。
  6. 如申請專利範圍第2項所述之功能膜，其中該側壁阻障結構至少有部分區域與該第一離形膜或該第二離形膜接觸。
  7. 如申請專利範圍第1項所述之功能膜，其中該側壁阻障結構至少有部分區域同時與該第一離形膜及該第二離 形膜接觸。
  8. 一種功能膜的製作方法，包括：於一第一離形膜上形成一膠材；以及於該膠材內形成至少一側壁阻障結構，其中該側壁阻障結構係透過加壓植入的方式被植入於該膠材中，以使該側壁阻障結構至少有部分區域不與該第一離形膜接觸。
  9. 如申請專利範圍第8項所述之功能膜的製作方法，更包括：將一第二離形膜貼附於該膠材上，以使該膠材位於該第一離形膜與該第二離形膜之間。
  10. 如申請專利範圍第8項所述之功能膜的製作方法，其中於該第一離形膜上形成該膠材的方法包括：該第一離形膜具有至少一對位標記，將該膠材形成於該第一離形膜，且該對位標記位於該膠材分佈的區域之外。
  11. 如申請專利範圍第8項所述之功能膜的製作方法，其中該第一離形膜具有至少一對位標記，將該膠材形成於該第一離形膜，且該對位標記全部或部分被覆蓋於該膠材分佈的區域。
  12. 如申請專利範圍第8項所述之功能膜的製作方法，其中於該第一離形膜上形成該膠材的方法包括：於該第一離形膜上形成多個陣列排列且彼此分隔之塊狀膠材。
  13. 如申請專利範圍第12項所述之功能膜的製作方法，其中該至少一側壁阻障結構係透過加壓植入的方式被 植入於該些塊狀膠材的其中之一。
  14. 如申請專利範圍第9項所述之功能膜的製作方法，其中該側壁阻障結構至少有部分區域浮置於膠材中，且不與該第一離形膜及第二離形膜接觸。
  15. 如申請專利範圍第9項所述之功能膜的製作方法，其中該側壁阻障結構至少有部分區域與該第一離形膜或第二離形膜接觸。
  16. 如申請專利範圍第9項所述之功能膜的製作方法，其中該側壁阻障結構至少有部分區域同時與該第一離形膜及第二離形膜接觸。
  17. 如申請專利範圍第9項所述之功能膜的製作方法，其中於該第一離形膜上形成該膠材、於該膠材內形成該側壁阻障結構以及將該第二離形膜貼附於該膠材上，以使該膠材位於該第一離形膜與該第二離形膜之間等方法包括捲對捲製程。
  18. 一種環境敏感電子元件封裝體，包括：一第一膠材，具有一第一表面以及一與該第一表面相對之第二表面；至少一第一側壁阻障結構，分佈於該第一膠材內；一第一基板，與該第一表面接合，其中該第一基板上具有至少一環境敏感電子元件；一第二基板，與該第二表面接合；一第二膠材，配置於該第一基板上，以使該第一基板位於該第一膠材與該第二膠材之間； 至少一第二側壁阻障結構，分佈於該第二膠材內；以及一第三基板，配置於該第二膠材上，以使該第二膠材位於該第一基板與該第三基板之間。
  19. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該環境敏感電子元件被該第一側壁阻障結構所環繞。
  20. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該第一基板以及該第二基板至少其中之一具有至少一對位標記，且該對位標記位於該第一膠材分佈的區域之外。
  21. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該第一基板以及該第二基板至少其中之一具有至少一對位標記，且該對位標記全部或部分被覆蓋於該第一膠材分佈的區域。
  22. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該第一側壁阻障結構至少有部分區域浮置於膠材中，且不與該第一基板及該第二基板接觸。
  23. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該第一側壁阻障結構至少有部分區域與該第一基板或該第二基板接觸。
  24. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該第一側壁阻障結構至少有部分區域同時與該第一基板及該第二基板接觸。
  25. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該第一側壁阻障結構包括連續圖案或非連續圖案。
  26. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，其中該第一側壁阻障結構的剖面包括多邊形剖面、圓形剖面或橢圓形剖面。
  27. 如申請專利範圍第18項所述之環境敏感電子元件封裝體，更包括：一第三膠材，配置於該第二基板上，以使該第二基板位於該第一膠材與該第三膠材之間；至少一第三側壁阻障結構，分佈於該第三膠材內；以及一第四基板，配置於該第三膠材上，以使該第三膠材位於該第二基板與該第四基板之間。
  28. 一種環境敏感電子元件封裝體的製作方法，包括：於一第一基板上形成一第一膠材，且該第一膠材包括多個陣列排列且彼此分隔之塊狀膠材，令各該塊狀膠材貼附於第一基板上以使該第一膠材與該第一基板接合，其中該第一基板上具有至少一環境敏感電子元件，且該第一膠材內已形成至少一第一側壁阻障結構，且該至少一第一側壁阻障結構分佈於該些塊狀膠材的其中之一；以及令一第二基板與該第一膠材接合，以使該第一膠材位於該第一基板與該第二基板之間。
  29. 如申請專利範圍第28項所述之環境敏感電子元 件封裝體的製作方法，其中該第一側壁阻障結構環繞該環境敏感電子元件。
  30. 如申請專利範圍第28項所述之環境敏感電子元件封裝體的製作方法，其中於該第一基板上形成該第一膠材的方法包括：該第一基板具有至少一對位標記，將該第一膠材形成於該第一基板，且該對位標記位於該第一膠材分佈的區域之外。
  31. 如申請專利範圍第28項所述之環境敏感電子元件封裝體的製作方法，該第一基板具有至少一對位標記，將該第一膠材形成於該第一基板，且該對位標記全部或部分落入該第一膠材分佈的區域。
  32. 如申請專利範圍第28項所述之所述之環境敏感電子元件封裝體的製作方法，其中該第一側壁阻障結構至少有部分區域浮置於膠材中，且不與該第一基板及第二基板接觸。
  33. 如申請專利範圍第28項所述之環境敏感電子元件封裝體的製作方法，其中該第一側壁阻障結構至少有部分區域與該第一基板或第二基板接觸。
  34. 如申請專利範圍第28項所述之所述之環境敏感電子元件封裝體的製作方法，其中該第一側壁阻障結構至少有部分區域同時與該第一基板及第二基板接觸。
  35. 如申請專利範圍第28項所述之環境敏感電子元件封裝體的製作方法，其中於該第一基板上形成該第一膠 材，以使該第一膠材與該第一基板接合，其中該第一基板上具有該環境敏感電子元件，且該第一膠材內已形成該第一側壁阻障結構，以及令該第二基板與該第一膠材接合，以使該第一膠材位於該第一基板與該第二基板之間等方法包括捲對捲製程。
  36. 如申請專利範圍第35項所述之環境敏感電子元件封裝體的製作方法，其中該第一基板上具有該環境敏感電子元件，且該第一側壁阻障結構環繞該環境敏感電子元件。
  37. 如申請專利範圍第28項所述之環境敏感電子元件封裝體的製作方法，更包括：於該第一基板上形成一第二膠材，以使該第二膠材與該第一基板接合，其中該第一基板位於該第一膠材與該第二膠材之間，且該第二膠材內已形成至少一第二側壁阻障結構；以及令一第三基板與該第二膠材接合，以使該第二膠材位於該第一基板與該第三基板之間。
  38. 如申請專利範圍第37項所述之環境敏感電子元件封裝體的製作方法，其中於該第一基板上形成該第二膠材，以使該第二膠材與該第一基板接合，其中該第一基板位於該第一膠材與該第二膠材之間，且該第二膠材內已形成該第二側壁阻障結構，以及令該第三基板與該第二膠材接合，以使該第二膠材位於該第一基板與該第三基板之間等方法包括捲對捲製程。
  39. 如申請專利範圍第28項所述之環境敏感電子元件封裝體的製作方法，更包括：於該第二基板上形成一第三膠材，以使該第三膠材與該第二基板接合，且該第二基板位於該第一膠材與該第三膠材之間；於該第三膠材內形成至少一第三側壁阻障結構；以及令一第四基板與該第三膠材接合，以使該第三膠材位於該第二基板與該第四基板之間。
  40. 如申請專利範圍第39項所述之環境敏感電子元件封裝體的製作方法，其中於該第二基板上形成該第三膠材，以使該第三膠材與該第二基板接合，且該第二基板位於該第一膠材與該第三膠材之間、於該第三膠材內形成該第三側壁阻障結構以及令該第四基板與該第三膠材接合，以使該第三膠材位於該第二基板與該第四基板之間等方法包括捲對捲製程。
  41. 如申請專利範圍第37項所述之環境敏感電子元件封裝體的製作方法，更包括：於該第二基板上形成一第三膠材，以使該第三膠材與該第二基板接合，其中該第二基板位於該第一膠材與該第三膠材之間，且該第三膠材內已形成至少一第三側壁阻障結構；以及令一第四基板與該第三膠材接合，以使該第三膠材位於該第二基板與該第四基板之間。
  42. 如申請專利範圍第41項所述之環境敏感電子元件封裝體的製作方法，其中於該第二基板上形成該第三膠材，以使該第三膠材與該第二基板接合，其中該第二基板 位於該第一膠材與該第三膠材之間，且該第三膠材內已形成該第三側壁阻障結構，以及令該第四基板與該第三膠材接合，以使該第三膠材位於該第二基板與該第四基板之間等方法包括捲對捲製程。
TW101147602A 2012-12-14 2012-12-14 環境敏感電子元件封裝體及其製作方法 TWI497655B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101147602A TWI497655B (zh) 2012-12-14 2012-12-14 環境敏感電子元件封裝體及其製作方法
CN201310047427.2A CN103862762B (zh) 2012-12-14 2013-02-06 环境敏感电子元件封装体及其制作方法
US13/909,082 US9252389B2 (en) 2012-12-14 2013-06-04 Functional film, environmentally sensitive electronic device package, and manufacturing methods thereof
US14/948,392 US9748516B2 (en) 2012-12-14 2015-11-23 Functional film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101147602A TWI497655B (zh) 2012-12-14 2012-12-14 環境敏感電子元件封裝體及其製作方法

Publications (2)

Publication Number Publication Date
TW201423916A TW201423916A (zh) 2014-06-16
TWI497655B true TWI497655B (zh) 2015-08-21

Family

ID=50902061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147602A TWI497655B (zh) 2012-12-14 2012-12-14 環境敏感電子元件封裝體及其製作方法

Country Status (3)

Country Link
US (2) US9252389B2 (zh)
CN (1) CN103862762B (zh)
TW (1) TWI497655B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362104B (zh) * 2014-12-02 2017-03-22 合肥鑫晟光电科技有限公司 一种oled显示面板的封装方法及封装设备
KR102458686B1 (ko) * 2015-04-30 2022-10-26 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
DE102017116170A1 (de) * 2017-07-18 2019-01-24 Sig Technology Ag Packungslaminat und Verfahren zur Bildung einer Packung mit einem Funktionselement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603416A (en) * 2004-04-02 2006-01-16 Gen Electric Organic electronic packages having hermetically sealed edges and methods of manufacturing such packages
TW201110203A (en) * 2009-09-02 2011-03-16 Wisepal Technologies Inc Fabricating method and structure of a wafer level module
TW201143503A (en) * 2010-05-31 2011-12-01 Ind Tech Res Inst Gas barrier substrate, package of organic electro-luminenscent device and fabricating method thereof
TW201222683A (en) * 2010-11-18 2012-06-01 Siliconware Precision Industries Co Ltd Method of forming semiconductor package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6866901B2 (en) 1999-10-25 2005-03-15 Vitex Systems, Inc. Method for edge sealing barrier films
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung
US6576351B2 (en) 2001-02-16 2003-06-10 Universal Display Corporation Barrier region for optoelectronic devices
US7781034B2 (en) 2004-05-04 2010-08-24 Sigma Laboratories Of Arizona, Llc Composite modular barrier structures and packages
JP2005322583A (ja) 2004-05-11 2005-11-17 Toshiba Corp 画像表示装置の製造方法
US7541671B2 (en) 2005-03-31 2009-06-02 General Electric Company Organic electronic devices having external barrier layer
US20070172971A1 (en) * 2006-01-20 2007-07-26 Eastman Kodak Company Desiccant sealing arrangement for OLED devices
US20080006819A1 (en) 2006-06-19 2008-01-10 3M Innovative Properties Company Moisture barrier coatings for organic light emitting diode devices
CN101316462B (zh) * 2007-06-01 2012-11-28 财团法人工业技术研究院 微机电系统麦克风封装体及其封装组件
TW200921929A (en) 2007-11-02 2009-05-16 Innolux Display Corp Light emitting diode
KR101307550B1 (ko) * 2007-12-31 2013-09-12 엘지디스플레이 주식회사 유기전계발광표시장치
US7923746B2 (en) * 2008-03-12 2011-04-12 Industrial Technology Research Institute Light emitting diode package structure and method for fabricating the same
JP2010225362A (ja) 2009-03-23 2010-10-07 Toppan Printing Co Ltd 有機ｅｌ用隔壁形成体及び有機ｅｌ用隔壁形成体用感光性樹脂組成物、並びに有機ｅｌ用カラーフィルタ
TWI389271B (zh) * 2009-04-10 2013-03-11 財團法人工業技術研究院 環境敏感電子元件之封裝體及其封裝方法
US8253329B2 (en) 2010-01-21 2012-08-28 General Electric Company Enhanced edge seal design for organic light emitting diode (OLED) encapsulation
TWI443784B (zh) * 2010-07-29 2014-07-01 財團法人工業技術研究院 環境敏感電子元件之封裝體及其封裝方法
TWI466243B (zh) * 2010-09-10 2014-12-21 Ind Tech Res Inst 環境敏感電子元件之封裝體及其封裝方法
US9565793B2 (en) * 2012-10-31 2017-02-07 Industrial Technology Research Institute Environmental sensitive electronic device package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603416A (en) * 2004-04-02 2006-01-16 Gen Electric Organic electronic packages having hermetically sealed edges and methods of manufacturing such packages
TW201110203A (en) * 2009-09-02 2011-03-16 Wisepal Technologies Inc Fabricating method and structure of a wafer level module
TW201143503A (en) * 2010-05-31 2011-12-01 Ind Tech Res Inst Gas barrier substrate, package of organic electro-luminenscent device and fabricating method thereof
TW201222683A (en) * 2010-11-18 2012-06-01 Siliconware Precision Industries Co Ltd Method of forming semiconductor package

Also Published As

Publication number Publication date
CN103862762A (zh) 2014-06-18
CN103862762B (zh) 2016-08-17
TW201423916A (zh) 2014-06-16
US20140167294A1 (en) 2014-06-19
US20160079561A1 (en) 2016-03-17
US9748516B2 (en) 2017-08-29
US9252389B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
US8557637B2 (en) Method for fabricating the flexible electronic device
KR102771848B1 (ko) 캐리어 기판을 구비하는 디스플레이를 제조하기 위한 방법, 이 방법에 따라 제조된 캐리어 기판, 그리고 유연한 디스플레이를 위해 의도된 커버 유리
TWI477464B (zh) Glass - Resin composite manufacturing method
TWI428243B (zh) 可撓式元件的取下方法
JP6756917B2 (ja) 動力乗り物用の複合ペインを製造するための方法
TW201307086A (zh) 顯示裝置及製造其之方法
PH12018550032A1 (en) Laminate, method for manufacturing the laminate, semiconductor device, and method for manufacturing the semiconductor device
JP2010533932A5 (zh)
EP1705764A4 (en) Light-emitting semiconductor component and method for producing same
WO2008120453A1 (ja) 有機ｅｌパネルおよびその製造方法
TWI497655B (zh) 環境敏感電子元件封裝體及其製作方法
TWI456256B (zh) 製造電濕潤裝置之方法、實行其製造方法之設備及電濕潤裝置
JP6343814B2 (ja) モールド、インプリント装置及びインプリント方法
WO2009006284A3 (en) Semiconductor die having a redistribution layer
CN103881594B (zh) 工件贴合方法及工件贴合装置
TWI620360B (zh) 電子元件封裝體及其製作方法
TW201626021A (zh) 光學元件堆疊組件
US20190162880A1 (en) Laminated lens structure, camera module, and method for manufacturing laminated lens structure
TW200740947A (en) Multilayer film, laminated body using the multilayer film and laminated body manufacturing method
US9855703B2 (en) Method of forming aligned pattern in pattern formation region by using imprint process
TW201318488A (zh) 分離基板組的方法
JP2022504767A (ja) 調整可能な高い寸法安定性を有するフレキシブルスタンプ
JP2003257627A (ja) 有機ｅｌ表示装置と封止フィルム及びそれらの製造方法
KR20190094711A (ko) 플렉서블 oled 제조방법
KR102439294B1 (ko) 스트레쳐블 봉지 재료 및 그 제조방법