TWI500092B - 接合方法及接合裝置 - Google Patents

接合方法及接合裝置 Download PDF

Info

Publication number
TWI500092B
TWI500092B TW098114595A TW98114595A TWI500092B TW I500092 B TWI500092 B TW I500092B TW 098114595 A TW098114595 A TW 098114595A TW 98114595 A TW98114595 A TW 98114595A TW I500092 B TWI500092 B TW I500092B
Authority
TW
Taiwan
Prior art keywords
substrate
oxide film
bonding
electrode
joined
Prior art date
Application number
TW098114595A
Other languages
English (en)
Other versions
TW201003809A (en
Inventor
大野恭秀
谷口慶輔
竹內達也
萩原泰三
Original Assignee
神港精機股份有限公司
大野恭秀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神港精機股份有限公司, 大野恭秀 filed Critical 神港精機股份有限公司
Publication of TW201003809A publication Critical patent/TW201003809A/zh
Application granted granted Critical
Publication of TWI500092B publication Critical patent/TWI500092B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Application thereof; Other processes of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01271—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07125—Means for controlling the bonding environment, e.g. valves or vacuum pumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07211—Treating the bond pad before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H10W72/07233—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

接合方法及接合裝置
本發明係關於基板之接合方法及該方法所用之裝置。
已有之基板與基板之接合技術為倒裝接合法(flip-chip bonding)，它是在免除從相當於一個基板之半導體晶片引出導入線(lead line)至別的基板(例如印刷基板或插入板(interposer)等)之下，經由一個2維配置之俗稱隆起物(bump)的突出電極將半導體晶片接續於另一基板之方法。即，依倒裝接合法係使用導體晶片與位於另一基板表面上之突起電極互相接合，或使半導體晶片與另一基板之一個表面上之突起電極及另一表面上之引出電極接續。
但，依現行的方法為，在實行突起電極與引出電極之接續(亦稱接合)時，主要使用焊劑(flux)。此焊劑係為了還原及去除突起電極表面及內部之氧化物及/或防止突起電極表面之氧化目的而使用，但若是在接合突起電極與引出電極後在基板上有焊劑殘留時會大大影響半導體之可靠性(reliability)。為此，避免焊劑留存在半導體晶片及基板之間的隙縫中，須將該殘留焊劑清除乾淨。
但，依倒裝接合法時，半導體晶片與基板之間的隙縫僅為約50微米(μm)以下，因此殘留焊劑之清除極為困難。為克服此項困難，最近紛紛倡儀不使用焊劑之突起電極與引出電極之接合技術，其一例為日本特開2005-230830號專利公報揭示之使用一種以醇或有機酸為主成分之接著劑暫時性的將突起電極固定於引出電極上，然後將該突起電極曝露於含有遊離基氣體(例如氫遊離基)之氣氛中一邊進行突起電極表面之氧化膜的還原處理(去除)，一邊實行熱處理使突起電極接合於引出電極上。另一例為日本特開2007-266054號專利公報揭示之實行電極表面之氧化膜還原處理後，在大氣中實行突起電極與引出電極之定位，進而在氧濃度低的氣氛下使其熔融接合。
然而，上述之二技術均需於氧化膜還原處理後實行熱處理而將突起電極加熱至其熔融溫度(融點)以上溫度。此種加熱對於半導體有不利的影響，絕非可取。
本發明有鑑於上述先前技術的問題，提供一種不引起被接合物互相間之電接觸性惡化之下，能容易的在低溫實行接合之接合方法及裝置。
依本發明的接合方法包括：對在表面分別具有被接合物的第1及第2基板之該等被接合物表面，藉氫遊離基(hydrogen radical)實施氧化膜還原處理；繼之使氧化膜還原處理後之該等被接合物定位；然後施加荷重(load)予該等第1及第2基板使該等被接合物互相接合。
上述第1基板之被接合物可作為設於上述第1基板表面之電極。在此場合，上述第2基板之被接合物即為設於第2基板表面之電極表面上所設的突起電極，將上述第1基板及第2基板，於上述氧化膜還原處理後，取出於大氣中而藉上述荷重，在高溫下實行接合。定位與加熱之順序並無限制，可視情形決定。例如，被接合物為銅或錫合金時，在電極被加壓前曝露於大氣之溫度及時間最好限定於下式所示範圍：
Log(t)≦3(1000/T-2)　(1)
式中：t為曝露時間(分)
T為加熱溫度(K)
如圖6所示，依2階段以上之加熱曲線加熱時，曝露時間與加熱溫度最好為可滿足下式條件：
Σ(log(tn)/{3(1000/Tn-2)}≦1　(2)
tn，Tn分別為第n階段的時間、溫度。
上述第1及第2基板之被接合物可為設置於上述第1及第2基板表面的面狀體。
本發明之接合裝置備有：對在表面分別具有被接合物的第1及第2基板之該等被接合物表面，藉氫遊離基實施氧化膜還原處理所用之手段；使上述氧化膜還原處理後之該等被接合物定位所用之手段；及於上述定位後施加荷重於該等第1及第2基板，使該等被接合物互相接合所用之手段。
使被接合物互相接合時，若是藉加熱熔融被接合物，需加熱至被接合物之融點以上的溫度，但加熱至如此高溫時，被接合物的表面會被氧化致使無法接合。但，依本發明之接合方法及裝置，對被接合物的表面實施氫遊離基照射而去除表面的氧化膜，即可延遲此種氧化，使不被氧化下在被接合物之融點以下的溫度實行接合。
爰佐以附圖詳細說明本發明之實施例於下：圖1依本發明第1實施例製造之半導體裝置1，此半導體裝置1係由第1基板(例如半導體晶片2)及第2基板(例如中間基板3)貼合所成。
半導體晶片2備有半導體元件4、外部引出電極5及突起電極6。半導體元件4係在其內部含有例如積體電路(未圖示)者；外部引出電極5係形成於半導體元件4的表面，例如接續於其積體電路之一端而突起電極6係形成於外部引出電極5的表面。
中間基板3係用以使例如半導體晶片2的外部引出電極5與設置於用以配設半導體裝置1之印刷電路基板(未圖示)的背面之電極墊片(未圖示)電連接之插入板(interposer)，而此中間基板3具有絕緣基板7、貫穿內部之小孔(未圖示)及形成於該中間基板3的背面且連接於該小孔之外部引出電極8。
上述外部引出電極5、8之至少表面係由諸如含有鋁、鎳、銅、金、鉑、鈀、銀、銦、錫等金屬所構成。突起電極6則由不含雜質(不純物)之錫或含有銀、銅、鉍、銦、鎳、金、磷及鉛之至少一種不純物之錫，藉由電鍍、印刷、滾塗或蒸鍍等形成。
茲配合圖2及圖3詳細說明本發明半導體裝置1之製造方法的一實施例。
首先說明半導體裝置1之製造時所用之氧化膜去除裝置10。
氧化膜去除裝置10係用以去除被覆於外部引出電極5、8及突起電極6表面之氧化膜的裝置。此裝置10如圖3顯示，備有由互相空間的分離之電漿發生室11A及處理室11B構成之室(chamber)11。在電漿發生室11A經由導波管13及微波導入窗12配設有一用來發生微波w之微波發生裝置14，及經由供給管15配設有一用來供給氫氣(H2 )之氫氣供給源16。如此，在電漿發生室11A可藉微波發生裝置14發生之微波w將氫氣供給源16所供給的氫氣電漿化而產生氫遊離基(hydrogen radical)，即遊離基氣體。
於電漿發生室11A及電漿發生領域p更靠近處理室11B側設有遮板(shield)17。此遮板17例如可由鐵絲網等構成，用以儘可能捕集存在於電漿中之無用的荷電粒子，同時將發生於電漿發生室11A內之電漿中所含的氣體導入處理室11B中。如此便可經由該遮板17從電漿發生室11A將含有氫遊離基的氣體導入處理室11B中。
於處理室11B設置有一供放置處理對象物(半導體晶片2、中間基板3)之支持台18。支持台18之支持半導體晶片2及中間基板3的部分設有加熱器19及冷卻器20，供依所定程序加熱及冷卻半導體晶片2及中間基板3。在處理室11B另外在其底面經由排氣口21分別裝有真空泵22及壓力計23。真空泵22係用以將室11內之氣體排出外部使室11內的壓力降壓，而壓力計23係用以量測室11內的壓力。另外，在處理室11B經由供給管24裝設有氮氣體源25。此氮氣體源25亦可裝置於電漿發生室11A側。壓力計23之測值傳送至控制部26，而該控制部26便根據測值控制氫氣體源16、真空泵22及氮氣體源25，使處理對象物曝露於氫遊離基氣體中。
氧化膜的去除
使用上述構成之氧化膜去除裝置10去除被覆於外部引出電極5、8及突起電極6表面之氧化膜。其具體的步驟包括：
1)首先打開室11，將半導體晶片2、中間基板3以外部引出電極5、8及突起電極朝向上方狀態放置於支持台18上。圖3中例示在支持台18上放置有半導體晶片2之狀態。然後關閉室11，開動真空泵22而將室11內的氣體排出減壓(步驟S2)；
2)繼之，開動微波發生裝置14發生微波w，同時開動氫氣體源16發生氫氣，於是氫氣即可因微波w作用電漿化而發生氫遊離基(即遊離基氣體)(步驟S3)。結果，發生於電漿發生室11A之氫遊離基隨著氣流通過遮板17流入處理室11B中；及
3)放置於支持台18上之半導體晶片2及中間基板3之外部引出電極5、8或突起電極6乃曝露於通過遮板17而來之含氫遊離基氣體中，於是被覆於外部引出電極5、8或突起電極6表面之氧化膜便與氫遊離基發生化學變化將其從表面去除(步驟S4)。
定位、接合
打開室11從支持台18將半導體晶片2及中間基板3取出大氣中後(步驟S5)，利用倒裝接合機實施兩者之接合(步驟S6)。
此時須將加壓前待接合之面曝露於下式所示溫度及時間條件下：
Log(t)≦3(1000/T-2)　(1)
式中：t為曝露時間(分)
T為加熱溫度(K)
將被接合物高溫加熱時，表面會被氧化致使無法接合。但藉氧化膜還原處理其表面，尤其利用氫遊離基照射去除表面之氧化膜時，可延遲此氧化，並且在式(1)所示溫度及時間範圍內不被氧化，得以進行接合。另外，欲對被接合物進行固相接合(solid phase bonding)時，若表面無氧化膜，則在100~200℃及施加1Mpa~6Mpa之荷重即能達成接合。應知，溫度在100℃以下時被接合物互相之擴散會不充分，200℃以上時會軟化。為使接合部表面之凹凸平坦化，需施加至少1Mpa之荷重，但6Mpa以上時，會招致接合部表面之突起(即突起電極6)之過度壓扁。在接合時附帶施加超音波時可更增加進接合強度。
次簡單說明本發明導出上示式(1)的過程於下。
對成份Sn(96.5%)-Ag(3.5%)之焊料球(球徑760μm)利用氫遊離基處理實行表面氧化膜還原而去除氧化膜後，置於大氣中之熱板(hot plate)上經一定之加熱溫度(T)及時間(t)之放冷後，依奧格電子光譜分析(Auger spectroscopy analysis)測定表面氧化膜的厚度。結果發現在一定溫度經一段時間未見有氧化膜厚度的增加，但在某溫度下經一定時間厚度即急激增加。將此溫度(T)及增加開始時間(t)之關係以式表示結果獲得如式(1)所示關係式。
另外，在實施二階段以上之加熱的場合，經實驗確認，如式(2)所示，由各階段的氧化膜形成開始時間之積算值(即式(2)中的時間tn的合計值)決定。
另外又確認，若是實施氧化膜還原處理，在上述之氧化膜急激增加之加熱時間前，氧化膜幾乎不存在，即使在大氣中加熱亦可接合；但若是無實施氧化膜還原處理，則在遠比此加熱條件低溫度且短時間內有氧化膜之成長。
表1為例示可作為突起電極6之元素(Sn錫、Ag銀、Cu銅、Bi鉍、In銦、Ni鎳、Au金、P磷及Pb鉛)之組合(材料A1~A33)。表1中之數值表示含有率(%)，又錫(Sn)欄之「殘」係表示元素(材料)總量為100時，從100減去含有元素量之值。又，材料B1及材料B2係表示因該等材料中含有鋅(Zn)，因此在氧化膜中含有較高比率之ZnO，比起含有SnO時難以化學的去除氧化膜，故不適合作為本發明實施例之突起電極6之材料使用，在表中僅供比較而列示。
表2係以表1所示材料A1~A33及B1、B2作為突起電極6材料，及以銅(Cu)(材料Cl)及金(Au)(材料C2)作為外部引出電極材料使用，利用氫遊離基、氫與氬(Ar)之混合氣體、含蟻酸有機酸氣化氣體、氫氣體、氫及氮的混合等氣體之任一種實行氧化膜還原處理，在改變接合溫度(加熱溫度T)、接合荷重及加熱時間(在施加荷重前曝露於上述加熱溫度之大氣中之時間t)之條件測得之晶片抗切強度(die shear strength)。表中之雙圈(◎)代表接合後的晶片抗切強度為2Pma以上，單圈(○)代表2Mpa以下0.5Mpa以上，而叉號(×)為0.5Mpa以下。雙圈及單圈之場合，其加熱溫度及加熱時間滿足上示式(1)的關係。
表2中：
1)2段加熱★代表在150℃加熱2分鐘，在170℃加熱2分鐘。
2)接合係使具有50μmψ形狀之突起電極4000個之半導體晶片接合於具有相同形狀之外部引出電極之基板。
3)加熱時間表示施加荷重前在加熱溫度下曝露於大氣中之時間。
4)No.35為施加超音波之場合。
5)No.1~38，44~50為本發明實施例。
6)No.39~43為比較實施例。
由此可知，依本發明之半導體裝置1的製造方法時，可以防止突起電極6與外部引出電極B之電接觸性的惡化下容易實現接合強度高之倒裝接合(flip chip bonding)。
雖然，在上面例示接合突起電極6與外部引出電極B的接合，依本發明1，此接合亦可同樣實施於突起電極與突起電極之接合。另外，上面雖例示半導體晶片2與中間基板3之接合，但應知可同樣實施於半導體晶片2印刷電路板之接合。
雖然，在上面的實施例中有揭示一個半導體晶片2與中間基板3之倒裝接合，但不限定於此，可同樣適用於如圖4所示之半導體晶片2與中間基板3之間設置有一在半導體元件之上面亦具有外部引出電極5之半導體晶片9之半導體裝置。
上述半導體晶片2由一個或多個半導體晶片9構成之半導體元件係相當於本發明之「第一基板」之一例。另外本發明亦可適用於如圖5所示之中間基板3上設有多數之半導體晶片2之半導體裝置。此多數之半導體晶片2係相當於本發明之「第一基板」之一例。
本發明之接合方法之第2實施例係如圖7所示，係接合形成於第一基板2a及第二基板3a之面狀體，例如銅製之膜5a及8a，之方法。接合之方法如圖8所示，與第一實施例同樣，使用氧化膜去除裝置10，對膜5a、8a實行氧化膜還原處理後，從該裝置10取出第一及第二基板2a、3a，利用習知之定位裝置100實行第一及第二基板2a、3a之定位，使膜5a、8a對準後，藉加熱加壓裝置102在銅的融點(1085℃)以下的較低溫度加熱及加壓(施加荷重)，使膜體5a、8a互相接合。
例如加熱至150℃及施加0.3Mpa壓力時膜體5a、8a不接合，但加熱至200℃、施加0.3Mpa壓力時，以及加熱至250℃、施加壓力0.3Mpa時則均可使膜體5a、8a接合。又，在實施氧化膜還原處理後，放置於大氣中經60秒後加熱及加壓時，膜體5a、8a亦能互相接合。
本發明之第3實施形態之接合方法，如圖9所示，係使形成於第一基板2a及第二基板3a之線狀體，例如融點120℃之錫-銦合金焊料製的框5b、8b，互相接合而將框5b、8b之內部密封。接合程序如圖8所示，使用氧化膜去除裝置10對框5b、8b實施氧化膜還原處理後從該裝置10取出該第一及第二基板2a、3a，繼之利用習知之定位裝置100對準框5b、8b之位置使第一及第二基板2a、3a定位，然後利用加熱加壓裝置102，加熱至融點以下溫度並加壓使框5b、8b互相接合。
例如加熱至50℃及施加30Mpa壓力時，框5b、8b不接合，但加熱至80℃、施加15Mpa壓力時，及加熱至80℃、施加15Mpa壓力時，以及加熱至100℃、施加30Mpa壓力時則均可使框5b、8b互相接合。又，在實施氧化膜還原處理後，放置於大氣中經60分鐘後加熱及加壓時，框5b、8b亦能互相接合。
若是膜體5a、8a及框5b、8b為使用上述第1及第2實施例所用之銅或錫合金以外之金屬時，從氧化膜還原處理至加壓時之膜5a、8a以及框5b、8b所曝露的環境，依上述實驗結果最好是將溫度及時間設定於下式所示範圍：
Log(t)≦3(1000/T-3)　(3)
式中：t為曝露時間(分)
T為加熱溫度(T)
此式(3)係與式(1)、(2)相同程序導出者。
上述第2及第3實施例係分別使用定位裝置及接合裝置102，但亦可使用一種備有定位裝置之接合裝置。此外，亦可使用如圖10所示之一台兼備有氧化膜去除裝置、定位裝置及加熱加壓裝置之功能的接合裝置。
此接合裝置具有將圖3所示氧化膜去除裝置10轉動90度之配置態樣，其中對應於圖3之構件以同一符號表示，因此對其說明從略。
如圖10所示，在處理室11B中設有放置第一基板2a或2b之支持台18a及放置第二基板3a或3b之支持台18b。在支持台18a之支持第一基板2a或2b的部分與氧化膜去除裝置10之支持台18同樣，設有加熱器及冷卻器(均未圖示)。在支持台18b之支持第二基板3a或3b的部分亦設有加熱器及冷卻器(均未圖示)。此等支持台18a及18b分別連結於設置於處理室11B外部的昇降裝置180a、180b，而可分別作箭號所示之昇降動作。當使支持台18a下降而使支持台18b上昇時，即可使支持台18a上之第一基板8a或8b之膜體5a或框5b與支持台18b上之第二基板3a或3b之膜體8a及框8b互相對向壓接而達成接合。即，在對向壓接(加壓)時，藉支持台18a、18b內的加熱器將膜體5a、5b或框8a、8b加熱至融點以下溫度。另外，在支持台18b設置有使第一基板2a及第二基板3a或3b互相定位所用之銷體(pin)200，即在支持台18a設置可插通銷體200之孔(未圖示)，利用此銷體200與孔之塔配發揮定位裝置之功能。
2．．．半導體晶片
3．．．中間基板
5、8．．．外部引出電極
6．．．突起電極
10．．．氧化膜去除裝置
11A．．．電漿發生室
11B．．．處理室
14．．．微波發生裝置
15．．．供給管
16．．．氫氣供給源
17．．．遮板
18．．．支持台
19．．．加熱器
20．．．冷卻器
22．．．真空泵
23．．．壓力計
25．．．氮氣體源
26．．．控制部
圖1為依本發明第1實施例製造之半導體裝置1的示意圖。
圖2為製造圖1之半導體裝置之流程圖。
圖3為製造圖1之半導體裝置所用之氧化膜去除裝置的示意圖。
圖4為可依本發明第1實施例製造之另一種半導體裝置的示意圖。
圖5為依本發明第1實施例可製造之另一種半導體裝置的示意圖。
圖6為依本發明第1實施例之一變形例的溫度與時間之關係圖。
圖7為依本發明第2實施例製造之基板的示意圖。
圖8為圖7所示基板之製造程序用裝置。
圖9為依本發明第3實施例製造之基板的示意圖。
圖10為製造圖9所示基板所用之另一接合裝置的示意圖。
S1．．．將半導體晶片2及中間基板3放置於支持台18上
S2．．．使室11內減壓
S3．．．使氫氣電漿化，發生氫遊離基
S4．．．去除外部引出電極5、8及外部突起電極6之氧化膜
S5．．．將半導體晶片2及中間基板3取出大氣中
S6．．．使用倒裝接合裝置，利用加熱、加壓接合

Claims (6)

  1. 一種接合方法，包括：對於設置於第一基板表面之被接合物表面與設置於第二基板之被接合物表面，利用氫遊離基實施氧化膜還原處理；及將該氧化膜還原處理後之該第一基板及第二基板取出於大氣中，在大氣中，對於該第一及該第二基板之被接合物實施定位，然後於該第一及第二基板施加荷重使該被接合物互相接合，在該施加荷重實行接合之前，將該被接合物放置於大氣中之曝露時間及溫度係在下式(1)所示範圍內：Log(t)≦3(1000/T-2) (1)式中：t為曝露時間(分)T為加熱溫度(K)。
  2. 如請求項1之接合方法，其中該荷重，係1Mpa~6Mpa。
  3. 如請求項2之接合方法，其中該加熱溫度，係100℃~200℃。
  4. 如請求項1~3中任一項之接合方法，其中該第一基板之被接合物係設置於該第一基板表面之電極，該第二基板之被接合物係設置於該第二基板表面之突起電極。
  5. 如請求項1~3中任一項之接合方法，其中該第一及第二基板之該被接合物係設置於其表面之面狀體。
  6. 如請求項1~3中任一項之接合方法，其中該第一及 第二基板之該被合物係設置於其表面之線狀體。
TW098114595A 2008-05-02 2009-05-01 接合方法及接合裝置 TWI500092B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008120291 2008-05-02

Publications (2)

Publication Number Publication Date
TW201003809A TW201003809A (en) 2010-01-16
TWI500092B true TWI500092B (zh) 2015-09-11

Family

ID=41255135

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114595A TWI500092B (zh) 2008-05-02 2009-05-01 接合方法及接合裝置

Country Status (7)

Country Link
US (1) US8318585B2 (zh)
JP (1) JP5449145B2 (zh)
KR (1) KR101233282B1 (zh)
CN (1) CN102017819B (zh)
MY (1) MY155481A (zh)
TW (1) TWI500092B (zh)
WO (1) WO2009133919A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314607B2 (ja) * 2010-01-20 2013-10-16 東京エレクトロン株式会社 接合装置、接合方法、プログラム及びコンピュータ記憶媒体
JP2011181631A (ja) * 2010-02-26 2011-09-15 Tokyo Electron Ltd 表面活性化方法、プログラム、コンピュータ記憶媒体及び表面活性化装置
JP5183659B2 (ja) * 2010-03-23 2013-04-17 東京エレクトロン株式会社 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
JP5656144B2 (ja) * 2010-03-26 2015-01-21 国立大学法人群馬大学 金属部材の接合方法
JP2012038790A (ja) * 2010-08-04 2012-02-23 Hitachi Ltd 電子部材ならびに電子部品とその製造方法
JP5779931B2 (ja) * 2011-03-24 2015-09-16 富士通株式会社 半導体装置の製造方法
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
SG2014013015A (en) * 2012-05-30 2014-08-28 Ev Group E Thallner Gmbh Device and method for bonding of substrates
JP6132316B2 (ja) * 2012-06-05 2017-05-24 国立大学法人群馬大学 金属部材の接合方法
US9446467B2 (en) 2013-03-14 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate rinse module in hybrid bonding platform
US9779965B2 (en) * 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9780065B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
JP6569107B2 (ja) * 2014-12-22 2019-09-04 ボンドテック株式会社 接合方法、接合装置及び接合物を含む構造体
US11205633B2 (en) 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11515286B2 (en) 2019-01-09 2022-11-29 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
JPWO2022209978A1 (zh) * 2021-03-30 2022-10-06
US20240312941A1 (en) * 2023-03-13 2024-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic apparatus and method for forming conductive bumps
CN117976564B (zh) * 2023-12-29 2024-12-10 上海捷策创电子科技有限公司 一种多层基板与测试载板的无缝接合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
US20040072387A1 (en) * 2002-10-12 2004-04-15 Samsung Electronics Co., Ltd. Method of fabricating and mounting flip chips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6935553B2 (en) * 2002-04-16 2005-08-30 Senju Metal Industry Co., Ltd. Reflow soldering method
JP4732699B2 (ja) 2004-02-17 2011-07-27 神港精機株式会社 はんだ付け方法
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5210496B2 (ja) 2006-03-27 2013-06-12 神港精機株式会社 半導体装置の製造方法
JP4864591B2 (ja) * 2006-08-08 2012-02-01 神港精機株式会社 はんだ付け方法およびはんだ付け装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308144A (ja) * 2000-04-25 2001-11-02 Tamura Seisakusho Co Ltd フリップチップ実装方法
US20040072387A1 (en) * 2002-10-12 2004-04-15 Samsung Electronics Co., Ltd. Method of fabricating and mounting flip chips

Also Published As

Publication number Publication date
TW201003809A (en) 2010-01-16
JPWO2009133919A1 (ja) 2011-09-01
CN102017819B (zh) 2016-05-11
CN102017819A (zh) 2011-04-13
JP5449145B2 (ja) 2014-03-19
KR101233282B1 (ko) 2013-02-14
WO2009133919A1 (ja) 2009-11-05
KR20100126561A (ko) 2010-12-01
US20110045653A1 (en) 2011-02-24
MY155481A (en) 2015-10-30
US8318585B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
TWI500092B (zh) 接合方法及接合裝置
TWI297185B (en) Process for manufacturing semiconductor device and kit
JP2003297860A (ja) 半導体装置の製造方法
US20070170227A1 (en) Soldering method
CN104517865A (zh) 半导体装置的制造方法
CN102554388A (zh) 芯片接合装置、芯片接合方法以及芯片接合质量评价设备
TWI723424B (zh) 半導體裝置之製造方法
Zhang et al. Shear performance and accelerated reliability of solder interconnects for fan-out wafer-level package
CN109153098A (zh) 接合材料、接合材料的制造方法、接合结构的制作方法
JP5885135B2 (ja) 加熱溶融処理方法および加熱溶融処理装置
CN114043122A (zh) 一种含有Cu@Sn核壳双金属粉高温钎料及其制备方法和应用
TW466639B (en) Bump forming method, soldering pretreatment method, soldering method, bump forming device, soldering pretreatment device and soldering device
JP7312018B2 (ja) 接合方法及び構造体
JP4864591B2 (ja) はんだ付け方法およびはんだ付け装置
JP3704113B2 (ja) ボンディングステージ及び電子部品実装装置
CN112151400B (zh) 一种解决smd管壳键合点金铝系统的方法
JP2000138255A (ja) 半導体装置の製造方法と製造装置
JP5210496B2 (ja) 半導体装置の製造方法
JP4508189B2 (ja) 半導体モジュールの製造方法
US9434028B2 (en) Soldering method and method of manufacturing semiconductor device
CN111370315A (zh) 一种用于热固性导电胶焊接倒装型芯片与基板的方法
JP2022164257A (ja) 半導体装置の製造方法
JP3915624B2 (ja) 電子部品装着装置および電子部品装着方法
JP5434087B2 (ja) 半導体装置とその半導体装置のハンダ付け方法
JP2009164262A (ja) 半導体装置および電子機器