TWI514616B - 三族氮化物矽上半導體結構和技術 - Google Patents

三族氮化物矽上半導體結構和技術 Download PDF

Info

Publication number
TWI514616B
TWI514616B TW102141046A TW102141046A TWI514616B TW I514616 B TWI514616 B TW I514616B TW 102141046 A TW102141046 A TW 102141046A TW 102141046 A TW102141046 A TW 102141046A TW I514616 B TWI514616 B TW I514616B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
dimensional
integrated circuit
gan
Prior art date
Application number
TW102141046A
Other languages
English (en)
Other versions
TW201438273A (zh
Inventor
山薩塔克 達斯古塔
陳漢威
馬可 拉多撒福傑維克
尼洛依 穆可吉
羅伯特 喬
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201438273A publication Critical patent/TW201438273A/zh
Application granted granted Critical
Publication of TWI514616B publication Critical patent/TWI514616B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/272—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

三族氮化物矽上半導體結構和技術
本發明是關於三族氮化物矽上半導體結構和技術。
在深次微米處理節點中之積體電路(IC)設計(例如，32奈米及32奈米以上)包含許多重要的挑戰，且矽(Si)上氮化鎵(GaN)裝置已面臨特殊複雜的因素。連續的處理縮放將易於加重該等問題。
100,200a-b,300a-b‧‧‧積體電路(IC)
110‧‧‧基板
120‧‧‧成核層
130‧‧‧三維半導體層
140‧‧‧二維半導體層
130a‧‧‧似島狀結構
130b‧‧‧奈米佈線
124,126‧‧‧絕緣體層
126a‧‧‧縫隙特徵
150,150a,150b,150c,160',160a-b‧‧‧半導體層
170‧‧‧帽蓋層
1000‧‧‧計算系統
1002‧‧‧插件板
1004‧‧‧處理器
1006‧‧‧通訊晶片
第1A圖係依據本發明實施例所組構之積體電路(IC)的側面橫剖面視圖；第1B圖係依據本發明另一實施例所組構之IC的側面橫剖面視圖；第1C圖係依據本發明另一實施例所組構之IC的側面橫剖面視圖；第1D圖係依據本發明另一實施例所組構之IC的側面橫剖面視圖； 第2A圖係依據本發明實施例所組構之IC的橫剖面視圖；第2B圖係依據本發明另一實施例所組構之IC的橫剖面視圖；第3A圖係依據本發明實施例所組構之IC的橫剖面視圖；第3B圖係依據本發明另一實施例所組構之IC的橫剖面視圖；第4圖描繪依據本發明實例實施例之以本文所揭示的一或多個缺陷密度及/或裂紋密度降低技術予以形成之積體電路結構或裝置所實施的計算系統。
如將予以理解地，該等圖式不一定按比例繪製，或意圖限制所申請專利之發明至所示的特定組態。例如，雖然若干圖式概括地指示直線、直角、及平滑表面，但所給定之實施例的實際實施可具有不太完美的直線、直角、等等，且若干特性可具有表面形態或係非平滑的，而給定積體電路(IC)製造的現實限制。簡而言之，該等圖式僅係提供以顯示實例結構。在圖式中，描繪於各種圖式中之各相同或幾乎相同的組件係由相似的符號所代表。為清楚之緣故，並非每個組件均可被標記於每個圖式中。本發明實施例的該等及其他特性將藉由一起研讀詳細說明及在此所敘述之該等圖式，而被較佳地瞭解。
 【發明內容及實施方式】
本發明揭示三族氮化物矽上半導體積體電路結構和技術。在若干情況中，結構包含形成於成核層上之第一半導體層，第一半導體層包含三維GaN層及二維GaN層，三維GaN層係在成核層上且具有複數個三維半導體結構，二維GaN層係在三維GaN層上。結構亦包含形成於第一半導體層上或在第一半導體層內之第二半導體層，其中第二半導體層包含AlGaN於二維GaN層上及GaN層於AlGaN層上。另一結構包含第一半導體層及第二半導體層，第一半導體層係形成於成核層上，第一半導體層包含二維GaN層於成核層上，第二半導體層係形成於第一半導體層上或在第一半導體層內，其中第二半導體層包含AlGaN於二維GaN層上及GaN層於AlGaN層上。其可使用所揭示之技術而予以形成的若干實例結構可包含，但無需一定要受限於矽上氮化鎵(Si上GaN)、矽上氮化鋁鎵(Si上AlGaN)、矽上氮化鋁銦(Si上AlInN)、等等。在若干情況中，使用所揭示之技術而予以提供之給定的結構可顯現例如：(1)降低之缺陷密度；(2)降低之表面裂紋密度；及/或(3)改善的表面平滑度；(例如，結構之頂部/主動層的表面平滑度)。在若干情況中，當同時排除表面裂紋時，則可一起降低缺陷密度並增進或保存表面平滑度。許多組態及變化將根據此揭示而呈明顯。
概括綜覽
如前面所指示地，可發生有許多重要的問題而使矽( Si)上氮化鎵(GaN)裝置複雜。例如，一重要的問題關於GaN與Si(100)(亦即，矽具有[100]之晶體取向)間具有約42%之晶格不匹配的事實。該等材料之相異的晶格產生螺紋狀差排缺陷，而抑制低缺陷密度三族氮化物矽(100)上材料的磊晶成長。另一重要的問題關於GaN與Si間具有約116%之熱不匹配的事實。與用於GaN的高成長溫度連結之此大的熱不匹配造成頂部/主動磊晶層之所不欲的高表面裂紋密度，而使它們不適用於裝置製造。在其他應用中，該等實例複雜的因素已妨礙例如，Si(100)上GaN在系統單晶片(SoC)高壓及射頻(RF)裝置中以及在互補金氧半(CMOS)電晶體中的使用。
解決該等重要問題之一可能的方法可使用多重氮化鋁(AlN)層，其係插入Si(100)上GaN成長之間。然而，如將根據此發明而被理解地，在防止諸如螺紋狀差排之缺陷遷移至生成的堆疊之頂部(例如，裝置之主動層)中，此方法可能失敗，且可導致缺陷密度在3×1010 /cm2 或更大的範圍中(例如，當藉由平面觀察透射電子顯微鏡或PVTEM而予以測量時)。再者，表面平滑度可與該等AlN層的使用嚴重地妥協，而導致頂部/主動層具有所不欲之粗糙及有凹痕的表面，其通常並不適用於裝置製造。
因此，且依據本發明之實施例，技術係揭示於此，用以提供三族氮化物矽上半導體結構。在若干情況中，所揭示之技術可被使用以提供積體電路(IC)結構，其包含三維之三族氮化物半導體材料的層(例如，氮化鎵或GaN； 氮化鋁鎵或AlGaN；氮化鋁銦或AlInN；等等)，亦即，就整體而言，由複數個三維半導體結構(例如，島狀物、奈米佈線，等等)所形成。如下文所討論地，此三維半導體結構的層可使用寬廣種類之技術的任一者而予以形成(例如，在三維成長模式中之沈積或磊晶成長；原位之圖案化；非原位之圖案化；等等)。之後，例如，可一層一層地成長二維之半導體材料的層(例如，GaN、AlGaN、AlInN、等等)於三維半導體層上，以恢復表面平滑度之所欲程度。在若干情況中，例如，可將相似的及/或不同的半導體材料之額外的層設置在該二維半導體層上，以改變總結構的應力狀態。在若干進一步的情況中，如所欲供給定應用或末端使用之用(例如，電子裝置、光電子應用、等等)，可選擇包含相似的及/或不同的半導體材料之帽蓋層。許許多多的組態將根據此發明而呈明顯。
在若干情況中，使用所揭示之技術而予以提供的結構可顯現例如：(1)降低之缺陷密度；(2)降低之表面裂紋密度；及/或(3)改善的表面平滑度(例如，結構之頂部/主動層的表面平滑度)。使用所揭示之技術而予以提供的若干結構可顯現降低的缺陷密度，及表面平滑度，而實質地不具有表面裂紋(或具有極少數目的表面裂紋)。例如，在一特定的實例實施例中，可使用所揭示之技術以提供具有缺陷密度大約2-3×109 /cm2 或更少之範圍中的Si(100)上GaN結構(亦即，具有[100]之晶體取向的矽上GaN)。在若干該等情況中，可獲得此一缺陷密度 中的降低，且同時，可降低表面裂紋密度。例如，在若干實例情況中，可將該Si(100)上GaN結構的表面裂紋密度降低成為在小於或等於大約200裂紋/mm2 的範圍中(例如，約150裂紋/mm2 或更少；約100裂紋/mm2 或更少；約50裂紋/mm2 或更少；約10裂紋/mm2 或更少；約5裂紋/mm2 或更少；等等)。然而，應注意的是，本申請專利發明並未受限於此，如在若干其他的情況中，表面裂紋可被完全地排除(例如，表面裂紋密度可約為零或等於零)。在更一般性的觀點中，缺陷密度及表面裂紋密度可自一實施例變化至下一者，且本申請專利發明並不打算要受限於任何特殊的範圍。
而且，如前面所告知地，使用所揭示之技術而予以提供之結構的若干實施例可顯現改善的(或保存的)表面平滑度。例如，在一實例實施例中，可使用所揭示之技術以提供具有均方根(RMS)表面粗糙度於小於或等於大約15奈米的範圍中(例如，約12奈米或更小；約6奈米或更小；約3奈米或更小；約2奈米或更小；約1.5奈米或更小；等等)之Si(100)上GaN結構，其可提供例如，適用於寬廣種類之裝置製造處理的任一者之Si(100)上GaN結構。可使用所揭示之技術而達成的其他缺陷密度、表面裂紋密度、及/或表面粗糙度範圍將根據所給定之範圍而定，且將根據此發明而呈明顯。
例如，將根據此發明而被進一步理解的是，可在寬廣種類之領域的任一者中之寬廣種類之應用或末端使用的任 一者中使用本發明之若干實施例，諸如，但未受限之；無線電通訊/傳輸；功率管理，轉換，及傳輸；電動車；發光二極體(LED)，雷射，及其他的三族氮化物光電子裝置；及/或固態照明(SSL)。例如，可使用若干實施例於例如，系統單晶片(SoC)電路中，其可被使用於寬廣範圍之電子裝置的任一者中，包含，但未受限之：智慧型手機；筆記型電腦；平板電腦；個人電腦(PC)；等等。而且，可使用本發明之若干實施例於例如，使用直流電池高壓開關電晶體的電子裝置中(例如，功率管理IC；輸出濾波器中及驅動器電路中之DC至DC轉換)。例如，將根據此發明而被進一步理解的是，在若干情況中，可使所揭示之技術以製造GaN為基之裝置(例如，電子裝置、LED/雷射、等等)於大面積的Si(100)基板上，而可降低生產成本及/或致能高容積製造。本發明的一或多個實施例之其他合適的使用將根據所給定之應用而定，且將根據此發明而呈明顯。
例如，將根據此發明而被理解，且依據實施例，所揭示之技術/結構的使用可藉由例如，給定IC及其他裝置之目視或其他檢查(例如，掃描電子顯微鏡或SEM；透射電子顯微鏡或TEM；等等)及/或材料分析(例如，能量分散式X射線光譜儀或EDX；二次離子質譜儀或SIMS；高解析度TEM；等等)，而被偵測，該給定IC及其他裝置具有如本文所敘述而予以組構之三族氮化物矽上半導體結構。
三維及二維的GaN結構
第1A圖係依據本發明實施例所組構之積體電路(IC)100的側面橫剖面視圖。如可被觀察到的是，IC100可包含基板110、成核層120、三維半導體結構之層130、及二維半導體層140，成核層120係設置於基板110上，三維半導體結構之層130係設置於成核層120上，以及二維半導體層140係設置於三維半導體層130上。例如，將根據此發明而被理解的是，IC100可包含來自此處所敘述的該等者之額外的、少許的、及/或不同的元件或組件，以及本申請專利發明並不打算要受限於任何特殊的IC組態，但可在許多應用中被使用以許許多多的組態。
依據實施例，基板110可具有寬廣範圍之組態的任一者。例如，如將根據此發明而呈明顯的是，用於基板110之若干合適的組態可包含，但未受限於：(1)巨形基板；(2)絕緣體上半導體(XOI，其中X係諸如矽、鍺、富鍺矽、等等之半導體材料)；(3)晶圓；(4)多層結構；及/或(5)任何其他合適之組態。再者，且依據實施例，基板110可包含寬廣範圍之材料的任一者。用於基板110之若干實例的合適材料可包含，但無需一定要受限於：(1)具有[100]之晶體取向的矽(Si)-在下文中稱作Si(100)-且選擇地具有朝向直至約11度或更小之[110]方向的邊角料；(2)具有[110]之晶體取向的Si-在下文中稱作Si(110)-且選擇地具有朝向直至約6度或更小之 [111]方向的邊角料；及/或(3)具有[111]之晶體取向的Si-在下文中稱作Si(111)。然而，本申請專利發明並未受限於此，且用於基板110之其他合適的材料、晶體學取向、及/或組態將根據所給定的應用而定，以及根據此發明而呈明顯。
如前面所告知地，且依據實施例，例如，可將成核層120設置於基板110上，用以幫助著手於IC 100上的半導體材料之一或多層的成長(例如，諸如GaN、AlGaN、AlInN、等等之一或多個三族氮化物半導體材料，如下文所討論地)。在其中基板110包含Si(100)之若干情況中，例如，成核層120可包含諸如，但未受限於氮化鋁(AlN)、AlGaN、上述任何者之合金、及/或上述任何者之組合的半導體材料。然而，本申請專利發明並未受限於此，且用於成核層120之其他合適的材料將根據基板110及/或層130(討論於下文)之所給定的材料組成而定，以及將根據此發明而呈明顯。在更一般性的觀點中，層120可係適用於以對層130提供成核位置之任何材料。
依據實施例，成核層120可使用寬廣範圍之技術的任一者而被形成(例如，被沈積、被成長、等等)於基板110上。若干實例之合適的形成技術可包含，但未受限於分子束磊晶沈積(MBE)、金屬有機氣相磊晶沈積(MOVPE)、等等。同時，且依據實施例，成核層120可被設置以任何給定的厚度，如用於所給定之應用或末端使用所欲地。在若干實施例中，成核層120可具有厚度在大 約單層至約300奈米或更大的範圍中(例如，約100-200奈米或更大，或在約1-300奈米或更大的範圍內之任何其他的子範圍)。在若干情況中，成核層120可具有橫跨下面基板110所提供之形態的實質均勻厚度。惟，本申請專利發明並未受限於此，如在若干其他的情況中，成核層120可在該形態上被設置以非均勻或變化的厚度。例如，在若干情況中，成核層120的第一部分可具有在第一範圍內之厚度，而其第二部分具有在第二、不同範圍內之厚度。用於成核層120之其他合適的形成技術及/或厚度範圍將根據所給定之應用而定，且將根據此發明而呈明顯。
如前面所告知地，且依據實施例，三維半導體層130可予以設置在成核層120上。在若干情況中，半導體層130可包含例如，諸如，但未受限之：(1)氮化鎵(GaN)；(2)氮化鋁鎵(AlGaN)，具有Al濃度在大約0%至10%的範圍中(例如，約5%或更小)；(3)氮化鋁銦(AlInN)，具有Al濃度在大約0%至10%的範圍中(例如，約5%或更小)；及/或(4)上述任何者之組合的三族氮化物半導體材料。用於三維半導體層130之其他合適的材料將根據成核層120及/或IC100之應用之所給定的材料組成而定，且將根據此發明而呈明顯。
依據實施例，三維半導體層130可具有寬廣範圍之組態的任一者。例如，依據實施例，三維半導體層130可包含複數個三維半導體結構(例如，似島狀結構130a、奈米佈線130b、等等，如下文所討論地)；就整體而言， 其界定一或多個半導體材料之三維的層於成核層120上。再者，且依據實施例，三維半導體層130可被設置以任何的厚度，如用於所給定之應用或末端使用所欲地。例如，在若干實例實施例中，三維半導體層130可具有厚度在大約1-250奈米或更大的範圍中(例如，約50-100奈米或更大；約100-150奈米或更大；約150-200奈米或更大；約200-250奈米或更大；或在大約1-250奈米或更大的範圍內之任何其他的子範圍)。例如，將根據此發明而被理解的是，以及依據實施例，三維半導體層130可被設置為一般不連續層(例如，由於其組分結構130a、130b、等等，如下文所討論地)。視所欲地，三維半導體層130的厚度可橫跨在下面的形態而變化(例如，由下面的成核層120所提供)。用於三維半導體層130之其他合適的結構性組態及/或厚度範圍將根據所給定之應用而定，且將根據此發明而呈明顯。
如自第1A圖可被觀察到的是，例如，在若干情況中，三維半導體層130可包含複數個似島狀半導體結構130a。依據實施例，似島狀結構130a可彼此互相充分地緊鄰而被設置，以便彼此互相大致地重疊或合併，且同時，實質地保持分立，而不致形成連續層以橫跨下面之成核層120的形態。依據實施例，複數個似島狀結構130a可使用寬廣範圍之技術的任一者而被形成於成核層120上，如下文所討論地。在若干情況中，所給定的似島狀結構130a可顯現一般多邊形之橫剖面幾何形狀(例如，約略 六邊形之橫剖面幾何形狀，如自由上而下的制高點所觀視地)。然而，本申請專利發明並未受限於此，且若干其他的實施例可包含非多邊形(例如，彎曲的、鉸接的、等等)橫剖面幾何形狀之似島狀結構130a的三維半導體層130。而且，在若干情況中，所給定之似島狀結構130a可具有寬度(例如，如其最遠端頂點之間所決定)或直徑於大約1-200奈米或更大的範圍中。如前面所告知地，在若干實例情況中，三維半導體層130可具有厚度在大約1-250奈米的範圍中，且因此，在若干該等情況中，所給定之似島狀結構130a可具有高度/深度在大約1-250奈米或更大的範圍中(例如，約100奈米或更大)。用於似島狀結構130a之其他合適的幾何形狀及/或尺寸將根據所給定之應用而定，且將根據此發明而呈明顯。
依據實施例，三維半導體層130之似島狀結構130a可使用寬廣範圍之技術的任一者而被形成(例如，被沈積、被成長、等等)於成核層120上。例如，在若干實施例中(例如，諸如藉由第1A圖而予以描繪之該者)，包含似島狀半導體結構130a之三維半導體層130可使用諸如，但未受限之分子束磊晶沈積(MBE)、金屬有機氣相磊晶沈積(MOVPE)、等等的處理，而由三維成長模式中之沈積或磊晶成長所形成。依據實施例，使用該等處理之三維半導體層130的形成可藉由調整一或多個成長參數，而予以部分地或全部地控制。例如，當設置包含複數個似島狀GaN結構130a的三維半導體層130時，提供以下可 係所欲的：(1)具有三甲基鎵(Ga(CH3 )3 或TMGa)對氨(NH3 )之低五族/三族比的氣體流；(2)低成長溫度(例如，在大約500-800℃或更低的範圍中)；及/或(3)高成長壓力(例如，在大約100-200托爾或更大的範圍中)。用以設置GaN或其他半導體材料的三維半導體層130之其他合適的參數範圍將根據所給定之應用而定，且將根據此發明而呈明顯。
在若干其他的實例實施例中，包含似島狀半導體結構130a之三維半導體層130可藉由原位之圖案化而在三維模式中被迫使成長，以予以形成。例如，考慮第1B圖，其係依據本發明實施例之包含由複數個似島狀結構130a所形成的三維半導體層130之IC 100的側面橫剖面視圖，而該複數個似島狀結構130a係藉由原位之圖案化以予以形成。如可被觀察到的是，IC 100可選擇地包含被設置在成核層120上之絕緣體層124。在其中成核層120包含AlN的情況中，例如，絕緣體層124可包含諸如，但未受限之二氧化矽(SiO2 )、氮化矽(SiNx )、二氮化鎢(WN2 )、鎢及鈦氮化物、氧化鋁(Al2 O3 )、等等的絕緣體材料。用於絕緣體層124之其他合適的絕緣體材料將根據成核層120之所定的材料組成及/或IC 100的應用而定，且將根據此發明而呈明顯。
依據實施例，絕緣體層124可使用例如，寬廣範圍之技術的任一者，包含，但未受限之金屬有機氣相磊晶沈積(MOVPE)、等等，而被形成(例如，被沈積、被成長 、等等)於成核層120上。在若干情況中，依據實施例，可將絕緣體層124形成為複數個小的特徵(例如，原位之島狀物、碎片、等等)，其可幫助以確保半導體層130之隨後的形成係三維的(例如，由複數個似島狀半導體結構130a所組成)。在若干實例情況中，絕緣體層124之該等小的、雜湊的特徵可具有厚度(例如，高度/深度)在大約10奈米或更小的範圍中(例如，約5-10奈米或更小；約1-5奈米或更小；單層；等等)。由於提供該可選擇的絕緣體層124，可致使似島狀結構130a成長或形成於其之該等特徵之間，如可自第1B圖而被觀察到地。用於絕緣體層124之其他合適的組態、幾何形狀、及/或厚度將根據所給定之應用而定，且將根據此發明而呈明顯。
然而，應注意的是，本申請專利發明並未受限於僅包含複數個似島狀之半導體結構130a的三維半導體結構130。例如，在若干情況中，半導體層130可選擇性地包含複數個奈米佈線結構130b，其形成係藉由非原位之圖案化而在三維模式中被迫使成長，如下文所討論地。例如，考慮第1C圖，其係依據本發明實施例之包含由複個奈米佈線130b所形成的三維半導體層130之IC 100的側面橫剖面視圖，而該複數個奈米佈線130b係藉由非原位之圖案化予以形成。如可被觀察到的是，在若干實施例中，IC 100可選擇性地包含被設置在成核層120上且以一或多個縫隙特徵126a予以圖案化的絕緣體層126。在其中成核層120包含AlN的情況中，例如，絕緣體層126可包含 諸如，但未受限之二氧化矽(SiO2 )、氮化矽(SiNx )、二氮化鎢(WN2 )、鎢及鈦氮化物、氧化鋁(Al2 O3 )、等等的絕緣體材料。用於絕緣體層126之其他合適的絕緣體材料將根據成核層120及/或半導體層130之所給定的材料組成及/或IC 100的應用而定，且將根據此發明而呈明顯。
依據實施例，絕緣體層126可使用例如，寬廣範圍之技術的任一者，包含，但未受限之金屬有機氣相磊晶沈積(MOVPE)、等等，而被形成(例如，被沈積、被成長、等等)於成核層120上。在若干情況中，依據實施例，絕緣體層126可以以一或多個縫隙特徵126a予以圖案化，其可幫助以確保半導體層130之隨後的形成係三維的(例如，由複數個奈米佈線130b所組成)。如將根據此發明而被理解地，且依據實施例，所給定之縫隙特徵126a的尺寸可視需要地予以客製化，且在若干實例情況中，可具有寬度在大約1-250奈米或更大的範圍中。在若干情況中，所給定之縫隙特徵126a可具有高度/深度在大約1-250奈米或更大的範圍中。由於提供該可選擇的絕緣體層126，可致使奈米佈線130b成長或形成於縫隙特徵126a之間且變寬/擴展自該處，如可自第1C圖而被觀察到地。用於絕緣體層126之其他合適的組態、幾何形狀、及/或厚度將根據所給定之應用而定，且將根據此發明而呈明顯。
例如，將根據此發明而被理解的是，所給定之奈米佈 線130b的尺寸至少可部分地根據其中奈米佈線130b係由其所形成之所給定的縫隙特徵126a之尺寸而定。因此，在若干情況中，所給定之奈米佈線130b可具有寬度在大約1-250奈米或更大的範圍中。而且，在若干實施例中，所給定之奈米佈線130b可具有高度/深度在大約1-250奈米或更大的範圍中。用於所給定之奈米佈線130b之其他合適的尺寸將根據所給定之應用而定，且將根據此發明而呈明顯。
由於其組態，且依據實施例，三維半導體層130(例如，具備其組成之複數個似島狀結構130a、奈米佈線130b、等等)可用以幫助降低IC 100的缺陷密度。為描繪之緣故，將考慮第1D圖，其係依據本發明實施例所組構之IC 100的側面橫剖面視圖。如可被觀察到的，螺紋狀差排可由於其中半導體層130之三維半導體結構合併/重疊的各種介面之任一者處的差排相互作用，而被彎曲/被終止(例如，予以湮滅或予以縮短)。因此，由於其組態，三維半導體層130可作用以制止/捕捉靠近基板110之螺紋狀差排缺陷(例如，在三維半導體層130之最先的20-200奈米內)，而藉以防止或降低該等缺陷穿過IC 100而遷移至其頂部/主動層的能力。如將根據此發明而被理解地，在可被准許以遷移至IC 100之頂部/主動層的螺紋狀差排之數目中的降低可在IC 100的頂部/主動層處產生表面裂紋之密度的降低，其可依序改善或增強裝置性能、可靠度、及/或產能。而且，在若干實施例中，三維半導 體層130可幫助以降低IC 100後冷卻的拉伸應變狀態。
如前面所告知地，依據實施例，IC 100可包含二維半導體層140於三維半導體層130上。在若干情況中，例如，二維半導體層140可包含諸如，但未受限之：(1)氮化鎵(GaN)；(2)氮化鋁鎵(AlGaN)，具有Al濃度在大約0%至20%的範圍中(例如，約10%或更小)；及/或(3)上述任何者之組合的三族氮化物半導體材料。然而，本申請專利發明並未受限於此，且用於所給定之二維半導體層140的其他合適材料將根據三維半導體層130之所給定的材料組成及/或IC 100的應用而定，且將根據此發明而呈明顯。
依據實施例，二維半導體層140可使用寬廣範圍之技術的任一者而在由下面之三維半導體層130所呈現的形態上，以例如，實質二維之方式，被一層一層地形成(例如，被沈積、被成長、等等)。若干實例之合適的形成技術包含分子束磊晶沈積(MBE)、金屬有機氣相磊晶沈積(MOVPE)、等等，但並未受到限制。同時，且依據實施例，二維半導體層140可被設置以任何給定的厚度，如用於所給定之應用或末端使用所欲地。例如，二維半導體層140可在若干實施例中被設置為單層(例如，具有所使用的半導體材料之單一原子/分子的厚度)，而在若干其他的實施例中，層140可具有厚度在大約5奈米至5微米或更大的範圍中(例如，在約1.2-1.5微米或更大的範圍中、或在約5奈米至5微米的範圍內之任何其他的子範 圍)。用於二維半導體層140之其他合適的形成技術及/或厚度範圍將根據所給定之應用而定，且將根據此發明而呈明顯。
依據實施例，使用該等處理之二維半導體層140的形成可藉由調整一或多個成長參數，而予以部分地或全部地控制。例如，當設置包含GaN的二維半導體層140時，提供以下可係所欲的：(1)具有三甲基鎵(Ga(CH3 )3 或TMGa)對氨(NH3 )之高五族/三族比的氣體流(例如，在如前面所討論之例如，包含複數個似島狀GaN結構130a的三維半導體層130之形成中所使用的五族/三族比之1至10倍的範圍中)；(2)高成長溫度(例如，在大約800-1100℃或更低的範圍中)；及/或(3)低成長壓力(例如，在大約10-100托爾或更低的範圍中)。用以設置GaN或其他半導體材料的二維半導體層140之其他合適的成長參數範圍將根據所給定之應用而定，且將根據此發明而呈明顯。
由於其組態，依據實施例，所給定之二維半導體層140可幫助以恢復用於IC 100之表面平滑度的所欲程度(例如，其可能已由於三維半導體層130之似島狀結構130a、奈米佈線結構130b、等等所呈現的比較粗糙之表面形態而喪失)。當與現有之設計/結構相較時，具有三維半導體層130及覆蓋在上面的二維半導體層140之IC 100的若干實例實施例可顯現：(1)降低之缺陷密度；(2)降低之表面裂紋密度；及/或(3)改善的(或保存 的)表面平滑度(例如，結構之頂部/主動層的表面平滑度)。例如，在若干情況中，IC 100可顯現缺陷密度在大約2-3×109 /cm2 的範圍中。而且，在若干情況中，IC 100可顯現少於或等於大約200裂紋/mm2 的表面裂紋密度(例如，約150裂紋/mm2 或更少；約100裂紋/mm2 或更少；約50裂紋/mm2 或更少；約10裂紋/mm2 或更少；約5裂紋/mm2 或更少；等等)。再者，在若干情況中，IC 100可顯現小於或等於大約5奈米的均方根(RMS)表面粗糙度(例如，約2奈米或更小；約1.8奈米或更小；約1.6奈米或更小；等等)。
多重AlN中間層結構
第2A圖係依據本發明實施例所組構之積體電路(IC)200a的橫剖面視圖。如可被觀察到地，IC 200a可包含基板110、成核層120、及二維半導體層140，成核層120係設置在基板110上，二維半導體層140係設置在成核層120上。例如，將根據此發明而被理解的是，上文參照第1A至1D圖所提供之用於基板110、成核層120、及半導體層140的合適材料、形成技術/處理、及組態之討論可在此被同樣地施加。如可被進一步觀察到地，且依據實施例，可將一或多個半導體層150(150a、150b、等等)設置在半導體層140上(例如，以鄰接或毗鄰方式堆疊在一起)，以及可將最終的半導體層160’(討論於下文)設置在最後的或最上面的該等半導體層150上。例 如，將根據此發明而被進一步理解的是，IC 200a可包含來自此處所敘述的該等者之額外的、少許的、及/或不同的元件或組件(例如，在若干實施例中，IC 200a可不包含任何半導體層150及/或最終的半導體層160’)，以及本申請專利發明並不打算要受限於任何特殊的IC組態，但可在許多應用中被使用以許許多多的組態。
依據實施例，所給定的半導體層150(150a、150b、等等)可包含寬廣範圍之半導體材料的任一者。若干實例之合適的半導體材料可包含：(1)氮化鋁鎵(AlGaN)；(2)氮化鋁銦(AlInN)；(3)氮化鎵(GaN)；及/或(4)上述之任何者的組合，但無需一定要受到限制。用於所給定的半導體層150(150a、150b、等等)之其他合適的材料將根據下面的及/或鄰接的層(例如，半導體層140、毗鄰之半導體層150、等等)之所給定的材料組成及/或IC 200a的應用而定，且將根據此發明而呈明顯。
如將根據此發明而被理解的是，當IC 200a的溫度減少(例如，在製造處理期間向下傾斜)時，則例如，由於層140的半導體材料及基板110之熱不匹配(例如，在使用GaN及Si的若干情況中，其間之熱不匹配約可約116%或更大，如前面所告知地)，堆疊的結構可在拉伸應力下形成。然而，一或多個半導體層150(150a、150b、等等)的包含可用以例如，在二維半導體層140中誘發壓縮應力，且因此，在IC 200a之製造末端處(例如，在磊晶 成長後之其冷卻期間)，協助以改變結構的應力狀態。由於拉伸與壓縮應力間的平衡，在若干情況中，可完全排除或實質降低IC 200a之頂部/主動層中的表面裂紋。
依據實施例，所給定的半導體層150(150a、150b、等等)可使用寬廣範圍之技術的任一者，而被形成(例如，被沈積、被成長、等等)於下面的層上。例如，在若干情況中，所給定的半導體層150可使用諸如，但未受限之分子束磊晶沈積(MBE)、金屬有機氣相磊晶沈積(MOVPE)、等等的處理，而由磊晶成長所形成。如將根據此發明而被理解地，且依據實施例，使用該等處理之所給定的半導體層150之形成可藉由調整一或多個成長參數，包含，但未受限之：(1)氣體流；(2)成長溫度；及/或(3)壓力，而予以部分地或全部地控制。例如，為幫助降低表面裂紋，在若干情況中，形成所給定的半導體層150於大約250-1000℃或更低之範圍中的成長溫度處(例如，約500-600℃；約600-700℃；約700-800℃；或在約500-800℃的範圍內之任何其他的子範圍)，可係所欲的。用以提供所給定的半導體層150之其他合適的技術將根據所給定之應用而定，且將根據此發明而呈明顯。
依據實施例，如用於所給定之應用或末端使用所欲地，可將所給定的半導體層150(150a、150b、等等)設置以任何的厚度。在若干實施例中，例如，所給定的半導體層150可具有厚度在大約1-100奈米或更大的範圍中(例如，約20奈米或更小；約50奈米或更小；約80奈 米或更小；或在約1-100奈米或更大的範圍內之任何其他的子範圍)。在其中所給定的半導體層150包含具有高濃度之Al(例如，大於約5%)的AlGaN之若干實例情況中，例如，該半導體層150可具有厚度在大約1-20奈米或更小的範圍中。在其中所給定的半導體層150包含具有低濃度之Al(例如，小於或等於約5%)的AlGaN之若干實例情況中，例如，該半導體層150可具有厚度在大約10-100奈米或更小的範圍中。如將根據此發明而被理解的是，可將任何數量之半導體層150全部地堆疊在IC 200a中。在若干情況中，所給定的半導體層150可具有實質均勻的厚度跨越由下面的層(例如，二維的半導體層140、毗鄰的半導體層150、等等)所提供之形態。然而，本申請專利發明並未受限於此，如在若干其他的情況中，所給定的半導體層150可在該形態上被設置以非均勻或變化的厚度。例如，在若干情況中，半導體層150的第一部分可具有在第一範圍內之厚度，而其第二部分具有在第二、不同範圍內之厚度。用於所給定之個別的及/或堆疊的半導體層150(150a、150b、等等)之其他合適的形成技術及/或厚度範圍將根據所給定之應用而定，且將根據此發明而呈明顯。
在若干情況中，以及依據實施例，一或多個額外的二維半導體層可以以與IC 200a之該者相似的堆疊組態予以分散。例如，考慮第2B圖，其係依據本發明實施例而予以組構之積體電路(IC)200b的橫剖面視圖。如可被觀 察到地，IC 200b係以與IC 200a極為相同的方式予以組構，而具有實例差異在於，IC 200b的半導體層150(150a、150b、等等)可以以憑藉包含二維半導體層160(160a、160b、等等)於毗鄰的半導體層150之間的分散組態予以設置。例如，如所欲地，可將第一個二維半導體層160a設置於毗鄰的半導體層150a及150b之間，可將第二個二維半導體層160b設置於毗鄰的半導體層150b及150c之間，等等。如可被進一步觀察到地，最終的半導體層160’可被設置在IC 200b之該等半導體層150(150a、150b、等等)的最後者之上。例如，將根據此發明而被理解的是，IC 200b可包含來自此處所敘述的該等者之額外的、較少的、及/或不同的元件或組件，且本申請專利發明並不打算要受限於任何特殊的IC組態，但可在許多應用中被使用以許許多多的組態。
依據實施例，就一或多個半導體層160(160a、160b、160’、等等)的情況而言，上文參照第1A-1D圖所提供之用於二維半導體層140之材料、形成技術/處理、及組態的討論可被同樣地施加於此。而且，依據實施例，可將所給定的半導體層160設置以任何給定的厚度，如用於所給定之應用或末端使用所欲地。在若干實施例中，所給定的半導體層160可具有厚度在大約10-1000奈米或更大的範圍中。用於所給定的半導體層160(160a、160b、160’、等等)之其他合適的材料、形成技術/處理、厚度及/或組態將根據所給定之應用而定，且將根據此發明而 呈明顯。
具有多重AlN中間層結構的三維及二維GaN
在若干情況中，且依據實施例，可將IC 100的結構整合以IC 200a/200b的結構，而提供IC 300a/300b(討論於下文)，其可顯現例如：(1)降低之缺陷密度；(2)降低之表面裂紋密度(例如，無裂紋或其最小限度的存在)；及/或(3)實質平滑的頂部/主動層表面。
第3A圖係依據本發明實施例所組構之積體電路(IC)300a的橫剖面視圖。如可被觀察到地，IC 300a可包含基板110、成核層120、三維半導體層130、及二維半導體層140，成核層120設置於基板110上，三維半導體層130係設置於成核層120上，二維半導體層140係設置於三維半導體層130上，如上文在第1A-1D圖的情況中，所相似討論地。如將根據此發明而被理解地，上文參照第1A-1D圖及第2A-2B圖所提供之用於基板110、成核層120、三維半導體層130、及二維半導體層140之合適的材料、形成技術/處理、及組態之討論可被同樣地施加於此。
如可由第3A圖所進一步觀察到地，在若干實施例中，IC 300a可包含一或多個半導體層150(150a、150b、等等)，其係設置在二維半導體層140上。在若干實施例中，IC 300a可包含最終的半導體層160’，其係設置在該一或該多個半導體層150的最後者或最上面者之 上。再者，在若干實施例中，IC 300a可包含選用的帽蓋層170(討論於下文)，其係設置在最終的半導體層160’上。如將根據此發明而被理解的是，IC 300a可包含來自此處所敘述的該等者之額外的、較少的、及/或不同的元件或組件，且本申請專利發明並不打算要受限於任何特殊的IC組態，但可在許多應用中被使用以許許多多的組態。
第3B圖係依據本發明實施例而予以組構之積體電路(IC)300b的橫剖面視圖。如可被觀察到地，IC 300b係以與IC 300a極為相同的方式予以組構，而具有實例差異在於，IC 300b的半導體層150(150a、150b、等等)可以以憑藉包含二維半導體層160(160a、160b、等等)於毗鄰的半導體層150之間的分散組態予以設置。例如，如所欲地，可將第一個二維半導體層160a設置於毗鄰的半導體層150a及150b之間，可將第二個二維半導體層160b設置於毗鄰的半導體層150b及150c之間，等等。如可被進一步觀察到地，最終的半導體層160’可被設置在IC 300b之該等半導體層150(150a、150b、等等)的最後者之上。仍進一步地，IC 300b可包含選用的帽蓋層170(討論於下文)，其係設置在最終的半導體層160’上。例如，將根據此發明而被理解的是，IC 300b可包含來自此處所敘述的該等者之額外的、較少的、及/或不同的元件或組件，本申請專利發明並不打算要受限於任何特殊的IC組態，但可在許多應用中被使用以許許多多的組 態。
如前面所告知地，且如自第3A-3B圖可被觀察到地，IC 300a/300b可選用地包含帽蓋層170，其係設置在最終的半導體層160’上。如將根據此發明而被理解地，且依據實施例，視所欲地，選用的帽蓋層170可予以客製化，以供IC 300a/300b之所給定的應用或末端使用之用。例如，在若干情況中(例如，諸如在電子裝置應用中)，可配置包含氮化鋁銦(AlInN)或AlGaN的帽蓋層170。在若干其他的情況中(例如，諸如用於光電子裝置應用)，可配置包含氮化銦鎵(InGaN)或AlGaN的帽蓋層170。用於所給定之選用帽蓋層170的其他合適材料將根據所給定之應用而定，且將根據此發明而呈明顯。
依據實施例，可使用寬廣範圍之技術的任一者而形成(例如，沈積、成長、等等)選用的帽蓋層170於最終的半導體層160’上。若干實例之合適的形成技術包含分子束磊晶沈積(MBE)、金屬有機氣相磊晶沈積(MOVPE)、等等，但並未受到限制。同時，且依據實施例，視所欲地，可以以任何給定的厚度配置選用的帽蓋層170，以供所給定的應用或末端使用之用。在若干實施例中，選用的帽蓋層170可具有厚度在大約1-50奈米或更大的範圍中(例如，約2-25奈米或更大，或在約1-50奈米的範圍內之任何其他的子範圍)。在若干情況中，選用的帽蓋層170可具有實質均勻的厚度橫跨由下面之最終半導體層160’所提供的形態。惟，本申請專利發明並未受 限於此，如在若干其他的情況中，選用的帽蓋層170可以以非均勻的厚度或變化的厚度而被設置在該形態上。例如，在若干情況中，選用的帽蓋層170之第一部分可具有厚度在第一範圍內，而其第二部分具有厚度在第二、不同的範圍內。用於選用的帽蓋層170之其他合適的形成技術及/或厚度範圍將根據所給定之應用而定，且將根據此發明而呈明顯。
實例系統
第4圖描繪依據本發明實例實施例之實施以積體電路結構或裝置的計算系統1000，該等積體電路結構或裝置係藉由本文所揭示之一或多個缺陷密度及/或裂紋密度降低技術而予以形成。如可被觀察到地，計算系統1000收容插件板1002。插件板1002可包含若干組件，包含，但未受限之處理器1004及至少一通訊晶片1006，其各者可被實體及電性耦接至插件板1002，或被整合於其中。如將被理解的是，插件板1002可係例如，任何印刷電路板，不論是否主機板、安裝在主機板上的子板、或系統1000的單一板、等等。根據其應用，計算系統1000可包含一或多個其他的組件，其可以或可能未實體及電性地耦接至插件板1002。該等其他組件包含揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編 碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機、及主儲存裝置(諸如硬碟驅動器、小型碟片(CD)、數位多功能碟片(DVD)、及其類似物)，但並未受到限制。包含於計算系統1000中之該等組件的任一者可包含依據本發明之實例實施例的一或多個積體電路結構或裝置，該等積體電路結構或裝置係藉由本文所揭示之一或多個缺陷密度及/或裂紋密度降低技術而予以形成。在若干實施例中，多重功能可能可被整合至一或多個晶片內(例如，請注意的是，通訊晶片1006可係處理器1004的一部分，或可被整合至處理器1004內)。
通訊晶片1006致能無線電通訊，用於資料至計算系統1000及來自計算系統1000之資料的轉移。〝無線電〞之用語及其衍生之用語可被使用以敘述電路、裝置、系統、方法、技術、通訊頻道、等等，而可透過非固態媒體之調變電磁輻射的使用以通訊資料。該用語並未暗指相關聯的裝置不包含任何佈線，雖然在若干實施例中，它們可不包含。通訊晶片1006可實施許多無線電標準或協定的任一者，包含Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物、以及被指明為3G、4G、5G、及以上之任何其他的無電線協定，但並未受到限制。計算系統1000可包含 複數個通訊晶片1006。例如，第一通訊晶片1006可予以專用於諸如Wi-Fi及藍牙之較短距離無線電通訊，以及第二通訊晶片1006可被專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其類似者之較長距離無線電通訊。
計算系統1000的處理器1004包含被封裝於處理器1004內之積體電路晶粒。在本發明之若干實施例中，該處理器的積體電路晶粒包含板載記憶體電路，其係實施以藉由一或多個缺陷密度及/或裂紋密度降低技術而予以形成之一或多個積體電路結構或裝置，如本文多態樣敘述地。〝處理器〞之用語可意指任何裝置或部分之裝置，其處理例如，來自暫存器及/或記憶體之電子資料，以轉換該電子資料成為可被儲存於暫存器及/或記憶體中之其他的電子資料。
通訊晶片1006亦可包含被封裝於該通訊晶片1006內之積體電路晶粒。依據若干該等實例實施例，通訊晶片的積體電路晶粒包含如本文所敘述之由一或多個缺陷密度及/或裂紋密度降低技術所形成之一或多個積體電路結構或裝置。如將根據本發明而被理解地，請注意的是，多重標準之無線功能可予以直接整合至處理1004之內(例如，其中任何晶片1006的功能係整合至處理器1004之內，而非具有分離的通訊晶片)。進一步地，請注意的是，處理器1004可係具有該等無線功能之晶片組。簡而言之，可使用任何數目之處理器1004及/或通訊晶片1006。同樣 地，任一個晶片或晶片組可具有被整合於其中之多重功能。
在種種實施中，計算裝置1000可係膝上型個人電腦、小筆電、筆記型個人電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜帶式音樂播放器、數位錄影機、或可處理資料或使用如本文多態樣敘述之藉由一或多個缺陷密度及/或裂紋密度降低技術而予以形成的一或多個積體電路結構或裝置之任何其他的電子裝置。
許許多多的實施例將根據此發明而呈明顯。本發明之一實例實施例提供積體電路，其包含結晶矽基板、成核層、及第一半導體層，成核層係形成於基板上，第一半導體層係形成於成核層上，第一半導體層包含三維氮化鎵(GaN)層及二維GaN層，三維氮化鎵(GaN)層係在成核層上且具有複數個三維半導體結構，二維GaN層係在三維GaN層上。在若干情況中，成核層包含氮化鋁(AlN)、氮化鋁鎵(AlGaN)、及/或上述任何者之組合的至少一者，且該積體電路進一步包含圖案化的絕緣層於成核層上，圖案化的絕緣層包含二氧化矽(SiO2 )、氮化矽(SiNx )、二氮化鎢(WN2 )、鎢和鈦氮化物、氧化鋁(Al2 O3 )、及/或上述任何者之組合的至少一者。在若干情況中，積體電路進一步包含第二半導體層，係形成於第一半導體層上或在第一半導體層內，其中第二半導體 層包含氮化鋁鎵(AlGaN)於二維GaN層上及GaN層於該AlGaN層上。在若干該等情況中，第二半導體層包含AlGaN及GaN之多重交變層。在若干其他之該等情況中，第二半導體層係在二維GaN層內。在若干情況中，三維GaN層包含複數個似島狀半導體結構及/或複數個奈米佈線的至少一者。在若干情況中，基板具有[100]的晶體取向。在若干情況中，積體電路進一步包含帽蓋層，其包含AlGaN、氮化鋁銦(AlInN)、及/或氮化銦鎵(InGaN)的至少一者。在若干實例情況中，積體電路顯現大約3×109 /cm2 或更小之缺陷密度、大約200裂紋/mm2 或更少之表面裂紋密度、及/或大約5nm或更小之均方根(RMS)表面粗糙度的至少一者。在若干情況中，提供包含該積體電路的系統單晶片。在若干情況中，提供包含該積體電路的行動計算系統。
本發明之另一實例實施例提供積體電路，其包含結晶矽基板、成核層、第一半導體層、及第二半導體層，成核層係形成於基板上，第一半導體層係形成於成核層上，第一半導體層包含二維氮化鎵(GaN)層於成核層上，第二半導體層係形成於第一半導體層上或在第一半導體層內，其中第二半導體層包含氮化鋁鎵(AlGaN)層在該二維GaN層上及GaN層在該AlGaN層上。在若干情況中，成核層包含氮化鋁(AlN)、氮化鋁鎵(AlGaN)、及/或上述任何者之組合的至少一者。在若干情況中，第二半導體層包含AlGaN及GaN之多重交變層。在若干情況中， 第二半導體層係在二維GaN層內。在若干情況中，基板具有[100]的晶體取向。在若干情況中，積體電路進一步包含帽蓋層，其包含AlGaN、氮化鋁銦(AlInN)、及/或氮化銦鎵(InGaN)的至少一者。在若干實例情況中，積體電路顯現大約3×109 /cm2 或更小之缺陷密度、大約200裂紋/mm2 或更少之表面裂紋密度、及/或大約5nm或更小之均方根(RMS)表面粗糙度的至少一者。在若干情況中，提供包含該積體電路的系統單晶片。在若干情況中，提供包含該積體電路的行動計算系統。
本發明之另一實例實施例提供積體電路之形成方法，該方法包含形成成核層於結晶矽基板上，以及形成第一半導體層於成核層上，第一半導體層包含三維氮化鎵(GaN)層於成核層上及二維GaN層於三維GaN層上或二維GaN層於成核層上，三維GaN層具有複數個三維半導體結構，其中，回應包含二維GaN層於形成核層上的第一半導體層，方法進一步包含形成第二半導體層於第一半導體層上或在第一半導體層內，其中第二半導體層包含氮化鋁鎵(AlGaN)層於二維GaN層上及GaN層於AlGaN層上。在若干情況中，該方法進一步包含在形成第一半導體層之前，形成圖案化的絕緣層於成核層上，其中圖案化的絕緣層包含二氧化矽(SiO2 )、氮化矽(SiNx )、二氮化鎢(WN2 )、鎢和鈦氮化物、氧化鋁(Al2 O3 )、及/或上述任何者之組合的至少一者。在若干情況中，形成第一半導體層包含原位之圖案化處理。在 若干其它情況中，形成第一半導體層包含非原位之圖案化處理。在若干情況中，至少一半導體層係使用分子束磊晶(MBE)處理及/或金屬有機氣相磊晶(MOVPE)處理的至少一者，而予以形成。
本發明實施例之上述說明已針對解說及敘述之目的而予以呈現。其並非詳盡無遺或要限制本發明於所揭示之精確形式。根據此揭示，許多修正及變化係可能的。所打算的是，本發明的範疇不應受限於此詳細說明，而是應藉由附加於此申請專利範圍予以限制。
100‧‧‧積體電路(IC)
110‧‧‧基板
120‧‧‧成核層
130‧‧‧三維半導體層
130a‧‧‧似島狀結構
140‧‧‧二維半導體層

Claims (10)

  1. 一種積體電路，包含：結晶矽基板；在該結晶矽基板上的成核層；以及形成於該成核層上的第一半導體層，該第一半導體層包含：在該成核層上且包含複數個離散的三維半導體結構的非連續三維氮化鎵(GaN)層；及在該三維GaN層上的二維GaN層。
  2. 如申請專利範圍第1項之積體電路，其中：該成核層包含氮化鋁(AlN)、氮化鋁鎵(AlGaN)、及/或上述任何者之組合的至少一者，且該積體電路進一步包含圖案化的絕緣體層於該成核層上，該圖案化的絕緣體層包含二氧化矽(SiO2 )、氮化矽(SiNx )、二氮化鎢(WN2 )、鎢和鈦氮化物、氧化鋁(Al2 O3 )、及/或上述任何者之組合的至少一者。
  3. 如申請專利範圍第1項之積體電路，進一步包含形成於該第一半導體層上的第二半導體層，該第二半導體層包含：於該二維GaN層上的氮化鋁鎵(AlGaN)層；以及於該AlGaN層上的GaN層。
  4. 如申請專利範圍第3項之積體電路，其中該第二半導體層包含AlGaN及GaN之多重交變層。
  5. 如申請專利範圍第1項之積體電路，其中該非連 續三維GaN層包含複數個似島狀半導體結構及/或複數個奈米佈線的至少一者。
  6. 如申請專利範圍第1項之積體電路，其中該結晶矽基板具有[100]的晶體取向。
  7. 如申請專利範圍第1項之積體電路，進一步包含帽蓋層，該帽蓋層包含AlGaN、氮化鋁銦(AlInN)、及/或氮化銦鎵(InGaN)的至少一者。
  8. 如申請專利範圍第1項之積體電路，其中該積體電路顯現大約3×109 /cm2 或更小之缺陷密度、大約200裂紋/mm2 或更少之表面裂紋密度、及/或大約5nm或更小之均方根(RMS)表面粗糙度的至少一者。
  9. 一種系統單晶片，包含如申請專利範圍第1至8項中任一項之積體電路。
  10. 一種行動計算系統，包含如申請專利範圍第1至8項中任一項之積體電路。
TW102141046A 2012-12-06 2013-11-12 三族氮化物矽上半導體結構和技術 TWI514616B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/706,473 US20140158976A1 (en) 2012-12-06 2012-12-06 Iii-n semiconductor-on-silicon structures and techniques

Publications (2)

Publication Number Publication Date
TW201438273A TW201438273A (zh) 2014-10-01
TWI514616B true TWI514616B (zh) 2015-12-21

Family

ID=50879957

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102141046A TWI514616B (zh) 2012-12-06 2013-11-12 三族氮化物矽上半導體結構和技術
TW104133030A TWI600179B (zh) 2012-12-06 2013-11-12 三族氮化物矽上半導體結構和技術

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104133030A TWI600179B (zh) 2012-12-06 2013-11-12 三族氮化物矽上半導體結構和技術

Country Status (6)

Country Link
US (1) US20140158976A1 (zh)
EP (1) EP2929557A4 (zh)
KR (1) KR101908769B1 (zh)
CN (1) CN104781917B (zh)
TW (2) TWI514616B (zh)
WO (1) WO2014088639A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660064B2 (en) 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
US9281183B2 (en) * 2014-01-15 2016-03-08 The Regents Of The University Of California Metalorganic chemical vapor deposition of oxide dielectrics on N-polar III-nitride semiconductors with high interface quality and tunable fixed interface charge
US9412830B2 (en) 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
US9508743B2 (en) * 2014-10-28 2016-11-29 Globalfoundries Inc. Dual three-dimensional and RF semiconductor devices using local SOI
CN104576847B (zh) * 2014-12-17 2017-10-03 华灿光电股份有限公司 一种发光二极管外延片的生长方法及发光二极管外延片
CN104733576B (zh) * 2015-02-28 2017-07-25 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法
CN106159046A (zh) * 2015-03-26 2016-11-23 南通同方半导体有限公司 一种改善GaN晶体质量的LED外延结构
JP6480244B2 (ja) * 2015-04-10 2019-03-06 株式会社ニューフレアテクノロジー 気相成長方法
CN105390577B (zh) * 2015-10-26 2018-05-22 华灿光电股份有限公司 一种发光二极管外延片及其制作方法
DE112015007201T5 (de) * 2015-12-21 2018-09-06 Intel Corporation Integrierte hf-frontend-strukturen
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
DE102018101558A1 (de) * 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法
US12490570B2 (en) 2021-11-12 2025-12-02 Lumileds Singapore Pte. Ltd. Thin-film LED array with low refractive index patterned structures
US12604572B2 (en) 2021-11-12 2026-04-14 Lumileds Singapore Pte. Ltd. Thin-film LED array with low refractive index patterned structures and reflector
CN115411161A (zh) * 2022-08-26 2022-11-29 华南理工大学 一种用于可见光通信的led外延薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183160A1 (en) * 2002-03-26 2003-10-02 Hitachi Cable, Ltd. Method for producing nitride semiconductor crystal, and nitride semiconductor wafer and nitride semiconductor device
US20050093099A1 (en) * 2000-03-31 2005-05-05 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US20090189188A1 (en) * 2008-01-24 2009-07-30 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
US20120235115A1 (en) * 2011-01-24 2012-09-20 Applied Materials, Inc. Growth of iii-v led stacks using nano masks

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
US6478871B1 (en) * 1999-10-01 2002-11-12 Cornell Research Foundation, Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
WO2001043174A2 (en) * 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP4104305B2 (ja) * 2001-08-07 2008-06-18 三洋電機株式会社 窒化物系半導体チップおよび窒化物系半導体基板
WO2003025263A1 (en) * 2001-09-13 2003-03-27 Japan Science And Technology Agency Nitride semiconductor substrate, its manufacturing method, and semiconductor optical device using the same
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP3760997B2 (ja) 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
KR100744933B1 (ko) 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US7429747B2 (en) * 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
KR20090002215A (ko) * 2007-06-22 2009-01-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
EP2171748A1 (en) * 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
KR101104239B1 (ko) * 2010-03-31 2012-01-11 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
WO2011102045A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
FR2968830B1 (fr) * 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
CN102061519A (zh) * 2010-11-25 2011-05-18 中山大学 Si衬底GaN基薄膜的生长方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093099A1 (en) * 2000-03-31 2005-05-05 Toyoda Gosei Co., Ltd. Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US20030183160A1 (en) * 2002-03-26 2003-10-02 Hitachi Cable, Ltd. Method for producing nitride semiconductor crystal, and nitride semiconductor wafer and nitride semiconductor device
US20090189188A1 (en) * 2008-01-24 2009-07-30 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
US20120235115A1 (en) * 2011-01-24 2012-09-20 Applied Materials, Inc. Growth of iii-v led stacks using nano masks

Also Published As

Publication number Publication date
EP2929557A4 (en) 2016-11-16
US20140158976A1 (en) 2014-06-12
TW201438273A (zh) 2014-10-01
KR101908769B1 (ko) 2018-10-16
CN104781917A (zh) 2015-07-15
TW201603312A (zh) 2016-01-16
EP2929557A2 (en) 2015-10-14
KR20150056637A (ko) 2015-05-26
TWI600179B (zh) 2017-09-21
CN104781917B (zh) 2018-12-14
WO2014088639A2 (en) 2014-06-12
WO2014088639A3 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
TWI514616B (zh) 三族氮化物矽上半導體結構和技術
TWI556428B (zh) 使用ＩｎＡｌＮ及ＡｌＧａＮ雙層封頂堆疊之矽基板上的低薄膜電阻ＧａＮ通道
TWI733881B (zh) 具有二維電子氣體（２ｄｅｇ）底部電極的單翻轉式諧振器裝置
TWI517217B (zh) 用於III-N磊晶之具有Ｓｉ（１１１）平面於Ｓｉ（１００）晶片上的奈米結構及奈米特徵
TWI682498B (zh) 用於致能深寬比捕獲（ＡＲＴ）溝槽中的III-V閘極全環繞（ＧＡＡ）的ＩｎＧａＡｓ磊晶結構及溼蝕刻製程
TWI665804B (zh) 具有傾斜側壁刻面用於在矽ｃｍｏｓ相容半導體裝置中缺陷增長控制的纖鋅礦異質磊晶結構
CN107004706B (zh) 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法
TWI603383B (zh) 異質半導體材料集成技術
TW201740573A (zh) 用於可調射頻濾波器之包含ｉｉｉ－ｎ多二維電子氣及三維電子氣結構的可調電容器
TW201824742A (zh) 具有二維電子氣體底部電極的膜體聲波共振器（ｆｂａｒ）裝置
TW201633499A (zh) 具有減少缺陷的三－氮族層的積體電路晶粒及其相關的方法
Le Boulbar et al. Design and fabrication of enhanced lateral growth for dislocation reduction in GaN using nanodashes
Ansah-Antwi et al. Growth optimization and characterization of GaN epilayers on multifaceted (111) surfaces etched on Si (100) substrates
JP2014225681A (ja) ハニカムヘテロエピタキシーを含む半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees