TWI621908B - 由差分程序的決定積體電路製造製程的參數的方法 - Google Patents

由差分程序的決定積體電路製造製程的參數的方法 Download PDF

Info

Publication number
TWI621908B
TWI621908B TW104118073A TW104118073A TWI621908B TW I621908 B TWI621908 B TW I621908B TW 104118073 A TW104118073 A TW 104118073A TW 104118073 A TW104118073 A TW 104118073A TW I621908 B TWI621908 B TW I621908B
Authority
TW
Taiwan
Prior art keywords
vector
layout
item
patent application
design
Prior art date
Application number
TW104118073A
Other languages
English (en)
Other versions
TW201610560A (zh
Inventor
莫哈梅德 賽伯
派翠克 史亞方
迪亞哥 費格羅
Original Assignee
艾西塔奈米製圖公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾西塔奈米製圖公司 filed Critical 艾西塔奈米製圖公司
Publication of TW201610560A publication Critical patent/TW201610560A/zh
Application granted granted Critical
Publication of TWI621908B publication Critical patent/TWI621908B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • G03F7/704—Scanned exposure beam, e.g. raster-, rotary- and vector scanning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明揭示從第一製程的參數容易地決定用於製造的第二製程之參數的方法。表示兩製程之間的差之度量係從參數的一些值來計算，其可針對校準佈局上的兩製程來測量，或者可藉由內插/外推程序從佈局之早已存在的值或兩製程的參考資料來決定。度量的數目被選擇，使得它們的組合提供精確的表示給設計的所有領域中之兩製程之間的差。有利地是，度量被計算作目標設計與核函數及變形函數的複合物之迴旋的乘積。

Description

由差分程序的決定積體電路製造製程的參數的方法
本發明特別相關於電子或光學微影的領域。在其他製程之中，本發明係相關於遮罩寫入及直接寫入。本發明亦相關於半導體製造製程的其他步驟，諸如奈米壓印、DSA(定向自組裝)、蝕刻、CMP(化學機械拋光/平面化)、退火、烘烤、度量衡等。
在遮罩寫入或直接寫入的製程期間，幾個因素引發誤差的誘發及阻礙預期解析度的達成。這些因素中的一些為電子散射(向前及向後)、光阻擴散、光阻厚度、蝕刻、閃燃、霧化、度量衡等。為了提高解析度及降低這些現象的影響，尤其具有鄰近效應校正(PEC)、霧化效應校正(FEC)、蝕刻補償的幾種對策。這些對策係依據經由劑量及/或幾何學補償來校正這些之各種作用的影響之預測。因此，校正的品質係依據用於預測現象之模型的品質，該等模型在製造製程之間係不相同。確實能夠獲得模 型及校正的高預測，但是必須在高計算成本之下。
問題在於：在任何生產流程中，必須不時改變製程。此係因為購買新設備、新光阻等。在許多事例中，希望從先前流程維持相同行為。在習知技術中係藉由調整製程條件來達成。改變實體製程參數(蝕刻偏向、功率、光阻厚度、烘烤等)耗時又花費高。
在光學鄰近效應校正(OPC)的背景中已找到用以減輕此負擔的方案。這些方案中的一些方案係由US(美國)專利n°6,033,814及n°6,463,403所揭示。習知技術中這些方法的基本概念係校準兩不同模型，一係用於原有製程及第二個係用於新製程，第二製程的輸出必須匹配原有製程的那些輸出。一旦執行兩校準，則必須使用兩校準模型將原有製程的目標改變成新製程的目標。必須運作幾種計算程序(兩校準、一模擬及一校正)，如此相當吃重及計算繁複。
藉由實施單一差分模型，本發明減輕負荷及計算工作量，單一差分模型使製程能夠模擬另一個製程，因此降低校準及校正作用。而且，使用製程匹配方法給予更多彈性，以藉由能夠在匹配製程上加上限制而達成想要的結果，例如為了保留匹配結果，當所使用的測量點並未好好分散在整個設計四周時，或者在測量之間執行內插或外推的其中之一，或者在參數上加上線性。
為了此效果，本發明揭示由電腦決定輸出向量之方法，輸出向量包含至少一輸出變數，該輸出向量定義將應用到製造半導體積體電路之第二製程的至少一特徵之校正，該方法的特徵在於：在第一佈局之第一複數個點獲得用以製造相同半導體積體電路的第一製程之輸入向量的第一連串的值，該輸入向量包含至少一輸入變數；在第一佈局上的相同第一複數個點以及在第二佈局上之第二複數個點的其中之一獲得用於第二製程的輸入向量的至少一成分(或稱分量)之第二連串的值；決定包含至少一狀態變數之狀態向量的值，該狀態向量表示輸入向量之第一與第二連串的值之間的差之狀態；由直接計算獲得用於狀態向量之一連串的值之輸出向量。
有利地是，第一製程為虛擬製程，虛擬製程產生同於輸入佈局之輸出佈局。
有利地是，輸出向量包含邊緣位移、劑量調整、及其組合的至少其中之一作為輸出變數。
有利地是，輸入向量包含積體電路的輸入設計之CD(臨界尺寸)及空間的至少其中之一作為輸入變數。
有利地是，第一佈局為校準佈局。
有利地是，第一製程為參考製程。
有利地是，使用輸入向量的第一連串及第二連串的值，在內插及外推程序的至少其中之一的輸出中計算狀態向量之一連串的值。
有利地是，第一狀態變數係依據第一及第二製程將使 用之值的域上之參數向量的至少一成分之辨識力來選擇。
有利地是，至少第二狀態變數係添加到第一狀態變數，以增加限定的計算負載預算內之組合的辨識力。
有利地是，狀態向量包含表示CD、空間、及密度的至少其中之一的狀態變數。
有利地是，表示CD之狀態變數係計算如下：決定與設計的一部分之第一邊緣正切及向內的碟；決定包括在設計的部分之第一邊緣與設計的部分之第二邊緣之間的碟之一部分的表面；計算表示CD的狀態變數作為碟的部分之表面對碟的表面之比率。
有利地是，表示空間之狀態變數係計算如下：決定與面向設計的下一第二部分之設計的第一部分之邊緣正切及向外的碟；決定包括在設計的第一部分之邊緣與該設計的第二部分之邊緣之間的碟之一部分的表面；計算表示空間的狀態變數作為碟的部分之表面對碟的表面之比率。
有利地是，表示長範圍密度之狀態變數係計算如下：決定覆蓋設計的複數個部分之碟；決定包括在設計的部分中之碟的部分之表面；計算表示長範圍密度的狀態變數作為碟的部分之表面對碟的表面之比率。
有利地是，狀態向量包括表示外部密度及內部密度的至少其中之一的狀態變數。
有利地是，外部密度被計算作：目標設計之能見度域與集中在相關的至少一點上及依據能見度的半徑之核函數和依據能見度的角度及選定的移位角度之變形函數的複合 物之迴旋的乘積，其中，該移位角度被選擇，使得核函數正看著目標設計外部。
有利地是，內部密度被計算作：目標設計之能見度域與集中在相關的至少一點上及依據能見度的半徑之核函數和依據能見度的角度及選定的移位角度之變形函數的複合物之迴旋的乘積，其中，該移位角度被選擇，使得核函數正看著目標設計內部。
有利地是，至少一輸出變數為邊緣位移，邊緣位移係使用轉換函數轉換成劑量調整。
有利地是，轉換函數為帽函數、矩形函數、三角函數、及Gaussian(高斯)函數的其中之一。
有利地是，轉換函數為由參數Wh所定義之帽函數。
有利地是，參數Wh被決定，以滿足Wh Max(abs(△Edge)及Wh minShapeDistance，其中，△Edge被計算作從第一連串及第二連串的值所獲得之Edge(邊緣)值的差，及ShapeDistance為目標設計的測量。
有利地是，光阻臨界的百分比之值Th係使用公式Th=0,5-△Edge/Wh來計算。
本發明亦揭示電腦程式，係用於決定一連串校正，校正將應用到製造半導體積體電路之第二製程的至少第二參數，該電腦程式的特徵在於電腦碼指令，電腦碼指令被組構用於：在第一佈局之第一複數個點獲得用以製造相同半導體積體電路的第一製程之輸入向量的第一連串的值，該輸入向量包含至少一輸入變數；在第一佈局上的相同第一 複數個點以及在第二佈局上之第二複數個點的其中之一獲得用於第二製程的該輸入向量的至少一成分之第二連串的值；決定包含一狀態變數之狀態向量的值，該狀態變數表示輸入向量之第一與第二連串的值之間的差之狀態；由直接計算獲得用於狀態向量之一連串的值之輸出向量。
本發明亦揭示半導體製造設備，係組構成使用根據申請專利範圍第21項之電腦程式的至少一輸出，該半導體製造設備係組構用於：半導體晶圓上直接寫入、光罩板上寫入、蝕刻、化學或機械平面化、或烘烤、退火半導體晶圓、及檢查光罩或半導體表面的其中之一。
本發明的另一有利點即為：只需要一些具有各自曝光條件的測量來執行匹配。還有，本發明的另一有利點即為：能夠匹配兩製程，同時處理它們的其中之一或二者作為黑盒子。當光罩店想要建立同於另一光罩店所提供的光罩之光罩時非常有用，其將不會存取製程的內部。另一有利點即為將第二製程匹配到第一製程產生可用於執行反向匹配(第一製程對第二製程)之資料。另一有利點即為：當在製程匹配步驟之前執行校準步驟時，依據精確度與成本之間的權衡可利用各種選項：應用兩製程以從兩來源收集度量結果之單一校準佈局；使用兩不同校準佈局的結果；使用來自源頭及目標製程之實際設計目標上所執行的測量。
本發明的有利點還有：不需要使用各種製程步驟的功能模型，在被輸入到微影製程的校正步驟之前，還必須將 其顛倒以產生必須匹配容限標準之模擬結果。
在本發明的一些實施例中，藉由考慮理想參考製程，可直接定義將應用到輸入佈局之幾何校正(即、不需要任何模型顛倒)：理想製程為產生同於輸入佈局的目標佈局之製程。本發明的方法直接產生將應用到輸入佈局的幾何之校正，以產生目標佈局。
110‧‧‧模型校準I
120‧‧‧模型校準II
130‧‧‧佈局重定標(模擬+尺寸制定)
210‧‧‧校準佈局
220‧‧‧製程I
230‧‧‧製程II
240‧‧‧差分模型校準
250‧‧‧度量結果I
260‧‧‧度量結果II
270‧‧‧校正
310‧‧‧佈局I
320‧‧‧佈局II
330‧‧‧度量結果I
340‧‧‧度量結果II
350‧‧‧度量內插/外推
360‧‧‧差分模型校準
370‧‧‧校正
510‧‧‧點
520‧‧‧點
530‧‧‧點
540‧‧‧最適曲線
550‧‧‧點
560‧‧‧點
570‧‧‧點
580‧‧‧最適曲線
590‧‧‧差分測量
810‧‧‧臨界尺寸
820‧‧‧臨界尺寸
830‧‧‧臨界尺寸
840‧‧‧部分
850‧‧‧部分
860‧‧‧部分
910a‧‧‧總表面
910b‧‧‧圖
910c‧‧‧圖
911a‧‧‧點
912a‧‧‧直徑
913a‧‧‧間隙表面
1010a‧‧‧總表面
1011a‧‧‧點
1012a‧‧‧直徑
1013a‧‧‧間隙表面
1110a‧‧‧總表面
1111a‧‧‧點
1112a‧‧‧直徑
1113a‧‧‧表面
從下面附圖及各種實施例的說明將更能瞭解本發明及其各種特徵及有利點：圖1為習知技術中將第二製程匹配到第一製程之方法的流程圖；圖2為本發明的一些實施例中之使用單一校準佈局的製程匹配方法之流程圖；圖3為本發明的一些實施例中之使用兩不同佈局及內插/外推法的製程匹配方法之流程圖；圖4為本發明的一些實施例中之使用兩參考輸入資料集及內插/外推法的製程匹配方法之流程圖；圖5為本發明的一些實施例中之內插/外推法圖；圖6及7為本發明的變形之兩流程圖；圖8為具有測量點之三個不同佈局圖；圖9a、9b及9c為與圖8的佈局一起使用空間度量/狀態變數圖；圖10a、10b及10c為與圖8的佈局一起使用CD度 量/狀態變數圖；圖11a、11b及11c為與圖8的佈局一起使用密度度量/狀態變數圖。
圖1為習知技術中匹配第二製程到第一製程之方法的流程圖。
在習知技術中，由Burdoff兩個被引用的US專利作為代表，必須執行兩校準步驟，第一個(110)係用於使用中的製程(製程I)，第二個(120)係用於新製程(製程II)。然後，執行佈局重定標(130)的步驟，使得製程II產生等同由製程I所產生的佈局之佈局。因此習知技術的此製程包含三個複雜的步驟。這是為什麼本發明的方法是有利的理由之一。
圖2為本發明的一些實施例中之使用校準佈局的製程匹配方法之流程圖。
對策在於使用來自兩製程的測量，而後校準使一製程能夠模仿另一製程之差分模型。在此途徑中，從正在匹配的製程無須取得其他資訊，除了度量結果。重要的是，注意此途徑亦呈現無須額外的努力，使用單一模型就能讓兩製程能夠彼此匹配之有利點。
第一步驟210係定義校準佈局，其可依據正在使用將匹配的製程(220、230)之設計的主要特徵。例如，若製程主要用於再生具有密集線之Manhattan設計，則校準佈 局應包括密集線較佳。同樣地，若製程主要用於密集或分散自由的形式設計。選用地是，不需要定義校準佈局。能夠使用在目標設計上運行將匹配的兩製程之度量結果或模擬。
本發明的方法之關鍵步驟240係在兩製程(220，230)的結果(250，260)上校準差分模型。
然後使用不同的製程匹配對策可將最後模型應用在校正流程(270)。例如，可應用組合的劑量及幾何調整，如同本申請案的申請人所特許之歐洲專利申請案n°2559054所揭示者一般。再者，此種組合的劑量及幾何調整校正製程可被應用在目標設計上，如同以n°10/52862發佈的法國專利申請案所揭示一般。
現在我們將更詳細說明差分模型校準步驟240。
製造半導體IC之製程的特徵在於一些變數，這些變數依據製造步驟及目標設計的類型而變得更重要或較不重要。當模型化製程效應時，在空間域中將選擇一些變數，諸如臨界尺寸(CD)、空間、邊緣、密度等。在電子束劑量域中將選擇一些其他變數(如、光阻臨界)。亦可使用輪廓的粗糙度，尤其是當自由形式設計係在製程的使用領域內時。
因此，將輸出變數表示成向量的函數是有利的。此向量將具有必須使用的變數作為成分，以便能夠完善表示整個使用領域中的製程之間的差。變數中的一些將定義模型的狀態(如、CD、空間、密度)。這些變數可被稱作“狀 態變數”或度量，及將定義“狀態向量”。一些其他變數將定義模型的差分輸出(邊緣位移、劑量變化、兩者組合等)。這些變數將被稱作“輸出變數”及將定義“輸出向量”。
從校準佈局上的測量可有利地校準差分模型，校準佈局上的測量定義“輸入變數”及可被群聚在“輸入向量”中。輸入變數亦可以是CD、空間、或其他參數，諸如輪廓粗糙度(即、線邊緣粗糙度-LER-或線寬度粗糙度-LWR)，或者線端短縮-LES、圓角等。必須在足夠高到覆蓋使用領域之一些點上進行測量，以及點的位置也必須能夠代表子佈局的多樣性。但是本發明亦可在不使用校準佈局步驟之下來實行，校準佈局步驟冗長且昂貴。
當使用校準佈局時，應用製程I(220)，在一些度量點上測量輸入向量之第一連串的值(250)，以及應用製程II(230)，在同一度量點上測量參數之第二連串的值(260)。典型上，度量點的數目為1000的數量級。
根據本發明，定義狀態變數或“度量”是有利的，盡可能選擇能夠代表整個使用領域中兩製程的輸入變數之差的狀態之狀態變數。有利地是，度量也將由向量表示。在經驗上，可藉由選擇第一成分(例如、CD)、測試模型、然後添加第二成分、第三成分(例如、空間及密度)等等來構成狀態向量，當計算負載的增加到達預定預算時停止製程。
下文中在說明有關圖8至11時陳述度量的例子。
然後，應用步驟270，藉以由本發明的差分模型所決定之輸出向量被應用到製程I的資料備製檔，以衍生製程II的資料備製檔。
在一些實例中，在校正演算法中使用劑量域的變數是有利的。在此事例中，使用轉換函數是有利的，轉換函數可被應用到空間域的變數。但是可直接選擇劑量或劑量變數作為輸出變數。
此轉換函數可以是帽函數，其為最簡單的選項。但是可利用其他選項：尤其是矩形函數、三角函數、或Gaussian(高斯)函數。必要的是，當與定義目標參數(邊緣位移、尺寸制定等)的空間函數結合時，轉換函數產生劑量比函數，其被定義在有限間隔中。因此，轉換函數必須是可結合的(與定義空間上的有限整數)及由於半空間是單調的。使用對稱的轉換函數也是有利的。
下面給予具有帽函數之此種轉換的實施例之例子。
依據目標佈局的特性及度量點MPi1及MPi2上之臨界尺寸(CD)或邊緣的差來計算帽的寬度Wh。
將被達到的第一個條件即為帽函數的寬度必須至少足夠大到表示兩製程之間的所有邊緣佈置差。因此，在度量點CDProcess2-CDprocess1=△CD=△Edge上，考慮帽函數Wh的寬度必須滿足下面第一不等式：
其中，Max為在MPi上測量的最大值，審慎選擇測量點的數目及位置以給予代表性的值。
此外，帽函數的寬度必須足夠小到防止兩圖案互動。因此，帽函數的寬度Wh必須亦滿足下面第二個不等式：
其中，ShapeDistance為目標佈局中的鄰接圖案之間的距離。
結果，當能夠同時滿足上述兩條件時，帽函數只能夠被使用作為模型中的PSF，同時滿足上述兩條件係意指：
每當無法滿足此條件時，必須嘗試不同的轉換函數。
差為零之任何圖案的臨界必須不變。在此事例中，應該保持作0.5。任何差分差必須轉化成臨界變化，表示如下：Th=0.5-△Edge/Wh (等式4)
從用於各個圖案之一些度量點MPi上的邊緣值中之差來決定匹配的製程之臨界的值，如同下面以數字例子說明一般。
考慮目標係將製程2匹配到製程1。此意味著我們預期使用製程1來執行曝光及藉由使用製程2獲得我們應獲得之相同結果。需注意的是，可以其他方式執行計算。考慮測量的目標/集合：
第一步驟係計算製程1與製程2之間的CD、Edge(邊緣)之差(△CD、△Edge)。目的在於獲得邊緣佈置的差(△Edge)。依據表格1的行(D)及(E)之值，在選定的度量點上計算△CD、△Edge是容易的。
Wh max(abs(△Edge))=5nm
同時最大值被給定如下：Wh min(space)=60nm
因此，帽函數的寬度可以是在5nm及60nm之間的任何值。有關此例，我們隨意將值設定在20nm，但是滿足等式1及2的限制之任何值亦可運作。
第二步驟係將CD(nm)中的各個變化轉化成臨界值的百分比之變化(μC/cm2)。這是依據應用到下面表格2之行(F)的值之等式3來執行，其為表格1之行(D)及(E)的值之差：Th=0.5-△Edge/Wh=0.5-△Edge/20
如此，達成空間域對劑量域的參數之間的轉換。
圖3為本發明的一些實施例中之使用兩不同佈局及內插/外推法的製程匹配方法之流程圖。
使用校準佈局麻煩且昂貴。取而代之的是，在本發明的變形中，使用已從兩不同佈局(310、320)獲得之現存的度量結果330、340是有利的。
然後，執行步驟350，以在其他佈局(330或340)的一組度量點上計算佈局(340或330)的其中之一的度量結果之一的結果。有利的是，此步驟為內插及外推的組合。此內插/外推步驟可以是線性的或使用考慮到佈局中的差所選擇之不同函數。此步驟會產生將降低匹配的精確性及必須被校正之人為產物。例如，依據設計的子部分之規模，可應用不同的尺寸制定因子作為校正。另一選擇是，可應用內插/外推步驟到狀態向量。
然後，應用差分模型校準的步驟360，包括使用度量向量，如上述。
然後，應用製程I的資料備製檔之校正的步驟370，以獲得製程II的參數，如上述。
圖3之變形的有利點之一即為：其能夠校準差分模 型，卻不需要存取有關必須匹配之兩製程的機密資料。
圖4為本發明的一些實施例中之使用兩參考輸入資料集及內插/外推法的製程匹配方法之流程圖。
圖4的實施例與圖3的實施例沒有多大的不同，除了取代佈局之外，方法使用來自將匹配的兩製程之資料(它們甚至可以不是度量結果)作為輸入。作為例子，輸入資料可以是從已現存的模型所模擬之一組資料。其亦可以是線性要求，諸如CD的界限對間距曲線等。
在製程I與製程II的輸入資料之間執行內插/外推步驟，來取代兩不同佈局的度量結果。亦可應用校正步驟。
以上述相同方式執行差分模型校準步驟及設計校正步驟。
圖5為本發明的一些實施例中之內插/外推法圖。
在第一佈局或有關此製程I的參考資料獲得有關一些點510、520、530之製程I的參數之測量。使用已知內插/外推法來計算這些測量的最適曲線540。
在第二佈局或有關此製程II的參考資料獲得有關一些點550、560、570之製程II的參數之測量。使用已知內插/外推法來計算這些測量的最適曲線580。
然後，可在製程I及製程II的所有度量點上計算差分參數590。而且，可依據差分測量590及度量向量來執行校準步驟240及360。另外，可應用設計校正步驟270、370。
圖6及7為本發明的變形之兩流程圖。
在圖6的變形中，校準佈局被用於獲得製程I的度量結果，及使用製程II的參考資料。
利用與上述相同方式來應用差分校準步驟及設計校正步驟。
在圖7的變形中，校準佈局被用於獲得製程I及製程II的度量結果。
然後，為製程I及製程II校準兩不同模型，或者可重新使用早已存在的校準資料，而後使用應用到兩製程的校準模型之輸出的度量向量來取代度量結果，從兩模型的校準之結果來校準差分模型。
此變形的不利點在於其需要三個模型的校準。但是其可能比有關圖1所說明之習知技術方案的再定標對策更精確。再者，其可能比當直接使用度量點上的結果時會出現之局外物所帶來的影響較少。
圖8為具有測量點之三個不同佈局圖。
掃描式電子顯微鏡(SEM)被用於測量CD 810、820、830，它們描述佈局的部分840、850、860。尤其是，度量工具被用於測量由佈局的部分之特有尺寸所表示之參數，諸如CD、空間或密度等。在此背景下，CD被定義作設計的子部分之線的寬度；依據光阻的光度，空間為設計的子部分之兩線間的寬度，或者反之亦然。密度為線對設計的總表面之測量。
現在所說明之圖式圖解一些方法，以執行該測量。再者，同一實體參數定義可被用於模型化輸入參數之度量。
圖9a、9b及9c為與圖8的佈局一起使用空間度量圖。
空間度量考慮圖8之三個不同設計810、820、830中的線之密度。經由圖810之事例的例子，在設計的線之點911a上定義函數，作為間隙表面913a對與線正切之直徑912a的碟之總表面910a的比。在點911a上的觀察者朝線外看。比率越大，線之間的空間越寬。大體上，即使線本身的尺寸不同，圖9a、9b及9c的例子仍具有約80%相同空間。因此能夠容易明白，將只使用空間之度量向量無法準確地表示設計的差異，因此對這些差異採用兩不同製程。
圖10a、10b及10c為與圖8的佈局一起使用CD度量圖。
CD度量考慮圖8之三個不同設計810、820、830中的線之密度。經由圖810之事例的例子，在設計的線之點1011a上定義函數，作為線內的表面1013a對與線正切之直徑1012a的碟之總表面1010a的比。在點1011a上的觀察者朝線內看。比率越大，線越寬。大體上，圖10a、10b及10c的例子各自具有80%、60%、60%的CD。因此添加此第二尺寸到度量向量將能夠提高由度量向量所獲得之設計的差異。
圖11a、11b及11c為與圖8的佈局一起使用密度度量圖。
密度度量考慮圖8之三個不同設計810、820、830中 的線之密度。經由圖810之事例的例子，在設計的線之點1111a上定義函數，作為設計的此區段之線內的表面1113a的三個部分對與設計之此區段的線交叉之直徑1112a的碟之總表面1110a的比。在點1111a上的觀察者看著設計的區段四周。比率越大，密度越大。大體上，圖11a、11b及11c的例子各自具有50%、50%、30%的密度。因此添加此第三尺寸到度量向量將能夠提高由度量向量所獲得之設計的差異。
由圖910a、910b及910c所圖解之空間度量係同於圖8的佈局區段810、820及830。添加CD度量能夠區分佈局區段810與820及830。添加密度度量能夠區分佈局區段810與820及830。
事實上，CD、空間及密度為輸入變數，其主要被用於描述能夠校準代表性模型的製程。
在從製程所觀察到之目標設計的狀態變數之一些可能表示之中，使用“Kernel(核)”的幾何概念者帶來一些益處，因為此概念可被用於定義有關一組圖案：-此組中的圖案之間的表面，其在從圖案外的相關點之觀察範圍內所見；此表面可被視作設計之外部密度的表示，及可由表面的尺寸之一測量，其將經由比率用於光阻臨界以定義空間度量，或者反之亦然；-此組中之圖案中的表面，其在從圖案內的相關點之觀察範圍內所見；此表面可被視作內部密度的表 示，及可由表面的尺寸之一測量，其將經由比率用於光阻臨界以定義CD度量，或者反之亦然。
在Park(J.-G.Park,S.-W.Kim,S.-B.Shim,S.-S.Suh，及H.-K.Oh(2011)，‘提高20nm節點DRAM閘極中之晶片CD變化的有效蝕刻製程鄰近校正法’，設計製程整合的可製造性之設計V，proc.SPIE第7974冊)中說明如何計算度量之指示。
Park亦揭示有關上述kernel度量的變數，其中，由扇形定義能見度的面積。此能見度的面積能夠定義外部及內部交叉點，以各別決定空間及CD度量。
在此變形中，角度θ被定義作kernel的參數。經由例子，可利用下面公式來計算度量：
其中：K(r)為Gaussian kernel；T(r,θ)為目標設計的表面；A(θ)為按角度θ之kernel的變形因子。
可演算出kernel模型的其他變數，以更加提高製程度量的決定精確度，卻不會落在本發明的範疇外。
在由本申請案相同申請人於同一天所發佈之歐洲專利申請案n° EP 14305834.5中說明特別有利之一群變數。
尤其是，本發明揭示使用設計的能見度域與kernel函數及變形函數的複合物之迴旋，該變形函數係依據能見度的角度及移位角度。使用迴旋函數大幅減輕計算負載。
可在許多使用事例上使用本發明的方法，其中，使用差分模型之製程匹配是令人關注的，諸如：-半導體晶圓上之電子束直接寫入或光學投影微影；本發明的方法可被用於吸收製造上的變化，諸如不同的光阻或新機器及提供晶圓上與原有製程相同結果等；-光罩寫入：本發明的方法可被用於吸收光罩寫入流程中的變化，能夠提供相同印刷光罩給不同的流程；能夠藉由應用圖4之變形來考慮光罩寫入步驟中之晶圓效應。
-檢查：當涉及度量標準時，有時候一致性比準確性重要；使用本發明的製程匹配可使不同的度量系統能夠被校準，以提供相同結果；-半導體製造製程的其他步驟，諸如蝕刻、CMP、退火等。
所建議的對策只可應用在劑量或者幾何上匹配演算法，其意味著製程的輸入佈局不是具有適於匹配其他製程或輸入資料集之其劑量或幾何。再者，對策可組合單一步驟中所應用之劑量及幾何匹配演算法，例如如同本申請案的受讓人所特許之以n°EP 2559054出版的歐洲專利申請案所揭示一般。
有關校準差分模型，唯一需要的資訊是兩製程之間的差。甚至不需要從有關圖1之標準流程的兩製程存取測量結果。
因此，因為不需要產生用於各個製程的模型，所以製程可被視作“黑盒子”，其能夠匹配來自不同公司的製程，同時使製程的本質保持機密。
此外，所產生的差分模型以兩方式運作，其意味著非常相同的模型可被用於使製程1能夠匹配製程2，或製程2能夠匹配製程1。
再者，因為使用兩模型(各個製程用一個)產生兩組相關連的誤差，所以利用單一模型能夠降低複合的誤差。
在本發明的所有實施例中，被表示在圖2、4、6、及7上之流程圖，圖示上的製程I可以是理想或較佳製程，即、總是產生目標或同於輸入佈局的輸出佈局之製程。
在圖2的實施例中，度量結果I(250)被定義作在目標佈局的所有點上誤差等於零nm。在圖6及7的實施例中也一樣。因此，度量資料為虛擬的。
在圖4的實施例中，製程I的輸入資料集也是具有零誤差之資料集，即、其中在所有點上度量被定義作目標佈局的度量。
使用本發明來計算將應用到實際製程之校正以匹配參考理想製程的結果之有利點在於，在計算的輸出上直接決定將應用到輸入佈局之幾何校正。此與通常用於在限定的容限內找出最佳方案之標準模擬途徑相反。在這些方案中，必須將用於決定限定的輸入佈局之光阻中的壓印之模型顛倒，以找出將應用到後者之幾何校正，以在光阻中壓印目標佈局。實際而言，因為這些模型通常並無法顛倒， 所以必須應用藉由計算所有方案之引導法，直到在容限邊界中找到一個為止。這是電腦密集性、長期又冗長的製程，當應用具有理想參考製程之本發明時就不再需要這種製程。
亦需注意的是，本發明的方法給定將應用在目標輪廓的限定點上之位移，其中，CD、空間及密度度量可被限定。此與藉由模型計算將應用在目標輪廓的所有點上之劑量的模擬途徑之古典計算相反，甚至在上述度量未被限定之點上。
此說明書所揭示之例子僅作為本發明的一些實施例圖解用。它們並不以任何方式限制附錄的申請專利範圍所限定之該發明的範疇。

Claims (23)

  1. 一種由電腦決定輸出向量之方法，該輸出向量包含至少一輸出變數，該輸出向量定義將應用到製造半導體積體電路之第二製程的至少一特徵之校正，該方法的特徵在於其包含：在第一佈局之第一複數個點獲得(250,330)用以製造相同半導體積體電路的第一製程之輸入向量的第一連串的值，該輸入向量包含至少一輸入變數；在該第一佈局上的該相同第一複數個點以及在第二佈局上之第二複數個點的其中之一獲得(260,340)用於該第二製程的該輸入向量的至少一分量之第二連串的值；決定(240,350,360)包含至少一狀態變數之狀態向量的值，該狀態向量表示該輸入向量之該第一與該第二連串的值之間的差之狀態；由直接計算獲得(270,370)用於該狀態向量之該連串的值之該輸出向量。
  2. 根據申請專利範圍第1項之方法，其中，該第一製程為虛擬製程，該虛擬製程產生同於輸入佈局之輸出佈局。
  3. 根據申請專利範圍第1項之方法，其中，該輸出向量包含邊緣位移、劑量調整、及其組合的至少其中之一作為輸出變數。
  4. 根據申請專利範圍第1項之方法，其中，該輸入向量包含該積體電路的輸入設計之CD(臨界尺寸)及空間 的至少其中之一作為輸入變數。
  5. 根據申請專利範圍第1項之方法，其中，該第一佈局為校準佈局。
  6. 根據申請專利範圍第1項之方法，其中，該第一製程為參考製程。
  7. 根據申請專利範圍第1項之方法，其中，使用該輸入向量的該第一連串及該第二連串的值，在內插及外推程序的至少其中之一的該輸出計算該狀態向量之該連串的值。
  8. 根據申請專利範圍第1項之方法，其中，第一狀態變數係依據該第一及第二製程將使用之值的域上之該參數向量的該至少一分量之辨識力來選擇。
  9. 根據申請專利範圍第8項之方法，其中，至少第二狀態變數係添加到該第一狀態變數，以增加限定的計算負載預算內之該組合的辨識力。
  10. 根據申請專利範圍第9項之方法，其中，該等狀態向量包含表示CD、空間、及密度的至少其中之一的狀態變數。
  11. 根據申請專利範圍第10項之方法，其中，表示CD之狀態變數係計算如下：決定與設計的一部分之第一邊緣正切及向內的碟；決定包括在該設計的該部分之該第一邊緣與該設計的該部分之第二邊緣之間的該碟之一部分的表面；計算表示CD的該狀態變數作為該碟的該部分之該表面對該碟的表面之比率。
  12. 根據申請專利範圍第10項之方法，其中，表示空間之狀態變數係計算如下：決定與面向設計的下一第二部分之設計的第一部分之邊緣正切及向外的碟；決定包括在該設計的該第一部分之該邊緣與該設計的該第二部分之該邊緣之間的該碟之一部分的表面；計算表示空間的該狀態變數作為該碟的該部分之該表面對該碟的表面之比率。
  13. 根據申請專利範圍第10項之方法，其中，表示密度之狀態變數係計算如下：決定覆蓋設計的複數個部分之碟；決定包括在該設計的部分中之該碟的部分之表面；計算表示密度的該狀態變數作為該碟的該等部分之該表面對該碟的表面之比率。
  14. 根據申請專利範圍第9項之方法，其中，該狀態向量包括表示外部密度及內部密度的至少其中之一的狀態變數。
  15. 根據申請專利範圍第14項之方法，其中，該外部密度被計算作：目標設計之能見度域與集中在相關的至少一點上及依據能見度的半徑之核函數和依據能見度的角度及選定的移位角度之變形函數的複合物之迴旋的乘積，其中，該移位角度被選擇，使得該核(Kernel)函數正看著該目標設計外部。
  16. 根據申請專利範圍第14項之方法，其中，該內部密度被計算作：目標設計之能見度域與集中在相關的至少一點上及依據能見度的半徑之核函數和依據能見度的角度及選定的移位角度之變形函數的複合物之迴旋的乘積，其 中，該移位角度被選擇，使得該核函數正看著該目標設計內部。
  17. 根據申請專利範圍第3至16項中任一項之方法，其中，該至少一輸出變數為邊緣位移，該邊緣位移係使用轉換函數轉換成劑量調整。
  18. 根據申請專利範圍第17項之方法，其中，該轉換函數為帽函數、矩形函數、三角函數、及Gaussian(高斯)函數的其中之一。
  19. 根據申請專利範圍第18項之方法，其中，該轉換函數為由參數Wh所定義之帽函數。
  20. 根據申請專利範圍第19項之方法，其中，該參數Wh被決定，以滿足Wh Max(abs(AEdge)及Wh minShapeDistance，其中，ΔEdge被計算作從該第一連串及第二連串的值所獲得之Edge(邊緣)值的差，及ShapeDistance為該目標設計的測量。
  21. 根據申請專利範圍第20項之方法，其中，光阻臨界的百分比之值Th係使用公式Th=0,5-ΔEdge/Wh來計算。
  22. 一種電腦程式，係用於決定一連串校正，該校正將應用到製造半導體積體電路之第二製程的至少第二參數，該電腦程式的特徵在於其包含電腦碼指令，該電腦碼指令被組構用於：在第一佈局之第一複數個點獲得用以製造相同半導體積體電路的第一製程之輸入向量的第一連串的值，該輸入 向量包含至少一輸入變數；在該第一佈局上的該相同第一複數個點以及在第二佈局上之第二複數個點的其中之一獲得用於該第二製程的該輸入向量的至少一分量之第二連串的值；決定至少包含一狀態變數之狀態向量的值，該狀態向量表示該輸入向量之該第一與該第二連串的值之間的差之狀態；由直接計算獲得用於該狀態向量之該連串的值之該輸出向量，其中，該第一製程為虛擬製程，該虛擬製程產生同於輸入佈局之輸出佈局。
  23. 一種半導體製造設備，係組構成使用根據申請專利範圍第22項之電腦程式的至少一輸出，該半導體製造設備係組構用於：半導體晶圓上直接寫入、光罩板上寫入、蝕刻、化學或機械平面化、或烘烤、退火半導體晶圓、及檢查光罩或半導體表面的其中之一。
TW104118073A 2014-06-03 2015-06-03 由差分程序的決定積體電路製造製程的參數的方法 TWI621908B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??14305835.2 2014-06-03
EP14305835.2A EP2952964A1 (en) 2014-06-03 2014-06-03 Method for determining the parameters of an ic manufacturing process by a differential procedure

Publications (2)

Publication Number Publication Date
TW201610560A TW201610560A (zh) 2016-03-16
TWI621908B true TWI621908B (zh) 2018-04-21

Family

ID=50972614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118073A TWI621908B (zh) 2014-06-03 2015-06-03 由差分程序的決定積體電路製造製程的參數的方法

Country Status (6)

Country Link
US (1) US10156796B2 (zh)
EP (2) EP2952964A1 (zh)
JP (1) JP6449336B2 (zh)
KR (1) KR101960070B1 (zh)
TW (1) TWI621908B (zh)
WO (1) WO2015185598A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process
EP3153924B1 (en) 2015-10-07 2021-11-17 Aselta Nanographics Method for determining the dose corrections to be applied to an ic manufacturing process by a matching procedure
KR102423104B1 (ko) * 2017-07-21 2022-07-20 주식회사 바텍 듀얼 에너지 엑스선 프로젝션을 이용한 금속 이미지 구분 방법, 금속 인공음영 제거 방법 및 이를 이용한 엑스선 영상 획득 장치
EP3582007A1 (en) * 2018-06-15 2019-12-18 ASML Netherlands B.V. Determining significant relationships between parameters describing operation of an apparatus
TWI729593B (zh) * 2019-11-27 2021-06-01 台灣積體電路製造股份有限公司 積體電路之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060166105A1 (en) * 2005-01-21 2006-07-27 International Business Machines Corporation Differential alternating phase shift mask optimization
US20090300573A1 (en) * 2008-06-03 2009-12-03 Yu Cao Model-based process simulation systems and methods
TW201132961A (en) * 2009-09-24 2011-10-01 Asml Holding Nv Time differential reticle inspection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE903017C (de) 1951-01-31 1954-02-01 Sueddeutsche Lab G M B H Herstellung kleiner Kugeln aus hochschmelzbaren Materialien
JP4131880B2 (ja) 1997-07-31 2008-08-13 株式会社東芝 マスクデータ作成方法及びマスクデータ作成装置
US6033814A (en) 1998-02-26 2000-03-07 Micron Technology, Inc. Method for multiple process parameter matching
KR100824031B1 (ko) * 2004-01-30 2008-04-21 에이에스엠엘 마스크툴즈 비.브이. 캘리브레이션된 고유 분해 모델을 이용하여 노광 툴들의믹스/매치로 인한 모델 ｏｐｃ 편차를 예측하고최소화하는 방법
US7251807B2 (en) * 2005-02-24 2007-07-31 Synopsys, Inc. Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model
FR2959026B1 (fr) 2010-04-15 2012-06-01 Commissariat Energie Atomique Procede de lithographie a optimisation combinee de l'energie rayonnee et de la geometrie de dessin
GB201102715D0 (en) * 2011-02-16 2011-03-30 Cambridge Entpr Ltd Apparatus and methods
NL2011000A (en) * 2012-07-23 2014-01-27 Asml Netherlands Bv Inspection method and apparatus, lithographic system and device manufacturing method.
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process
EP2952964A1 (en) * 2014-06-03 2015-12-09 Aselta Nanographics Method for determining the parameters of an ic manufacturing process by a differential procedure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060166105A1 (en) * 2005-01-21 2006-07-27 International Business Machines Corporation Differential alternating phase shift mask optimization
US20090300573A1 (en) * 2008-06-03 2009-12-03 Yu Cao Model-based process simulation systems and methods
TW201011474A (en) * 2008-06-03 2010-03-16 Brion Tech Inc Model-based process simulation systems and methods
TW201132961A (en) * 2009-09-24 2011-10-01 Asml Holding Nv Time differential reticle inspection

Also Published As

Publication number Publication date
WO2015185598A1 (en) 2015-12-10
EP2952964A1 (en) 2015-12-09
JP6449336B2 (ja) 2019-01-09
EP3152623B1 (en) 2021-11-17
US20170075225A1 (en) 2017-03-16
US10156796B2 (en) 2018-12-18
KR20170002506A (ko) 2017-01-06
KR101960070B1 (ko) 2019-03-19
EP3152623A1 (en) 2017-04-12
JP2017520021A (ja) 2017-07-20
TW201610560A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
TWI621908B (zh) 由差分程序的決定積體電路製造製程的參數的方法
KR102491578B1 (ko) Ｏｐｃ 방법 및 그 ｏｐｃ 방법을 이용한 마스크 제조방법
JP2005099765A (ja) プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
KR102009552B1 (ko) Ic 제조 공정의 메트릭을 계산하기 위한 방법
US7844939B2 (en) Mask pattern correction program and system
KR20230036578A (ko) 광 근접 보정 방법. 그것을 이용하는 마스크 제작 방법 및 반도체 칩
KR101947290B1 (ko) Ic 제조 프로세스 모델의 파라미터 결정 방법
KR20240142493A (ko) 레티클 향상 기술을 위한 방법 및 시스템
JP2010128279A (ja) パターン作成方法及びパターン検証プログラム
JP7278992B2 (ja) 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を決定するための方法
JP5224853B2 (ja) パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム
JP2018531423A6 (ja) 整合手順によってｉｃ製造プロセスに適用されるドーズ補正を判断するための方法
Raghunathan et al. Edge placement errors in EUV from aberration variation
KR102300585B1 (ko) 하전 입자 빔 리소그래피를 이용하여 사선 패턴을 형성하기 위한 방법 및 시스템
JP6167663B2 (ja) 現像ローディング補正プログラム、計算機、描画システム、現像ローディング補正方法
JP4818281B2 (ja) 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム