TWI672006B

TWI672006B - 連續漸近式類比數位轉換器及控制方法

Info

Publication number: TWI672006B
Application number: TW107134374A
Authority: TW
Inventors: 張斯緯; 江哲豪; 王篤修
Original assignee: 新唐科技股份有限公司
Priority date: 2018-09-28
Filing date: 2018-09-28
Publication date: 2019-09-11
Also published as: US10790846B2; TW202013899A; CN110971234B; CN110971234A; US20200106454A1

Abstract

一種連續漸近式類比數位轉換器，包括一第一電容群組、一第二電容群組以及一控制電路。第一及第二電容群組均具有複數電容，並耦接一共同節點。在一取樣模式的一第一期間，控制電路提供一類比信號予第一電容群組，並提供一第一電壓予共同節點以及第二電容群組。在取樣模式的一第二期間，控制電路停止提供第一電壓予共同節點並提供一第二電壓予第二電容群組。在一資料轉換模式下，控制電路依序讀取第一電容群組的所有電容的電壓值。每當控制電路讀取第一電容群組的至少一特定電容的電壓值後，控制電路電性浮接第二電容群組的一電容。

Description

連續漸近式類比數位轉換器及控制方法

本發明係有關於一種類比數位轉換器，特別是有關於一種連續漸近式類比數位轉換器。

隨著科技的進步，電子產品的種類及功能愈來愈多。在大部分的電子產品中，具有一類比數位轉換器(ADC)，用以將一類比信號轉換成一數位信號，以供其它元件使用。

本發明提供一種連續漸近式類比數位轉換器，用以將一第一類比信號轉換成一數位信號，並包括一第一電容群組、一第二電容群組、一比較電路以及一控制電路。第一電容群組具有複數電容。第二電容群組具有複數電容。第一及第二電容群組的所有電容均耦接共同節點。比較電路具有一第一輸入端以及一第二輸入端，並根據第一及第二輸入端的電壓產生一比較結果。第一輸入端耦接共同節點。控制電路根據比較結果產生數位信號。當控制電路操作在一取樣模式下時，在一第一期間，控制電路提供第一類比信號予第一電容群組的所有電容，並提供一第一電壓予共同節點以及第二電容群組裡的所有電容。在一第二期間，控制電路停止提供第一電壓予共同節點並提供一第二電壓予第二電容群組裡的所有電容。當控制電路操作在一資料轉換模式下時，控制電路依序讀取第一電容群組的所有電容的電壓值。每當控制電路讀取第一電容群組的至少一特定電容的電壓值後，控制電路電性浮接第二電容群組的一電容。

本發明另提供一種控制方法，其適用於一連續漸近式類比數位轉換器。連續漸近式類比數位轉換器具有一第一電容群組、一第二電容群組以及一比較電路。第一及第二電容群組耦接比較電路的一輸入端。在一第一期間，提供一類比信號予該第一電容群組；提供一第一電壓予該第二電容群組及該比較電路的該輸入端。在一第二期間，停止提供該第一電壓予該比較電路的該輸入端；提供一第二電壓予該第二電容群組。在一第三期間，依序讀取該第一電容群組的每一電容的電壓值；每當第一電容群組的至少一特定電容的電壓值被讀取後，電性浮接第二電容群組的一電容。

100、200、300、500‧‧‧連續漸近式類比數位轉換器

110、120、310A、310B、320A、320B、520、530‧‧‧電容群組

130、140、150、330A、330B、340A、340B、350A、350B‧‧‧切換電路

160、360、540‧‧‧比較電路

170、370‧‧‧邏輯電路

180‧‧‧控制電路

ND、ND₁、ND₂‧‧‧共同節點

Vin1、Vin2‧‧‧類比信號

Dout‧‧‧數位信號

D₀~D_N‧‧‧位元

C_A1~C_An、C_B1~C_Bm、C_D1~C_Dn、C_E1~C_Em、511、512、531、532‧‧‧電容

Vrefp、Vrefm‧‧‧參考電壓

SW_A1~SW_An、SW_B1~SW_Bm、SW_Cc、SW_D1~SW_Dn、SW_E1~SW_Em、SW_Cf、511~516‧‧‧開關

BF₁~BF_m、551、552‧‧‧緩衝器

dvdd、gnd、VDD_L、V₁~V₃‧‧‧電壓

161、361、541‧‧‧非反相輸入端

162、362、542‧‧‧反相輸入端

CP‧‧‧比較結果

S_CA1~S_CAn、S_CB1~S_CBm、S_C150、S_Cc、S_CD1~S_CDn、S_CE1~S_CEm、S_C350A、S_C350B、S_Cf‧‧‧控制信號

C_C、C_F、525‧‧‧額外電容

S611~S613‧‧‧步驟

第1圖為本發明之連續漸近式類比數位轉換器的一可能示意圖。

第2圖為本發明之連續漸近式類比數位轉換器的另一可能示意圖。

第3圖為本發明之連續漸近式類比數位轉換器的另一可能示意圖。

第4圖為本發明之連續漸近式類比數位轉換器的另一可能示意圖。

第5A-5E圖為本發明之連續漸近式類比數位轉換器的動作示意圖。

第6圖為本發明之連續漸近式類比數位轉換器的控制方法之流程示意圖。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之連續漸近式類比數位轉換器的一可能示意圖。連續漸近式類比數位轉換器(Successive Approximation Register Analog-to-Digital Converter；SAR ADC)100用以將一類比信號Vin1換成一數位信號Dout。數位信號Dout係由複數位元D₀~D_N所構成。在本實施例中，連續漸近式類比數位轉換器100包括，電容群組110及120、切換電路130、140及150、一比較電路160以及一邏輯電路170。

電容群組110具有電容C_A1~C_An。電容C_A1~C_An共同耦接一共同節點ND。本發明並不限定電容群組110的電容數量。在一可能實施例中，電容群組110的電容數量與數位信號Dout的位元數量有關。舉例而言，當電容群組110的電容數量愈多時，數位信號Dout的位元數量愈多。因此，連續漸近式類比數位轉換器100具有較高的解析度。在本實施例中，電容C_A2~C_An之每一者的容值係為電容C_A1的整數倍。舉例而言，電容C_A2的容值係為電容C_A1的2倍，電容C_A3的容值係為電容C_A2的2倍。

電容群組120具有電容C_B1~C_Bm。電容C_B1~C_Bm耦接共同節點ND。本發明並不限定電容群組120的電容數量。在一可能實例中，電容群組120的電容數量等於電容群組110的電容數量。在另一實施例中，電容群組120的電容數量少於電容群組110的電容數量。舉例而言，電容群組120的電容數量係為電容群組110的電容數量的一半。在本實施例中，電容C_B2~C_Bm之每一者的容值係為電容C_B1的整數倍。舉例而言，電容C_B2的容值係為電容C_B1的2倍，電容C_B3的容值係為電容C_B2的2倍。在其它實施例中，電容群組120的所有電容的容值總和等於電容群組110的所有電容的容值總和。

切換電路130耦接電容群組110，並接收類比信號Vin1、參考電壓Vrefp及Vrefm。在本實施例中，切換電路130具有複數開關SW_A1~SW_An。開關SW_A1~SW_An一對一地耦接電容C_A1~C_An。舉例而言，開關SW_A1耦接電容C_A1，開關SW_An耦接電容C_An。在一可能實施例中，開關SW_A1~SW_An之每一者根據相對應的控制信號傳送類比信號Vin1、參考電壓Vrefp或Vrefm予相對應的電容。舉例而言，開關SW_A1根據控制信號S_CA1傳送類比信號Vin1、參考電壓Vrefp或Vrefm予電容C_A1。同樣地，開關SW_An根據控制信號S_CAn傳送類比信號Vin1、參考電壓Vrefp或Vrefm予電容C_An。在一可能實施例中，參考電壓Vrefp高於參考電壓Vrefm。

切換電路140耦接電容群組120，並接收電壓V₁及V₂。在本實施例中，切換電路140具有複數開關SW_B1~SW_Bm。開關SW_B1~SW_Bm一對一地耦接電容C_B1~C_Bm。舉例而言，開關SW_B1耦接電容C_B1，開關SW_Bm耦接電容C_Bm。開關SW_B1~SW_Bm之每一者根據相對應的控制信號傳送電壓V₁或V₂予相對應的電容。舉例而言，開關SW_B1根據控制信號S_CB1傳送電壓V₁或V₂予電容C_B1，開關SW_Bm根據控制信號S_CBm傳送電壓V₁或V₂予電容C_Bm。在其它實施例中，開關SW_B1~SW_Bm之每一者可能根據相對應的控制信號停止傳送電壓V₁及V₂予相對應的電容。以開關SW_B1為例，當開關SW_B1根據控制信號S_CB1停止傳送電壓V₁及V₂予電容C_B1時，電容C_B1為電性浮接(floating)。在一可能實施例中，電壓V₁大於電壓V₂。在另一可能實施例中，電壓V₁小於電壓V₂。

在一可能實施例中，切換電路140更具有緩衝器BF₁~BF_m。緩衝器BF₁~BF_m之每一者耦接於一相對應的電容與一相對應的開關之間，用以放大開關SW_B1~SW_Bm所輸出的電壓。舉例而言，緩衝器BF₁耦接於電容C_B1與開關SW_B1之間，緩衝器BF_m耦接於電容C_Bm與開關SW_Bm之間。在其它實施例中，緩衝器BF₁~BF_m可省略。在此例中，電容C_B1~C_Bm直接耦接開關SW_B1~SW_Bm。

切換電路150耦接共同節點ND，並根據控制信號S_C150提供一電壓dvdd予共同節點ND。在一可能實施例中，電壓dvdd等於電壓V₁。

比較電路160具有一非反相輸入端161以及一反相輸入端162。在本實施例中，比較電路160的非反相輸入端161耦接共同節點ND，比較電路160的反相輸入端162接收一接地電壓gnd。比較電路160比較非反相輸入端161及反相輸入端162的電壓，用以產生一比較結果CP。在本實施例中，比較電路160的操作電壓係為電壓VDD_L及gnd，其中電壓VDD_L高於電壓gnd。在比較電路160接收到電壓VDD_L及gnd後，比較電路160開始比較非反相輸入端161及反相輸入端162的電壓。在一可能實施例中，電壓dvdd與V₁等於電壓VDD_L，電壓V₂等於接地電壓gnd。在另一可能實施例中，電壓dvdd與V₁等於電壓VDD_L，電壓V₂等於一數位接地電壓。在一可能實施例中，電壓V₂係為一負電壓。

邏輯電路170根據比較結果CP，產生數位信號Dout以及控制信號S_CA1~S_CAn、S_CB1~S_CBm、S_C150。控制信號S_CA1~S_CAn用以控制開關SW_A1~SW_An。控制信號S_CB1~S_CBm用以控制開關SW_B1~SW_Bm。控制信號S_C150用以控制切換電路150。在一可能實施例中，邏輯電路170與切換電路130、140、150構成一控制電路180，用以決定提供予電容群組110及120的電壓。

舉例而言，當控制電路180操作在一取樣模式下時，在一第一期間，控制電路180提供類比信號Vin1予電容群組110的電容C_A1~C_An，並提供電壓dvdd予共同節點ND。在第一期間，控制電路180也提供電壓V₁予電容群組120的電容C_B1~C_Bm。

本發明並不限制控制電路180如何提供電壓予電容群組110及120。在一可能實施例中，邏輯電路170根據本身所儲存的一程式碼，產生控制信號S_CA1~S_CAn、S_CB1~S_CBm、S_C150。舉例而言，邏輯電路170透過控制信號S_CA1~S_CAn命令開關SW_A1~SW_An傳送類比信號Vin1予電容C_A1~C_An。在此例中，邏輯電路170透過控制信號S_CB1~S_CBm命令開關SW_B1~SW_Bm傳送電壓V₁予電容C_B1~C_Bm，並透過控制信號S_C150命令切換電路150傳送電壓dvdd予共同節點ND。

在取樣模式的一第二期間，控制電路180停止提供電壓dvdd予共同節點ND，並提供電壓V₂予電容群組120裡的所有電容C_B1~C_Bm。此時，控制電路180繼續提供類比信號Vin1予電容群組110的電容C_A1~C_An。

在一可能實施例中，邏輯電路170執行本身所儲存的程式碼，用以透過控制信號S_CB1~S_CBm命令開關SW_B1~SW_Bm傳送電壓V₂予電容C_B1~C_Bm，並透過控制信號S_C150命令切換電路150停止傳送電壓dvdd予共同節點ND。在此例中，邏輯電路170維持控制信號S_CA1~S_CAn，用以命令開關SW_A1~SW_An繼續傳送類比信號Vin1予電容C_A1~C_An。

由於電容群組120耦接共同節點ND，並且切換電路140在不同期間提供不同的電壓予電容群組120，故可調整共同節點ND的電壓。舉例而言，假設電容群組120的總容值等於電容群組110的總容值。在此例中，當切換電路140的輸出電壓由電壓V₁改變至電壓V₂時，電容模組110與120串聯於類比信號Vin1與電壓V₂之間。如果電壓V₂係為一接地電壓gnd，則共同節點ND的電壓約為電壓dvdd的一半。

由於共同節點ND的電壓被拉低，故比較電路160的非反相輸入端161的電壓較低。因此，比較電路160不需使用高壓元件，故可減少元件成本。再者，藉由調整電容模組120裡的電容C_B1~C_Bm的容值，便可調整共同節點ND的電壓。因此，不需額外設置一電壓產生電路。

當控制電路180離開取樣模式並進入一資料轉換模式時，控制電路180依序讀取電容群組110的電容C_A1~C_An的電壓值。每當控制電路180讀取電容群組110的至少一特定電容的電壓值時，控制電路180電性浮接電容群組120的一電容。本發明並不限定控制電路180如何讀取電容C_A1~C_An的電壓值。稍後以下將透過FIG.5A~5E圖說明控制電路180如何讀取電容C_A1~C_An的電壓值。

第2圖為本發明之連續漸近式類比數位轉換器的另一示意圖。第2圖相似第1圖，不同之處在於第2圖的連續漸近式類比數位轉換器200多了一額外電容C_C以及一開關SW_Cc。額外電容C_C耦接共同節點ND。在一可能實施例中，電容群組110的總容值與額外電容C_C的容值的總合等於電容群組120的總容值。在其它實施例中，藉由調整電容模組120裡的電容C_B1~C_Bm以及額外電容C_C的容值，便可調整共同節點ND的電壓。舉例而言，共同節點ND的電壓可能是電壓dvdd的三分之一或四分之一。

開關SW_Cc耦接額外電容C_C，並根據控制信號S_Cc提供電壓V₃予額外電容C_C。在一可能實施例中，控制信號S_Cc係由邏輯電路170所產生。在取樣模式下，開關SW_Cc提供電壓V₃予額外電容C_C。在資料轉換模式下，當控制電路180讀取電容群組110的一特定電容的電壓值時，開關SW_Cc停止提供電壓V₃ 予額外電容C_C。此時，額外電容C_C為電性浮接。

在一可能實施例中，電壓V₃係為一接地電壓gnd。在另一可能實施例中，電壓V₃等於電壓V₂。在其它實施例中，開關SW_Cc可省略。當開關SW_Cc省略時，電容C_C直接接收電壓V₃。在此例中，不論控制電路180操作在取樣模式或資料轉換模式，額外電容C_C持續接收電壓V₃。

第3圖為本發明之連續漸近式類比數位轉換器的另一示意圖。在本實施例中，連續漸近式類比數位轉換器300包括，電容群組310A、320A、310B及320B、切換電路330A、340A、330B、340B、350A及350B、一比較電路360以及一邏輯電路370。

電容群組310A具有電容C_A1~C_An。電容C_A1~C_An耦接共電節點ND1。由於電容群組310A的電容C_A1~C_An的特性與第1圖的電容群組110的電容C_A1~C_An的特性相同，故不再贅述。另外，電容群組320A具有電容C_B1~C_Bm。電容C_B1~C_Bm耦接共電節點ND₁。由於電容群組320A的電容C_B1~C_Bm的特性與第1圖的電容群組120的電容C_B1~C_Bm的特性相同，故不再贅述。

切換模組330A具有開關SW_A1~SW_An。由於切換模組330A的開關SW_A1~SW_An的特性與第1圖的切換模組130的開關SW_A1~SW_An的特性相似，故不再贅述。切換模組340A具有開關SW_B1~SW_Bm。開關SW_B1~SW_Bm分別耦接電容C_B1~C_Bm。由於切換模組340A的開關SW_B1~SW_Bm的特性與第1圖的切換模組140的開關SW_B1~SW_Bm的特性相同，故不再贅述。在其它實施例中，切換模組340A更具有複數緩衝器(未顯示)。在此例中，每一緩衝器耦接在一電容與一開關之間。由於切換模組340A的特性與第1圖的切換模組140的特性相同，故不再贅述。

切換模組350A根據控制信號S_C350A提供電壓dvdd予共同節點ND₁。由於切換模組350A的特性與第1圖的切換模組150的特性相似，故不再贅述。

電容群組310B具有電容C_D1~C_Dn。電容C_D1~C_Dn均耦接共同節點ND₂。由於電容群組310B的電容C_D1~C_Dn的特性與電容群組310A的電容C_A1~C_An的特性相似，故不再贅述。在一可能實施例中，電容群組310B的電容數量相同於電容群組310A的電容數量。在另一可能實施例中，電容群組310A的總容值相同於電容群組310B的總容值。

切換模組330B具有開關SW_D1~SW_Dn。開關SW_D1~SW_Dn分別根據控制信號S_CD1~S_CDn提供類比信號Vin2、參考電壓Vrefp或Vrefm予電容模組310B的電容C_D1~C_Dn。在一可能實施例中，類比信號Vin1與Vin2係為一差動信號對(Differential Signal Pair)。由於切換模組330B的開關SW_D1~SW_Dn特性與切換模組330A的開關SW_A1~SW_An相似，故不再贅述。

電容群組320B具有電容C_E1~C_Em。電容C_E1~C_Em均耦接共同節點ND₂。由於電容群組320B的電容C_E1~C_Em的特性與電容群組320A的電容C_B1~C_Bm的特性相同，故不再贅述。在一可能實施例中，電容群組320B的電容數量相同或不同於電容群組320A的電容數量。在另一可能實施例中，電容群組320B的總容值相同於電容群組320A的總容值。

切換模組340B具有開關SW_E1~SW_Em。開關SW_E1~SW_Em分別耦接電容C_E1~C_Em。開關SW_E1~SW_Em根據控制信號S_CE1~S_CEm提供電壓V₁或V₂予電容C_E1~C_Em。在其它實施例中，切換模組340B更具有複數緩衝器(未顯示)。在此例中，每一緩衝器耦接一電容與一開關之間。由於切換模組340B的開關SW_E1~SW_Em的特性與切換模組340A的開關SW_B1~SW_Bm的特性相同，故不再贅述。

切換模組350B根據控制信號S_C350B提供電壓dvdd予共同節點ND₂。由於切換模組350B的特性與切換模組350A的特性相似，故不再贅述。

比較電路360的非反相輸入端361耦接共同節點ND₁。比較電路360的反相輸入端362耦接共同節點ND₂。比較電路360比較非反相輸入端361與反相輸入端362的電壓，用以產生一比較結果CP。邏輯電路370根據比較結果CP產生數位信號Dout以及控制信號S_CA1~S_CAn、S_CB1~S_CBm、S_CD1~S_CDn、S_CE1~S_CEm、S_C350A以及S_C350B。在本實施例中，切換電路330A、330B、340A、340B、350A、350B與邏輯電路370構成一控制電路。

在一取樣模式的第一期間，該控制電路提供類比信號Vin1予電容群組310A的電容C_A1~C_An，並提供類比信號Vin2予電容群組310B的電容C_D1~C_Dn。此時，該控制電路提供電壓dvdd予共同節點ND₁以及ND₂。在此期間，該控制電路提供電壓V₁予電容群組320A的電容C_B1~C_Bm以及電容群組320B的電容C_E1~C_Em。

在取樣模式的一第二期間，該控制電路停止提供電壓dvdd予共同節點ND₁及ND₂，並改提供電壓V₂予電容群組320A的電容C_B1~C_Bm以及電容群組320B的電容C_E1~C_Em。假設，電容群組310A、310B、320A及320B的總容值均相同。在此例中，共同節點ND₁及ND₂的電壓均約略等於電壓dvdd的一半。

在一資料轉換模式下，該控制電路依序讀取電容群組310A以及310B的所有電容的電壓值。在本實施例中，每當該控制電路讀取電容群組310A的至少一特定電容的電壓值，該控制電路電性浮接電容群組320A的一電容。同樣地，每當該控制電路讀取電容群組310B的至少一特定電容的電壓值時，該控制電路電性浮接電容群組320B的一電容。

以電容群組310A為例，在該控制電路讀取電容群組310A的一電容的電壓值後，該控制電路電性浮接電容群組320A的一電容。因此，在該控制電路讀取電容群組310A的所有電容的電壓值後，電容群組320A的所有電容均為浮接狀態。

第4圖為本發明之連續漸近式類比數位轉換器的另一示意圖。第4圖相似第3圖，不同之處在於第4圖多了額外電容C_C、C_F、開關SW_Cc及SW_Cf。如圖所示，額外電容C_C耦接共同節點ND₁。在一可能實施例中，電容群組310A的總容值與額外電容C_C的容值的總合等於電容群組320A的總容值。在其它實施例中，藉由調整電容模組320A裡的電容C_B1~C_Bm以及額外電容C_C的容值，便可調整共同節點ND₁的電壓。舉例而言，共同節點ND₁的電壓可能是電壓dvdd的三分之一或四分之一。

開關SW_Cc耦接額外電容C_C，並根據控制信號S_Cc提供電壓V₃予額外電容C_C。在一可能實施例中，控制信號S_Cc係由邏輯電路370所產生。在取樣模式下，開關SW_Cc提供電壓V₃予額外電容C_C。在資料轉換模式下，當電容群組310A的一特定電容的電壓值被讀取時，開關SW_Cc停止提供電壓V₃予額外電容C_C。此時，額外電容C_C為電性浮接。

額外電容C_F耦接共同節點ND₂。在一可能實施例中，電容群組310B的總容值與額外電容C_F的容值的總合等於電容群組320B的總容值。由於額外電容C_F的特性與額外電容C_C的特性相同，故不再贅述。開關SW_Cf耦接額外電容C_F，並根據控制信號S_Cf提供電壓V₃予額外電容C_F。由於開關SW_Cf的特性與開關SW_Cc的特性相同，故不再贅述。

在一可能實施例中，電壓V₃係為一接地電壓gnd。在另一可能實施例中，電壓V₃等於電壓V₂。在其它實施例中，開關SW_Cc與SW_Cf之至少一者可省略。以開關SW_Cc為例，當開關SW_Cc省略時，電容C_C直接接收電壓V₃。在此例中，不論控制電路180操作在取樣模式或資料轉換模式，額外電容C_C持續接收電壓V₃。

第5A~5E圖為本發明之連續漸近式類比數位轉換器的動作示意圖。為方便說明，第5A~5E圖僅顯示開關511~515、電容群組520及530、緩衝器551及552以及一比較電路540，但並非用以限制本發明。在其它實施例中，連續漸近式類比數位轉換器500具有其它數量的開關及緩衝器。在一些實施例中，連續漸近式類比數位轉換器500更具有一邏輯電路(如第1圖的符號170)。

在本實施例中，電容群組520及530的特性相似第1圖的電容群組110及120。為方便說明，電容群組520僅具有電容511及512，並且電容群組530僅具有電容531及532。在本實施例中，電容511的容值大於電容512的容值。另外，電容531及532的容值分別等於電容521與522的容值。在其它實施例中，電容群組520及530具有其它數量的電容。另外，開關511~515分別根據相對應的控制信號傳送相對應的電壓予相對應的電容。為方便說明，第5A~5E圖未顯示控制信號。

第5A及5B圖所顯示的連續漸近式類比數位轉換器500係操作在取樣模式。在第一期間(請參考第5A圖)，開關511及512提供類比信號Vin1予電容521及522，並且開關513及514提供電壓V₁予電容531及532。此時，開關515提供電壓dvdd予比較電路540的非反相輸入端541。在其它實施例中，連續漸近式類比數位轉換器500更具有一額外電容525以及一開關516。在此例中，在第一期間，開關516提供電壓V₃予電容525。

在第二期間(請參考第5B圖)，開關513及514提供電壓V₂予電容531及532，並且開關515停止提供電壓dvdd予比較電路540的非反相輸入端541。此時，開關511及512繼續提供類比信號Vin1予電容521及522。另外，開關516繼續提供電壓V₃予電容525。

第5C~5D圖所顯示的連續漸近式類比數位轉換器500係操作在一資料轉換模式。在此模式下(如稱第三期間)，連續漸近式類比數位轉換器500先讀取電容521的電壓。在一可能實施例中，開關511提供參考電壓Vrefp予電容521，並且開關 512提供參考電壓Vrefm予電容522。比較電路540比較非反相輸入端541及反相輸入端542的電壓，用以產生比較結果CP。一邏輯電路(未顯示)根據比較結果CP，得知電容521的電壓。舉例而言，如果電容521的電壓大於一第一預設值，開關511固定提供參考電壓Vrefp予電容521。如果電容521的電壓小於第一預設值，開關511固定提供參考電壓Vrefm予電容521。

假設，電容521的電壓小於第一預設值。因此，在一第四期間(如第5D圖所示)，開關511提供參考電壓Vrefm予電容521。在此期間，連續漸近式類比數位轉換器500讀取電容522的電壓。因此，開關512提供參考電壓Vrefp予電容522。在一可能實施例中，在第四期間，開關513停止提供電壓V₂予電容531。因此，電容531的一端為浮動位準。

在第四期間，比較電路540根據非反相輸入端541及反相輸入端542的電壓，產生比較結果CP。邏輯電路(未顯示)根據比較結果CP，得知電容522的電壓。同樣地，如果電容521的電壓大於一第二預設值，開關512固定提供參考電壓Vrefp予電容522。如果電容522的電壓小於第二預設值，開關512固定提供參考電壓Vrefm予電容522。

假設，電容522的電壓大於第二預設值。因此，在第5E圖中，開關512提供參考電壓Vrefp予電容522。在一可能實施例中，在得知電容522的電壓後，開關514停止提供電壓V₂予電容532。因此，電容532的一端為浮動位準。在其它實施例中，當電容群組520及530具有更多的電容時，每當電容群組520的一特定電容的電壓被讀取時，電容群組530的一電容便會被浮接。

本發明並不限定開關513及514何時停止傳送電壓予電容531及532。在一可能實施例中，在得知電容521的電壓後，開關513停止提供電壓V₂予電容531。在此例中，在得知電容522的電壓後，開關514停止提供電壓V₂予電容532。在其它實施例中，在得知電容521的電壓後，開關513繼續提供電壓V₂予電容531，在得知電容522的電壓後，開關513才停止提供電壓V₂予電容531。

由於電容群組530裡的電容逐漸電性浮接，故可避免影響連續漸近式類比數位轉換器500的解析度。再者，在取樣模式的第二期間，停止提供電壓dvdd予比較電路540的非反相輸入端，並提供電壓V₂予電容531及532，故可避免比較電路540的輸入電壓超出範圍(如大於比較電路540的操作電壓VDD_L)。

第6圖為本發明之控制方法的流程示意圖。本發明的控制方法適用於一連續漸近式類比數位轉換器。連續漸近式類比數位轉換器具有一第一電容群組、一第二電容群組以及一比較電路。第一及第二電容群組耦接比較電路的一輸入端。為方便說明，以第1圖的連續漸近式類比數位轉換器100為例。

在一第一期間，提供一類比信號(Vin1)予第一電容群組(如110)，並提供一第一電壓(如V₁)予第二電容群組(如120)及比較電路的輸入端(如161)(步驟S611)。在一可能實施例中，第一電壓約略等於比較電路的高操作電壓。

在一第二期間，停止提供第一電壓予比較電路的輸入端(如161)，並提供一第二電壓(如V₂)予第二電容群組(如120)(步驟S612)。在此期間，第一電容群組(如110)繼續接收類比信號(Vin1)。在一可能實施例中，第二電壓約略等於比較電路的低操作電壓。

在一第三期間，依序讀取第一電容群組(如110)的每一電容的電壓值(步驟S613)。由於電容的電壓值的讀取方式已敍述於第5C~5E圖，故不再贅述。在本實施例中，每當第一電容群組(如110)的至少一特定電容的電壓值被讀取後，電性浮接第二電容群組(如120)的一電容。舉例而言，當電容C_An的電壓值被讀取後，電性浮接電容C_Bm；當電容C_An-1的電壓值被讀取後，電性浮接電容C_Bm-1。

在其它實施例中，連續漸近式類比數位轉換器可能更具有一額外電容，如第2圖的C_C。在此例中，在第一至第三期間，提供一第三電壓(如V₃)予額外電容C_C。在另一可能實施例中，當第一電容群組(如110)的一特定電容(如C_A1)的電壓值被讀取後，電性浮接額外電容C_C。

本發明之控制方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來，本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種連續漸近式類比數位轉換器，用以將一第一類比信號轉換成一數位信號，包括：一第一電容群組，具有複數電容，該等電容均耦接一共同節點；一第二電容群組，具有複數電容，該第二電容群組的所有電容均耦接該共同節點；一比較電路，具有一第一輸入端以及一第二輸入端，並根據該第一及第二輸入端的電壓產生一比較結果，其中該第一輸入端耦接該共同節點；一控制電路，根據該比較結果產生該數位信號，並包括一第一開關；其中，當該控制電路操作在一取樣模式下時，在一第一期間，該控制電路提供該第一類比信號予該第一電容群組的所有電容，並提供一第一電壓予該第二電容群組裡的所有電容，在一第二期間，該控制電路提供一第二電壓予該第二電容群組裡的所有電容；其中，當該控制電路操作在一資料轉換模式下時，該控制電路依序讀取該第一電容群組的所有電容的電壓值，每當該控制電路讀取該第一電容群組的至少一特定電容的電壓值，該控制電路電性浮接該第二電容群組的一電容；其中在該第一期間，該第一開關提供一第三電壓予該共同節點，在該第二期間，該第一開關停止提供該第三電壓予該共同節點。
如申請專利範圍第1項所述之連續漸近式類比數位轉換器，其中該控制電路包括：一第二開關，根據一第一控制信號，輸出一第一參考電壓、一第二參考電壓或是該第一類比信號予該第一電容群組的一第一電容；一第三開關，根據一第二控制信號，輸出該第一參考電壓、該第二參考電壓或是該第一類比信號予該第一電容群組的一第二電容；一第四開關，根據一第三控制信號，輸出該第一或是第二電壓予該第二電容群組的一第三電容，其中該第一開關根據一第四控制信號提供該第三電壓予該共同節點；以及一邏輯電路，根據該比較信號產生該數位信號以及該第一、第二、第三及第四控制信號。
如申請專利範圍第2項所述之連續漸近式類比數位轉換器，其中該第三電容具有一第一端以及一第二端，該第一端用以耦接該第四開關，該第二端耦接該共同節點，在該控制電路讀取該第一電容群組的一第一特定電容的電壓值後，該第四開關不提供該第一及第二電壓予該第一端。
如申請專利範圍第2項所述之連續漸近式類比數位轉換器，其中在該控制電路讀取該第一電容群組的一第二特定電容的電壓值後，該控制電路電性浮接該第二電容群組裡的一第四電容。
如申請專利範圍第4項所述之連續漸近式類比數位轉換器，其中該第四電容具有一第三端以及一第四端，該第三端用以耦接一第五開關，該第四端耦接該共同節點，在該第一期間，該第五開關提供該第一電壓予該第三端，在該第二期間，該第五開關提供該第二電壓予該第三端，在該控制電路讀取該第二特定電容的電壓值後，該第五開關不提供該第一及第二電壓予該第三端。
如申請專利範圍第1項所述之連續漸近式類比數位轉換器，更包括：一第一額外電容，耦接該共同節點，當該控制電路操作在該取樣模式及該資料轉換模式下，該第一額外電容接收一第四電壓。
如申請專利範圍第6項所述之連續漸近式類比數位轉換器，其中該第一電容群組的總容值與該第一額外電容的容值的總合等於該第二電容群組的總容值。
如申請專利範圍第1項所述之連續漸近式類比數位轉換器，其中該比較電路接收一第一操作電壓以及一第二操作電壓，該第一電壓等於該第一操作電壓，該第二電壓等於該第二操作電壓。
一種控制方法，適用於一連續漸近式類比數位轉換器，該連續漸近式類比數位轉換器具有一第一電容群組、一第二電容群組以及一比較電路，該第一及第二電容群組耦接該比較電路的一輸入端，該控制方法包括：在一第一期間：提供一類比信號予該第一電容群組；提供一第一電壓予該第二電容群組；在一第二期間：提供一第二電壓予該第二電容群組；在一第三期間：依序讀取該第一電容群組的每一電容的電壓值；每當該第一電容群組的至少一特定電容的電壓值被讀取後，電性浮接該第二電容群組的一電容；其中在該第一期間，提供一第三電壓予該比較電路的該輸入端，在該第二期間，停止提供該第三電壓予該比較電路的該輸入端。
如申請專利範圍第9項所述之控制方法，更包括：在該第一、第二及第三期間，提供一第四電壓予一額外電容，該額外電容耦接該比較電路的該輸入端。