TWI689023B - 堆疊式半導體封裝結構 - Google Patents

堆疊式半導體封裝結構 Download PDF

Info

Publication number
TWI689023B
TWI689023B TW108126395A TW108126395A TWI689023B TW I689023 B TWI689023 B TW I689023B TW 108126395 A TW108126395 A TW 108126395A TW 108126395 A TW108126395 A TW 108126395A TW I689023 B TWI689023 B TW I689023B
Authority
TW
Taiwan
Prior art keywords
area
chip
wafer
stacked semiconductor
semiconductor package
Prior art date
Application number
TW108126395A
Other languages
English (en)
Other versions
TW202105542A (zh
Inventor
程政宇
游舜名
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108126395A priority Critical patent/TWI689023B/zh
Application granted granted Critical
Publication of TWI689023B publication Critical patent/TWI689023B/zh
Publication of TW202105542A publication Critical patent/TW202105542A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明係一種堆疊式半導體封裝結構，包含線路基板、第一及第二晶片及包晶膠層；線路基板的一側包含有一晶片區及多個位在晶片區周圍且凸出於該側的凸件，且該晶片區內包含有多個接點；該第一晶片設置在該線路基板的晶片區，並電性連接至該些接點；該包晶膠層貼合並包覆位於該線路基板上的該些凸件及該第一晶片；該第二晶片係設置在該包晶膠層上，且該第二晶片的尺寸大於該第一晶片尺寸，令該第二晶片向下對應有第一晶片及該些凸件；由於本發明於晶片區外設置有多個凸件，當包晶膠層平貼後，其自對應晶片區至其周圍的高度落差有效減緩。

Description

堆疊式半導體封裝結構
本發明係關於一種堆疊式半導體封裝結構，尤指一種使用改良線路基板的堆疊式半導體封裝結構。
在半導體封裝技術可使用堆疊式半導體封裝結構，將多顆晶片以堆疊方式進行封裝，來縮減封裝體的橫向尺寸。
請參閱圖8A及圖8B所示，一種堆疊式半導體封裝結構包含有一線路基板50、一第一晶片60、一包晶膠層70(Film-On-Die adhesive；FOD)及一第二晶片80；其中該第一晶片60係電性連接在線路基板50上，再將貼附有第二晶片80的包晶膠層70加熱後平壓貼合至線路基板50上，以覆蓋第一晶片60，如圖8B所示，據以構成堆疊式半導體封裝結構。
由圖8B可知，上述包晶膠層70為了完整包覆該第一晶片60，會預先加熱後呈黏稠狀再平貼至線路基板50上；然而，因為第一晶片60有一定厚度，所以包晶膠層70在平貼過程中，其對應第一晶片60的部分膠體會被向上、向外排擠，再由於包晶膠層70呈黏稠狀，故在給予包晶膠層70均勻下壓的平貼過程中，被排擠的部分膠體是無法被均勻地推擠到整個包晶膠層70，而造成對應第一晶片50位置的包晶膠層70部分向上拱起，再如圖9A及圖9B所示，包晶膠層70中間對應第一晶片60位置的高度至其周圍的高度之間落差大(在本例示中包含有9段高度差H1~H9)，使得後續第二晶片80無法堆疊在平坦的包晶膠層70上， 待堆疊式半導體封裝結構完成後，則易有脫層的現象，故而有必要進一步改良之。
有鑑於上述堆疊式半導體封裝結構因使用包晶膠層而易有脫層之缺陷，本發明主要目的係提供一種堆疊式半導體封裝結構及其線路基板，以改善脫層缺陷。
欲達上述目的所使用的主要技術手段係令該堆疊式半導體封裝結構包含有：一線路基板，其第一表面上形成有一絕緣保護層，且包含有一晶片區及多個位在該晶片區周圍且凸出於該絕緣保護層的凸件；其中該晶片區內包含有多個接點；一第一晶片，係設置在該線路基板的該晶片區，並電性連接至該些接點；一包晶膠層，係貼合並包覆位於該線路基板的該絕緣保護層上的凸件及該第一晶片；以及一第二晶片，係設置在該包晶膠層上；其中該第二晶片的尺寸大於該第一晶片尺寸，且該第二晶片向下對應該些凸件。
由上述說明可知，本發明主要在線路基板的晶片區外形成有多個凸件，當加熱後呈黏稠狀的包晶膠層平貼於該第一表面的絕緣保護層時，由於多個凸件位在晶片區外圍，包晶膠層的膠體可均勻地被排擠，以減縮晶片區至周圍的高度落差，使該第二晶片較平坦地設置在該包晶膠層上。
1、1a、1b、1c、1d:堆疊式半導體封裝結構
10:線路基板
101:第一表面
102:第二表面
103:絕緣保護層
11:晶片區
12、12a、12b:凸件
13:接點
14:錫球
15:線路
20:第一晶片
201:黏膠
21:接墊
22:連接線
30:包晶膠層
40:第二晶片
S1:第一外側區
S2:第二外側區
50:線路基板
60:第一晶片
70:包晶膠層
80:第二晶片
圖1：係本發明一堆疊式半導體封裝結構的側視剖面圖。
圖2A及圖2B：係本發明堆疊式封裝製程中不同步驟下的半成品側視剖面圖。
圖3A：係本發明堆疊式封裝製程的第一實施例的上視平面圖。
圖3B：係圖3B的包晶膠層高度變化圖。
圖4A：係本發明堆疊式封裝製程的第二實施例的上視平面圖。
圖4B：係圖4A的包晶膠層高度變化圖。
圖5A：係本發明堆疊式封裝製程的第三實施例的上視平面圖。
圖5B：係圖5A的包晶膠層高度變化圖。
圖6A：係本發明堆疊式封裝製程的第四實施例的上視平面圖。
圖6B：係圖6A的包晶膠層高度變化圖。
圖7A：係本發明堆疊式封裝製程的第五實施例的上視平面圖。
圖7B：係圖7A的包晶膠層高度變化圖。
圖8A及圖8B：係既有堆疊式封裝製程中不同步驟下的半成品側視剖面圖。
圖9A：係圖8B上視平面圖。
圖9B：係圖9A的包晶膠層高度變化圖。
本發明係針對堆疊式半導體封裝結構進行改良，以下配合多個不同實施例及圖式詳加說明本案技術內容。
首先請參閱圖1所示，本發明堆疊式半導體封裝結構1的一實施例，其包含有線路基板10、第一晶片20、包晶膠層30及第二晶片40。
上述線路基板10包含有一第一表面101及一相對第一表面101的第 二表面102；請配合圖3A所示，第一表面101上包含有一晶片區11及多個凸件12，第二表面102形成有多個錫球14或凸塊。線路基板10內形成有線路15，第一表面101上的晶片區11內包含有多個接點13，且多個凸件12係位在晶片區11外圍並且凸出於第一表面101，線路15用以電性連接第一表面101上的接點13及第二表面102的錫球14或凸塊。於本實施例，線路基板10為玻璃纖維板(FR4板或FR5板)，且玻璃纖維板的第一表面101及第二表面102分別塗佈有絕緣保護層103(如：綠漆)，故凸件12係凸出於第一表面101上的絕緣保護層103，但絕緣保護層103不覆蓋第一表面101上的接點13及第二表面102上的錫球14或凸塊，即錫球14或凸塊係凸出於該第二表面102上的絕緣保護層103。較佳地，凸件12係為絕緣材質，例如綠漆或樹脂；由於凸件12係凸出於絕緣保護層103，故凸件12可與絕緣保護層為相同材質，但均不以此為限。
上述第一晶片20係設置在線路基板10的晶片區11，並電性連接至接點13；於本實施例，如圖2A所示，第一晶片20透過黏膠201固定在線路基板10的絕緣保護層103上，且第一晶片20的多個接墊21朝上，並以打線製程將連接線22一端連接於接墊21，另一端連接至接點13上，使第一晶片20與線路基板10電性連接。
上述第二晶片40係設置在包晶膠層30上，包晶膠層30連同其上的第二晶片40均勻平壓並貼合於線路基板10的第一表面101上的絕緣保護層103，由於包晶膠層30的厚度大於第一晶片20、凸件12及連接線22的高度，故可包覆第一晶片20、凸件12及連接線22於其中。於本實施例，包晶膠層30為一雙面膠帶(Die-Attach Film；DAF)，可於加熱後呈黏椆狀，如圖2B所示，故於加熱後貼合至線路基板10之第一表面101的絕緣保護層103。
如圖2B所示，上述第二晶片40透過包晶膠層30間隔疊設在第一晶片20上，且第二晶片40的尺寸大於第一晶片20尺寸，令第二晶片40向下對應有 第一晶片20、連接線22及凸件12。即第二晶片40的大小範圍可覆蓋第一晶片20、連接線22及凸件12。
線路基板10上有多個凸件12，當包晶膠層30能均勻平壓至線路基板10的第一表面101時，由於凸件12位在晶片區11外圍，包晶膠層30的膠體可均勻地被排擠，使得包晶膠層30自對應線路基板10位在中間晶片區11至其外圍區域的高度落差呈現緩減現象；再者，本實施例具有數量較多的柱狀凸件12之間間隔通道多，亦有助於減少包晶膠層30於貼合後不易生成氣泡。
請參閱圖3A所示，為本發明堆疊式半導體封裝結構1的第一實施例的上視平面；於本實施例，線路基板10的各凸件12係呈柱狀，且多個凸件矩陣地排列在晶片區11之外圍；於本實施例，多個凸件12排列在晶片區11的四周外圍。再如圖3B所示，為對應圖3A包晶膠層30之高度分佈圖，與圖9B相較，相鄰段的高度差H1/H2、H2/H3、H3/H4、H4/H5、H5/H6、H6/H7、H7/H8、H8/H9間隔變寬，且最低高度差H9的範圍明顯減少許多，配合圖1所示，代表本發明堆疊式半導體封裝結構的包晶膠層30自對應晶片區11至其外圍區域的高度落差已緩減，如此第二晶片40即可較平坦地設置在包晶膠層30上。
請參閱圖4A所示，為本發明堆疊式半導體封裝結構1a的第二實施例的上視平面。於本實施例，線路基板10上各凸件12a係呈片狀，且些凸件12a係相互平行地排列在晶片區11之外；於本實施例，多個片狀凸件12a係平行地排列在晶片區11的四周外圍；其中位在晶片區11外之二相對第一外側區S1的各凸件12a長度相較位在晶片區11外之二相對第二外側區S2的各凸件12a長度長，且位在晶片區11外之各第二外側區S2的凸件12a數量相較位在晶片區11外之各第一外側區S1的凸件12a數量多，又位在各第二外側區S2的凸件12a係呈雙排並列。再如圖1及圖4B所示，為對應圖4A包晶膠層30之高度分佈圖，與圖9B相較，相鄰段的高度差H1/H2、H2/H3、H3/H4、H4/H5、H5/H6、H6/H7、H7/H8、H8/H9間隔 同樣拉寬，且最低高度差H9的範圍也明顯減少許多，代表包晶膠層30自對應晶片區11至其外圍區域的高度落差已緩減，第二晶片40可較平坦地設置在包晶膠層30上。
請參閱圖5A所示，為本發明堆疊式半導體封裝結構1b的第三實施例，其與第二實施例大致相同，惟於本實施例，位在各第二外側區S2的凸件12a係呈三排並列。再如圖5B所示，為對應圖5A包晶膠層30之高度分佈圖，與圖9B相較，相鄰段的高度差H1/H2、H2/H3、H3/H4、H4/H5、H5/H6、H6/H7、H7/H8、H8/H9間隔同樣拉寬，且最低高度差H9的範圍也明顯減少許多，代表包晶膠層30自對應晶片區11至其外圍區域的高度落差已緩減，第二晶片40可較平坦地設置在包晶膠層30上，如圖1所示。
請參閱圖6A所示，為本發明堆疊式半導體封裝結構1c的第四實施例；於本實施例，線路基板10上各凸件12b係呈塊狀。於本實施例，位在晶片區11外之二相對第一外側區S1的各凸件12b長度相較位在晶片區11外之二相對第二外側區S2的各凸件12b長度短，且位在各第二外側區S2的凸件12b數量與位在各第一外側區S1的凸件12b數量相同。再如圖6B所示，為對應圖6A包晶膠層30之高度分佈圖，與圖9B相較，相鄰段的高度差H1/H2、H2/H3、H3/H4、H4/H5、H5/H6、H6/H7、H7/H8、H8/H9間隔同樣拉寬，且最低高度差H9的範圍也明顯減少許多，代表包晶膠層30自對應晶片區11至其外圍區域的高度落差已緩減，第二晶片40可較平坦地設置在包晶膠層30上，如圖1所示。
請參閱圖7A所示，為本發明堆疊式半導體封裝結構1d的第五實施例，其與第四實施例大致相同，惟於本實施例，僅於二第二外側區S2分別設置有一塊狀凸件12b。再如圖7B所示，為對應圖7A包晶膠層30之高度分佈圖，與 圖9B相較，相鄰段的高度差H1/H2、H2/H3、H3/H4、H4/H5、H5/H6、H6/H7、H7/H8、H8/H9間隔同樣拉寬，且最低高度差H9的範圍也明顯減少許多，代表包晶膠層30自對應晶片區11至其外圍區域的高度落差已緩減，第二晶片40可較平坦地設置在包晶膠層30上，如圖1所示。
綜上所述，本發明主要在線路基板的第一表面的晶片區外形成有多個凸件，當加熱後呈黏稠狀的包晶膠層平貼於第一表面時，對應各凸件位置的部分膠體同樣被向外及向上推擠，以減縮晶片區至周圍的高度落差，使第二晶片較平坦地設置在包晶膠層上，消除封裝後脫層或存在氣泡等疑慮。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
1:堆疊式半導體封裝結構
10:線路基板
101:第一表面
102:第二表面
103:絕緣保護層
12:凸件
13:接點
14:錫球
15:線路
20:第一晶片
201:黏膠
21:接墊
22:連接線
30:包晶膠層
40:第二晶片

Claims (10)

  1. 一種堆疊式半導體封裝結構，包括：一線路基板，其第一表面上形成有一絕緣保護層，且包含有一晶片區及多個位在該晶片區周圍且凸出於該絕緣保護層的凸件；其中該晶片區內包含有多個接點；一第一晶片，係設置在該線路基板的該晶片區，並電性連接至該些接點；一包晶膠層，係貼合並包覆位於該線路基板的該絕緣保護層上的該凸件及該第一晶片；以及一第二晶片，係設置在該包晶膠層上；其中該第二晶片的尺寸大於該第一晶片尺寸，且該第二晶片向下對應該些凸件。
  2. 如請求項1所述之堆疊式半導體封裝結構，其中各該凸件係件呈柱狀，且該些凸件係矩陣地排列在該晶片區之外。
  3. 如請求項1所述之堆疊式半導體封裝結構，其中各該凸件係呈片狀，且該些凸件係相互平行地排列在該晶片區之外。
  4. 如請求項3所述之堆疊式半導體封裝結構，其中位在該晶片區之外之二相對第一外側區的各該凸件長度相較位在該晶片區之外之二相對第二外側區的各該凸件長度長；其中位在該晶片區外之各該第二外側區的該些凸件數量相較位在該晶片區外之各該第一外側區的該些凸件數量多。
  5. 如請求項1所述之堆疊式半導體封裝結構，其中：位在該晶片區外之二相對第一外側區的各該凸件係呈塊狀；以及位在該晶片區外之二相對第二外側區的各該凸件係呈塊狀；其中位在各該第一外側區的該凸件長度相較位在各該第二外側區的該凸件長度短。
  6. 如請求項5所述之堆疊式半導體封裝結構，其中位在該晶片區之各該第二外側區的該凸件與位在該晶片區之各該第一外側區的該凸件數量相 同。
  7. 如請求項1所述之堆疊式半導體封裝結構，各該凸件係塊狀，分別排列在該晶片區外之二相對第二外側區。
  8. 如請求項1至7中任一項所述之堆疊式半導體封裝結構，其中該線路基板進一步包括：一第二表面，其上形成有一保護絕緣層，並於該保護絕緣層外凸出有多個錫球或凸塊；以及複數線路，係形成於該線路基板內，以電性連接該些接點及該些錫球或凸塊。
  9. 如請求項1至7中任一項所述之堆疊式半導體封裝結構，其中各該凸件材質與該保護絕緣層相同。
  10. 如請求項1至7中任一項所述之堆疊式半導體封裝結構，其中各該凸件材質為樹脂。
TW108126395A 2019-07-25 2019-07-25 堆疊式半導體封裝結構 TWI689023B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108126395A TWI689023B (zh) 2019-07-25 2019-07-25 堆疊式半導體封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108126395A TWI689023B (zh) 2019-07-25 2019-07-25 堆疊式半導體封裝結構

Publications (2)

Publication Number Publication Date
TWI689023B true TWI689023B (zh) 2020-03-21
TW202105542A TW202105542A (zh) 2021-02-01

Family

ID=70767019

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126395A TWI689023B (zh) 2019-07-25 2019-07-25 堆疊式半導體封裝結構

Country Status (1)

Country Link
TW (1) TWI689023B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201409588A (zh) * 2012-08-31 2014-03-01 台灣積體電路製造股份有限公司 封裝結構
TW201515125A (zh) * 2013-10-09 2015-04-16 力成科技股份有限公司 消弭銲料共平面差異之不等高柱狀凸塊結構
TW201519404A (zh) * 2013-11-14 2015-05-16 台灣積體電路製造股份有限公司 三維積體電路結構及其製造方法
TW201633497A (zh) * 2014-12-18 2016-09-16 英特爾公司 低成本封裝體翹曲解決方案
TW201806039A (zh) * 2016-08-09 2018-02-16 矽品精密工業股份有限公司 電子堆疊結構及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201409588A (zh) * 2012-08-31 2014-03-01 台灣積體電路製造股份有限公司 封裝結構
TW201515125A (zh) * 2013-10-09 2015-04-16 力成科技股份有限公司 消弭銲料共平面差異之不等高柱狀凸塊結構
TW201519404A (zh) * 2013-11-14 2015-05-16 台灣積體電路製造股份有限公司 三維積體電路結構及其製造方法
TW201633497A (zh) * 2014-12-18 2016-09-16 英特爾公司 低成本封裝體翹曲解決方案
TW201806039A (zh) * 2016-08-09 2018-02-16 矽品精密工業股份有限公司 電子堆疊結構及其製法

Also Published As

Publication number Publication date
TW202105542A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
TWI601219B (zh) 電子封裝件及其製法
TWI597786B (zh) 半導體封裝結構及其製法
TWI423355B (zh) 晶片尺寸封裝件及其製法
US9907186B1 (en) Electronic package structure and method for fabricating the same
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
CN206864460U (zh) 一种防止芯片溢胶的封装结构
TW200534453A (en) Chip package structure and process for fabricating the same
TWI236747B (en) Manufacturing process and structure for a flip-chip package
JP2012216644A (ja) 半導体装置及びその製造方法
US7446407B2 (en) Chip package structure
TWI689023B (zh) 堆疊式半導體封裝結構
TW201316462A (zh) 封裝件及其製法
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
CN115084074B (zh) 一种ic封装引线框架结构及其粘片方法
TWI621223B (zh) 電子封裝件及其製法
CN107546189B (zh) 封装堆迭结构
TWI321349B (en) Multi-chip stack package
TWI692042B (zh) 半導體封裝結構及其製作方法
TW201415602A (zh) 封裝堆疊結構之製法
TWI353642B (en) Method for forming a die attach layer during semic
TWI692065B (zh) 高元件密度之系統封裝結構
TWI880372B (zh) 電子封裝件及其製法
TWI464844B (zh) 具有獨立墊罩之覆晶載體及其應用於ｍｐｓ－ｃ２封裝構造之封裝方法
TWI801483B (zh) 簡易型電路板與晶片之封裝結構