TWI697235B - 攝像裝置、攝像裝置的驅動方法及電子裝置 - Google Patents

攝像裝置、攝像裝置的驅動方法及電子裝置 Download PDF

Info

Publication number
TWI697235B
TWI697235B TW105112272A TW105112272A TWI697235B TW I697235 B TWI697235 B TW I697235B TW 105112272 A TW105112272 A TW 105112272A TW 105112272 A TW105112272 A TW 105112272A TW I697235 B TWI697235 B TW I697235B
Authority
TW
Taiwan
Prior art keywords
transistor
oxide semiconductor
semiconductor layer
layer
addition
Prior art date
Application number
TW105112272A
Other languages
English (en)
Other versions
TW201644265A (zh
Inventor
米田誠一
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201644265A publication Critical patent/TW201644265A/zh
Application granted granted Critical
Publication of TWI697235B publication Critical patent/TWI697235B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明提供一種能夠得到高品質的攝像資料的攝像裝置。該攝像裝置包括光電轉換元件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體及第一電容元件，並且可以補償放大電晶體的臨界電壓偏差。另外，該攝像裝置可以具有保持起始圖框的攝像資料與當前圖框的攝像資料的差異資料並輸出對應於該差異資料的信號的差異檢出功能。

Description

攝像裝置、攝像裝置的驅動方法及電子裝置
本發明的一個實施方式係關於一種攝像裝置。
另外，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。或者，本發明的一個實施方式係關於一種程式(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。電晶體、半導體電路為半導體裝置的一個實施方式。另外，記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包含半導體裝置。
作為其中具有光感測器的像素配置為矩陣狀的半導體裝置，已知CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)影像感測器。作為成像元件CMOS影像感測器被設置在如數位相機或手機等眾多可攜式設備中。
一般而言，作為可以應用於構成CMOS影像感測器等的電晶體的半導體材料，矽被周知。另外，作為其他材料，氧化物半導體受到注目。
例如，專利文獻1公開了一種高速且耗電量低的攝像裝置的製造技術，其中在像素電路的一部分中使用包含氧化物半導體的關態電流(off-state current)極小的電晶體，在週邊電路中使用能夠製造CMOS電路的包含矽半導體的電晶體。
[專利文獻1]日本專利申請公開2011-119711號公報
CMOS影像感測器包括各像素中輸出資料的放大電晶體。為了得到高品質的攝像資料，較佳為所有像素中的該電晶體的電特性均勻，但是隨著微型化的發展，電晶體的製程的難度增高，而很難降低電特性偏差。
藉由將補償電特性的偏差的資料保持在電容元件等中，可以補償輸出資料，但是如果每次成像都對電容元件寫入資料，則會導致總成像時間變長。此外，還出現耗電量增加的問題。
因此，本發明的一個實施方式的目的之一是提供一種能夠得到高品質的攝像資料的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種能夠補償像素電路所具有的放大電晶體的臨界電壓偏差的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種低功耗的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種適合高速工作的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種高靈敏度的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種動態範圍廣的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種解析度高的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種低成本的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種可靠性高的攝像裝置。或者，本發明的一個實施方式的目的之一是提供一種新穎的攝像裝置等。或者，本發明的一個實施方式的目的之一是提供一種新 穎的半導體裝置等。或者，本發明的一個實施方式的目的之一是提供一種新穎的攝像裝置的驅動方法。
注意，這些課題的記載並不妨礙其他課題的存在。此外，本發明的一個實施方式並不需要解決所有上述課題。另外，從說明書、圖式、申請專利範圍等的記載這些課題以外的課題是顯然的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些課題以外的課題。
本發明的一個實施方式係關於一種能夠補償像素電路所包括的放大電晶體的臨界電壓的偏差的攝像裝置。
本發明的一個實施方式是一種攝像裝置，其包括：光電轉換元件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體及第一電容元件。光電轉換元件的一個端子與第一電晶體的源極電極和汲極電極中的一個電連接，第一電晶體的源極電極和汲極電極中的另一個與第六電晶體的源極電極和汲極電極中的一個及第一電容元件的一個端子電連接，第三電晶體的源極電極和汲極電極中的一個與第一電容元件的另一個端子及第四電晶體的閘極電極電連接，第三電晶體的源極電極和汲極電極中的另一個與第四電晶體的源極電極和汲極電極中的一個及第五電晶體的源極電極和汲極電極中的一個電連接，第四電晶體的源極電極和汲極電極中的另一個與第二電晶體的源極電極和汲極電極中的一個電連接。
另外，本發明的一個實施方式是一種攝像裝置，其包括：光電轉換元件、第一電晶體、第三電晶體、第四電晶體、第五電晶體、第二電晶體及第一電容元件。光電轉換元件的一個端子與第一電晶體的源極電極和汲極電極中的一個電連接，第一電晶體的源極電極和汲極電極中的另一個與第一電容元件的一個端子電連接，第三電晶體的源極電極和汲極電極中的一個與第一電容元件的另一個端子及第四電晶體的閘極電極電連接，第三電晶體的源極電極和汲極電極中的另一個與第四電晶體的源極電極和汲極電極中的一個及第五電晶體的源極電極和汲極電極中的一個電連接，第四電晶體的源極電極和汲極電極中的另一個與第二電晶體的源極電極和汲極電極中的一個電連接。
第一至第三及第六電晶體可以採用活性層中包含氧化物半導體的電晶體。該氧化物半導體可以含有In、Zn、M(M為Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
另外，第一至第三及第六電晶體也可以具有背閘極電極。
另外，攝像裝置還可以包括第二電容元件，該第二電容元件的一個端子與第一電容元件的另一個端子電連接。
光電轉換元件也可以包含含有硒的材料。
本發明的一個實施方式是一種攝像裝置的驅動方法，其中攝像裝置包括多個像素，該多個像素分別包括第四電晶體，藉由在第一時刻使第一電晶體、第六電晶體、第三電晶體及第五電晶體導通並使第二電晶體關閉之後，在第二時刻使第五電晶體關閉並使第二電晶體導通，來補償第四電晶體的臨界電壓偏差。
另外，可以使在第二時刻對第二電晶體的閘極電極施加的電位高於在第二時刻之後進行攝像工作時對第二電晶體的閘極電極施加的電位。
本發明的一個實施方式是一種除了上述攝像裝置之外還具有顯示裝置的電子裝置。
根據本發明的一個實施方式可以提供一種能夠得到高品質的攝像資料的攝像裝置。或者，根據本發明的一個實施方式可以提供一種能夠補償像素電路所具有的放大電晶體的電特性偏差的攝像裝置。或者，根據本發明的一個實施方式可以提供一種低功耗的攝像裝置。或者，根據本發明的一個實施方式可以提供一種適合高速工作的攝像裝置。或者，根據本發明的一個實施方式可以提供一種高靈敏度的攝像裝置。或者，根據本發明的一個實施方式可以提供一種動態範圍廣的攝像裝置。或者，根據本發明的一個實施方式可以提供一種解析度高的攝像裝置。或者，根據本發明的一個實施方式可以提供一種低成本的攝像裝置。或者，根據本發明的一個實施方式可以提供一種可靠性高的攝像裝置。或者，根據本發明的一個實施方 式可以提供一種新穎的攝像裝置等。或者，根據本發明的一個實施方式可以提供一種新穎的半導體裝置等。或者，根據本發明的一個實施方式可以提供一種新穎的攝像裝置的驅動方法。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載這些效果以外的效果是顯然的，而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。
11‧‧‧電路
12‧‧‧電路
20‧‧‧光電轉換元件
21‧‧‧光電轉換層
22‧‧‧透光性導電層
23‧‧‧半導體層
24‧‧‧半導體層
25‧‧‧半導體層
26‧‧‧電極
26a‧‧‧導電層
26b‧‧‧導電層
27‧‧‧分隔壁
31‧‧‧晶体管
32‧‧‧晶体管
33‧‧‧晶体管
34‧‧‧晶体管
35‧‧‧晶体管
36‧‧‧電晶體
41‧‧‧電容元件
42‧‧‧電容元件
51‧‧‧佈線
52‧‧‧佈線
53‧‧‧佈線
54‧‧‧佈線
55‧‧‧佈線
56‧‧‧佈線
61‧‧‧佈線
62‧‧‧佈線
63‧‧‧佈線
65‧‧‧佈線
66‧‧‧佈線
70‧‧‧佈線
81‧‧‧攝像工作
82‧‧‧資料保持工作
83‧‧‧讀出工作
91‧‧‧導電體
92‧‧‧絕緣層
92a‧‧‧絕緣層
92b‧‧‧絕緣層
93‧‧‧絕緣層
94‧‧‧佈線
94a‧‧‧導電層
94b‧‧‧導電層
95‧‧‧佈線
96‧‧‧絕緣層
100‧‧‧矽基板
101‧‧‧電晶體
102‧‧‧電晶體
105‧‧‧活性層
106‧‧‧矽基板
201‧‧‧電晶體
202‧‧‧電晶體
203‧‧‧晶体管
204‧‧‧晶体管
205‧‧‧晶体管
206‧‧‧晶体管
207‧‧‧晶体管
208‧‧‧晶体管
209‧‧‧晶体管
210‧‧‧晶体管
211‧‧‧晶体管
212‧‧‧電晶體
213‧‧‧電晶體
215‧‧‧基板
220‧‧‧絕緣層
230‧‧‧氧化物半導體層
230a‧‧‧氧化物半導體層
230b‧‧‧氧化物半導體層
230c‧‧‧氧化物半導體層
240‧‧‧導電層
241‧‧‧導電層
242‧‧‧導電層
250‧‧‧導電層
251‧‧‧導電層
252‧‧‧導電層
260‧‧‧絕緣層
270‧‧‧導電層
271‧‧‧導電層
272‧‧‧導電層
273‧‧‧導電層
275‧‧‧絕緣層
280‧‧‧絕緣層
331‧‧‧區域
332‧‧‧區域
333‧‧‧區域
334‧‧‧區域
335‧‧‧區域
400‧‧‧像素部
410‧‧‧行驅動器
420‧‧‧A/D轉換電路
430‧‧‧列驅動器
810‧‧‧插板
820‧‧‧蓋玻片
830‧‧‧黏合劑
840‧‧‧凸塊
850‧‧‧攝像裝置
860‧‧‧電極極板
870‧‧‧線
880‧‧‧穿通孔
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
909‧‧‧照相機
911‧‧‧外殼
912‧‧‧顯示部
919‧‧‧照相機
931‧‧‧外殼
932‧‧‧顯示部
933‧‧‧腕帶
939‧‧‧照相機
951‧‧‧外殼
952‧‧‧透鏡
953‧‧‧支撐部
961‧‧‧外殼
962‧‧‧快門按鈕
963:麥克風
965:透鏡
967:發光部
971:外殼
972:外殼
973:顯示部
974:操作鍵
975:透鏡
976:連接部
1100:層
1200:層
1400:層
1500:回折格子
1600:層
2500:絕緣層
2510:遮光層
2520:有機樹脂層
2530:濾色片
2530a:濾色片
2530b:濾色片
2530c:濾色片
2540:微透鏡陣列
2550:光學轉換層
2560:絕緣層
在圖式中：圖1是說明像素電路的圖；圖2是說明像素電路的圖；圖3是說明補償工作及攝像工作的時序圖；圖4是說明補償工作的圖；圖5是說明補償工作的圖；圖6是說明攝像工作的圖；圖7是說明攝像工作的圖；圖8是說明攝像工作的圖；圖9A和圖9B是說明捲動快門方式及全域快門方式的工作的圖；圖10是說明像素電路的圖；圖11A至圖11C是說明像素電路的圖；圖12A至圖12F是說明像素電路的圖；圖13是說明像素電路的圖；圖14是說明補償工作及攝像工作的時序圖；圖15A至圖15C是說明攝像裝置的結構的剖面圖；圖16A至圖16D是說明光電轉換元件的連接方式的剖面圖；圖17A和圖17B是說明光電轉換元件的連接方式的剖面圖；圖18是說明攝像裝置的結構的剖面圖；圖19A至圖19F是說明光電轉換元件的連接方式的剖面圖；圖20是說明攝像裝置的結構的剖面圖； 圖21A至圖21C是說明攝像裝置的結構的剖面圖及電路圖；圖22A和圖22B是說明攝像裝置的結構的剖面圖；圖23是說明攝像裝置的結構的剖面圖；圖24是說明攝像裝置的結構的剖面圖；圖25是說明攝像裝置的結構的剖面圖；圖26是說明攝像裝置的結構的剖面圖；圖27A至圖27C是說明攝像裝置的結構的剖面圖；圖28是說明攝像裝置的結構的剖面圖；圖29是說明攝像裝置的結構的剖面圖；圖30是說明攝像裝置的結構的剖面圖；圖31是說明攝像裝置的結構的剖面圖；圖32是說明攝像裝置的結構的方塊圖；圖33A1、圖33A2、圖33A3、圖33B1、圖33B2及圖33B3是說明彎曲的攝像裝置的圖；圖34A至圖34F是說明電晶體的俯視圖及剖面圖；圖35A至圖35F是說明電晶體的俯視圖及剖面圖；圖36A至圖36D是說明電晶體的通道寬度方向的剖面的圖；圖37A至圖37E是說明氧化物半導體層的俯視圖及剖面圖；圖38A至圖38F是說明電晶體的俯視圖及剖面圖；圖39A至圖39F是說明電晶體的俯視圖及剖面圖；圖40A至圖40D是說明電晶體的通道寬度方向的剖面的圖；圖41A至圖41F是說明電晶體的通道長度方向的剖面的圖；圖42A至圖42F是說明電晶體的通道長度方向的剖面的圖；圖43A至圖43C是說明電晶體的俯視圖及剖面圖；圖44A至圖44C是說明電晶體的俯視圖；圖45A至圖45D是裝有攝像裝置的包裝的透視圖及剖面圖；以及圖46A至圖46F是說明電子裝置的圖。
參照圖式對實施方式進行詳細說明。但是，本發明不侷限於以下的說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各 樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在下面所說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。注意，有時在不同的圖式中適當地省略或改變相同組件的陰影。
另外，在本說明書中，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，電晶體的“源極”及“汲極”的功能有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。此外，“電極層”也可以稱為“佈線”。
另外，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
在此，X、Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間 連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中意味著如下情況：X與Y電連接(亦即，以中間夾有其他元件或其他電路的方式連接X與Y)；X與Y在功能上連接(亦即，以中間夾有其他電路的方式在功能上連接X與Y)；X與Y直接連接(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即，在本說明書等中，當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區 別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所述第一連接路徑是經過Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是經過Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表示方法只是一個例子而已，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電層及層等)。
另外，即使圖式示出在電路圖上獨立的組件彼此電連接，也有一個組件兼有多個組件的功能的情況。例如，當佈線的一部分能夠用作電極時，一個導電層兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電層兼有多個組件的功能的情況。
注意，在本說明書等中，根據情況或狀態，可以互相調換“膜”和 “層”。例如，有時可以將“導電膜”換稱為“導電層”。此外，例如，有時可以將“絕緣膜”調換為“絕緣層”。
實施方式1
在本實施方式中，參照圖式說明本發明的一個實施方式的攝像裝置。
本發明的一個實施方式的攝像裝置包括像素電路，該像素電路可以校正利用源極隨耦器輸出信號電荷(資料)的攝像裝置的像素中的能夠用作源極隨耦器放大電晶體的電晶體的臨界電壓偏差。
圖1是本發明的一個實施方式的攝像裝置所包括的能夠用作像素電路的電路11及能夠用作輸出電路的電路12的電路圖。注意，雖然圖1等示出電晶體是n通道型的情況的例子，但是本發明的一個實施方式不侷限於此。也可以藉由調換電位的大小關係，如圖2所示地使電晶體為p通道型。或者，也可以將一部分的n通道型電晶體換成p通道型電晶體。或者，也可以採用CMOS結構。
電路11包括光電轉換元件20、電晶體31、電晶體32、電晶體33、電晶體34、電晶體35、電容元件41及電容元件42。
電路12包括電晶體36。
在圖1所示的電路11中，光電轉換元件20的一個端子與電晶體31的源極電極和汲極電極中的一個電連接。另外，電晶體31的源極電極和汲極電極中的另一個與電晶體32的源極電極和汲極電極中的一個及電容元件41的一個端子電連接。另外，電晶體33的源極電極和汲極電極中的一個與電容元件41的另一個端子、電容元件42的一個端子及電晶體34的閘極電極電連接。另外，電晶體33的源極電極和汲極電極中的另一個與電晶體34的源極電極和汲極電極中的一個及電晶體35的源極電極和汲極電極中的一個電連接。
另外，光電轉換元件20的另一個端子與佈線51(VPD)電連接。另外， 電晶體32的源極電極和汲極電極中的另一個與佈線52(VR)電連接。另外，電容元件42的另一個端子與佈線53(VSS)電連接。另外，電晶體35的源極電極和汲極電極中的另一個與佈線55(VPI)電連接。
另外，電晶體31的閘極電極與佈線61(TX)電連接。另外，電晶體32的閘極電極與佈線62(RES)電連接。另外，電晶體33的閘極電極與佈線63(AZ)電連接。另外，電晶體35的閘極電極與佈線65(SEL)電連接。另外，電晶體34的源極電極和汲極電極中的另一個與佈線70電連接。
在電路12中，電晶體36的源極電極和汲極電極中的一個與佈線70電連接。另外，電晶體36的源極電極和汲極電極中的另一個與佈線56(VPO)電連接。另外，電晶體36的閘極電極與佈線66(BIAS)電連接。另外，佈線70與佈線54(VOUT)電連接。
在此，佈線51(VPD)、佈線52(VR)、佈線53(VSS)、佈線55(VPI)及佈線56(VPO)可以用作電源線。另外，佈線61(TX)、佈線62(RES)、佈線63(AZ)、佈線65(SEL)及佈線66(BIAS)可以用作信號線。
在上述結構中，將連接電晶體31的源極和汲極中的另一個、電晶體32的源極和汲極中的一個及電容元件41的一個端子的節點記作FD1。
另外，將連接有電晶體33的源極電極和汲極電極中的一個、電晶體34的閘極電極、電容元件41的另一個端子及電容元件42的一個端子的節點記作FD2。
在電路11中，光電轉換元件20為受光元件並可以具有對應於入射到電路11的光生成電流的功能。電晶體31可以具有利用光電轉換元件20控制對節點FD1積累電荷或從節點FD1釋放電荷的功能。電晶體32可以具有使節點FD1的電位重設的功能。電晶體33可以具有使節點FD2的電位重設的功能。電晶體34可以具有輸出對應於節點FD2的電位的信號的放大電晶體的功能。電晶體35可以具有在讀出時控制電路11(像素電路)的選擇的功能。
在電路12中，電晶體36可以用作偏壓電晶體。另外，佈線54(VOUT)可以輸出對應於節點FD2的電位的信號。
在具有上述結構的本發明的一個實施方式的攝像裝置中，藉由將電路11所包括的電晶體34的臨界電壓儲存在電路11中，可以補償輸出信號。
參照圖3所示的時序圖及圖4至圖8所示的電路圖對圖1所示的電路中的輸出信號的補償工作及進行了補償後的攝像工作進行詳細說明。到時刻T3為止進行輸出信號的補償工作，在時刻T3以後進行攝像工作。圖3所示的時序圖示出佈線61(TX)、佈線62(RES)、佈線63(AZ)、佈線65(SEL)、佈線66(BIAS)、節點FD1及節點FD2的電位。注意，使各電晶體導通或關閉的工作是藉由對與各電晶體的閘極電極連接的佈線提供使電晶體導通或關閉的電位而進行的。
另外，在圖4至圖8中，為了明確表示導通狀態，電晶體34之外的電晶體以開關符號表示，並省略了部分符號。另外，雖然佈線51(VPD)具有高電位、佈線52(VR)具有低電位、佈線53(VSS)具有低電位、佈線55(VPI)具有高電位、佈線56(VPO)具有低電位，但是也可以對上述佈線提供其他電位而使其工作。
注意，在本說明書中低電位可以為地電位(GND)。
首先，對電晶體34的臨界電壓“Vth”的補償工作進行說明。在時刻T1，藉由對佈線61(TX)、佈線62(RES)、佈線63(AZ)及佈線65(SEL)施加高電位，使電晶體31、電晶體32、電晶體33及電晶體35導通。另外，藉由對佈線66(BIAS)施加低電位使電晶體36關閉。由此，節點FD1被設定為佈線52(VR)的電位“VR”，節點FD2被設定為佈線55(VPI)的電位“VPI”(參照圖4，以虛線表示電流路徑)。
在時刻T2，藉由對佈線66(BIAS)施加高電位使電晶體36導通。另外，藉由對佈線65(SEL)施加低電位使電晶體35關閉。由此，使節點FD2的電位放電。當節點FD2的電位由“VPI”變為“VPO+Vth”時放電結束，電位被保持(參照圖5)。在此，為了儘可能快地改變節點FD2的電位，較 佳為佈線66(BIAS)的電位儘可能高。例如，較佳為對佈線66(BIAS)施加比後面在攝像工作中對其施加的高電位“VH1”更高的電位“VH2”。但是，也可以對佈線66(BIAS)施加電位“VH1”。以上是補償工作。
沒必要在每次成像時都進行上述補償工作，可以僅藉由一次補償工作而連續地進行攝像。當然，也可以在攝像之前、攝像之後、開啟電源時、關閉電源時或者使用計時器等在任意時機進行上述工作。
接著，對攝像工作進行說明。在時刻T3，藉由對佈線63(AZ)施加低電位使電晶體33關閉(圖6參照)。由此，節點FD2變為浮動狀態。注意，雖然較佳為使佈線66(BIAS)的電位降至“VH1”，但是也可以保持“VH2”。
在時刻T4，藉由對佈線62(RES)施加低電位使電晶體32關閉(參照圖7)。由此，電荷藉由光電轉換元件20從佈線51(VPD)被積累到節點FD1而使節點FD1的電位上升。照射到光電轉換元件的光的照度越高，節點FD1的電位越高。
在時刻T5，藉由對佈線61(TX)施加低電位使電晶體31關閉。當在時刻T4至時刻T5節點FD1的電位上升“Va”時，在時刻T5節點FD1的電位被保持為“VR+Va”。另外，因為節點FD1與節點FD2藉由電容元件41電連接且節點FD2處於浮動狀態，由於節點FD1與節點FD2的電容耦合節點FD2的電位也上升“Va”。亦即，節點FD2的電位從“VPO+Vth”變為“VPO+Vth+Va”(參照圖8)。
在時刻T6，藉由對佈線65(SEL)施加高電位使電晶體35導通。另外，對佈線66(BIAS)施加電位“VH1”。當將電晶體34的閘極電位與源極電位之差記作“Vgs”時，流過電晶體34的電流“I”由如下數式1表示。注意，“α”為常數。
[數式1]I=α/2(Vgs-Vth)2=α/2(VPO+Vth+Va-VOUT-Vth)2=α/2(VPO+Va-VOUT)2
另外，由於流過電晶體34與電晶體36的電流相等，電流“I”由如下數式2表示。在此，將電晶體36的閘極電位與源極電位之差記作“Vgs'”，將電晶體36的臨界電壓記作“Vth'”。注意，假定電晶體34與電晶體36的各種參數都相等，如通道長度、通道寬度、閘極絕緣膜厚度、移動率等都相等。
[數式2]I=α/2(Vgs'-Vth')2=α/2(VH1-VPO-Vth')2
由數式1及數式2可以得到如下數式3。
[數式3]α/2(VPO+Va-VOUT)2=α/2(VH1-VPO-Vth')2
藉由對數式3進行變形可以得到數式4。亦即，佈線54(VOUT)的電位“VOUT”成為“2VPO+Va+Vth'-VH1”，由此可知“VOUT”不由電晶體34的臨界電壓“Vth”決定。
[數式4]VOUT=2VPO+Va+Vth'-VH1
因此，可以向佈線54(VOUT)輸出不包括電晶體34的臨界電壓“Vth”的偏差的信號，從而可以得到高品質的攝像資料。另外，在圖1的電路結構中，照射到光電轉換元件20的光的照度越高，從佈線54(VOUT)輸出的輸出信號越大。
在時刻T7，藉由對佈線65(SEL)施加低電位使電晶體35關閉。藉由上述步驟，結束攝像工作。
另外，也可以藉由在時刻T1至時刻T3對佈線61(TX)施加低電位使電晶體31關閉。例如，可以藉由在時刻T1對佈線61(TX)施加低電位而在時刻T2施加高電位，來使電晶體31在時刻T1關閉而在時刻T2導通。 但是，在時刻T4，由於需要在使電晶體31導通的狀態下使電晶體32關閉，因此在時刻T3電晶體31較佳為導通狀態。
另外，在時刻T1至時刻T2及時刻T3至時刻T6，可以對佈線66(BIAS)施加任意電位。例如，可以在時刻T1至時刻T2施加低電位而在時刻T2至時刻T7施加電位“VH1”。另外，例如，也可以在時刻T1至時刻T2及時刻T7施加低電位而在時刻T2至時刻T7施加電位“VH1”。另外，例如，也可以在時刻T1至時刻T6施加電位“VH2”而在時刻T6至時刻T7施加電位“VH1”。另外，也可以在時刻T1至時刻T7施加電位“VH1”。
本發明的一個實施方式的攝像裝置較佳為使用活性層或活性區域由氧化物半導體形成的電晶體(以下稱為OS電晶體)。
當將OS電晶體用於電路11時，可以擴大攝像的動態範圍。在圖1所示的電路結構中，當入射到光電轉換元件20的光的照度小時節點FD1的電位變小，由此節點FD2的電位也變小。由於OS電晶體的關態電流極低，所以即使在節點FD2的電位(電晶體34的閘極電位)極小的情況下也可以準確地輸出對應於該閘極電位的電流。因此，可以擴大能夠檢出的照度的範圍，亦即，動態範圍。
另外，由於電晶體具有低關態電流特性，因此可以在極長的時間內保持節點FD1及節點FD2的電荷。因此，可以採用在所有像素中同時取得攝像資料的全域快門方式而無需採用複雜的電路結構或驅動方法。
一般而言，如圖9A所示，在將像素設置為矩陣狀的攝像裝置中採用捲動快門(Rolling shutter)方式，其中在每個行進行攝像工作81、資料保持工作82及讀出工作83。當採用捲動快門方式時失掉攝像的同時性，因此在拍攝物件移動時產生影像的畸變。
由此，本發明的一個實施方式較佳為採用圖9B所示的全域快門方式，其中可以在全行中同時進行攝像工作81，然後在每個行中依次進行讀出工作83。藉由採用全域快門方式，攝像裝置的各像素能夠確保攝像的同時性，因此在拍攝物件移動時也可以容易得到畸變小的影像。
此外，因為OS電晶體的電特性變動的溫度依賴性比以活性層或活性區域形成的電晶體(下面稱為Si電晶體)小，所以可以在極寬的溫度範圍中使用OS電晶體。因此，具有OS電晶體的攝像裝置及半導體裝置還適合安裝在汽車、飛機、太空船等。
另外，OS電晶體的汲極耐壓比Si電晶體高。在作為光電轉換層使用硒類材料的光電轉換元件中，較佳為施加相對來說較高的電壓(例如，10V以上)以使突崩潰現象容易產生。因此，藉由組合OS電晶體和作為光電換轉層使用硒類材料的光電轉換元件，可以製造可靠性高的攝像裝置。
另外，與節點FD1及節點FD2中的任一個連接的電晶體被要求其噪音少。使用後面所述的兩層或三層的氧化物半導體層的電晶體的通道是埋入型通道，並且該電晶體具有極高的對噪音的耐性。因此，藉由使用該電晶體可以得到噪音少的影像。
因此，較佳為至少將OS電晶體用於電晶體31、電晶體32及電晶體33。再者，可以將OS電晶體用於電晶體34、電晶體35和電晶體36中的一個以上或全部。
另外，也可以對電晶體31至電晶體36中的一個以上或全部使用Si電晶體。例如，也可以將Si電晶體用於電晶體31至電晶體36中的一個、兩個以上或全部。另外，也可以將Si電晶體用於電晶體34、電晶體35及電晶體36。
另外，本發明的一個實施方式的攝像裝置也可以採用圖10所示的結構。圖10示出與圖1的電路11中的光電轉換元件20的連接方向相反的結構。此時，佈線51(VPD)具有低電位，佈線52(VR)具有高電位。關於補償工作及攝像工作可以參照上述圖1的電路的說明，但是，在該情況下，照射到光電轉換元件20的光的照度越高，節點FD1的電位越低。因此，在圖10的電路結構中，照射到光電轉換元件20的光的照度越高，從輸出端子(OUT)輸出的輸出信號越小。
另外，圖11A示出圖1所示的電路11省略了電晶體32的結構。此時，佈線51(VPD)可以在低電位和高電位之間變動。藉由將佈線51(VPD)的電位設定為低電位，可以進行節點FD1的重設工作。當在預定期間中，將佈線51(VPD)的電位設定為低電位時，光電轉換元件20被施加正向偏壓。因此，可以將節點FD1的電位設定為佈線51(VPD)的電位。
另外，當進行攝像資料的取得時，使佈線51(VPD)具有高電位。藉由使佈線51(VPD)具有高電位，光電轉換元件20被施加反向偏置電壓，由此對應於光的照度電荷可以從佈線51(VPD)被積累到節點FD1。此時，照射到光電轉換元件20的光的照度越高，節點FD1的電位越高。因此，在圖11的電路結構中，照射到光電轉換元件20的光的照度越高，從佈線54(VOUT)輸出的輸出信號越大。
另外，作為本發明的一個實施方式的電路11的其他方式，也可以採用圖11B所示的不具有電晶體31的結構。另外，也可以採用圖11C所示的不具有電容元件42的結構。
另外，如圖12A或圖12B所示，用於電路11的電晶體31、電晶體32及電晶體33也可以具有背閘極電極。圖12A示出對背閘極電極施加恆電位的結構，由此可以控制臨界電壓。圖12B示出對背閘極電極施加與前閘極電極相同的電位的結構，由此可以增加通態電流(on-state current)。如圖12C或圖12D所示，也可以在電晶體31至電晶體35設置背閘極電極。
另外，如圖12E所示，對於一個電路所包括的電晶體，可以採用根據需要任意組合背閘極電極被施加與前閘極電極相同的電位的結構、背閘極電極被施加恆電位的結構的電路結構。或者，根據需要也可以採用任意組合不設置背閘極電極的結構的電路結構。另外，在對背閘極電極施加恆電位的結構中，例如，可以如圖12F所示地採用對所有背閘極電極供應相同電位的結構。
另外，由於OS電晶體的通態電流比Si電晶體的通態電流低，較佳為對OS電晶體設置背閘極電極。例如，較佳為對特別較佳為使用OS電晶體的電晶體31、電晶體32及電晶體33設置背閘極電極。
另外，雖然未圖示，但是也可以採用對用於電路12的電晶體36設置背閘極電極的結構。
注意，在圖11A至圖12F中，省略佈線的一部分。
另外，電路11也可以如圖13所示地採用在多個像素中共用電晶體32、電晶體33、電晶體34及電晶體35的結構。注意，雖然圖13示出垂直方向上的多個像素共用電晶體32、電晶體33、電晶體34及電晶體35的結構的例子，但是水平方向或水平垂直方向上的多個像素也可以共用電晶體32、電晶體33、電晶體34及電晶體35。藉由採用這種結構，可以減少每一個像素所包括的電晶體的數量。
注意，雖然在圖13中，四個像素共同使用電晶體32、電晶體33、電晶體34及電晶體35的方式，但是也可以採用兩個像素、三個像素或五個以上的像素共同使用電晶體32、電晶體33、電晶體34及電晶體35的方式。
藉由採用上述結構，可以形成包括高集成化了的像素陣列的攝像裝置。另外，根據本發明的一個實施方式可以提供一種能夠得到高品質的成像資料的攝像裝置。
另外，可以任意地組合圖1、圖2及圖10至圖13所示的結構。
根據上述本發明的一個實施方式，可以得到不依賴於像素電路所包括的放大電晶體(電晶體34)的臨界電壓(Vth)的偏差的輸出信號。
在本實施方式中，描述本發明的一個實施方式。或者，在其他實施方式中，描述本發明的一個實施方式。但是，本發明的一個實施方式不侷限於此。例如，雖然作為例子示出將本發明的一個實施方式適用於攝像裝置的情況，但是本發明的一個實施方式不侷限於此。根據情況，也可以將本發明的一個實施方式不適用於攝像裝置。例如，也可以將本發明的一個實施方式適用於具有其他功能的半導體裝置。另外，本發明的一個實施方式示出具有補償電晶體的電特性的偏差或劣化的功能或進行補償工作的情況 的例子，但是本發明的一個實施方式不侷限於此。在一些情況下，或者，根據情況，在本發明的一個實施方式中，也可以不補償電晶體的電特性的偏差或劣化。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式2
在本實施方式中說明與實施方式1不同的像素電路的驅動方法的一個例子。
實施方式1中說明的像素電路可以進行第一工作及第二工作。在第一工作中，可以進行電晶體34的臨界電壓“Vth”的補償及起始圖框的攝像。在第二工作中，可以進行用於檢出差異的圖框的攝像以及表示起始圖框與用於檢出差異的圖框的差異的資料(差異資料)的輸出。在第二工作中，由於無需在外部電路中進行比較處理等就可以輸出差異資料，所以可以將該像素電路應用於低功耗的防盜攝影機等。
參照圖14所示的時序圖說明圖1所示的電路中的第一工作及第二工作。另外，在時刻T8以前進行第一工作，從時刻T8開始進行第二工作。
首先，對第一工作中的電晶體34的臨界電壓“Vth”的補償工作進行說明。在時刻T1，藉由對佈線61(TX)、佈線62(RES)、佈線63(AZ)及佈線65(SEL)施加高電位，使電晶體31、電晶體32、電晶體33及電晶體35導通。另外，藉由對佈線66(BIAS)施加低電位使電晶體36關閉。由此，節點FD1被保持為佈線52(VR)的電位“VR”，節點FD2被保持為佈線55(VPI)的電位“VPI”。
在時刻T2，藉由對佈線66(BIAS)施加高電位使電晶體36導通。另外，藉由對佈線65(SEL)施加低電位使電晶體35關閉。由此，使節點FD2的電位放電。當節點FD2的電位由“VPI”變為“VPO+Vth”時放電結束，電位被保持(參照圖5)。在此，為了儘可能快地改變節點FD2的電位，較佳為佈線66(BIAS)的電位儘可能高。例如，較佳為對佈線66(BIAS)施 加比後面在攝像工作中對其施加的高電位“VH1”更高的電位“VH2”。但是，也可以對佈線66(BIAS)施加電位“VH1”。以上是補償工作。
沒必要在每次成像時都進行上述補償工作，可以僅藉由一次補償工作而連續地進行攝像。另外，也可以在攝像之前、攝像之後、開啟電源時、關閉電源時或者使用計時器等在任意時機進行上述工作。
接著，對第一工作的攝像工作進行說明。在時刻T3，藉由對佈線62(RES)施加低電位使電晶體32關閉。由此，電荷藉由光電轉換元件20從佈線51(VPD)被積累到節點FD1而使節點FD1的電位上升。注意，雖然較佳為使佈線66(BIAS)的電位降至“VH1”，但是也可以保持“VH2”。
在時刻T4，藉由對佈線61(TX)施加低電位使電晶體31關閉。當藉由時刻T3和時刻T4的工作使節點FD1的電位上升“Va”時，在時刻T4節點FD1的電位被保持為“VR+Va”。另外，由於節點FD2與佈線56(VPO)電連接，所以節點FD2的電位不變。
在時刻T5，藉由對佈線63(AZ)施加低電位使電晶體33關閉。
在時刻T6，藉由對佈線65(SEL)施加高電位使電晶體35導通。另外，對佈線66(BIAS)施加電位“VH1”。藉由上述工作，可以藉由與實施方式1所示的數式1至數式4同樣的方法計算施加到佈線54(VOUT)的電位“VOUT”，成為“2VPO+Vth'-VH1”。亦即，電位“VOUT”不由電晶體34的臨界電壓“Vth”決定。
因此，可以向佈線54(VOUT)輸出不包括電晶體34的臨界電壓“Vth”的偏差的信號。
在時刻T7，藉由對佈線65(SEL)施加低電位使電晶體35關閉。藉由上述步驟，結束第一工作中的攝像工作。
接著，對第二工作進行說明。在時刻T8，藉由對佈線61(TX)及佈線62(RES)施加高電位使電晶體31及電晶體32導通。由此，節點FD1的電 位被重設為佈線52(VR)的電位“VR”。亦即，節點FD1的電位下降“Va”。由於節點FD1與節點FD2的電容耦合，節點FD2的電位也下降“Va”。亦即，節點FD2的電位從“VPO+Vth”變為“VPO+Vth-Va”。
由此，可以說“Va”是反映起始圖框的照度的電位。
在時刻T9，藉由對佈線62(RES)施加低電位使電晶體32關閉。由此，電荷藉由光電轉換元件20從佈線51(VPD)被積累到節點FD1而使節點FD1的電位上升。
在時刻T10，藉由對佈線61(TX)施加低電位使電晶體31關閉。當藉由時刻T9至時刻T10的工作使節點FD1的電位上升“Vb”時，在時刻T10節點FD1的電位被保持為“VR+Vb”。由於節點FD1與節點FD2的電容耦合，節點FD2的電位也上升“Vb”。亦即，節點FD2的電位從“VPO+Vth-Va”變為“VPO+Vth+Vb-Va”。
由此，可以說“Vb”是反映當前圖框的照度的電位。
在時刻T11，藉由對佈線65(SEL)施加高電位使電晶體35導通。另外，對佈線66(BIAS)施加電位“VH1”。藉由上述工作，可以藉由與實施方式1所示的數式1至數式4同樣的方法計算施加到佈線54(VOUT)的電位“VOUT”，成為“2VPO+Vb-Va+Vth'-VH1”。亦即，電位“VOUT”不由電晶體34的臨界電壓“Vth”決定。
因此，可以向佈線54(VOUT)輸出不包括電晶體34的臨界電壓“Vth”的偏差的信號。
另外，佈線54(VOUT)的電位包含“Vb-Va”。如上所述，由於“Vb”是反映用於檢出差異的圖框的照度的電位而“Va”是反映起始圖框的照度的電位，由此可以進行將差異資料從佈線54(VOUT)輸出的第二工作。
在時刻T12，藉由對佈線65(SEL)施加低電位使電晶體35關閉。藉由上述步驟，結束第二工作。
另外，也可以藉由在時刻T1至時刻T2對佈線61(TX)施加低電位使電晶體31關閉。例如，可以藉由在時刻T1對佈線61(TX)施加低電位而在時刻T2施加高電位，來使電晶體31在時刻T1關閉而在時刻T2導通。但是，在時刻T3，由於需要在使電晶體31導通的狀態下使電晶體32關閉，因此在時刻T2電晶體31較佳為導通狀態。
另外，在時刻T1至時刻T2、時刻T3至時刻T6、時刻T7至時刻T11及時刻T12，可以對佈線66(BIAS)施加任意電位。例如，可以在時刻T1至時刻T2及時刻T3至時刻T12施加電位“VH1”。另外，例如，也可以在時刻T1至時刻T2、時刻T3至時刻T6、時刻T7至時刻T11及時刻T12施加低電位。另外，例如，也可以在時刻T1至時刻T6施加電位“VH2”
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式3
在本實施方式中，參照圖式說明本發明的一個實施方式的攝像裝置的具體結構例子。
圖15A是本發明的一個實施方式的攝像裝置的剖面圖的一個例子，其示出圖1所示的電路11中的光電轉換元件20、電晶體31及電晶體32的具體的連接方式的一個例子。另外，在圖15A中未圖示電晶體33至電晶體35。該攝像裝置包括設置有電晶體31至電晶體35的層1100及設置有光電轉換元件20的層1200。
注意，雖然在本實施方式所說明的剖面圖中，各佈線、各電極及各導電體91為彼此不同的組件，但是在圖式上彼此電連接的組件有時在實際的電路中被認作為同一個組件。此外，電晶體的閘極電極、源極電極或汲極電極藉由導電體91與各佈線連接的方式是一個例子，而有時電晶體的閘極電極、源極電極和汲極電極都具有佈線的功能。
此外，在各組件上設置有能夠用作保護膜、層間絕緣層或平坦化膜的 絕緣層92及絕緣層93等。例如，絕緣層92及絕緣層93等可以使用氧化矽膜、氧氮化矽膜等無機絕緣膜。或者，也可以使用丙烯酸樹脂、聚醯亞胺樹脂等有機絕緣膜等。較佳的是，根據需要藉由CMP(Chemical Mechanical Polishing：化學機械拋光)法等對絕緣層92及絕緣層93等的頂面進行平坦化處理。
另外，有時不設置圖式所示的佈線等的一部分，有時各層包括在圖式中未圖示的佈線等及電晶體等。此外，有時該疊層結構包括在圖式中未圖示的層。此外，有時不包括圖式所示的層的一部分。
雖然圖15A例示各電晶體包括背閘極電極的方式，但是如圖15B所示，也可以不包括背閘極電極。另外，如圖15C所示，也可以電晶體的一部分，例如只有電晶體31包括背閘極電極。該背閘極電極有時與對置設置的前閘極電極電連接。或者，有時對該背閘極電極供應與前閘極電極不同的恆電位。注意，還可以將該背閘極電極的有無適用於本實施方式所說明的其他攝像裝置。
作為設置於層1200的光電轉換元件20可以採用各種方式的元件。圖15A示出將硒類材料用於光電轉換層21的方式。使用硒類材料的光電轉換元件20對可見光具有高外部量子效率。該光電轉換元件可以是因突崩潰現象而使電子放大量相對於入射光量大的高靈敏度的感測器。另外，由於硒類材料的光吸收係數高，而具有易於將光電轉換層21形成得較薄的優點。
作為硒類材料，可以使用非晶硒或結晶硒。作為結晶硒的一個例子，可以藉由形成非晶硒之後進行加熱處理而形成。另外，藉由使結晶硒的結 晶粒徑小於像素間距，可以減少各像素的特性偏差。另外，與非晶硒相比，結晶硒具有對於可見光的光譜靈敏度及光吸收係數高的特性。
另外，光電轉換層21可以為含有銅、銦、硒的化合物(CIS)的層，也可以為含有銅、銦、鎵、硒的化合物(CIGS)的層。在CIS層及CIGS層中，可以與硒的單層同樣地形成能夠利用突崩潰現象的光電轉換元件。
作為採用硒類材料的光電轉換元件20，例如可以採用在由金屬材料等形成的電極26與透光導電層22之間具有光電轉換層21的結構。此外，CIS及CIGS是p型半導體，而也可以與其接觸地設置n型半導體的硫化鎘或硫化鋅等以形成鍵合。
為了使突崩潰現象發生，較佳為對光電轉換元件施加較高的電壓(例如，10V以上)。由於OS電晶體具有其汲極耐壓高於Si電晶體的特性，因此可以更容易地對光電轉換元件施加較高的電壓。因此，藉由組合汲極耐壓高的OS電晶體與將硒類材料用於光電轉換層的光電轉換元件，可以實現高靈敏度且高可靠性的攝像裝置。
另外，在圖15A中雖然採用不使光電轉換層21與透光導電層22在像素電路間分離的結構，但是也可以如圖16A所示採用在電路間分離的結構。此外，在像素間的不具有電極26的區域中，較佳為以絕緣體形成分隔壁27，以不使光電轉換層21及透光導電層22產生裂縫，但是也可以如圖16B所 示採用不設置分隔壁27的結構。另外，雖然圖15A示出透光導電層22和佈線94之間介於佈線95及導電體91的結構，但是也可以如圖16C和圖16D所示採用透光導電層22與佈線94直接連接的結構。
此外，電極26及佈線94等也可以採用多層結構。例如，如圖17A所示，電極26也可以採用導電層26a和導電層26b的兩層結構，而佈線94也可以採用導電層94a和導電層94b的兩層結構。在圖17A的結構中，例如，較佳為選擇低電阻的金屬等來形成導電層26a及導電層94a，而選擇與光電轉換層21的接觸特性好的金屬等來形成導電層26b。藉由採用這種結構，可以提高光電轉換元件的電特性。此外，一些種類的金屬因與透光導電層22接觸而會產生電蝕。即使將這種金屬用於導電層94a，也藉由導電層94b可以防止電蝕。
作為導電層26a及導電層94a，例如可以使用鋁、鈦或依次層疊鈦、鋁和鈦的疊層。另外，作為導電層26b及導電層94b，例如可以使用鉬或鎢等。
此外，絕緣層92等也可以採用多層結構。例如，如圖17B所示，在絕緣層92包括絕緣層92a和絕緣層92b，且絕緣層92a和絕緣層92b的蝕刻速率等不同的情況下，導電體91具有步階。在用作層間絕緣層或平坦化膜的其他絕緣層採用多層結構的情況下，導電體91同樣地具有步階。注意，在此示出絕緣層92採用兩層結構的例子，但是絕緣層92及其他絕緣層也可以採用三層以上的疊層結構。
分隔壁27可以使用無機絕緣體或絕緣有機樹脂等形成。另外，分隔壁27也可以著色成黑色等以遮蔽照射到電晶體等的光及/或確定每一個像素的受光部的面積。
另外，光電轉換元件20也可以採用使用了如非晶矽膜或微晶矽膜等的pin型二極體元件等。
例如，圖18是作為光電轉換元件20使用pin型薄膜光電二極體的例子。該光電二極體包括依次層疊的p型半導體層25、i型半導體層24及n型半導體層23。i型半導體層24較佳為使用非晶矽。n型半導體層23及p型半導體層25可以使用包含賦予各導電型的摻雜物的非晶矽或者微晶矽等。以非晶矽為光電轉換層的光電二極體在可見光波長區域內的靈敏度較高，而易於檢測微弱的可見光。
在圖18所示的光電轉換元件20中，p型半導體層25與電極26電連接。此外，n型半導體層23藉由導電體91與佈線94電連接。
此外，具有pin型薄膜光電二極體的形態的光電轉換元件20的結構以及光電轉換元件20與佈線的連接方式可以採用圖19A至圖19F所示的例子。另外，光電轉換元件20的結構以及光電轉換元件20與佈線的連接方式不侷限於此，也可以採用其他方式。
圖19A示出設置有與光電轉換元件20的n型半導體層23接觸的透光導電層22的結構。透光導電層22用作電極，而可以提高光電轉換元件20的輸出電流。
透光導電層22例如可以使用銦錫氧化物、包含矽的銦錫氧化物、包含鋅的氧化銦、氧化鋅、包含鎵的氧化鋅、包含鋁的氧化鋅、氧化錫、包含氟的氧化錫、包含銻的氧化錫或石墨烯等。此外，透光導電層22不侷限於單層，而也可以為不同膜的疊層。
圖19B示出光電轉換元件20的n型半導體層23與佈線95直接連接的結構。
圖19C示出設置有與光電轉換元件20的n型半導體層23接觸的透光導電層22且佈線95與透光導電層22電連接的結構。
圖19D示出在覆蓋光電轉換元件20的絕緣層中設置有使n型半導體層23露出的開口部且覆蓋該開口部的透光導電層22與佈線95電連接的結構。
圖19E示出設置有穿過光電轉換元件20的導電體91的結構。在該結構中，佈線94藉由導電體91與n型半導體層23電連接。注意，雖然在圖式中在外觀上佈線94藉由p型半導體層25電連接到電極26，但是，由於 p型半導體層25的橫向方向上的電阻較高，因此藉由在佈線94與電極26之間設置適當的間隔，可以大大提高兩者之間的電阻。由此，可以防止陽極與陰極的短路而確保光電轉換元件20的二極體特性。另外，也可以設置多個與n型半導體層23電連接的導電體91。
圖19F示出在圖19E的光電轉換元件20中設置與n型半導體層23接觸的透光導電層22的結構。
另外，在圖19D、圖19E及圖19F所示的光電轉換元件20中，受光區域不與佈線等重疊，因此可以確保較大的受光面積。
此外，如圖20所示，光電轉換元件20也可以採用將矽基板100用作光電轉換層的光電二極體。
使用上述硒類材料或非晶矽等形成的光電轉換元件20可以利用成膜製程、光微影製程、蝕刻製程等一般的半導體製程製造。另外，由於硒類材料具有高電阻，也可以如圖15A所示那樣採用光電轉換層21不在電路間分離的結構。因此，本發明的一個實施方式的攝像裝置可以以高良率及低成本製造。另一方面，在形成將矽基板100用作光電轉換層的光電二極體時，需要拋光製程或貼合製程等難度較高的製程。
此外，在本發明的一個實施方式的攝像裝置中也可以採用包括矽基板 106的多層結構，在該矽基板106中形成有電路。例如，如圖21A所示，層1400可以與像素電路重疊，該層1400包括在矽基板106中具有活性區域的電晶體101及電晶體102。另外，圖21B相當於電晶體的通道寬度方向的剖面圖。
形成在矽基板106的電路能夠讀出像素電路所輸出的信號並進行轉換該信號的處理等，例如，也可以包括如圖21C所示的電路圖那樣的CMOS反相器。電晶體101(n通道型)的閘極電極及電晶體102(p通道型)的閘極電極彼此電連接。電晶體101和電晶體102中的一個電晶體的源極電極和汲極電極中的一個電連接到另一個電晶體的源極電極和汲極電極中的一個。另外，電晶體101和電晶體102的源極電極和汲極電極中的另一個分別與不同的佈線電連接。
此外，矽基板106不侷限於塊狀矽基板，也可以使用以鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體為材料的基板。
在此，如圖20和圖21A所示，在形成有包括氧化物半導體的電晶體的區域和形成有Si裝置(Si電晶體或Si光電二極體)的區域之間設置有絕緣層96。
設置在電晶體101及電晶體102的活性區域附近的絕緣層中的氫使矽的懸空鍵終結。因此，該氫提高電晶體101及電晶體102的可靠性。另一方面，設置在電晶體31等的活性層的氧化物半導體層附近的絕緣層中的氫 有可能成為在氧化物半導體層中生成載子的原因之一。因此，該氫有時引起電晶體31等的可靠性的下降。因此，當層疊包含Si電晶體的一個層與包含OS電晶體的另一個層時，較佳為在它們之間設置能夠具有防止氫擴散的功能的絕緣層96。藉由設置絕緣層96將氫封閉在一個層中，可以提高電晶體101及電晶體102的可靠性。同時，由於能夠抑制氫從一個層擴散到另一個層，所以可以提高電晶體31等的可靠性。
絕緣層96例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
另外，在如圖21A所示的結構中，可以將形成在矽基板106的電路(例如，驅動電路)、電晶體31等與光電轉換元件20重疊地形成，由此可以提高像素的集成度。也就是說，可以提高攝像裝置的解析度。例如，該攝像裝置適合用於像素數為4k2k、8k4k或16k8k等的攝像裝置。另外，由於8k4k的攝像裝置大約具有三千三百萬個像素，因此也可以將其稱為33M。另外，例如，也可以採用如下結構：電路11中的電晶體34及電晶體35由Si電晶體形成，並具有與電晶體31、電晶體32、電晶體33及光電轉換元件20重疊的區域。在該情況下，電晶體31、電晶體32及電晶體33由OS電晶體形成。
在圖21A所示的攝像裝置中，不在矽基板106上設置光電轉換元件。因此，可以在不受到各種電晶體或佈線等的影響的情況下確保照射到光電轉換元件20的光的光路，因此可以形成高開口率的像素。
另外，雖然在圖21A和圖21B中示出Si電晶體為鰭(fin)型結構的例子，但是也可以如圖22A所示地採用平面型結構。或者，如圖22B所示地採用具有矽薄膜的活性層105的電晶體。另外，活性層105可以使用多晶矽或SOI(Silicon on Insulator：絕緣層上覆矽)的單晶矽。
此外，本發明的一個實施方式的攝像裝置可以採用圖23所示的結構。
圖23所示的攝像裝置是圖21A所示的攝像裝置的變形例子，且示出由OS電晶體及Si電晶體形成CMOS反相器的例子。
在此，設置於層1400的Si電晶體的電晶體102為p通道型，設置於層1100的OS電晶體的電晶體101為n通道型。藉由只將p通道型電晶體設置於矽基板106，可以省略井的形成或n型雜質層的形成等製程。
另外，雖然圖23的攝像裝置示出將硒等用於光電轉換元件20的例子，但是也可以採用與圖18同樣的使用pin型薄膜光電二極體的結構。
在圖23所示的攝像裝置中，電晶體101可以藉由與形成在層1100的電晶體31及電晶體32相同的製程製造。因此，可以簡化攝像裝置的製程。
另外，本發明的一個實施方式的攝像裝置也可以採用圖24所示的結構：由形成在矽基板100上的光電二極體及形成在該光電二極體上的OS電晶體構成的像素與形成有電路的矽基板106貼合。藉由採用上述結構，可以易於提高形成在矽基板100上的光電二極體的有效面積。另外，藉由利用微型化的Si電晶體使形成在矽基板106中的電路高集成化，可以提供高性能的半導體裝置。
另外，作為圖24的變形例，可以如圖25及圖26所示地採用由OS電晶體及Si電晶體構成電路的結構。藉由採用上述結構，可以易於提高形成在矽基板100上的光電二極體的有效面積。另外，藉由利用微型化的Si電晶體使形成在矽基板106中的電路高集成化，可以提供高性能的半導體裝置。
當採用圖25的結構時，可以由矽基板106上的OS電晶體及Si電晶體構成CMOS電路。由於OS電晶體的關態電流極低，由此可以構成洩漏電流極少的CMOS電路。
當採用圖26的結構時，可以由矽基板100上的OS電晶體及矽基板106上的Si電晶體構成CMOS電路。
圖27A為對攝像裝置追加濾色片等的結構的一個例子的剖面圖。該剖 面圖示出包括相當於三個像素的像素電路的區域的一部分。形成有光電轉換元件20的層1200上形成有絕緣層2500。絕緣層2500可以使用可見光透射性高的氧化矽膜等。另外，也可以作為鈍化膜層疊氮化矽膜。此外，也可以作為反射防止膜層疊氧化鉿等介電膜。
在絕緣層2500上也可以形成有遮光層2510。遮光層2510可以具有防止透過上部的濾色片的光的混合的功能。遮光層2510可以為鋁、鎢等的金屬層或者層疊該金屬層與能夠用作反射防止膜的介電膜的結構。
在絕緣層2500及遮光層2510上也可以設置被用作平坦化膜的有機樹脂層2520。另外，在每個像素中分別形成有濾色片2530(濾色片2530a、濾色片2530b及濾色片2530c)。例如，使濾色片2530a、濾色片2530b及濾色片2530c具有R(紅色)、G(綠色)、B(藍色)、Y(黃色)、C(青色)和M(洋紅)等的顏色，由此可以獲得彩色影像。
在濾色片2530上也可以設置具有透光性的絕緣層2560等。
此外，如圖27B所示，也可以使用光學轉換層2550代替濾色片2530。藉由採用這種結構，可以形成能夠獲得各種各樣的波長區域內的影像的攝像裝置。
例如，藉由作為光學轉換層2550使用阻擋可見光線的波長以下的光的濾光片，可以形成紅外線攝像裝置。另外，藉由作為光學轉換層2550使用阻擋紅外線的波長以下的光的濾光片，可以形成遠紅外線攝像裝置。另外，藉由作為光學轉換層2550使用阻擋可見光線的波長以上的光的濾光片，可以形成紫外線攝像裝置。
另外，藉由將閃爍體用於光學轉換層2550，可以形成用於X射線攝像裝置等的獲得使輻射強度視覺化的影像的攝像裝置。當透過拍攝物件的X射線等輻射入射到閃爍體時，由於被稱為光致發光的現象而轉換為可見光線或紫外光線等的光(螢光)。藉由由光電轉換元件20檢測該光來獲得影像資料。也可以將該結構的攝像裝置用於輻射探測器等。
閃爍體含有如下物質：當閃爍體被照射X射線或伽瑪射線等放射線時吸收放射線的能量而發射可見光或紫外線的物質或者含有該物質的材料。例如，已知Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等材料或將其分散到樹脂或陶瓷中的材料。
另外，在使用硒類材料的光電轉換元件20中，由於可以將X射線等的放射線直接轉換為電荷，因此可以不使用閃爍體。
在濾色片2530a、濾色片2530b及濾色片2530c上也可以設置有微透鏡陣列2540。透過微透鏡陣列2540所具有的各透鏡的光經由設置在其下的濾色片而照射到光電轉換元件20。另外，圖27A、圖27B、圖27C所示的層1200之外的區域為層1600。
以圖15A所示的攝像裝置為例子來將圖27C所示的攝像裝置的具體結構示出於圖28。另外，以圖20所示的攝像裝置為例子來將圖27C所示的攝像裝置的具體結構示出於圖29。
此外，如圖30和圖31所示，本發明的一個實施方式的攝像裝置也可以與繞射光柵1500組合。可以將介於繞射光柵1500的拍攝物件的影像(繞射影像)提取到像素中，然後根據像素中的攝像影像藉由運算處理構成輸入影像(拍攝物件的影像)。此外，可以藉由使用繞射光柵1500代替透鏡來降低攝像裝置的成本。
繞射光柵1500可以由具有透光性的材料形成。例如，可以使用無機絕緣膜諸如氧化矽膜、氧氮化矽膜等。或者，還可以使用有機絕緣膜諸如丙烯酸樹脂、聚醯亞胺樹脂等。此外，也可以使用上述無機絕緣膜和有機絕緣膜的疊層。
可以藉由使用感光樹脂等的光微影製程形成繞射光柵1500。也可以藉由光微影製程和蝕刻製程形成。也可以藉由奈米壓印法或雷射劃片法等形成。
另外，也可以在繞射光柵1500和微透鏡陣列2540之間具有間隔X。間隔X可以為1mm以下，較佳為100μm以下。此外，該間隔既可以為空間，又可以將具有透光性的材料用作密封層或黏合層地設置。例如，將氮或稀有氣體等惰性氣體密封到該間隔中。或者，也可以將丙烯酸樹脂、環氧樹脂或聚醯亞胺樹脂等設置在該間隔中。或者，也可以設置矽酮油等液體。另外，在不設置微透鏡陣列2540的情況下也可以在濾色片2530和繞射光柵1500之間具有間隔X。
如圖32所示，本發明的一個實施方式的攝像裝置可以包括：包括配置為矩陣狀的電路11的像素部400；與電路11連接的行驅動器410；與電路11連接的電路12；與電路12連接的A/D轉換電路420；與A/D轉換電路420連接的列驅動器430。在電路11中，佈線61(TX)、佈線62(RES)、佈線63(AZ)及佈線65(SEL)與行驅動器410連接。
在被行驅動器410選擇的電路11中取得的成像資料藉由電路12輸入到A/D轉換電路420。A/D轉換電路420藉由A/D轉換將被輸入的成像資料轉換為數位資料。經過A/D轉換的數位資料藉由列驅動器430被依次提取到外部。作為行驅動器410和列驅動器430，例如可以使用各種電路如解碼器或移位暫存器等。
另外，攝像裝置可以如圖33A1和圖33B1所示地彎曲。圖33A1示出使攝像裝置沿著同圖中的雙點劃線X1-X2的方向彎曲的狀態。圖33A2示出圖33A1中的雙點劃線X1-X2所示的部分的剖面圖。圖33A3示出圖33A1中的雙點劃線Y1-Y2所示的部分的剖面圖。
圖33B1示出使攝像裝置沿著同圖中的雙點劃線X3-X4的方向彎曲且沿著同圖中的雙點劃線Y3-Y4的方向彎曲的狀態。圖33B2是圖33B1中的雙點劃線X3-X4所示的部分的剖面圖。圖33B3是圖33B1中的雙點劃線Y3-Y4所示的部分的剖面圖。
藉由使攝像裝置彎曲，可以降低像場彎曲或像散(astigmatism)。因 此，可以容易進行與攝像裝置組合使用的透鏡等的光學設計。例如，由於可以減少用於像差校正的透鏡的數量，所以可以容易地實現使用攝像裝置的半導體裝置等的小型化或輕量化。此外，可以提高攝像影像的品質。
在本實施方式中，描述了本發明的一個實施方式。或者，在其他實施方式中，描述本發明的一個實施方式。但是，本發明的一個實施方式不侷限於此。換而言之，在本實施方式及其他的實施方式中，記載有各種各樣的發明的方式，因此本發明的一個實施方式不侷限於特定的方式。例如，雖然作為例子示出將本發明的一個實施方式適用於攝像裝置的情況，但是本發明的一個實施方式不侷限於此。根據情況或狀況，也可以不將本發明的一個實施方式適用於攝像裝置。例如，也可以將本發明的一個實施方式適用於具有其他功能的半導體裝置。例如，作為本發明的一個實施方式，示出電晶體的通道形成區域、源極區域、汲極區域等包含氧化物半導體的例子，但是本發明的一個實施方式不侷限於此。根據情況或狀況，本發明的一個實施方式的各種電晶體、電晶體的通道形成區域、電晶體的源極區域、汲極區域等可以包含各種半導體。根據情況或狀況，本發明的一個實施方式的各種電晶體、電晶體的通道形成區域、或者電晶體的源極區域、汲極區域等可以包含矽、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵和有機半導體等中的至少一個。另外，例如，根據情況或狀況，本發明的一個實施方式的各種電晶體、電晶體的通道形成區域、電晶體的源極區域、汲極區域等可以不包含氧化物半導體。例如，根據情況或狀況，電晶體31和電晶體32中的兩個或一個也可以在活性層不包括氧化物半導體層。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式4
在本實施方式中，參照圖式對能夠用於本發明的一個實施方式的具有氧化物半導體的電晶體進行說明。注意，在本實施方式的圖式中，為了明確起見，放大、縮小或省略部分組件。
圖34A和圖34B是本發明的一個實施方式的電晶體201的俯視圖及剖 面圖。圖34A是俯視圖，圖34A所示的點劃線B1-B2方向上的剖面相當於圖34B。另外，圖34A所示的點劃線B3-B4方向上的剖面相當於圖36A。另外，有時將點劃線B1-B2方向稱為通道長度方向，將點劃線B3-B4方向稱為通道寬度方向。
電晶體201包括基板215、絕緣層220、氧化物半導體層230、導電層240、導電層250、絕緣層260、導電層270、絕緣層275及絕緣層280。
絕緣層220與基板215接觸，氧化物半導體層230與絕緣層220接觸，導電層240及導電層250與絕緣層220及氧化物半導體層230接觸，絕緣層260與絕緣層220、氧化物半導體層230、導電層240及導電層250接觸，導電層270與絕緣層260接觸，絕緣層275與絕緣層220、導電層240、導電層250及導電層270接觸，絕緣層280與絕緣層275接觸。
在此，在氧化物半導體層230中，將與導電層240重疊的區域記作區域331，將與導電層250重疊的區域記作區域332，並將與絕緣層260重疊的區域記作區域333。
另外，導電層240及導電層250與氧化物半導體層230電連接。
導電層240可以用作源極電極和汲極電極中的一個，導電層250可以用作源極電極和汲極電極中的另一個，絕緣層260可以用作閘極電極絕緣層，導電層270可以用作閘極電極。
另外，圖34B所示的區域331可以用作源極區和汲極區中的一個，區域332可以用作源極區和汲極區中的另一個，區域333可以用作通道形成區。
此外，示出導電層240及導電層250為單層的例子，但也可以採用兩層以上的疊層。此外，示出導電層270由導電層271及導電層272的兩層形成的例子，但也可以採用一層或三層以上的疊層。同樣也可以應用於本實施方式所說明的其他電晶體。
此外，根據需要也可以使絕緣層280具有平坦化膜的功能。
此外，本發明的一個實施方式的電晶體也可以採用圖34C及圖34D所示的結構。圖34C是電晶體202的俯視圖，圖34C所示的點劃線C1-C2方向上的剖面相當於圖34D。另外，圖34C所示的點劃線C3-C4方向上的剖面相當於圖36B。另外，有時將點劃線C1-C2方向稱為通道長度方向，將點劃線C3-C4方向稱為通道寬度方向。
電晶體202與電晶體201的不同之處在於絕緣層260的端部與導電層270的端部不一致。在電晶體202中，由於導電層240及導電層250被絕緣層260大範圍地覆蓋，所以導電層240、導電層250與導電層270間的電阻高，因此電晶體202具有閘極電極汲極電流低的特徵。
電晶體201及電晶體202是具有導電層270與導電層240及導電層250重疊的區域的頂閘極結構。為了減少寄生電容，較佳為將該區域的通道長度方向上的寬度設定為3nm以上且小於300nm。在該結構中，由於不在氧化物半導體層230中形成偏置區域，所以容易形成通態電流大的電晶體。
本發明的一個實施方式的電晶體也可以採用圖34E和圖34F所示的結構。圖34E是電晶體203的俯視圖，圖34E所示的點劃線D1-D2方向上的剖面相當於圖34F。另外，圖34E所示的點劃線D3-D4方向上的剖面相當於圖36A。另外，有時將點劃線D1-D2方向稱為通道長度方向，將點劃線D3-D4方向稱為通道寬度方向。
電晶體203的絕緣層220與基板215接觸，氧化物半導體層230與絕緣層220接觸，絕緣層260與絕緣層220及氧化物半導體層230接觸，導電層270與絕緣層260接觸，絕緣層275與絕緣層220、氧化物半導體層230及導電層270接觸，絕緣層280與絕緣層275接觸，導電層240及導電層250與氧化物半導體層230及絕緣層280接觸。
絕緣層275及絕緣層280中設置有開口部，藉由該開口部導電層240及導電層250與氧化物半導體層230電連接。
注意，根據需要也可以具有與導電層240、導電層250及絕緣層280接觸的絕緣層(平坦化膜)等。
另外，在氧化物半導體層230中，將與絕緣層275重疊並由區域331與區域333夾持的區域記作區域334。另外，將與絕緣層275重疊並由區域332與區域333夾持的區域記作區域335。
此外，本發明的一個實施方式的電晶體也可以採用圖35A及圖35B所示的結構。圖35A是電晶體204的俯視圖，圖35A所示的點劃線E1-E2方向上的剖面相當於圖35B。另外，圖35A所示的點劃線E3-E4方向上的剖面相當於圖36A。另外，有時將點劃線E1-E2方向稱為通道長度方向，將點劃線E3-E4方向稱為通道寬度方向。
電晶體204的絕緣層220與基板215接觸，氧化物半導體層230與絕緣層220接觸，導電層240及導電層250與絕緣層220及氧化物半導體層230接觸，絕緣層260與絕緣層220及氧化物半導體層230接觸，導電層270與絕緣層260接觸，絕緣層275與絕緣層220、氧化物半導體層230、導電層240、導電層250及導電層270接觸，絕緣層280與絕緣層275接觸。
電晶體204與電晶體203的不同之處在於：導電層240及導電層250覆蓋氧化物半導體層230的端部且與其接觸。
電晶體203及電晶體204是不具有導電層270、導電層240及導電層250重疊的區域的自對準結構。自對準結構的電晶體由於閘極電極與源極電極及汲極電極之間的寄生電容極小，所以適用於高速工作。
此外，本發明的一個實施方式的電晶體也可以採用圖35C及圖35D所示的結構。圖35C是電晶體205的俯視圖，圖35C所示的點劃線F1-F2方向上的剖面相當於圖35D。另外，圖35C所示的點劃線F3-F4方向上的剖面相當於圖36A。另外，有時將點劃線F1-F2方向稱為通道長度方向，將點劃線F3-F4方向稱為通道寬度方向。
在電晶體205中，導電層240由導電層241和導電層242這兩個層形 成，導電層250由導電層251和導電層252這兩個層形成。另外，絕緣層220與基板215接觸，氧化物半導體層230與絕緣層220接觸，導電層241及導電層251與氧化物半導體層230接觸，絕緣層260與絕緣層220、氧化物半導體層230、導電層241及導電層251接觸，導電層270與絕緣層260接觸，絕緣層275與絕緣層220、導電層241、導電層251及導電層270接觸，絕緣層280與絕緣層275接觸，導電層242與導電層241及絕緣層280接觸，導電層252與導電層251及絕緣層280接觸。
這裡，導電層241及導電層251與氧化物半導體層230的頂面接觸而不與側面接觸。
注意，根據需要也可以具有與導電層242、導電層252及絕緣層280接觸的絕緣層等。
另外，導電層241及導電層251與氧化物半導體層230電連接。並且，導電層242與導電層241電連接，導電層252與導電層251電連接。
在氧化物半導體層230中，與導電層241重疊的區域是可以用作源極區和汲極區中的一個的區域331，與導電層251重疊的區域是可以用作源極區和汲極區中的另一個的區域332。
此外，本發明的一個實施方式的電晶體也可以採用圖35E及圖35F所示的結構。圖35E是電晶體206的俯視圖，圖35E所示的點劃線G1-G2方向上的剖面相當於圖35F。另外，圖35E所示的點劃線G3-G4方向上的剖面相當於圖36A。另外，有時將點劃線G1-G2方向稱為通道長度方向，將點劃線G3-G4方向稱為通道寬度方向。
電晶體206與電晶體203的不同之處在於，在電晶體206中，導電層240由導電層241及導電層242這兩個層形成，導電層250由導電層251及導電層252這兩個層形成。
在電晶體205及電晶體206中，由於導電層240及導電層250不與絕緣層220接觸，所以絕緣層220中的氧不容易被導電層240及導電層250 奪取，容易將氧從絕緣層220供應給氧化物半導體層230中。
另外，也可以對電晶體203、電晶體204及電晶體206中的區域334及區域335添加用來形成氧缺陷來提高導電率的雜質。作為在氧化物半導體層中形成氧缺陷的雜質，例如可以使用選自磷、砷、銻、硼、鋁、矽、氮、氦、氖、氬、氪、氙、銦、氟、氯、鈦、鋅及碳中的一種以上。作為該雜質的添加方法，可以使用電漿處理法、離子植入法、離子摻雜法、電漿浸沒離子佈植技術(Plasma-immersion ion implantation method)等。
藉由將上述元素作為雜質元素添加到氧化物半導體層，氧化物半導體層中的金屬元素與氧之間的鍵合被切斷，形成氧缺陷。藉由包含在氧化物半導體層中的氧缺陷與殘留在氧化物半導體層中或在後面添加的氫之間的相互作用，可以提高氧化物半導體層的導電率。
另外，當對添加雜質元素形成有氧缺陷的氧化物半導體添加氫時，氫進入氧缺陷處而在導帶附近形成施體能階。其結果是，可以形成氧化物導電體。這裡氧化物導電體是指導電體化的氧化物半導體。另外，氧化物導電體與氧化物半導體同樣地具有透光性。
氧化物導電體是簡併半導體，可以推測其導帶端與費米能階一致或大致一致。因此，氧化物導電體層與能夠用作源極電極及汲極電極的導電層之間的接觸是歐姆接觸，可以降低氧化物導電體層與能夠用作源極電極及汲極電極的導電層之間的接觸電阻。
另外，雖然在圖34A至圖36D的電晶體201至電晶體206中示出氧化物半導體層230為單層的例子，但是氧化物半導體層230也可以為疊層。圖37A是氧化物半導體層230的俯視圖，圖37B和圖37C是具有氧化物半導體層230a及氧化物半導體層230b的雙層結構的氧化物半導體層230的剖面圖。另外，圖37D和圖37E是具有氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c的三層結構的氧化物半導體層230的剖面圖。
另外，由於氧化物半導體層230a及氧化物半導體層230c中不形成通 道區，因此也可以將其稱為絕緣層。
氧化物半導體層230a、氧化物半導體層230b、氧化物半導體層230c可以分別使用組成各不相同的氧化物半導體層等。
電晶體201至電晶體206的氧化物半導體層230可以與圖37B、圖37C或圖37D、圖37E所示的氧化物半導體層230調換。
另外，本發明的一個實施方式的電晶體也可以採用圖38A至圖40D所示的結構。圖38A、圖38C、圖38E及圖39A、圖39C、圖39E分別是電晶體207至電晶體212的俯視圖，圖38B、圖38D、圖38F及圖39B、圖39D、圖39F分別示出圖38A、圖38C、圖38E及圖39A、圖39C、圖39E所示的點劃線H1-H2方向至M1-M2方向的剖面。另外，圖40A示出圖38A、圖38E及圖39A、圖39C、圖39E所分別示出的點劃線H3-H4及J3-J4至M3-M4方向的剖面。另外，圖40B示出圖38C所示的點劃線I3-I4方向的剖面。
電晶體207及電晶體208除了在區域331及區域332中氧化物半導體層230為兩層(氧化物半導體層230a、氧化物半導體層230b)、在區域333中氧化物半導體層230為三層(氧化物半導體層230a、氧化物半導體層230b、氧化物半導體層230c)以及在導電層240及導電層250與絕緣層260之間夾有氧化物半導體層的一部分(氧化物半導體層230c)之處以外其他結構與電晶體201及電晶體202相同。
電晶體209、電晶體210及電晶體212除了在區域331、區域332、區域334及區域335中氧化物半導體層230為兩層(氧化物半導體層230a、氧化物半導體層230b)、在區域333中氧化物半導體層230為三層(氧化物半導體層230a、氧化物半導體層230b、氧化物半導體層230c)之處以外其他結構與電晶體203、電晶體204及電晶體206相同。
電晶體211除了在區域331及區域332中氧化物半導體層230為兩層(氧化物半導體層230a、氧化物半導體層230b)、在區域333中氧化物半導體層230為三層(氧化物半導體層230a、氧化物半導體層230b、氧化物半導體層230c)以及在導電層241及導電層251與絕緣層260之間夾有氧 化物半導體層的一部分(氧化物半導體層230c)之處以外其他結構與電晶體205相同。
另外，本發明的一個實施方式的電晶體可以如圖41A至圖41F及圖42A至圖42F所分別示出的電晶體201至電晶體212的通道長度方向的剖面圖、圖36C所示的電晶體201至電晶體206的通道寬度方向的剖面圖及圖40C所示的電晶體207至電晶體212的通道寬度方向的剖面圖那樣，採用在氧化物半導體層230與基板215之間具有導電層273的結構。藉由將導電層273用作第二閘極電極(也稱為背閘極電極)，氧化物半導體層230的通道形成區被導電層270及導電層273電性上包圍。將這種電晶體結構稱為surrounded channel(s-channel)結構。由此，可以增加通態電流。另外，可以進行臨界電壓的控制。此外，在圖41A至圖41F及圖42A至圖42F所示的剖面圖中，也可以使導電層273的寬度比氧化物半導體層230的寬度短。再者，也可以使導電層273的寬度比導電層270的寬度短。
當想要增加通態電流時，例如，對導電層270及導電層273供應相同的電位來實現雙閘極電晶體即可。另外，當想要控制臨界電壓時，對導電層273供應與導電層270不同的恆電位即可。為了對導電層270及導電層273供應相同的電位，例如，如圖36D及圖40D所示，藉由接觸孔使導電層270與導電層273電連接即可。
另外，本發明的一個實施方式的電晶體可以採用圖43A及圖43B所示的結構。圖43A是俯視圖，圖43B是對應於圖43A所示的點劃線N1-N2的剖面圖。另外，圖43C是對應於圖43A所示的點劃線N3-N4的剖面圖。注意，在圖43A的俯視圖中，為了明確起見，省略了部分組件。
電晶體213的絕緣層220與基板215接觸，氧化物半導體層230(氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c)與絕緣層220接觸，導電層240及導電層250與氧化物半導體層230b接觸，絕緣層260與氧化物半導體層230c接觸，導電層270與絕緣層260接觸，絕緣層280與絕緣層220、導電層240及導電層250接觸。另外，氧化物半導體層230c、絕緣層260及導電層270設置在絕緣層280的開口部中，該開口部到達氧化物半導體層230b。
與之前所述的其他的電晶體的結構相比，電晶體213中的導電層240或導電層250與導電層270重疊的區域少，所以電晶體213的結構可以降低寄生電容。因此，電晶體213適用於需要高速工作的電路的構件。另外，雖然較佳為電晶體213的頂面如圖43B和圖43C所示地利用CMP(Chemical Mechanical Polishing：化學機械拋光)法等進行平坦化，但是也可以採用不進行平坦化的結構。
如圖44A及圖44B的俯視圖(僅示出氧化物半導體層230、導電層240及導電層250)所示，本發明的一個實施方式的電晶體中的導電層240及導電層250的寬度(WSD)也可以比氧化物半導體層230的寬度(WOS)長或短。當滿足WOS
Figure 105112272-A0202-12-0043-140
WSD(WSD為WOS以下)的關係時，閘極電場容易施加到氧化物半導體層230整體，可以提高電晶體的電特性。此外，如圖44C所示，導電層240及導電層250也可以僅形成於與氧化物半導體層230重疊的區域。
另外，在具有氧化物半導體層230a及氧化物半導體層230b的電晶體以及具有氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c的電晶體中，藉由適當地選擇構成氧化物半導體層230的兩層或三層的材料，可以將電流流過在氧化物半導體層230b中。由於電流流過氧化物半導體層230b，因此不容易受到介面散射的影響，所以可以獲得很大的通態電流。由此，有時藉由增加氧化物半導體層230b的厚度增加通態電流。
藉由使用上述結構的電晶體，可以使半導體裝置具有良好的電特性。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中對實施方式4所示的電晶體的組件進行詳細的說明。
作為基板215，可以使用玻璃基板、石英基板、半導體基板、陶瓷基板、對表面進行絕緣處理的金屬基板等。或者，作為基板215，可以使用形成有 電晶體的矽基板以及該矽基板上形成有絕緣層、佈線、能夠用作接觸插頭的導電體等。另外，當對矽基板僅形成p通道型電晶體時，較佳為使用具有n-型導電型的矽基板。另外，也可以使用包括n-型或i型矽層的SOI基板。另外，較佳為形成電晶體的矽基板的表面的平面配向為(110)面。藉由在(110)面形成p通道型電晶體，可以提高移動率。
絕緣層220除了防止雜質從包含在基板215中的組件擴散的功能以外，還可以具有對氧化物半導體層230供應氧的功能。因此，絕緣層220較佳為含氧的絕緣層，更佳為包含比化學計量組成多的氧的絕緣層。例如，絕緣層為利用熱脫附譜分析法(TDS(Thermal Desorption Spectroscopy))而得到的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上的膜。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。此外，當基板215是形成有其他裝置的基板時，絕緣層220還用作層間絕緣膜。在此情況下，較佳為利用CMP法等進行平坦化處理，以使其表面平坦。
例如，作為絕緣層220可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物絕緣層、氮化矽、氮氧化矽、氮化鋁和氮氧化鋁等氮化物絕緣層或者這些的混合材料。此外，也可以使用上述材料的疊層。
另外，在本實施方式中，以電晶體所具有的氧化物半導體層230具有從絕緣層220一側依次層疊氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c的三層結構的情況為主而進行詳細的說明。
此外，當氧化物半導體層230為單層時，使用相當於本實施方式所示的氧化物半導體層230b的層即可。
此外，當氧化物半導體層230為兩層時，使用從絕緣層220一側依次層疊相當於本實施方式所示的氧化物半導體層230a的層及相當於氧化物半導體層230b的層的疊層即可。當採用該結構時，也可以調換氧化物半導體層230a與氧化物半導體層230b。
當氧化物半導體層230為四層以上時，例如可以採用對本實施方式所說明的三層結構的氧化物半導體層230追加其他氧化物半導體層的結構。
例如，氧化物半導體層230b使用其電子親和力(真空能階與導帶底之間的能量差)大於氧化物半導體層230a及氧化物半導體層230c的氧化物半導體。電子親和力是從真空能階與價帶頂之間的能量差(游離電位)減去導帶底與價帶頂之間的能量差(能隙)的值。
氧化物半導體層230a及氧化物半導體層230c較佳為包含一種以上的構成氧化物半導體層230b的金屬元素。例如，氧化物半導體層230a及氧化物半導體層230c較佳為使用其導帶底的能量比氧化物半導體層230b的導帶底的能量更接近真空能階0.05eV、0.07eV、0.1eV或0.15eV以上且2eV、1eV、0.5eV或0.4eV以下的氧化物半導體形成。
在上述結構中，當對導電層270施加電場時，通道形成在氧化物半導體層230中的導帶底的能量最低的氧化物半導體層230b中。
另外，氧化物半導體層230a包含一種以上的構成氧化物半導體層230b的金屬元素，因此，與氧化物半導體層230b與絕緣層220接觸時的兩者的介面相比，在氧化物半導體層230b與氧化物半導體層230a的介面不容易形成介面能階。上述介面能階有時形成通道，因此有時導致電晶體的臨界電壓的變動。所以，藉由設置氧化物半導體層230a，能夠抑制電晶體的臨界電壓等電特性的偏差。此外，可以提高該電晶體的可靠性。
另外，氧化物半導體層230c包含一種以上的構成氧化物半導體層230b的金屬元素，因此，與氧化物半導體層230b與閘極絕緣膜(絕緣層260)接觸時的兩者的介面相比，在氧化物半導體層230b與氧化物半導體層230c的介面不容易發生載子散射。所以，藉由設置氧化物半導體層230c，能夠提高電晶體的場效移動率。
例如，氧化物半導體層230a及氧化物半導體層230c可以使用如下材料：包含Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf且該元素的原子數比高於氧化物半導體層230b的材料。明確而言，上述元素的原子數比為氧化 物半導體層230b的1.5倍以上，較佳為2倍以上，更佳為3倍以上。上述元素與氧堅固地鍵合，所以可以具有抑制在氧化物半導體層中產生氧缺陷的功能。由此可說，與氧化物半導體層230b相比，在氧化物半導體層230a及氧化物半導體層230c中不容易產生氧缺陷。
另外，能夠用於氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c的氧化物半導體較佳為至少包含In或Zn。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出Ga、Sn、Hf、Al或Zr等。另外，作為其他穩定劑，可以舉出鑭系元素的La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等。
例如，作為氧化物半導體，可以使用氧化銦、氧化錫、氧化鎵、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
在此，例如In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物。另外，也可以包含In、Ga、Zn以外的金屬元素。此外，在本說明書中，將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Y、Zr、La、Ce或Nd中的一種金屬元素或多種金屬元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
另外，在氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c為至少包含銦、鋅及M(M為Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物，且氧化物半導體層230a的原子數比為In：M：Zn=x1：y1：z1，氧化物半導體層230b的原子數比為In：M：Zn=x2：y2：z2，氧化物半導體層230c的原子數比為In：M：Zn=x3：y3：z3的情況下，y1/x1及y3/x3較佳為大於y2/x2。y1/x1及y3/x3為y2/x2的1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，在氧化物半導體層230b中，在y2為x2以上的情況下，能夠使電晶體的電特性變得穩定。注意，在y2為x2的3倍以上的情況下，電晶體的場效移動率降低，因此y2較佳小於x2的3倍。
氧化物半導體層230a及氧化物半導體層230c中的除了Zn及O之外的In與M的原子百分比較佳為In的比率低於50atomic%且M的比率高於50atomic%，更佳為In的比率低於25atomic%且M的比率高於75atomic%。另外，氧化物半導體層230b中的除了Zn及O之外的In與M的原子百分比較佳為In的比率高於25atomic%且M的比率低於75atomic%，更佳為In的比率高於34atomic%且M的比率低於66atomic%。
另外，較佳的是，氧化物半導體層230b的銦含量多於氧化物半導體層230a及氧化物半導體層230c的銦含量。在氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加In的比率來增加s軌域的重疊，由此In的比率多於M的氧化物的移動率比In的比率等於或少於M的氧化物高。因此，藉由將銦含量高的氧化物用於氧化物半導體層230b，可以實現高場效移動率的電晶體。
氧化物半導體層230a的厚度為3nm以上且100nm以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。另外，氧化物半導體層230b的厚度為3nm以上且200nm以下，較佳為5nm以上且150nm以下，更佳為10nm以上且100nm以下。此外，氧化物半導體層230c的厚度為1nm以上且50nm以下，較佳為2nm以上且30nm以下，更佳為3nm以上且15nm以下。另外，氧化物半導體層230b較佳為比氧化物半導體層230c厚。
為了對將氧化物半導體層用作通道的電晶體賦予穩定的電特性，較有 效的是藉由降低氧化物半導體層中的雜質濃度來使氧化物半導體層成為本質或實質上本質。在此，“實質上本質”是指氧化物半導體層的載子密度低於1×1015/cm3、低於1×1013/cm3、低於8×1011/cm3或低於1×108/cm3且為1×10-9/cm3以上。
此外，對氧化物半導體層來說，氫、氮、碳、矽以及主要成分以外的金屬元素是雜質。例如，氫和氮引起施體能階的形成，而增高載子密度。此外，矽引起氧化物半導體層中的雜質能階的形成。該雜質能階成為陷阱，有可能使電晶體的電特性劣化。因此，較佳為降低氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c中或各層的介面的雜質濃度。
為了使氧化物半導體層成為本質或實質上本質，控制藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析預測的矽濃度，以使其具有低於1×1019atoms/cm3，較佳低於5×1018atoms/cm3，更佳低於1×1018atoms/cm3的區域。此外，控制氫濃度，以使其具有2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域。此外，例如氧化物半導體層的某個深度或氧化物半導體層的某個區域較佳為如下：氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
此外，當以高濃度包含矽或碳時，有可能降低氧化物半導體層的結晶性。為了防止氧化物半導體層的結晶性的降低，例如控制矽濃度，以使其具有低於1×1019atoms/cm3，較佳低於5×1018atoms/cm3，更佳低於1×1018atoms/cm3的區域。此外，控制碳濃度，以使其低於1×1019atoms/cm3，較佳低於5×1018atoms/cm3，更佳低於1×1018atoms/cm3的區域。
此外，將如上述那樣的被高度純化了的氧化物半導體層用於通道形成區域的電晶體的關態電流極小。例如，可以使以源極與汲極之間的電壓為0.1V、5V或10V左右時的電晶體的每通道寬度的關態電流降低到幾yA/μm至幾zA/μm。
另外，作為電晶體的閘極絕緣層，大多使用包含矽的絕緣層，因此較 佳為如本發明的一個實施方式的電晶體那樣不使氧化物半導體層的用作通道的區域與閘極絕緣層接觸。另外，當通道形成在閘極絕緣層與氧化物半導體層的介面時，有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看，可以說較佳為使氧化物半導體層的用作通道的區域與閘極絕緣層分開。
因此，藉由使氧化物半導體層230具有氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c的疊層結構，能夠將通道形成在氧化物半導體層230b中，由此能夠形成具有高場效移動率及穩定的電特性的電晶體。
在氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c的能帶結構中，導帶底的能量連續地變化。這從由於氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c的組成相互相似，氧容易在上述三者中互相擴散的情況上，也可以得到理解。由此可以說，雖然氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c是組成互不相同的疊層體，但是在物性上是連續的。因此，在圖式中，被層疊的各氧化物半導體層的介面由虛線表示。
主要成分相同而層疊的氧化物半導體層230不是簡單地將各層層疊，而以形成連續結合(在此，尤其是指各層之間的導帶底的能量連續地變化的U型井(U-shape well)結構)的方式形成。換言之，以在各層的介面之間不存在會形成俘獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果，雜質混入被層疊的氧化物半導體層的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
例如，氧化物半導體層230a及氧化物半導體層230c可以使用In：Ga：Zn=1：3：2、1：3：3、1：3：4、1：3：6、1：4：5、1：6：4或1：9：6(原子數比)的In-Ga-Zn氧化物等。氧化物半導體層230b可以使用In：Ga：Zn=1：1：1、2：1：3、5：5：6或3：1：2(原子數比)等的In-Ga-Zn氧化物等。注意，在各氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c中，作為誤差上述原子個數比中的各個原子的比例在±40%的範圍內變動。
氧化物半導體層230中的氧化物半導體層230b用作井(well)，通道形成在氧化物半導體層230b中。氧化物半導體層230的導帶底的能量連續地變化，因此，也可以將氧化物半導體層230稱為U型井。另外，也可以將具有上述結構的通道稱為埋入通道。
另外，雖然在氧化物半導體層230a與氧化矽膜等絕緣層之間以及氧化物半導體層230c與氧化矽膜等絕緣層的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體層230a及氧化物半導體層230c，可以使氧化物半導體層230b和該陷阱能階相隔。
注意，氧化物半導體層230a及氧化物半導體層230c的導帶底的能量與氧化物半導體層230b的導帶底的能量之間的能量差小時，有時氧化物半導體層230b的電子越過該能量差到達陷阱能階。當電子被陷阱能階俘獲時，在絕緣層介面產生負電荷，使得電晶體的臨界電壓向正方向漂移。
氧化物半導體層230a、氧化物半導體層230b及氧化物半導體層230c較佳為包含結晶部。尤其是，藉由使用c軸配向結晶，能夠對電晶體賦予穩定的電特性。另外，c軸配向的結晶抗彎曲，由此可以提高使用撓性基板的半導體裝置的可靠性。
作為用作源極電極的導電層240及用作汲極電極的導電層250，例如可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及該金屬材料的合金中的材料的單層或疊層。典型的是，特別較佳為使用容易與氧鍵合的Ti或在後面能以較高的溫度進行處理的熔點高的W。此外，也可以使用低電阻的Cu或Cu-Mn等合金與上述材料的疊層。另外，在電晶體205、電晶體206、電晶體211、電晶體212中，例如可以作為導電層241及導電層251使用W，作為導電層242及導電層252使用Ti及Al的疊層膜等。
上述材料具有從氧化物半導體層抽出氧的性質。由此，在與上述材料接觸的氧化物半導體層的一部分的區域中，氧化物半導體層中的氧被脫離，而在氧化物半導體膜中形成氧缺陷。包含於膜中的微量的氫與該氧缺陷鍵合而使該區域明顯地n型化。因此，可以將該n型化的區域用作電晶 體的源極電極或汲極電極。
此外，當導電層240及導電層250使用W形成時，也可以對導電層240及導電層250摻雜氮。藉由摻雜氮可以適度地降低抽出氧的性質，由此可以防止n型化的區域擴展到通道區域。另外，藉由作為上述導電層240及導電層250使用W與n型半導體層的疊層，使n型半導體層與氧化物半導體層接觸，可以防止n型化的區域擴展到通道區域。作為n型半導體層可以使用添加有氮的In-Ga-Zn氧化物、氧化鋅、氧化銦、氧化錫、氧化銦錫等。
作為用作閘極絕緣層的絕緣層260，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣層。此外，絕緣層260也可以是上述材料的疊層。另外，絕緣層260也可以包含La、N、Zr等作為雜質。
另外，說明絕緣層260的疊層結構的一個例子。絕緣層260例如包含氧、氮、矽、鉿等。具體地，較佳為包含氧化鉿及氧化矽或者氧化鉿及氧氮化矽。
氧化鉿及氧化鋁的相對介電常數比氧化矽或氧氮化矽高。因此，與使用氧化矽的情況相比可以使絕緣層260的厚度更大，由此可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流小的電晶體。再者，與包括非晶結構的氧化鉿相比，包括結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶結構或立方體晶結構等。但是，本發明的一個實施方式不侷限於此。
此外，作為與氧化物半導體層230接觸的絕緣層220及絕緣層260較佳為使用氮氧化物的釋放量少的膜。當氮氧化物的釋放量多的絕緣層與氧化物半導體接觸時，有時因氮氧化物導致能階密度變高。作為絕緣層220及絕緣層260，例如可以使用氮氧化物的釋放量少的氧氮化矽膜或氧氮化鋁膜等的氧化物絕緣層。
另外，氮氧化物的釋放量少的氧氮化矽膜是在TDS分析法中氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。此外，上述氨釋放量是藉由膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理而得到的釋放量。
藉由作為絕緣層220及絕緣層260使用上述氧化物絕緣層，可以降低電晶體的臨界電壓的漂移，由此可以降低電晶體的電特性變動。
作為用作閘極電極的導電層270例如可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、Ta及W等的導電層。另外，也可以使用上述材料的合金或上述材料的導電氮化物。此外，也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。典型的是，可以使用鎢、鎢與氮化鈦的疊層、鎢與氮化但的疊層等。另外，也可以使用低電阻的Cu或Cu-Mn等合金或者上述材料與Cu或Cu-Mn等合金的疊層。在本實施方式中，作為導電層271使用氮化鉭，作為導電層272使用鎢，以便形成導電層270。
作為絕緣層275可以使用含氫的氮化矽膜或氮化鋁膜等。由於在實施方式4所示的電晶體203、電晶體204、電晶體206、電晶體209、電晶體210及電晶體212中氧化物半導體層230與絕緣層275部分接觸，藉由作為絕緣層275使用含氫的絕緣層可以使氧化物半導體層230的一部分n型化。另外，氮化絕緣層還用作阻擋水分等的膜，可以提高電晶體的可靠性。
此外，作為絕緣層275也可以使用氧化鋁膜。尤其是，較佳為在實施方式4所示的電晶體201、電晶體202、電晶體205、電晶體207、電晶體208及電晶體211中作為絕緣層275使用氧化鋁膜。氧化鋁膜的不使氫、水分等雜質以及氧透過的阻擋效果高。因此，將氧化鋁膜適合用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止氫、水分等雜質向氧化物半導體層230混入；防止從氧化物半導體層釋放氧；防止氧的從絕緣層220的不需要的釋放。此外，也可以將包含於氧化鋁膜的氧擴散到氧化物半導體層中。
另外，在絕緣層275上較佳為形成有絕緣層280。作為該絕緣層可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣層。此外，該絕緣層也可以是上述材料的疊層。
在此，絕緣層280較佳為與絕緣層220同樣地包含比化學計量組成多的氧。能夠將從絕緣層280釋放的氧穿過絕緣層260擴散到氧化物半導體層230的通道形成區域，因此能夠對形成在通道形成區域中的氧缺陷填補氧。由此，能夠獲得穩定的電晶體電特性。
為了實現半導體裝置的高集成化，必須進行電晶體的微型化。另一方面，已知伴隨著電晶體的微型化，電晶體的電特性劣化，尤其是通道寬度的縮短導致通態電流的降低。
在本發明的一個實施方式的電晶體207至電晶體212中，以覆蓋其中形成通道的氧化物半導體層230b的方式形成有氧化物半導體層230c，通道形成層與閘極絕緣層沒有接觸。因此，能夠抑制在通道形成層與閘極絕緣層的介面產生的載子散射，而可以增高電晶體的通態電流。
此外，在本發明的一個實施方式的電晶體中，如上所述，以在通道寬度方向上電性上包圍氧化物半導體層230的方式形成有閘極電極(導電層270)，因此氧化物半導體層230除了垂直方向上被施加閘極電場之外，側面方向上也被施加閘極電場。換言之，對通道形成層整體施加閘極電場而實效通道寬度擴大，由此可以進一步提高通態電流。
另外，在本發明的一個實施方式的氧化物半導體層230具有兩層或三層結構的電晶體中，藉由將形成有通道的氧化物半導體層230b形成於氧化物半導體層230a上，可以獲得不容易形成介面能階的效果。此外，在本發明的一個實施方式的氧化物半導體層230具有三層結構的電晶體中，藉由將氧化物半導體層230b位於三層結構的中間，來同時得到消除從上下方混入的雜質的影響的效果等。因此，除了可以增高上述電晶體的通態電流之外，還可以實現臨界電壓的穩定化及S值(次臨界值)的下降。因此，可以降低閘極電壓VG為0V時的電流，而可以降低功耗。另外，由於電晶體 的臨界電壓穩定，所以可以提高半導體裝置的長期可靠性。此外，本發明的一個實施方式的電晶體可以抑制隨著微細化導致的電特性劣化，由此可以說適合於集成度高的半導體裝置。
另外，雖然本實施方式所說明的金屬膜、半導體膜及無機絕緣膜等各種膜可以典型地利用濺射法或電漿CVD(Chemical Vapor Deposition：化學氣相沉積)法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic CVD：有機金屬CVD)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
此外，可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。
可以以如下方法進行利用ALD法的成膜：將腔室內的壓力設定為大氣壓或減壓，將用於反應的源氣體引入腔室並起反應，並且按該順序反復地引入氣體。也可以將源氣體與惰性氣體(氬或氮等)用作載子氣體一併地進行引入。例如，也可以將兩種以上的源氣體依次供應到腔室內。此時，在第一源氣體起反應之後引入惰性氣體，然後引入第二源氣體，以防止多種源氣體混合。或者，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面且起反應來形成第一層，之後引入的第二源氣體附著且起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-Zn-O膜時，可以使用三甲基銦(In(CH3)3)、三甲基鎵(Ga(CH3)3)及二甲基 鋅(Zn(CH3)2)。不侷限於上述組合，也可以使用三乙基鎵(Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH，Hf[N(CH3)2]4)或四(乙基甲基醯胺)鉿等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體的液體(三甲基鋁(TMA，Al(CH3)3)等)氣化而得到的源氣體；以及用作氧化劑的H2O。作為其他材料有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮酸)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，供應氧化氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次引入WF6氣體和B2H6氣體形成初始鎢膜，然後依次引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體層如In-Ga-Zn-O膜時，依次引入In(CH3)3氣體和O3氣體形成In-O層，然後依次引入Ga(CH3)3氣體和O3氣體形成GaO層，之後依次引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。
另外，當形成氧化物半導體層時，也可以使用對向靶材式濺射裝置。也可以將使用該對向靶材式濺射裝置的成膜方法稱為VDSP(vapor deposition SP)。
藉由使用對向靶材式濺射裝置形成氧化物半導體層，可以減少在形成氧化物半導體層時產生的電漿損傷。因此，可以減少膜中的氧缺陷。此外，藉由使用對向靶材式濺射裝置可以在低壓下進行成膜，從而可以減少所形成的氧化物半導體層中的雜質濃度(例如，氫、稀有氣體(氬等)、水等)。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
下面，說明可用於本發明的一個實施方式的氧化物半導體層的結構。
氧化物半導體層大致分為非單晶氧化物半導體層和單晶氧化物半導體層。或者，氧化物半導體例如可以分為結晶氧化物半導體和非晶氧化物半導體。
另外，非單晶氧化物半導體膜包括CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。作為結晶氧化物半導體，可以舉出單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。
首先，對CAAC-OS膜進行說明。
CAAC-OS膜是包含多個c軸配向的結晶部的氧化物半導體層之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個結晶部。然而，即使在高解析度TEM影像中，也觀察不到結晶部與結晶部之間的邊界，亦即，晶界(grain boundary)。因此，可以說在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
當從大致平行於樣本面的方向觀察CAAC-OS膜的剖面的高解析度TEM影像時，觀察到在結晶部中金屬原子配列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的平面的高解析度TEM影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體層。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體層的主要成分以外的元素。尤其是，矽等元素因為其與氧的結合力比構成氧化物半導體層的金屬元素與氧的結合力更強而成為因從氧化物半導體層奪取氧而打亂氧化物半導體層的原子排列使得結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體層內部時成為打亂氧化物半導體層的原子排列使得結晶性降低的主要因素。注意，包含在氧化物半導體層中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷能階密度低的氧化物半導體層。例如，氧化物半導體層中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷能階密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體層具有較少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體層的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體層具有較少的載子陷阱。因此，使用該氧化物半導體層的電晶體的電特性變動小，而成為高可靠性電晶體。此外，被氧化物半導體層的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷能階密度高的氧化物半導體層的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，說明微晶氧化物半導體層。
在微晶氧化物半導體層的高解析度TEM影像中有觀察到結晶部的區域及觀察不到明確的結晶部的區域。微晶氧化物半導體層中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體層稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的高解析度TEM影像中，不經常觀察到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體層沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(選區域電子繞射)時，觀察到類似光暈圖案的繞射圖 案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體層高的氧化物半導體層。因此，nc-OS膜的缺陷能階密度比非晶氧化物半導體層低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷能階密度比CAAC-OS膜高。
接著，對非晶氧化物半導體層進行說明。
非晶氧化物半導體層是具有無序的原子排列並不具有結晶部的氧化物半導體層。其一個例子為具有如石英那樣的無定形態的氧化物半導體層。
在非晶氧化物半導體層的高解析度TEM影像中，觀察不到結晶部。
使用XRD裝置對非晶氧化物半導體層進行結構分析。當利用out-of-plane法分析時，檢測不到表示結晶面的峰值。此外，在非晶氧化物半導體層的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體層的奈米束電子繞射圖案中，觀察不到斑點，而觀察到光暈圖案。
此外，氧化物半導體層有時具有呈現nc-OS膜與非晶氧化物半導體層之間的物性的結構。將具有這種結構的氧化物半導體層特別稱為amorphous-like(a-like OS：amorphous-like Oxide Semiconductor)膜。
在a-like OS膜的高解析度TEM影像中，有時觀察到空洞(也稱為空隙)。此外，在高解析度TEM影像中，有明確地確認到結晶部的區域及確認不到結晶部的區域。a-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化，由此觀察到結晶部的生長。另一方面，在優質的nc-OS膜中，幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
此外，a-like OS膜及nc-OS膜的結晶部的大小的測量可以使用高解析度TEM影像進行。例如，InGaZnO4的結晶具有層狀結構，在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4的結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等，從結晶結構分析求出其值，亦即，0.29nm。因此，重點觀察高解析度TEM影像中的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的部分中，每一個晶格條紋對應於InGaZnO4結晶的a-b面。
有時氧化物半導體層的密度因結構而不同。例如，當已知某個氧化物半導體層的組成時，藉由以與該組成相同的組成中的單晶氧化物半導體層的密度與其進行比較，可以估計該氧化物半導體層的結構。例如，相對於單晶氧化物半導體膜的密度，a-like OS膜的密度為78.6%以上且小於92.3%。例如，相對於單晶氧化物半導體膜的密度，nc-OS膜的密度和CAAC-OS膜的密度都為92.3%以上且小於100%。注意，形成其密度低於單晶氧化物半導體膜的78%的氧化物半導體層是很困難的。
關於上述內容，將使用具體例子進行說明。例如，在滿足In：Ga：Zn=1：1：1[原子數比]的氧化物半導體層中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體層中，a-like OS膜的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如在滿足In：Ga：Zn=1：1：1[原子數比]的氧化物半導體層中，nc-OS膜的密度以及CAAC-OS膜的密度為5.9g/cm3以上且低於6.3/cm3。
注意，有時不存在相同組成的單晶。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以算出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
注意，氧化物半導體層例如可以是包括非晶氧化物半導體層、a-like OS膜、微晶氧化物半導體層和CAAC-OS膜中的兩種以上的疊層膜。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式7
在本實施方式中，對裝有本發明的一個實施方式的攝像裝置的包裝的一個例子進行說明。
圖45A是裝有本發明的一個實施方式的攝像裝置的包裝的外觀透視圖。該包裝包括固定攝像裝置的插板810、蓋玻片(cover glass)820及黏合插板810及蓋玻片820的黏合劑830。
圖45B是該包裝的背面一側的外觀透視圖。包裝具有在背面一側具有用作凸塊840的焊料球的結構，亦即，所謂的BGA(Ball grid array：球柵陣列)結構。但是，不侷限於BGA結構，還可以採用LGA(Land grid array：地柵陣列)或PGA(Pin Grid Array：針柵陣列)等結構。
圖45C是省略了蓋玻片820及黏合劑830的一部分的包裝的透視圖，圖45D是與該包裝的邊平行的任意位置的剖面圖。在插板810上形成有電極極板860，電極極板860與凸塊840藉由形成在插板810中的穿通孔880電連接。電極極板860與攝像裝置850所具有的電極藉由線(wire)870電連接。
藉由採用上述結構的包裝，本發明的攝像裝置易於安裝，從而可以被組裝到各種各樣的電子裝置中。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式8
本發明的一個實施方式的攝像裝置及包含該攝像裝置的半導體裝置可 以用於顯示裝置、個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠播放儲存媒體如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用本發明的一個實施方式的攝像裝置及包含該攝像裝置的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖46A至圖46F示出這些電子裝置的具體例子。
圖46A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907、觸控筆908以及相機909等。注意，雖然圖46A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將本發明的一個實施方式的攝像裝置用於相機909。
圖46B是可攜式資料終端，該可攜式資料終端包括第一外殼911、顯示部912、相機919等。藉由顯示部912所具有的觸摸功能可以進行資訊的輸入或輸出。可以將本發明的一個實施方式的攝像裝置用於相機919。
圖46C是手錶型資訊終端，該手錶型資訊終端包括外殼931、顯示部932、腕帶933以及相機939等。顯示部932也可以是觸控面板。可以將本發明的一個實施方式的攝像裝置用於相機939。
圖46D是監控攝影機，該監控攝影機包括外殼951、透鏡952及支撐部953等。可以將本發明的一個實施方式的攝像裝置設置在透鏡952的焦點的位置上。
圖46E是數位相機，該數位相機包括外殼961、快門按鈕962、麥克風963、發光部967以及透鏡965等。可以將本發明的一個實施方式的攝像裝置設置在透鏡965的焦點的位置上。
圖46F是視頻攝影機，該視頻攝影機包括第一外殼971、第二外殼972、 顯示部973、操作鍵974、透鏡975、連接部976等。操作鍵974及透鏡975設置在第一外殼971中，顯示部973設置在第二外殼972中。並且，第一外殼971和第二外殼972由連接部976連接，由連接部976可以改變第一外殼971和第二外殼972之間的角度。顯示部973的影像也可以根據連接部976所形成的第一外殼971和第二外殼972之間的角度切換。可以將本發明的一個實施方式的攝像裝置設置在透鏡975的焦點的位置上。
另外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
11‧‧‧電路
12‧‧‧電路
20‧‧‧光電轉換元件
31‧‧‧晶体管
32‧‧‧晶体管
33‧‧‧晶体管
34‧‧‧晶体管
35‧‧‧晶体管
36‧‧‧電晶體
41‧‧‧電容元件
42‧‧‧電容元件
51‧‧‧佈線
52‧‧‧佈線
53‧‧‧佈線
54‧‧‧佈線
55‧‧‧佈線
56‧‧‧佈線
61‧‧‧佈線
62‧‧‧佈線
63‧‧‧佈線
65‧‧‧佈線
66‧‧‧佈線
70‧‧‧佈線

Claims (14)

  1. 一種攝像裝置，包括：光電轉換元件；第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；第六電晶體；以及第一電容元件，其中，該光電轉換元件的一個端子與該第一電晶體的源極電極和汲極電極中的一個電連接，該第一電晶體的該源極電極和該汲極電極中的另一個與該第六電晶體的源極電極和汲極電極中的一個直接連接，該第一電晶體的該源極電極和該汲極電極中的該另一個與該第一電容元件的一個端子直接連接，該第三電晶體的源極電極和汲極電極中的一個與該第一電容元件的另一個端子直接連接，該第三電晶體的該源極電極和該汲極電極中的該一個與該第四電晶體的閘極電極電連接，該第三電晶體的該源極電極和該汲極電極中的另一個與該第四電晶體的源極電極和汲極電極中的一個電連接，該第三電晶體的該源極電極和該汲極電極中的該另一個與該第五電晶體的源極電極和汲極電極中的一個電連接，該第四電晶體的該閘極電極與該第一電容元件的該另一個端子直接連接，該第五電晶體的該源極電極和該汲極電極中的另一個與電源線電連接，並且，該第四電晶體的該源極電極和該汲極電極中的另一個與該第二電晶體的源極電極和汲極電極中的一個電連接。
  2. 根據申請專利範圍第1項之攝像裝置，其中，該第一電晶體、該第三電晶體和該第六電晶體都包含氧化物半導體，並且，該氧化物半導體包含In、Zn和M(M為Al、Ti、Ga、Sn、Y、Zr、 La、Ce、Nd或Hf)。
  3. 根據申請專利範圍第1項之攝像裝置，其中，該第一電晶體、該第三電晶體和該第六電晶體都具有背閘極電極。
  4. 根據申請專利範圍第1項之攝像裝置，還包括：第二電容元件，其中，該第二電容元件的一個端子與該第一電容元件的該另一個端子電連接。
  5. 根據申請專利範圍第1項之攝像裝置，其中，該光電轉換元件包含含有硒的材料。
  6. 一種電子裝置，包括：申請專利範圍第1項之攝像裝置；以及顯示裝置。
  7. 一種攝像裝置，包括：光電轉換元件；第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；以及第一電容元件，其中，該光電轉換元件的一個端子與該第一電晶體的源極電極和汲極電極中的一個直接連接，該光電轉換元件的另一個端子與第一電源線直接連接，該第一電晶體的該源極電極和該汲極電極中的另一個與該第一電容元件的一個端子直接連接；該第三電晶體的源極電極和汲極電極中的一個與該第一電容元件的另一個端子電連接，該第三電晶體的該源極電極和該汲極電極中的該一個與該第四電晶體的閘極電極電連接，該第三電晶體的該源極電極和該汲極電極中的另一個與該第四電晶體的源極電極和汲極電極中的一個電連接，該第三電晶體的該源極電極和該汲極電極中的該另一個與該第五電晶 體的源極電極和汲極電極中的一個直接連接，該第四電晶體的該閘極電極與該第一電容元件的該另一個端子直接連接，該第五電晶體的該源極電極和該汲極電極中的另一個與第二電源線直接連接，並且，該第四電晶體的該源極電極和該汲極電極中的另一個與該第二電晶體的源極電極和汲極電極中的一個電連接。
  8. 根據申請專利範圍第7項之攝像裝置，其中，該第一電晶體和該第三電晶體都包含氧化物半導體，並且，該氧化物半導體包含In、Zn和M(M為Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
  9. 根據申請專利範圍第7項之攝像裝置，其中，該第一電晶體和該第三電晶體都具有背閘極電極。
  10. 根據申請專利範圍第7項之攝像裝置，還包括：第二電容元件，其中，該第二電容元件的一個端子與該第一電容元件的該另一個端子電連接。
  11. 根據申請專利範圍第7項之攝像裝置，其中，該光電轉換元件包含含有硒的材料。
  12. 一種電子裝置，包括：申請專利範圍第7項之攝像裝置；以及顯示裝置。
  13. 一種攝像裝置的驅動方法，該攝像裝置包括多個像素，其中，該多個像素都包括：光電轉換元件；第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；第六電晶體；以及第一電容元件，其中，該光電轉換元件的一個端子與該第一電晶體的源極電極和 汲極電極中的一個電連接，該第一電晶體的該源極電極和該汲極電極中的另一個與該第六電晶體的源極電極和汲極電極中的一個電連接，該第一電晶體的該源極電極和該汲極電極中的該另一個與該第一電容元件的一個端子電連接，該第三電晶體的源極電極和汲極電極中的一個與該第一電容元件的另一個端子電連接，該第三電晶體的該源極電極和該汲極電極中的該一個與該第四電晶體的閘極電極電連接，該第三電晶體的該源極電極和該汲極電極中的另一個與該第四電晶體的源極電極和汲極電極中的一個電連接，該第三電晶體的該源極電極和該汲極電極中的該另一個與該第五電晶體的源極電極和汲極電極中的一個電連接，並且，該第四電晶體的該源極電極和該汲極電極中的另一個與該第二電晶體的源極電極和汲極電極中的一個電連接，該方法包括如下步驟：在第一時刻使該第一電晶體、該第三電晶體、該第五電晶體及該第六電晶體導通並使該第二電晶體關閉，以及在第二時刻使該第五電晶體關閉並使該第二電晶體導通來補償該第四電晶體的臨界電壓偏差。
  14. 根據申請專利範圍第13項之攝像裝置的驅動方法，其中，在該第二時刻施加到該第二電晶體的閘極電極的電位高於在該第二時刻之後進行攝像工作時施加到該第二電晶體的該閘極電極的電位。
TW105112272A 2015-04-22 2016-04-20 攝像裝置、攝像裝置的驅動方法及電子裝置 TWI697235B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-087194 2015-04-22
JP2015087194 2015-04-22

Publications (2)

Publication Number Publication Date
TW201644265A TW201644265A (zh) 2016-12-16
TWI697235B true TWI697235B (zh) 2020-06-21

Family

ID=57144390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112272A TWI697235B (zh) 2015-04-22 2016-04-20 攝像裝置、攝像裝置的驅動方法及電子裝置

Country Status (5)

Country Link
US (1) US10170565B2 (zh)
JP (3) JP6692681B2 (zh)
KR (2) KR102514007B1 (zh)
TW (1) TWI697235B (zh)
WO (1) WO2016170442A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
KR20160144314A (ko) * 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US9786715B2 (en) 2015-07-23 2017-10-10 Artilux Corporation High efficiency wide spectrum sensor
TWI723890B (zh) 2015-08-04 2021-04-01 光澄科技股份有限公司 製造影像感測陣列之方法
US10861888B2 (en) 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US10707260B2 (en) 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
US10761599B2 (en) 2015-08-04 2020-09-01 Artilux, Inc. Eye gesture tracking
EP3341970B1 (en) 2015-08-27 2020-10-07 Artilux Inc. Wide spectrum optical sensor
KR102578673B1 (ko) 2015-09-10 2023-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10741598B2 (en) 2015-11-06 2020-08-11 Atrilux, Inc. High-speed light sensing apparatus II
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
US10739443B2 (en) 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US9749567B2 (en) * 2015-11-29 2017-08-29 United Microelectronics Corp. Operating method of image sensor
CN108063905B (zh) * 2016-11-09 2020-04-14 京东方科技集团股份有限公司 像素感应电路及其驱动方法、图像传感器、电子设备
KR102654485B1 (ko) * 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP6767886B2 (ja) * 2017-01-19 2020-10-14 株式会社Ｊｏｌｅｄ 光検出回路、及び光検出装置
WO2018155301A1 (ja) * 2017-02-22 2018-08-30 出光興産株式会社 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
WO2018187370A1 (en) 2017-04-04 2018-10-11 Artilux Corporation High-speed light sensing apparatus iii
KR20250159074A (ko) * 2017-11-02 2025-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2019111137A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器、及び動作方法
TWI788246B (zh) 2018-02-23 2022-12-21 美商光程研創股份有限公司 光偵測裝置
US11105928B2 (en) 2018-02-23 2021-08-31 Artilux, Inc. Light-sensing apparatus and light-sensing method thereof
US11482553B2 (en) 2018-02-23 2022-10-25 Artilux, Inc. Photo-detecting apparatus with subpixels
US10886311B2 (en) 2018-04-08 2021-01-05 Artilux, Inc. Photo-detecting apparatus
US10854770B2 (en) 2018-05-07 2020-12-01 Artilux, Inc. Avalanche photo-transistor
US10969877B2 (en) 2018-05-08 2021-04-06 Artilux, Inc. Display apparatus
CN112385044B (zh) * 2018-07-17 2024-09-17 索尼半导体解决方案公司 摄像元件、层叠型摄像元件和固态摄像装置
TWI728504B (zh) 2018-11-13 2021-05-21 日商索尼半導體解決方案公司 固體攝像元件、固體攝像裝置及電子機器
US11448830B2 (en) 2018-12-12 2022-09-20 Artilux, Inc. Photo-detecting apparatus with multi-reset mechanism
US11574942B2 (en) 2018-12-12 2023-02-07 Artilux, Inc. Semiconductor device with low dark noise
TWI845706B (zh) 2019-06-19 2024-06-21 美商光程研創股份有限公司 光偵測裝置以及電流再利用方法
US12477856B2 (en) 2019-08-28 2025-11-18 Artilux, Inc. Photo-detecting apparatus with low dark current
CN114503265B (zh) 2019-08-28 2023-05-23 光程研创股份有限公司 具有低暗电流的光侦测装置
US12278252B2 (en) 2019-08-28 2025-04-15 Artilux, Inc. Photo-detecting apparatus with low dark current
JP7344762B2 (ja) * 2019-11-05 2023-09-14 株式会社ジャパンディスプレイ 検出装置
US12363991B2 (en) 2020-02-07 2025-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and imaging device
WO2021161134A1 (ja) * 2020-02-14 2021-08-19 株式会社半導体エネルギー研究所 撮像装置
KR102816111B1 (ko) * 2020-05-07 2025-06-05 삼성전자주식회사 반도체 소자
JP2022029179A (ja) * 2020-08-04 2022-02-17 株式会社ジャパンディスプレイ 検出装置
WO2022179930A1 (en) * 2021-02-23 2022-09-01 Sony Semiconductor Solutions Corporation Pixel circuit and solid-state imaging device
CN116800209B (zh) * 2023-06-02 2024-06-25 香港科技大学 基于双栅薄膜晶体管的动态补偿放大电路及单元器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174009A1 (en) * 2001-11-28 2003-09-18 Hajime Kimura Electric circuit
US20100044711A1 (en) * 2008-08-19 2010-02-25 Fujifilm Corporation Thin film transistor, active matrix substrate, and image pickup device
US20130250151A1 (en) * 2012-03-22 2013-09-26 Olympus Corporation Solid-state imaging device
US20150034831A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Imaging device and operation method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP3011196B2 (ja) 1998-07-29 2000-02-21 日本電気株式会社 イメージセンサ
JP4316859B2 (ja) 2001-11-28 2009-08-19 株式会社半導体エネルギー研究所 半導体装置及びそれを用いた電子機器
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4959449B2 (ja) * 2006-12-27 2012-06-20 三星モバイルディスプレイ株式會社 周辺光感知回路及びこれを有する平板表示装置
JP5259132B2 (ja) * 2006-12-27 2013-08-07 三星ディスプレイ株式會社 周辺光感知回路及びこれを有する平板表示装置
KR100824855B1 (ko) 2006-12-27 2008-04-23 삼성에스디아이 주식회사 주변광 감지 회로 및 이를 갖는 평판 표시 장치
KR100997299B1 (ko) * 2007-09-07 2010-11-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP4990859B2 (ja) * 2007-09-07 2012-08-01 ドンブ ハイテック カンパニー リミテッド イメージセンサ及びその製造方法
CN104393007A (zh) 2009-11-06 2015-03-04 株式会社半导体能源研究所 半导体装置
KR101605984B1 (ko) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4887452B2 (ja) * 2010-03-19 2012-02-29 富士フイルム株式会社 光電変換層積層型固体撮像素子及び撮像装置
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
KR102509203B1 (ko) 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016034983A1 (en) 2014-09-02 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9584707B2 (en) * 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030174009A1 (en) * 2001-11-28 2003-09-18 Hajime Kimura Electric circuit
US20100044711A1 (en) * 2008-08-19 2010-02-25 Fujifilm Corporation Thin film transistor, active matrix substrate, and image pickup device
US20130250151A1 (en) * 2012-03-22 2013-09-26 Olympus Corporation Solid-state imaging device
US20150034831A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Imaging device and operation method thereof

Also Published As

Publication number Publication date
JP6692681B2 (ja) 2020-05-13
JP2022125107A (ja) 2022-08-26
TW201644265A (zh) 2016-12-16
JP2016208515A (ja) 2016-12-08
US10170565B2 (en) 2019-01-01
KR102514007B1 (ko) 2023-03-27
JP2020115585A (ja) 2020-07-30
US20160316159A1 (en) 2016-10-27
WO2016170442A1 (en) 2016-10-27
KR20170141685A (ko) 2017-12-26
KR20230044327A (ko) 2023-04-03

Similar Documents

Publication Publication Date Title
TWI697235B (zh) 攝像裝置、攝像裝置的驅動方法及電子裝置
JP7432644B2 (ja) 撮像装置
JP7289946B2 (ja) 撮像装置
JP6655373B2 (ja) 半導体装置および電子機器
TWI836481B (zh) 攝像裝置
JP2025133796A (ja) 撮像装置、電子機器
JP6913773B2 (ja) 電子機器及び撮像装置
JP6688116B2 (ja) 撮像装置および電子機器
JP6798790B2 (ja) 撮像装置および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees