TWI719082B - 具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法 - Google Patents

具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法 Download PDF

Info

Publication number
TWI719082B
TWI719082B TW105138985A TW105138985A TWI719082B TW I719082 B TWI719082 B TW I719082B TW 105138985 A TW105138985 A TW 105138985A TW 105138985 A TW105138985 A TW 105138985A TW I719082 B TWI719082 B TW I719082B
Authority
TW
Taiwan
Prior art keywords
read pulse
pcm
state
coupled
pcm cell
Prior art date
Application number
TW105138985A
Other languages
English (en)
Other versions
TW201734819A (zh
Inventor
馬蒂亞 羅布斯塔利
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201734819A publication Critical patent/TW201734819A/zh
Application granted granted Critical
Publication of TWI719082B publication Critical patent/TWI719082B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供並描述相變記憶體裝置、系統以及相關方法。此類裝置、系統以及方法管理並減少電壓臨界漂移以提高相變記憶體之讀取準確性。

Description

具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法
本發明係有關於具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法。
發明背景
相變材料可用於諸如雙向定限開關及相變記憶體(PCM)之數個應用中。相變材料之不同物理狀態具有不同位準之電阻。舉例而言，一個狀態(諸如，非晶態)可具有高電阻，而另一狀態(諸如，結晶態)可具有低電阻。在PCM中，此等不同位準之電阻可用以儲存二進位資訊。各狀態經指定一不同二進位值，且一旦被儲存，資訊便可藉由偵測材料之電阻來讀取。各狀態持續之事實一旦固定，便使PCM成為有價值的非依電性記憶體(NVM)類型。
依據本發明之一實施例，係特地提出一種相變記憶體裝置，其包含：相變記憶體(PCM)胞元之一陣列，其藉由字線之一陣列及位元線之一陣列被耦接在一 起，各PCM胞元進一步包含：一選擇裝置(SD)；一相變材料(PM)，其被耦接至該SD，該PM具有一程式化狀態；以及被耦接至PCM胞元之該陣列之電路，該電路經組配用以：選擇一PCM胞元；以及跨越該PCM胞元之該SD及該PM遞送一預讀脈衝，其中該預讀脈衝經組配以至少部分重設該SD之一臨界電壓(Vt)漂移，同時維持該PM之該程式化狀態。
102:不明確性
200:PCM記憶體裝置
202、806:記憶體陣列
204、702:PCM胞元
206:字線
208:位元線
210:選擇裝置(SD)
212:相變材料(PM)
214、812:電路
302、304:步驟
402:不明確點
602:預讀脈衝
604:讀取脈衝/Vread
606:突返電流回應
608:突返電流
610:保持
612:無回應
704:位元線偏壓(VBL)
706:字線(WL)節點
708:開關放大器
710:充電開關
800:系統
802:處理器
804:記憶體控制器
808:金屬化字線
809:列電路
810:金屬化位元線
811:行電路
814:額外記憶體
816:區域通訊介面
818:I/O(輸入/輸出)介面
圖1為例示性模擬資料之圖形表示；圖2a為例示性相變記憶體裝置之示意性自上而下圖；圖2b為例示性相變記憶體胞元之示意性自上而下圖；圖3為例示性方法步驟之表示；圖4為例示性模擬資料之圖形表示；圖5為例示性模擬資料之圖形表示；圖6a為例示性模擬資料之圖形表示；圖6b為例示性模擬資料之圖形表示；圖6c為例示性模擬資料之圖形表示；圖7為例示性電路圖；以及圖8為例示性相變記憶體系統之示意圖。
較佳實施例之詳細說明
儘管以下詳細描述出於說明目的而含有許多特定細節，但一般熟習此項技術者將瞭解，對以下細節之許多變化及更改可進行並被視為包括於本文中。
因此，在任何所闡述請求項之一般性無任何損失的情況下及在不強加限制性於任何所闡述請求項的情況下闡述以下實施例。亦應理解，本文中所使用之術語僅出於描述特定實施例之目的，且不意欲為限制性的。除非另外界定，否則本文中所使用之所有技術及科學術語具有與一般熟習本發明所屬技術者通常所理解相同之含義。
在本申請案中，「包含(comprises/comprising)」、「含有」及「具有」以及其類似者可具有在美國專利法中歸屬於其的含義且可意謂「包括(includes/including)」及其類似者，且一般解釋為開放性術語。詞「由……組成(consisting of/consists of)」為封閉性術語，且僅包括結合此類術語特定列出之組件、結構、步驟或其類似者，以及根據美國專利法之事項。「基本上由……組成(Consisting essentially of/consists essentially of)」具有根據美國專利法而一般歸屬於其的含義。詳言之，此類術語一般為並不實質上影響結合其使用之項目之基本及新穎特性或功能的封閉性術語，惟允許包括額外項目、材料、組件、步驟或元件除外。舉例而言，儘管在「基本上由……組成」語言之後的項目清單中未明確地敍述，但存在於組合物中但不影響組合物本質或特性之微量元素在此術語下將為可准許的(若存在)。當在此說明書中使用類似於「包含」或「包括」之開放性術語時，應理解，亦應如同明確地陳述一般直接支援「基本上由……組成」語言以及「由……組成」語言，且反之亦然。
說明書中及申請專利範圍中之詞「第一」、「第二」、「第三」、「第四」以及其類似者(若存在)用於區別類似元件且未必用於描述特定依序或隨時間次序。應理解，如此使用之術語在適當情況下可互換，使得本文中所描述之實施例(例如)能夠以不同於本文中所說明或以其他方式描述之彼等序列的序列進行操作。類似地，若本文中將方法描述為包含一系列步驟，則如本文中所呈現的此等步驟之次序未必為可執行此等步驟之僅有次序，且可有可能省略所陳述步驟中之某些步驟及/或可有可能將本文中未描述之某些其他步驟添加至該方法。
在說明書中且在申請專利範圍中，詞「左方」、「右方」、「前方」、「後方」、「頂部」、「底部」、「在……上」、「在……下」以及其類似者(若存在)用於描述性目的且未必用於描述永久性相對位置。應理解，如此使用之術語在適當情況下可互換，使得本文中所描述之實施例(例如)能夠以不同於本文中所說明或以其他方式描述的彼等定向的定向進行操作。
如本文中所使用，「增強型」、「經改良」、「效能增強型」、「經升級」以及其類似者在結合裝置或程序之描述使用時指相較於先前已知裝置或程序提供顯著更好之形式或功能的裝置或程序之特性。此情形既適用於裝置或程序中個別組件之形式及功能，亦適用於作為整體之此等裝置或程序。
如本文中所使用，「耦接」係指一個項目與 另一項目之間的實體連接或附接的關係，且包括直接或間接連接或附接的關係。任何數目個項目可經耦接，諸如材料、組件、結構、層、裝置、物件等。
如本文中所使用，「直接耦接」係指一個項目與另一項目之間的實體連接或附接的關係，其中該等項目具有直接實體接觸或以其他方式彼此觸碰的至少一個點。舉例而言，當一個材料層沈積於另一材料層上或相抵於另一材料層而沈積時，該等層可據稱為經直接耦接。
本文中描述為「鄰近於」彼此之物件或結構可彼此實體接觸，彼此緊密地接近，或彼此在相同一般區或區域中，如對於使用該片語之上下文為適當的。
如本文中所使用，「大體上」一詞係指動作、特性、性質、狀態、結構、項目或結果之完全或幾乎完全程度或度。舉例而言，「大體上」經圍封之物件將意謂物件完全經圍封或幾乎完全經圍封。自絕對完全性之準確可允許偏離度在一些狀況下可取決於特定上下文。然而，一般而言，接近完全將具有如同獲得絕對及總體完全的整體結果。「大體上」之使用在用於負面內涵中時同樣適用以指動作、特性、性質、狀態、結構、項目或結果之完全或幾乎完全缺乏。舉例而言，「大體上不含」粒子之組合物將完全缺乏粒子，或幾乎完全缺乏粒子(效應將如同其完全缺乏粒子)。換言之，「大體上不含」成份或元素之組合物可實際上仍含有此項目，只要不存在其可量測效應即可。
如本文中所使用，「約」一詞用以藉由提供 給定值可為「稍高於」或「稍低於」端點來向數值範圍端點提供靈活性。然而，應理解，即使在「約」一詞結合特定數值在本說明書中使用時，亦提供對除去「約」一詞敍述之準確數值的支援。
如本文中所使用，為方便起見，多個項目、結構性元件、組合元件及/或材料可呈現於共同清單中。然而，應將此等清單解釋為如同將清單之各成員個別地識別為單獨且唯一的成員。因此，在不存在相反指示的情況下，不應僅僅基於此清單之個別成員在共同群組中之呈現而將個別成員解釋為實際上等效於同一清單之任何其他成員。
濃度、量及其他數值資料在本文中可以範圍格式來表達或呈現。應理解，此範圍格式僅係出於便利及簡潔目的而使用，且因此應以靈活方式解釋為不僅包括明確敍述為範圍之限值的數值，而且包括彼範圍內涵蓋之所有個別數值或子範圍，如同各數值及子範圍經明確敍述一般。作為說明，「約1至約5」之數值範圍應解釋為不僅包括約1至約5之明確敍述之值，而且包括在所指示範圍內之個別值及子範圍。因此，包括於此數值範圍中的係：諸如2、3以及4之個別值，及諸如1至3、2至4以及3至5等之子範圍，以及個別地，1、1.5、2、2.3、3、3.8、4、4.6、5以及5.1。
此同一原理適用於敍述僅一個數值作為最小值或最大值的範圍。此外，此解釋應適用而無關於正描述之範圍廣度或特性。
貫穿本說明書對「實例」之參考意謂結合該實例所描述之特定特徵、結構或特性被包括在至少一個實施例中。因此，片語「在一實例中」貫穿本說明書中在各處的出現未必皆指同一實施例。
實例實施例
下文提供技術實施例之初始概述，且接著進一步詳細地描述特定技術實施例。此初始概述意欲輔助讀者較快速地理解該技術，但並不意欲識別關鍵或必需技術特徵，亦不意欲限制所主張標的物之範疇。
稱為臨界移位之現象使得在諸如相變記憶體(PCM)胞元、選擇器、開關以及其類似者之裝置中使用相變材料成為可能。在非晶態下之典型相變材料具有極高電阻。為將材料改變為結晶態，將需要極高電壓以遞送足以將材料加熱至高於結晶溫度的電流。然而，當高於臨界電壓(Vt)之電壓被施加至非晶材料時，其電阻大大減小且材料變為導電的。一旦材料為導電的，電流便可突然流入(例如，在寫入或編譯操作期間)並迅速地加熱且熔融材料。若在熔融之後電流驟然切斷，則材料將返回至非晶態，且原始Vt將隨時間而緩慢恢復。若材料經加熱至彼材料之結晶溫度(或玻璃轉變溫度)與熔點溫度之間的溫度，並接著維持足夠時間，則相變材料將結晶且隨後以更導電的狀態冷卻。
然而，可出現關於Vt隨時間漂移的一個難題。漂移係指相變材料自其經編譯值隨時間移位的傾向。 舉例而言，圖1展示呈結晶或「設定」相(左方之兩條線)及呈非晶或「重設」相(右方之兩條線)之相變材料之群體的Vt漂移。在讀取操作中，為判定給定PCM胞元之狀態，例如，以在重設Vt與設定Vt之間的電壓在胞元上施加讀取偏壓(Vread)。藉由此操作，判定胞元之Vt高於抑或低於Vread，且因此判定胞元處於設定抑或重設狀態。然而，如圖1中可見，Vt漂移可引起設定狀態與重設狀態之間的不明確性102，從而潛在地導致讀取誤差。
在記憶體陣列層級處，Vt漂移導致設定及重設胞元之記憶體胞元分佈隨時間的移位。當前揭示之標的物提供用於藉由在編譯時使相變材料之Vt部分或完全重設至Vt或朝向其重設來管理Vt漂移之裝置、系統以及方法。藉由重設Vt，經由漂移程序以及記憶體胞元之群體分佈中之相關移位引入的讀取不明確性因此減少或消除。此程序亦可被稱為部分或完全再新或重設Vt、漂移、漂移時脈以及其類似者。因而，「重設」及「再新」可互換地使用，且可係指在編譯時將Vt完全或部分重設回至材料之Vt或朝向其重設(亦即，重設漂移時脈)。根據一個實施例，儘管在一些狀況下，編譯可作為操作之部分執行(尤其針對在重設狀態下之PCM胞元)，但Vt之重設可經由將預讀脈衝遞送至PCM胞元(或其他相變材料裝置)來達成，該預讀脈衝能夠重設Vt而不編譯PCM胞元。
在一個實施例中，例如，如圖2a至圖2b中所展示，提供包含記憶體陣列202之PCM記憶體裝置200； 記憶體陣列202進一步由藉由字線206之陣列及位元線208之陣列耦接在一起之PCM胞元204的陣列組成。如圖2b中所展示，PCM胞元包含選擇裝置(SD)210及耦接至SD之相變材料(PM)212，其中PM具有可程式化狀態。在一個實施例中，可程式化狀態可為結晶(設定)或非晶(重設)態。另外，儘管展示字線206耦接至SD 210且展示位元線208耦接至PM 212，但在一些實施例中，此耦接配置可切換。
PCM記憶體裝置200亦包含耦接至PCM胞元陣列之電路214，該電路一般由虛線框表示。電路214一般經組配以自記憶體陣列202選擇一PCM胞元204，並(諸如)跨越PCM胞元204之SD 210及PM 212將預讀脈衝遞送至PCM胞元204。預讀脈衝經組配以至少部分重設PCM胞元204(SD、PM或其兩者)之Vt漂移，同時維持PM 212之可程式化狀態。可以此方式利用各種電路設計，且任何此電路設計被視為在本發明之範疇內。
在另一實施例中，如圖3中所展示，展示管理PCM記憶體陣列中之Vt漂移的方法之非限制性實例。此方法可包括：302，選擇一PCM胞元，其中該PCM胞元包含功能性地耦接至具有可程式化狀態之PM之SD；及304，跨越PCM胞元之SD及PM遞送預讀脈衝，其中預讀脈衝經組配以至少部分重設PCM胞元之Vt漂移，同時維持PM之可程式化狀態。
預讀脈衝可包括具有電特性之任何電流脈 衝，使得當施加於PCM胞元或PCM胞元群體時，該電流脈衝重設SD、PM或其兩者之Vt而不必重新編譯或干擾PM之狀態。在一個實施例中，預讀脈衝具有高於讀取脈衝之電壓偏壓(Vread)的電壓。在另一實施例中，預讀脈衝具有高於在重設狀態下之PCM胞元之Vt的電壓。在又一實施例中，預讀脈衝具有高於PCM胞元群體中已漂移最遠之PCM胞元之Vt的電壓。在一個實施例中，預讀脈衝可重設在設定狀態下之PCM之Vt，但該預讀脈衝具有電流特性使得PM材料並不熔融或以其他方式干擾。
可在有效讀取操作之前(例如)藉由高PCM胞元Vsel施加預讀脈衝，以便確保所有PCM胞元被選擇而無關於其已漂移多遠。換言之，在選擇給定PCM胞元時，所使用之Vsel應足夠高以確保Vsel大於PCM胞元之Vt(無論其可能已漂移多遠)。在Vt漂移重設之後，接著可藉由現已關於零時/固定漂移分佈經恰當地修整的傳統Vread執行有效讀取。
圖4展示呈結晶或「設定」相(左方之兩條線)及呈非晶或「重設」相(右方之兩條線)的PCM胞元群體中之SD材料的Vt漂移，其後接著為SD材料之Vt朝向Vt之初始值重設回的實例。Vsel表示經施加以選擇胞元之偏壓，其展示為處於大於在重設狀態下之最遠漂移PCM胞元之Vt的電壓。在判定給定PCM胞元之狀態之讀取操作中，以在重設Vt與設定Vt之間的電壓在胞元上施加Vread。左方的表示在設定狀態下之PCM胞元的群體之目前重設SD Vt 的實線已向左移位且遠離先前不明確點402。遞送此預讀脈衝之一個其他有用效應為：無論何時讀取胞元，相對於最大選擇電壓來再新E4之邊限(重設分佈之最右邊緣)。換言之，重設胞元分佈之Vt邊限可隨時間漂移至較高值，因此有必要施加較高值之Vsel以便確保給定PCM胞元突斷(snap)作為回應。在胞元被讀取時將預讀脈衝遞送至具有分佈之胞元因此降低或再新胞元分佈之邊限。
應注意，儘管可獨立於讀取操作將預讀脈衝遞送或以其他方式施加至PCM胞元，但預讀脈衝亦可連結至讀取操作或甚至為讀取操作之嵌入分量。因此，預讀脈衝之產生、時序以及遞送可為電路、來自記憶體控制器之命令、專用處理器或其類似者之部分。另外，對於設定及重設分佈中之各者，預讀脈衝可藉由相同或不同機制遞送。
在一個實施例中，預讀脈衝可重設在設定狀態胞元上之SD Vt漂移，同時其重新編譯重設狀態胞元。應注意，重新編譯導致PCM胞元之SD及PM兩者之Vt漂移的重設。不同於圖4中所展示之在重設狀態下之胞元的分佈之部分Vt重設，圖5之重設胞元分佈(右方之線)已重設至更接近Vt之原始值之狀態，或換言之，為更完全Vt重設。
圖6a至圖6c展示預讀脈衝602、讀取脈衝604以及PCM胞元對此類脈衝之所得模擬回應之實施例。圖6c展示歸因於預讀脈衝602及讀取脈衝604之PCM胞元偏壓以及作為各別脈衝之結果的PCM胞元中之模擬電流回應的實例。在一些實施例中，如已描述，預讀脈衝可嵌入於 讀取序列中，對其的回應展示於圖6a中。在其他實施例中，預讀脈衝可獨立於讀取序列，對其的回應展示於圖6b中且由兩個階段之間的虛線表示。在一些狀況下，預讀脈衝可獨立於讀取序列且在讀取脈衝之前的專用操作中。一般而言，在Vt漂移重新開始或重設階段中，Vsel足夠高以獨立於PCM胞元之狀態/漂移誘發狀態促進胞元選擇可為有益的。如圖6a至圖6b中所展示，所有PCM胞元(無論設定狀態或重設狀態)產生突返電流回應606，此係因為Vsel具有高於用於所有PCM胞元之Vt的電壓偏壓。
在讀取階段中，Vread 604(其可為修整或「模修(trim-by-die)」值)具有在設定PCM胞元分佈之Vt與重設PCM胞元分佈之Vt之間的電壓偏壓。結果，具有設定分佈之PCM胞元將向Vread 604產生突返電流608並將在胞元偏壓持續時間內保持610(亦即，讀取箝位)。然而，具有重設分佈之PCM胞元將不產生突返電流，且歸因於重設胞元之較高Vt而對Vread 604將保持無回應612。應注意，PCM胞元在漂移重新開始階段與讀取階段之間應未經選擇或斷開，以確保來自Vsel之胞元偏壓並不影響讀取操作。
返回至圖5，因此，讀取在重設狀態下之胞元可重新編譯PCM胞元之PM係可能的。儘管此程序可獨立於讀取操作，但在一個實施例中，由預讀脈衝之Vsel誘發的突返電流尖峰可用於重新編譯。因此，突返電流可施加至或維持於PCM胞元中，藉以至少PM層熔融並再次重 新編譯為具有非晶晶格結構之重設胞元。作為重新編譯之結果，SD及PM兩者之Vt漂移得以重設，如圖5中所展示。
一個可能的非限制性實施方案可為經由完全浮動讀取(FFR)操作獲得之突返電流尖峰。圖7展示能夠使用來自FFR操作之突返電流作為預讀脈衝之實例電路實施方案之一個實施例。展示記憶體陣列之單個PCM胞元之電路包含耦接至位元線偏壓(VBL)704及耦接至字線(WL)節點(706)之PCM胞元702。開關放大器708可切換地耦接至WL節點706。充電開關710將WL節點706可切換地耦接至低電壓。回應於讀取操作，藉由閉合充電開關710與耦接至WL節點706之放大器708來對WL節點充電。接著，打開充電開關710並自WL節點706斷開放大器708。電路之位元線側經充電至VBL，使得Vsel為VBL與WL節點偏壓之間的差。結果，PCM胞元702在SD處突斷，且WL節點經充電，從而導致Vsel歸因於VBL-VWL(字線偏壓)減小，且PCM胞元702關斷。因此，已在PCM胞元702中將突返電流用作預讀脈衝；且若在重設狀態下，則PCM胞元之PM經重新編譯且SD及PM之漂移經重設。若胞元在設定狀態下，則SD之Vt經重設而不重新編譯PM。
在另一實施例中，如圖8中所展示，提供一計算系統。此系統800可包括：處理器802、耦接至處理器802之記憶體控制器804以及PCM胞元之記憶體陣列806。如在圖2b中所展示，各PCM胞元204可包含SD 210及具有程式化狀態且耦接至SD之PM 212。系統進一步包 含：跨越記憶體陣列806耦接至PCM胞元群組且耦接至記憶體控制器804之多個金屬化字線808；及跨越記憶體陣列806耦接至PCM胞元群組且耦接至記憶體控制器804之多個金屬化位元線810。各PCM胞元204因此藉由字線808與位元線810之組合唯一地定址於記憶體陣列806中。列電路809及行電路811可分別耦接至字線808及位元線810。系統亦包含耦接至記憶體陣列806之電路812，該電路可經組配以取決於系統之設計而完成多種任務。另外，應理解，「電路」之描述可包括對結構、任務、程序等之參考，結構、任務、程序等可為藉由亦在系統中單獨地敍述之元件(諸如，處理器、記憶體控制器以及其類似者)所執行之元件或功能。因而，未必意欲在電路與此類元件或功能之間進行特定區別。
作為一個實例，電路可經組配以選擇PCM胞元且跨越PCM胞元之SD及PM遞送預讀脈衝，其中預讀脈衝經組配以至少部分重設SD、PM或其兩者之Vt漂移，同時維持PCM胞元之PM之程式化狀態。在此等狀況下，歸因於記憶體控制器在選擇PCM胞元中之作用，控制器將被包括在「電路」一詞中。此外，在一些實施例中，可將記憶體控制器整合於處理器中作為整合式控制器，且因此亦可將該處理器視為電路之組件。
在將該系統視為整體的情況下，儘管任何類型或組態之裝置或計算系統涵蓋在本發明範疇內，但非限制性實例可包括：膝上型電腦、CPU系統、SoC系統、伺 服器系統、網路連接系統、儲存系統、大容量記憶體系統或可得益於PCM記憶體之任何其他計算系統。
返回至圖8，系統800亦可包括額外記憶體814，該記憶體可包括任何裝置，裝置組合、電路以及其能夠儲存、存取、組織及/或擷取資料之類似者。非限制性實例包括SAN(儲存區域網路)、雲端儲存網路、依電性或非依電性RAM、另一PCM陣列、光學媒體、硬碟機型媒體以及其類似者，包括其組合。該系統可另外包括用於系統之各種組件之間的連接性的區域通訊介面816。舉例而言，區域通訊介面816可為區域資料匯流排及/或如可需要之任何相關位址或控制匯流排。
該系統亦可包括I/O(輸入/輸出)介面818，其用於控制系統之I/O功能以及用於至系統外之裝置之I/O連接性。網路介面亦可作為單獨介面或作為I/O介面818之部分被包括以用於網路連接性。網路介面可控制系統內及系統外兩者的網路通訊。網路介面可包括：有線介面、無線介面、藍芽介面、光學介面以及其類似者，包括其適當組合。此外，該系統可另外包括使用者介面、顯示裝置，以及有益於此系統之各種其他組件。
處理器802可為單個或多個處理器，且記憶體陣列806及額外記憶體814可為單個或多個記憶體。可將區域通訊介面816用作促進以下各者中之任一者之間的通訊之路徑：單個處理器、多個處理器、單個記憶體、多個記憶體、各種介面以及其類似者(以任何有用組合)。
在一些狀況下，所揭示之實施例可以硬體、韌體、軟體或其任何組合來實施。所揭示之實施例亦可實施為藉由暫時性或非暫時性機器可讀(例如，電腦可讀)儲存媒體攜載或儲存於其上的指令，該等指令可由一或多個處理器讀取並執行。機器可讀儲存媒體可體現為用於儲存或傳輸呈機器可讀之形式之資訊的任何儲存裝置、機構或其他實體結構(例如，依電性或非依電性記憶體、媒體光碟或其他媒體裝置)。
除存在於系統中之依電性記憶體或替代存在於系統中之依電性記憶體，在一個實施例中，參考記憶體裝置可指非依電性記憶體裝置，即使至該非依電性記憶體裝置之電力中斷，裝置之狀態亦經判定(例如，本發明之PCM胞元陣列)。在一個實施例中，非依電性記憶體裝置為區塊可定址記憶體裝置，諸如NAND或NOR技術。因此，記憶體裝置亦可包括下一代非依電性裝置，諸如三維交叉點記憶體裝置或其他位元組可定址非依電性記憶體裝置。在一個實施例中，記憶體裝置可為或包括：多臨界位準NAND快閃記憶體、NOR快閃記憶體、單位準或多位準PCM、電阻式記憶體、奈米線記憶體、鐵電電晶體隨機存取記憶體(FeTRAM)、併有憶阻器技術之磁電阻式隨機存取記憶體(MRAM)記憶體，或自旋轉移力矩(STT)-MRAM，或以上各者中的任一者之組合，或其他記憶體。
實例
以下實例係關於特定實施例，且指出在達成此等實施例中可使用的或以其他方式組合的特定特徵、元件或步驟。
在一個實例中，提供一種相變記憶體裝置，其包含：相變記憶體(PCM)胞元之一陣列，其藉由字線之一陣列及位元線之一陣列耦接在一起，各PCM胞元進一步包含：一選擇裝置(SD)；一相變材料(PM)，其耦接至該SD，該PM具有一程式化狀態；以及耦接至PCM胞元之該陣列之電路，該電路經組配以進行以下操作：選擇一PCM胞元；以及跨越該PCM胞元之該SD及該PM遞送一預讀脈衝，其中該預讀脈衝經組配以至少部分重設該SD之一臨界電壓(Vt)漂移，同時維持該PM之該程式化狀態。
在相變記憶體裝置之一個實例中，預讀脈衝電壓高於在重設狀態下之SD之Vt。
在相變記憶體裝置之一個實例中，該電路經進一步組配以執行讀取操作，其中為執行讀取操作，該電路將遞送讀取脈衝至PCM胞元以判定PM之程式化狀態。
在相變記憶體裝置之一個實例中，該預讀脈衝電壓高於讀取脈衝之電壓。
在相變記憶體裝置之一個實例中，該電路經進一步組配以將預讀脈衝作為讀取操作之嵌入分量來遞送。
在相變記憶體裝置之一個實例中，其中該電路經進一步組配以遞送與讀取操作分離的預讀脈衝。
在相變記憶體裝置之一個實例中，在維持PM之程式化狀態中，該電路經進一步組配以使用預讀脈衝將PM重新編譯至相同程式化狀態。
在相變記憶體裝置之一個實例中，該程式化狀態為重設狀態。
在相變記憶體裝置之一個實例中，該預讀脈衝包含突返電流。
在相變記憶體裝置之一個實例中，作為選擇PCM胞元之結果，該突返電流來自SD。
在相變記憶體裝置之一個實例中，維持PM之程式化狀態進一步包含維持程式化狀態而不重新編譯PM。
在一個實例中，提供一種管理相變記憶體(PCM)胞元中之臨界電壓(Vt)漂移之方法，該方法包含：選擇一PCM胞元，該PCM胞元包含功能性地耦接至具有一程式化狀態之一相變材料(PM)之選擇裝置(SD)；以及跨越該PCM胞元之該SD及該PM遞送一預讀脈衝，其中該預讀脈衝經組配以至少部分重設該SD之一Vt漂移，同時維持該PM之該程式化狀態。
在管理Vt漂移之方法之一個實例中，預讀脈衝電壓高於在重設狀態下之SD之Vt。
在管理Vt漂移之方法之一個實例中，該方法進一步包含執行讀取操作，該讀取操作包含將讀取脈衝遞送至PCM胞元以判定PM之程式化狀態。
在管理Vt漂移之方法之一個實例中，該預讀脈衝電壓高於讀取脈衝之電壓。
在管理Vt漂移之方法之一個實例中，該預讀脈衝之遞送嵌入於讀取操作中。
在管理Vt漂移之方法之一個實例中，該預讀脈衝之遞送獨立於讀取操作。
在管理Vt漂移之方法之一個實例中，維持PM之程式化狀態進一步包含使用預讀脈衝將PM重新編譯至相同程式化狀態。
在管理Vt漂移之方法之一個實例中，該程式化狀態為重設狀態。
在管理Vt漂移之方法之一個實例中，該預讀脈衝包含突返電流。
在管理Vt漂移之方法之一個實例中，作為選擇PCM胞元之結果，該突返電流來自SD。
在管理Vt漂移之方法之一個實例中，維持PM之程式化狀態進一步包含維持程式化狀態而不重新編譯PM。
在一個實例中，提供一種計算系統，其包含： 一處理器；一記憶體控制器，其耦接至該處理器；各自具有以下各者之PCM胞元之一記憶體陣列：一選擇裝置(SD)；以及一相變材料(PM)，其具有一程式化狀態且耦接至該SD；多個金屬化字線，其跨越該PCM胞元陣列耦接至PCM胞元群組且耦接至該記憶體控制器；多個金屬化位元線，其跨越該PCM胞元陣列耦接至PCM胞元群組且耦接至該記憶體控制器，其中各PCM胞元藉由字線與位元線之一組合唯一地定址於該PCM胞元陣列中；以及耦接至該記憶體陣列且經組配以進行以下操作之電路：選擇一PCM胞元；以及跨越該PCM胞元之該SD及該PM遞送一預讀脈衝，其中該預讀脈衝經組配以至少部分重設該SD之一臨界電壓(Vt)漂移，同時維持該PM之該程式化狀態。
在計算系統之一個實例中，預讀脈衝電壓高於在重設狀態下之SD之Vt。
在計算系統之一個實例中，該電路經進一步組配以執行讀取操作，其中為執行讀取操作，該電路將遞送讀取脈衝至PCM胞元以判定PM之程式化狀態。
在計算系統之一個實例中，該預讀脈衝電壓 高於讀取脈衝之電壓。
在計算系統之一個實例中，該電路經進一步組配以將預讀脈衝作為讀取操作之嵌入分量來遞送。
在計算系統之一個實例中，該電路經進一步組配以獨立於讀取操作遞送預讀脈衝。
在計算系統之一個實例中，在維持PM之程式化狀態中，該電路經進一步組配以使用預讀脈衝將PM重新編譯至相同程式化狀態。
在計算系統之一個實例中，該程式化狀態為重設狀態。
在計算系統之一個實例中，該預讀脈衝包含突返電流。
在計算系統之一個實例中，作為選擇PCM胞元之結果，該突返電流來自SD。
在計算系統之一個實例中，維持PM之程式化狀態進一步包含維持程式化狀態而不重新編譯PM。
在計算系統之一個實例中，該記憶體控制器經整合於處理器中。
在計算系統之一個實例中，該系統進一步包含以下各者中之一或多者：一網路介面，其以通訊方式耦接至至少一個處理器中之至少一者；一電池，其耦接至該至少一個處理器中之至少一者；或 一顯示器，其以通訊方式耦接至該至少一個處理器中之至少一者。
儘管前述實例說明一或多個特定應用中之本發明實施例之原理，但對於一般熟習此項技術者將顯而易見的係，可在不運用發明才能且不脫離本發明之原理及概念的情況下對實施方案之形式、使用及細節作出大量修改。
200‧‧‧PCM記憶體裝置
202‧‧‧記憶體陣列
206‧‧‧字線
208‧‧‧位元線
214‧‧‧電路

Claims (23)

  1. 一種相變記憶體裝置，其包含：相變記憶體(PCM)胞元之一陣列，其係藉由字線之一陣列及位元線之一陣列而被耦接在一起，各PCM胞元進一步包含：一選擇裝置(SD)；一相變材料(PM)，其被耦接至該SD，該PM具有一程式化狀態；以及被耦接至PCM胞元之該陣列的電路，該電路係經組配為可：選擇一PCM胞元；以及遞送跨越該PCM胞元之該SD及該PM的一預讀脈衝，其中，該預讀脈衝係經組配為可至少部分重設該SD之一臨界電壓(Vt)漂移，同時維持該PM的該程式化狀態。
  2. 如請求項1之裝置，其中，該預讀脈衝之電壓係高於在一重設狀態下的該SD之一Vt。
  3. 如請求項1之裝置，其中，該電路係經進一步組配為可執行一讀取操作，其中，為了執行一讀取操作，該電路係將遞送一讀取脈衝至該PCM胞元而判定該PM之該程式化狀態。
  4. 如請求項3之裝置，其中，該預讀脈衝之電壓係高於該讀取脈衝之一電壓。
  5. 如請求項3之裝置，其中，該電路係經進 一步組配為可將該預讀脈衝作為該讀取操作之一嵌入式分量來遞送。
  6. 如請求項3之裝置，其中，該電路係經進一步組配為可遞送分離於該讀取操作的該預讀脈衝。
  7. 如請求項1之裝置，其中，在維持該PM之該程式化狀態時，該電路係經進一步組配為可使用該預讀脈衝來將該PM重新編譯(reprogram)至該相同程式化狀態。
  8. 如請求項7之裝置，其中，該程式化狀態為一重設狀態。
  9. 如請求項7之裝置，其中，該預讀脈衝包含一突返電流(snap-back current)。
  10. 如請求項9之裝置，其中，該突返電流係由於選擇該PCM胞元而來自於該SD。
  11. 如請求項1之裝置，其中，維持該PM之該程式化狀態進一步包含維持該程式化狀態而不重新編譯該PM。
  12. 一種管理一相變記憶體(PCM)胞元中之臨界電壓(Vt)漂移的方法，其包含：選擇一PCM胞元，該PCM胞元包含被功能性地耦接至具有一程式化狀態之一相變材料(PM)的一選擇裝置(SD)；以及遞送跨越該PCM胞元之該SD及該PM的一預讀脈衝，其中，該預讀脈衝係經組配為可至少部分重設該SD之 一Vt漂移，同時維持該PM的該程式化狀態。
  13. 如請求項12之方法，其中，該預讀脈衝之電壓係高於在一重設狀態下的該SD之一Vt。
  14. 如請求項12之方法，其進一步包含執行一讀取操作，該讀取操作包含將一讀取脈衝遞送至該PCM胞元而判定該PM之該程式化狀態。
  15. 如請求項12之方法，其中，維持該PM之該程式化狀態進一步包含使用該預讀脈衝來將該PM重新編譯至該相同程式化狀態。
  16. 如請求項12之方法，其中，維持該PM之該程式化狀態進一步包含維持該程式化狀態而不重新編譯該PM。
  17. 一種計算系統，其包含：至少一個處理器；一記憶體控制器，其被耦接至該處理器；多個相變記憶體(PCM)胞元之一記憶體陣列，其各自具有：一選擇裝置(SD)；以及一相變材料(PM)，其具有一程式化狀態且被耦接至該SD；複數個金屬化字線，其被耦接至跨越該PCM胞元陣列的PCM胞元之群組，且被耦接至該記憶體控制器；複數個金屬化位元線，其被耦接至跨越該PCM胞元陣列的PCM胞元之群組，且被耦接至該記憶體控制器，其 中，各PCM胞元係藉由字線與位元線之一組合而被唯一地定址於該PCM胞元陣列中；以及被耦接至該記憶體陣列的電路，且其係經組配為可：選擇一PCM胞元；以及遞送跨越該PCM胞元之該SD及該PM的一預讀脈衝，其中，該預讀脈衝係經組配為可至少部分重設該SD之一臨界電壓(Vt)漂移，同時維持該PM之該程式化狀態。
  18. 如請求項17之系統，其中，預讀脈衝之電壓係高於在一重設狀態下之該SD之一Vt。
  19. 如請求項17之系統，其中，該電路係經進一步組配為可執行一讀取操作，其中，為執行一讀取操作，該電路係將遞送一讀取脈衝至該PCM胞元而判定該PM之該程式化狀態。
  20. 如請求項17之系統，其中，在維持該PM之該程式化狀態中，該電路係經進一步組配為可使用該預讀脈衝而將該PM重新編譯至該相同程式化狀態。
  21. 如請求項17之系統，其中，維持該PM之該程式化狀態進一步包含維持該程式化狀態而不重新編譯該PM。
  22. 如請求項17之系統，其中，該記憶體控制器係經整合於該處理器中。
  23. 如請求項17之系統，其進一步包含下列各者中之一或多者： 一網路介面，其係通訊式耦接至該至少一個處理器中之至少一者；一電池，其係耦接至該至少一個處理器中之至少一者；或一顯示器，其係通訊式耦接至該至少一個處理器中之至少一者。
TW105138985A 2015-12-26 2016-11-25 具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法 TWI719082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/757,831 2015-12-26
US14/757,831 US9627055B1 (en) 2015-12-26 2015-12-26 Phase change memory devices and systems having reduced voltage threshold drift and associated methods

Publications (2)

Publication Number Publication Date
TW201734819A TW201734819A (zh) 2017-10-01
TWI719082B true TWI719082B (zh) 2021-02-21

Family

ID=57544564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138985A TWI719082B (zh) 2015-12-26 2016-11-25 具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法

Country Status (3)

Country Link
US (2) US9627055B1 (zh)
TW (1) TWI719082B (zh)
WO (1) WO2017112348A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627055B1 (en) * 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US10283197B1 (en) * 2016-08-05 2019-05-07 SK Hynix Inc. Electronic device and method for reading data of memory cell
US10706920B2 (en) 2017-11-02 2020-07-07 Samsung Electronics Co., Ltd. Memory device
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
US20200194501A1 (en) * 2018-12-13 2020-06-18 Tetramem Inc. Implementing phase change material-based selectors in a crossbar array
KR102641097B1 (ko) 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
US20190206491A1 (en) * 2019-03-07 2019-07-04 Intel Corporation Techniques to mitigate selection failure for a memory device
KR102702780B1 (ko) 2019-05-03 2024-09-05 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
KR102766485B1 (ko) * 2019-05-03 2025-02-12 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
KR102768650B1 (ko) 2019-06-11 2025-02-13 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
US11183238B2 (en) 2019-08-28 2021-11-23 International Business Machines Corporation Suppressing outlier drift coefficients while programming phase change memory synapses
US11244722B2 (en) * 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
KR102728525B1 (ko) * 2019-11-05 2024-11-12 삼성전자주식회사 비휘발성 메모리 장치, 그것의 쓰기 방법, 및 그것을 갖는 저장 장치
CN114787926A (zh) * 2019-12-03 2022-07-22 美光科技公司 存储器装置及其操作方法
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices
US12527236B2 (en) 2020-04-30 2026-01-13 Arizona Board Of Regents On Behalf Of Arizona State University Lateral programmable metallization cell devices
WO2021229260A1 (en) 2020-05-13 2021-11-18 Micron Technology, Inc. Counter-based methods and systems for accessing memory cells
US11805711B2 (en) 2020-09-28 2023-10-31 International Business Machines Corporation Phase-change memory (PCM) including liner reducing resistance drift
KR102906434B1 (ko) * 2020-10-14 2026-01-05 삼성전자주식회사 메모리 장치
US11410722B2 (en) * 2020-10-21 2022-08-09 Samsung Electronics Co., Ltd. Phase-change memory device for improving resistance drift and dynamic resistance drift compensation method of the same
US11501831B2 (en) * 2020-11-05 2022-11-15 Sandisk Technologies Llc Power off recovery in cross-point memory with threshold switching selectors
US11367484B1 (en) * 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
KR102923544B1 (ko) * 2021-05-04 2026-02-06 삼성전자주식회사 메모리 장치
US11568952B2 (en) * 2021-06-02 2023-01-31 Micron Technology, Inc. Adjustable programming pulses for a multi-level cell
US12327046B2 (en) * 2021-06-25 2025-06-10 SanDisk Technologies, Inc. Data retention-specific refresh read
US11894037B2 (en) 2022-04-12 2024-02-06 Sandisk Technologies Llc First fire and cold start in memories with threshold switching selectors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110134685A1 (en) * 2009-12-08 2011-06-09 Kau Derchang Energy-efficient set write of phase change memory with switch
US7990761B2 (en) * 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
TW201320077A (zh) * 2011-06-22 2013-05-16 Intel Corp 相變記憶體及開關（ｐｃｍｓ）記憶體裝置中之漂移管理
US8854873B1 (en) * 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US8036013B2 (en) * 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR101374319B1 (ko) * 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US7936593B2 (en) * 2008-04-08 2011-05-03 Ovonyx, Inc. Reducing drift in chalcogenide devices
US8605531B2 (en) * 2011-06-20 2013-12-10 Intel Corporation Fast verify for phase change memory with switch
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9627055B1 (en) * 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990761B2 (en) * 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US20110134685A1 (en) * 2009-12-08 2011-06-09 Kau Derchang Energy-efficient set write of phase change memory with switch
US8854873B1 (en) * 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
TW201320077A (zh) * 2011-06-22 2013-05-16 Intel Corp 相變記憶體及開關（ｐｃｍｓ）記憶體裝置中之漂移管理

Also Published As

Publication number Publication date
US9627055B1 (en) 2017-04-18
US20170243643A1 (en) 2017-08-24
US10043576B2 (en) 2018-08-07
WO2017112348A1 (en) 2017-06-29
TW201734819A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
TWI719082B (zh) 具有減少電壓臨界漂移之相變記憶體裝置與系統及相關方法
US10438659B2 (en) Method and apparatus for multi-level setback read for three dimensional crosspoint memory
US11024380B2 (en) Dual demarcation voltage sensing before writes
CN108701100B (zh) 管理非易失性存储器中的阈值电压位移
US11727985B2 (en) Method of operating resistive memory device to increase read margin
TWI718214B (zh) 暫態電流保護之臨界切換裝置系統及方法
KR101711353B1 (ko) 메모리 디바이스 작동 관리
KR102533229B1 (ko) 상대 주소를 사용하는 메모리 장치의 접근 방법
WO2013101179A1 (en) Write mechanism for storage class memory
JP6978581B2 (ja) データ状態同期
KR20210034682A (ko) 기입 시간들에 기초한 방해 관리
CN115497546A (zh) 用于时间保留的读取性能技术
KR20100068923A (ko) 반도체 메모리 시스템의 제조 방법
CN109727627A (zh) 组读取刷新
US20190130971A1 (en) Write-time prevention of data retention failures for non-volatile memory
CN112233715A (zh) 用于存储器系统的维护操作
US11989443B2 (en) Techniques for enhanced read performance on repurposed blocks of memory cells
JP2019533876A (ja) プログラムバイアス及び高速センシングを有するセンスアンプ
TW202020657A (zh) 用於記憶體操作之專屬命令
CN113448766A (zh) 用于减轻在对存储器阵列的读取操作期间的错误的技术