TWI779923B - 圖案驗證系統及其操作方法 - Google Patents

圖案驗證系統及其操作方法 Download PDF

Info

Publication number
TWI779923B
TWI779923B TW110142053A TW110142053A TWI779923B TW I779923 B TWI779923 B TW I779923B TW 110142053 A TW110142053 A TW 110142053A TW 110142053 A TW110142053 A TW 110142053A TW I779923 B TWI779923 B TW I779923B
Authority
TW
Taiwan
Prior art keywords
area
verification system
dimensional pattern
pattern
test
Prior art date
Application number
TW110142053A
Other languages
English (en)
Other versions
TW202319766A (zh
Inventor
辜翊航
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW110142053A priority Critical patent/TWI779923B/zh
Application granted granted Critical
Publication of TWI779923B publication Critical patent/TWI779923B/zh
Publication of TW202319766A publication Critical patent/TW202319766A/zh

Links

Images

Landscapes

  • Eye Examination Apparatus (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一種圖案驗證系統的操作方法包括：對待測元件進行操作指令，以產生具有第一區域以及第二區域的二維圖案；以及依序移除操作指令並同時對待測元件進行測試，其中當該些操作指令其中至少一者移除而造成二維圖案的第二區域轉換為第一區域時，回復移除中的操作指令的該至少一者，並將回復的操作指令的該至少一者設定為至少一關鍵操作指令。

Description

圖案驗證系統及其操作方法
本揭露係關於一種圖案驗證系統及一種圖案驗證系統的操作方法。
一般而言，機台作業人員通常會使用二維圖案測試法(shmoo)對記憶體產品進行測試。當機台作業人員使用二維圖案測試法檢測記憶體產品具有異常時，二維圖案測試法產生的二維圖案會出現通過區以及失敗區。由於機台作業人員需手動選擇測試點以分析二維圖案的失敗區，因此增加了機台作業人員的作業量，並且降低了二維圖案測試法進行測試的整體效率。
本揭露之一技術態樣為一種圖案驗證系統。
根據本揭露一實施方式，一種圖案驗證系統包括第一處理器以及第二處理器。第一處理器配置以對待測元件進行多個操作指令，以產生具有第一區域以及第二區域的二維圖案。第二處理器電性連接第一處理器且配置以依序移除操作指令並同時對待測元件進行測試。當操作指令其中至少一者移除而造成二維圖案的第二區域轉換為第一區域時，第二處理器回復移除中的操作指令的至少一者，並將回復的操作指令的至少一者設定為至少一關鍵操作指令。
在本揭露一實施方式中，上述圖案驗證系統還包括掃描單元。掃描單元電性連接第一處理器且配置以掃描二維圖案，以定位二維圖案的第二區域的中心點。
在本揭露一實施方式中，上述圖案驗證系統還包括輸出單元。輸出單元電性連接第二處理器且配置以輸出至少一關鍵操作指令。
在本揭露一實施方式中，上述圖案驗證系統還包括記憶體。記憶體電性連接第二處理器且配置以儲存至少一關鍵操作指令。
本揭露之另一技術態樣為一種圖案驗證系統的操作方法。
根據本揭露一實施方式，一種圖案驗證系統的操作方法包括：對待測元件進行多個操作指令，以產生具有第一區域以及第二區域的二維圖案；以及依序移除操作指令並同時對待測元件進行測試，其中當操作指令其中至少一者移除而造成二維圖案的第二區域轉換為第一區域時，回復移除中的操作指令的至少一者，並將回復的操作指令的至少一者設定為至少一關鍵操作指令。
在本揭露一實施方式中，上述方法還包括使用掃描單元掃描二維圖案，以定位二維圖案的第二區域的中心點。
在本揭露一實施方式中，上述方法還包括將二維圖案的第二區域的中心點設定為測試點，以獲得測試環境。
在本揭露一實施方式中，上述測試環境包括測試電壓值及測試速度值。
在本揭露一實施方式中，上述方法還包括使用記憶體儲存至少一關鍵操作指令。
在本揭露一實施方式中，上述方法還包括使用輸出單元輸出至少一關鍵操作指令。
在本揭露上述實施方式中，當操作指令移除而造成二維圖案的第二區域轉換成第一區域時，圖案驗證系統可回復移除中的操作指令。詳細來說，圖案驗證系統可移除與二維圖案的第二區域無關的操作指令，並且將與二維圖案的第二區域相關的操作指令設定為關鍵操作指令。如此一來，圖案驗證系統只需保留關鍵操作指令，而不需保留原先數量的操作指令，因此可降低圖案驗證系統的保留指令的數量。由於機台操作人員可直接獲得關鍵操作指令而非尚未分析的操作指令，因此可省去機台操作人員手動分析操作指令的時間，以提升圖案驗證系統的測試效率。此外，圖案驗證系統可藉由掃描單元設定二維圖案的第二區域的中心點為測試點，因此可省去機台操作人員手動設定測試點的時間，以提高圖案驗證系統的測試效率。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露一實施方式之圖案驗證系統100的方塊圖。第2圖繪示根據本揭露一實施方式之具有第一區域210及第二區域220的二維圖案200的示意圖。圖案驗證系統100包括第一處理器110以及第二處理器120。第一處理器110配置以對待測元件300進行多個操作指令112，以產生具有第一區域210以及第二區域220的二維圖案200。舉例來說，待測元件300可為記憶體產品，例如動態隨機存取記憶體(Dynamic random access memory, DRAM)，但並不以此為限。在一些實施方式中，圖案驗證系統100可使用二維圖案測試法(Shmoo)對待測元件300進行測試，並根據測試結果產生具有第一區域210以及第二區域220的二維圖案200。詳細來說，二維圖案200的第一區域210可代表待測元件300的測試結果為通過，而二維圖案200的第二區域220可代表待測元件300的測試結果為失敗。
此外，圖案驗證系統100的第二處理器120電性連接第一處理器110且配置以依序移除操作指令112並同時對待測元件300進行測試。當操作指令112其中至少一者移除而造成二維圖案200的第二區域220轉換為第一區域210時，圖案驗證系統100的第二處理器120回復移除中的操作指令112的至少一者，並將回復的操作指令112的至少一者設定為至少一關鍵操作指令122。詳細來說，圖案驗證系統100的第二處理器120在依序移除每一操作指令112後便接著對待測元件300進行測試，當操作指令112移除而二維圖案200的第二區域220維持為第二區域220時，則代表移除中的操作指令112與二維圖案200的第二區域220的測試結果無關，也就是說，移除中的操作指令112與待測元件300的失敗結果無關，因此可移除操作指令112。
另一方面，當操作指令112移除而造成二維圖案200的第二區域220轉換為第一區域210時，則代表移除中的操作指令112與二維圖案200的第二區域220的測試結果相關，也就是說，移除中的操作指令112與待測元件300的失敗結果相關，因此圖案驗證系統100的第二處理器120可回復移除中的操作指令112，並將回復的操作指令112設定為關鍵操作指令122。如此一來，機台操作人員可透過圖案驗證系統100獲得關鍵操作指令122，並且每一關鍵操作指令122皆與待測元件300的失敗結果相關。
具體而言，圖案驗證系統100可移除與二維圖案200的第二區域220無關的操作指令112，並且將與二維圖案200的第二區域220相關的操作指令112設定為關鍵操作指令122。如此一來，圖案驗證系統100只需保留關鍵操作指令122，而不需保留原先數量的操作指令112，因此可降低圖案驗證系統100的保留指令的數量。由於機台操作人員可直接獲得關鍵操作指令122而非尚未分析的操作指令112，因此可省去機台操作人員手動分析操作指令112的時間，以提升圖案驗證系統100的測試效率。
在一些實施方式中，圖案驗證系統100還包括掃描單元130、輸出單元140以及記憶體150。圖案驗證系統100的掃描單元130電性連接第一處理器110且配置以掃描二維圖案200的第二區域220，以定位二維圖案200的第二區域220的中心點222。圖案驗證系統100的輸出單元140及記憶體150電性連接第二處理器120。輸出單元140配置以輸出關鍵操作指令122，且記憶體150配置以儲存關鍵操作指令122。機台操作人員可透過圖案驗證系統100獲得關鍵操作指令122而非尚未分析的操作指令112，因此可省去機台操作人員手動分析操作指令112的時間。
在以下敘述中，將說明圖案驗證系統的操作方法。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。
第3圖繪示根據本揭露一實施方式之圖案驗證系統的操作方法的流程圖。圖案驗證系統的操作方法包括下列步驟。首先在步驟S1中，對待測元件進行多個操作指令，以產生具有第一區域以及第二區域的二維圖案。接著在步驟S2中，依序移除操作指令並同時對待測元件進行測試，其中當該些操作指令其中至少一者移除而造成二維圖案的第二區域轉換為第一區域時，回復移除中的操作指令的至少一者，並將回復的操作指令的至少一者設定為至少一關鍵操作指令。在以下敘述中，將詳細說明上述各步驟。
第4圖繪示第1圖的操作指令112之示意圖。同時參照第1圖、第2圖以及第4圖，對待測元件300進行多個操作指令112，以產生具有第一區域210以及第二區域220的二維圖案200。詳細來說，多個操作指令112依照順序排列，圖案驗證系統100依照操作指令112的順序對待測元件300進行測試，並根據測試結果產生具有第一區域210以及第二區域220的二維圖案200。舉例來說，二維圖案200的第一區域210可代表待測元件300的測試結果為通過的狀態，而二維圖案200的第二區域220可代表待測元件300的測試結果為失敗的狀態。
在一些實施方式中，圖案驗證系統100的操作方法還包括：使用掃描單元130掃描二維圖案200的第二區域220，以定位二維圖案200的第二區域220的中心點222；以及將二維圖案200的第二區域220的中心點222設定為測試點230，以獲得包括測試電壓值以及測試速度值的測試環境。藉由選定的測試電壓值及測試速度值對待測元件300進行操作指令112，將使待測元件300的測試結果維持為失敗(對應二維圖案200的第二區域220)。此外，圖案驗證系統100可藉由掃描單元130設定二維圖案200的第二區域220的中心點222為測試點230，因此機台操作人員不需手動設定測試點230，可省去機台操作人員手動設定測試點230的時間。
第5A圖至第5B圖繪示根據本揭露一實施方式之移除操作指令112的示意圖。同時參照第1圖、第2圖、第5A圖以及第5B圖，當待測元件300的測試結果維持為失敗後，便可進行下一步驟。接著，依序移除每一操作指令112後便對待測元件300進行測試。舉例來說，可使用第5A圖的近似法(Approximation methodology)及第5B圖的群組刪除法(Group deletion methodology)之方式依序移除操作指令112。第5A圖的近似法可使用上下逼近之方式移除操作指令112以對待測元件300進行測試。第5B圖的群組刪除法可將功能相似的操作指令112進行群組化以產生不同群組，並移除群組化的操作指令112以對待測元件300進行測試。
在一些實施方式中，當移除操作指令112並對待測元件300進行測試且二維圖案200的第二區域220維持為第二區域220時，則代表移除中的操作指令112與二維圖案200的第二區域220的測試結果無關。也就是說，移除中的操作指令112與待測元件300的失敗結果無關，因此可移除操作指令112。當移除操作指令112並對待測元件300進行測試且二維圖案200的第二區域220轉換為第一區域210時，則代表移除中的操作指令112與二維圖案200的第二區域220的測試結果相關。也就是說，移除中的操作指令112與待測元件300的失敗結果相關。圖案驗證系統100的第二處理器120可回復移除中的操作指令112，並將回復的操作指令112設定為關鍵操作指令122。
第6圖繪示根據本揭露一實施方式之關鍵操作指令122的示意圖。同時參照第1圖及第6圖，圖案驗證系統100的操作方法還包括：使用記憶體150儲存關鍵操作指令122；以及使用輸出單元140輸出關鍵操作指令122。機台操作人員可藉由圖案驗證系統100獲得關鍵操作指令122而非尚未分析的操作指令112，因此可省去機台操作人員手動分析操作指令112的時間，以提高圖案驗證系統100的測試效率。
綜上所述，當操作指令移除而造成二維圖案的第二區域轉換成第一區域時，圖案驗證系統可回復移除中的操作指令。詳細來說，圖案驗證系統可移除與二維圖案的第二區域無關的操作指令，並且將與二維圖案的第二區域相關的操作指令設定為關鍵操作指令。如此一來，圖案驗證系統只需保留關鍵操作指令，而不需保留原先數量的操作指令，因此可降低圖案驗證系統的保留指令的數量。由於機台操作人員可直接獲得關鍵操作指令而非尚未分析的操作指令，因此可省去機台操作人員手動分析操作指令的時間，以提高圖案驗證系統的測試效率。此外，圖案驗證系統可藉由掃描單元設定二維圖案的第二區域的中心點為測試點，因此機台操作人員不需手動設定測試點，可省去機台操作人員手動設定測試點的時間。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
100:圖案驗證系統 110:第一處理器 112:操作指令 120:第二處理器 122:關鍵操作指令 130:掃描單元 140:輸出單元 150:記憶體 200:二維圖案 210:第一區域 220:第二區域 222:中心點 230:測試點 300:待測元件 S1:步驟 S2:步驟
當結合隨附諸圖閱讀時，得自以下詳細描述最佳地理解本揭露之一實施方式。應強調，根據工業上之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。 第1圖繪示根據本揭露一實施方式之圖案驗證系統的方塊圖。 第2圖繪示根據本揭露一實施方式之具有第一區域及第二區域的二維圖案的示意圖。 第3圖繪示根據本揭露一實施方式之圖案驗證系統的操作方法的流程圖。 第4圖繪示第1圖的操作指令之示意圖。 第5A圖至第5B圖繪示根據本揭露一實施方式之移除操作指令的示意圖。 第6圖繪示根據本揭露一實施方式之關鍵操作指令的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:圖案驗證系統
110:第一處理器
112:操作指令
120:第二處理器
122:關鍵操作指令
130:掃描單元
140:輸出單元
150:記憶體
300:待測元件

Claims (10)

  1. 一種圖案驗證系統，包含： 一第一處理器，配置以對一待測元件進行多個操作指令，以產生具有一第一區域以及一第二區域的一二維圖案；以及 一第二處理器，電性連接該第一處理器且配置以依序移除該些操作指令並同時對該待測元件進行測試，其中當該些操作指令其中至少一者移除而造成該二維圖案的該第二區域轉換為該第一區域時，該第二處理器回復移除中的該些操作指令的該至少一者，並將回復的該些操作指令的該至少一者設定為至少一關鍵操作指令。
  2. 如請求項1所述之圖案驗證系統，更包含： 一掃描單元，電性連接該第一處理器且配置以掃描該二維圖案，以定位該二維圖案的該第二區域的一中心點。
  3. 如請求項1所述之圖案驗證系統，更包含： 一輸出單元，電性連接該第二處理器且配置以輸出該至少一關鍵操作指令。
  4. 如請求項1所述之圖案驗證系統，更包含： 一記憶體，電性連接該第二處理器且配置以儲存該至少一關鍵操作指令。
  5. 一種圖案驗證系統的操作方法，包含： 對一待測元件進行多個操作指令，以產生具有一第一區域以及一第二區域的一二維圖案；以及 依序移除該些操作指令並同時對該待測元件進行測試，其中當該些操作指令其中至少一者移除而造成該二維圖案的該第二區域轉換為該第一區域時，回復移除中的該些操作指令的該至少一者，並將回復的該些操作指令的該至少一者設定為至少一關鍵操作指令。
  6. 如請求項5所述之方法，更包含： 使用一掃描單元掃描該二維圖案，以定位該二維圖案的該第二區域的一中心點。
  7. 如請求項6所述之方法，更包含： 將該二維圖案的該第二區域的該中心點設定為一測試點，以獲得一測試環境。
  8. 如請求項7所述之方法，其中該測試環境包含一測試電壓值及一測試速度值。
  9. 如請求項5所述之方法，更包含： 使用一記憶體儲存該至少一關鍵操作指令。
  10. 如請求項5所述之方法，更包含： 使用一輸出單元輸出該至少一關鍵操作指令。
TW110142053A 2021-11-11 2021-11-11 圖案驗證系統及其操作方法 TWI779923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110142053A TWI779923B (zh) 2021-11-11 2021-11-11 圖案驗證系統及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110142053A TWI779923B (zh) 2021-11-11 2021-11-11 圖案驗證系統及其操作方法

Publications (2)

Publication Number Publication Date
TWI779923B true TWI779923B (zh) 2022-10-01
TW202319766A TW202319766A (zh) 2023-05-16

Family

ID=85475796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142053A TWI779923B (zh) 2021-11-11 2021-11-11 圖案驗證系統及其操作方法

Country Status (1)

Country Link
TW (1) TWI779923B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090024894A1 (en) * 2007-07-18 2009-01-22 International Business Machines Corporation System and method for predicting iwarx and stwcx instructions in test pattern generation and simulation for processor design verification/validation in interrupt mode
TW201823971A (zh) * 2016-12-12 2018-07-01 美商英特爾股份有限公司 用於處理器架構的設備及方法
CN108351779A (zh) * 2015-12-18 2018-07-31 英特尔公司 用于安全指令执行流水线的指令和逻辑
TW201839607A (zh) * 2017-04-24 2018-11-01 美商英特爾股份有限公司 用於深神經網路之計算最佳化機制
TW201923586A (zh) * 2017-07-30 2019-06-16 埃拉德 希提 以記憶體爲基礎的分散式處理器架構
CN111742281A (zh) * 2018-02-23 2020-10-02 三星电子株式会社 用于针对显示在显示器上的第一内容提供根据外部对象的移动的第二内容的电子装置及其操作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090024894A1 (en) * 2007-07-18 2009-01-22 International Business Machines Corporation System and method for predicting iwarx and stwcx instructions in test pattern generation and simulation for processor design verification/validation in interrupt mode
CN108351779A (zh) * 2015-12-18 2018-07-31 英特尔公司 用于安全指令执行流水线的指令和逻辑
TW201823971A (zh) * 2016-12-12 2018-07-01 美商英特爾股份有限公司 用於處理器架構的設備及方法
TW201839607A (zh) * 2017-04-24 2018-11-01 美商英特爾股份有限公司 用於深神經網路之計算最佳化機制
TW201923586A (zh) * 2017-07-30 2019-06-16 埃拉德 希提 以記憶體爲基礎的分散式處理器架構
CN111742281A (zh) * 2018-02-23 2020-10-02 三星电子株式会社 用于针对显示在显示器上的第一内容提供根据外部对象的移动的第二内容的电子装置及其操作方法

Also Published As

Publication number Publication date
TW202319766A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US8509014B2 (en) Mechanisms for built-in self repair of memory devices using failed bit maps and obvious repairs
Pomeranz et al. Forward-looking fault simulation for improved static compaction
KR101996120B1 (ko) 집적 회로를 진단하기 위한 시스템 및 방법
KR100490499B1 (ko) 반도체 디바이스 테스트 방법
Ghosh-Dastidar et al. Adaptive techniques for improving delay fault diagnosis
JPH10289597A (ja) メモリ試験装置
JP5001972B2 (ja) メモリ補修分析自己検査機能を具えた半導体検査システム
JP4230061B2 (ja) 不良救済解析器を搭載したメモリ試験装置
JP2007287272A (ja) 冗長線所要量算出システムおよびそれを用いた不良解析方法
TW202319766A (zh) 圖案驗證系統及其操作方法
US8719651B1 (en) Scan chain diagnostic using scan stitching
CN108535621B (zh) 分立器件芯片的晶圆测试方法
CN113380314A (zh) 存储器修复测试方法及系统
Tang et al. Diagnosing timing related cell internal defects for FinFET technology
JPH11174126A (ja) 論理回路の組込み自己検査パターン発生装置およびパタ ーン選定方法
US8278958B2 (en) Semiconductor test system and method
US20130336571A1 (en) Mask pattern analysis apparatus and method for analyzing mask pattern
US7613960B2 (en) Semiconductor device test apparatus and method
Farrugia et al. A memory volume diagnostics methodology to facilitate production yield learning with embedded memories
KR102937200B1 (ko) 반도체 테스트 시스템
JPS6141080B2 (zh)
JPH05341011A (ja) テスト生成方法
KR20070063935A (ko) 반도체 웨이퍼의 테스트 샷 맵핑방법
JPH11176194A (ja) 半導体試験装置
CN100388453C (zh) 半导体缺陷侦测方法与系统

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent