TWI797623B - 晶片電阻及其製備方法 - Google Patents

晶片電阻及其製備方法 Download PDF

Info

Publication number
TWI797623B
TWI797623B TW110117609A TW110117609A TWI797623B TW I797623 B TWI797623 B TW I797623B TW 110117609 A TW110117609 A TW 110117609A TW 110117609 A TW110117609 A TW 110117609A TW I797623 B TWI797623 B TW I797623B
Authority
TW
Taiwan
Prior art keywords
layer
positive electrode
paste
substrate
nickel
Prior art date
Application number
TW110117609A
Other languages
English (en)
Other versions
TW202247200A (zh
Inventor
李中興
江傳宗
李皇諭
Original Assignee
道登電子材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 道登電子材料股份有限公司 filed Critical 道登電子材料股份有限公司
Priority to TW110117609A priority Critical patent/TWI797623B/zh
Publication of TW202247200A publication Critical patent/TW202247200A/zh
Application granted granted Critical
Publication of TWI797623B publication Critical patent/TWI797623B/zh

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

本發明有關於一種晶片電阻及其製備方法,其中,該晶片電阻中的正電極、背電極、以及電阻層係各自包含至少一選自由銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組。

Description

晶片電阻及其製備方法
本發明有關於一種晶片電阻及其製備方法,尤指一種以卑金屬為主要組成結構的晶片電阻及其製備方法。
目前製作晶片電阻時所使用的電阻膏、正電極、及背電極主要皆是以銀、鈀、釕等貴重金屬所構成,且因該些貴金屬材質的燒結溫度不同,故在製程中需藉由多階段的燒結以分別形成正電極、背電極、以及電阻層,而多次燒結容易使得銀金屬發生硫化反應而影響到晶片電阻的電性以及可靠度,然為了避免銀金屬的硫化反應,又需添加鈀金屬以抗硫化,如此一來,製作過程繁複耗時外,銀、鈀、釕等貴重金屬價格昂貴,無法降低製備成本。
為解決上述之問題,本發明提供了一種以卑金屬為主要組成結構的晶片電阻及其製備方法。其中,該晶片電阻包括一基板,具有一第一表面以及相對該第一表面之一第二表面;一正電極,形成於該基 板該第一表面上;一背電極,形成於該基板的該第二表面上;一電阻層,形成於該基板的該第一表面以及部份的該正電極上;一封漿層,形成於該電阻層上;一金屬鍍層,形成於該正電極並延伸通導至該背電極上;其中,該正電極、該背電極、以及該電阻層係各自包含至少一選自由銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組。
於一實施態樣中,該基板的材質為選自由氮化鋁、氧化鋁、及氮化矽所組成之群組。
於一實施態樣中,該正電極的材質為至少一選自由銅、鋇、鎳及鈦所組成之群組。
於一實施態樣中,該背電極的材質為至少一選自由銅、鋇、鎳及鈦所組成之群組。
於一實施態樣中,該電阻層的材質係由包含至少一選自由銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組的一電阻膏經燒結而成。
於一實施態樣中,該金屬鍍層包括一銅層、一鎳層、以及一錫層,該銅層與該正電極顯露的表面接觸,並延伸至與該背電極顯露的表面接觸,該鎳層形成於該銅層上,該錫層形成於該鎳層上。
本發明更提供一種晶片電阻的製備方法,包括以下步驟:(A)提供一基板,該基板具有一第一表面以及相對該第一表面之一第二表面;(B)於該基板的該第一表面上塗佈一正電極膏;(C)於該基板的該第二表面上塗佈一背電極膏;(D)於該基板的該第一表面以及部分該正電極膏上塗佈一電阻膏;(E)進行燒結程序,使得該正電極膏、該背 電極膏、以及該電阻膏與該基板結合,並分別形成一正電極、一背電極、以及一電阻層;(F)於該電阻層上形成一封漿層;以及(G)於該正電極與該背電極顯露的表面上形成一金屬鍍層;其中,該正電極、該背電極、以及該電阻層係各自包含至少一選自由銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組。
於一實施態樣中,於步驟(A)中,該基板的材質係至少一選自由氮化鋁、氧化鋁、氮化矽所組成之群組。
於一實施態樣中,於步驟(B)中,該正電極膏係包括至少一選自由銅、鋇、鎳及鈦所組成之群組,並藉由旋轉塗佈、滾輪塗佈、或網印的方法將該正電極膏塗佈於該基板的該第一表面上。
於一實施態樣中,於步驟(C)中,該背電極膏係包括至少一選自由銅、鋇、鎳及鈦所組成之群組,並藉由旋轉塗佈、滾輪塗佈、或網印的方法將該背電極膏塗佈於該基板的該第二表面上。
於一實施態樣中,於步驟(D)中,該電阻膏包括至少一選自由銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組,並藉由旋轉塗佈、滾輪塗佈、壓印、網印、或點膠的方法將該電阻膏塗佈於該基板的該第一表面以及部份的該正電極膏上。
於一實施態樣中,於步驟(E)中,該燒結程序係於還原氣氛下,於650℃~950℃下進行燒結。
於一實施態樣中,於步驟(F)中,該封漿層係由一封漿經200℃~260℃固化而形成,並於其表面進行規格印字。
於一實施態樣中,於步驟(G)中,該金屬鍍層包括一銅層、一鎳層、以及一錫層,其中該銅層係藉由濺鍍程序形成於該正電極上並延伸至該背電極,以通導該正電極及該背電極,該鎳層及該錫層係依序經電鍍程序而形成於該銅層上。
因此,本發明所提供的晶片電阻使用銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、或釩等卑金屬取代習知使用於晶片電阻的銀、鈀、釕等貴金屬,以作為正電極、背電極、以及電阻層的材料,除了可大幅降低製備成本外,於製備過程中,正電極、背電極、以及電阻層可於同一燒結程序中一併燒結而形成,因此更進一步簡化了製備步驟,並提升產品良率。
另外,於本發明中所記載的「上」僅是用來表示相對的位置關係,例如,一第一元件,設置於一第二元件「上」可包含該第一元件與該第二元件直接接觸的情況,或者,亦可包含該第一元件與該第二元件之間有其他額外的元件,使得該第一元件與該第二元件之間並無直接的接觸。
1000:晶片電阻
1:基板
11:第一表面
12:第二表面
2:正電極
3:背電極
4:電阻層
5:封漿層
6:金屬鍍層
61:銅層
62:鎳層
63:錫層
圖1係本發明一實施態樣的晶片電阻的剖面示意圖。
本發明一實施態樣中的晶片電阻1000係如圖1所示,其包括了一基板1、一正電極2、一背電極3、一電阻層4、一封漿層5、以及一金屬鍍層6。其中,該基板1為氧化鋁陶瓷材料所構成,其具有一第一表面11以及一第二表面12。該正電極2係由銅所構成,形成於該第一表面11上,該背電極3係由銅所構成,並形成於該第二表面12上。該電阻層4係由包含卑金屬粉末、玻璃組成物、以及有機載體的電阻膏經燒結後形成,並覆蓋該基板1顯露的該第一表面11以及部份的該正電極2上,其中卑金屬粉末係至少一選自由銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組。該封漿層5係由包含環氧樹脂的封漿經固化後而形成於該電阻層4上,以保護該電阻層4,且該封漿層5的表面上可進一步進行規格印字。該金屬鍍層6形成於該正電極2上並延伸通導至該背電極3上,該金屬鍍層6係由一銅層61、一鎳層62、以及一錫層63所層疊而成,其中,該銅層61接觸並通導該正電極2以及該背電極3,該鎳層62電鍍於該銅層61上,而該錫層63電鍍於該鎳層62上,藉以保護該銅層61。
於其他實施態樣中,該基板1並不受限於氧化鋁,可為本領域中其他常用的陶瓷材料作為基板1,例如可為氮化鋁、氮化矽;該正電極2以及背電極3的材質亦不受限於銅,可選自銅、鋇、鎳及鈦等其他卑金屬;用於形成該電阻層4的該電阻膏並不受限於上述的組成,可包含其他成分,只要不含貴重金屬即可;用於形成該封漿層5的封漿的組成並不受限於上述的組成,本領域其他作為封漿的材料或組成物皆可使用;該金屬鍍層6不受限於層疊的銅層61、鎳層62、及錫層63,可為銅、鎳、 錳、鋇、鉬、鋅、鈷、鈦、鋯、釩其中任一者或任意組合的合金或層疊所構成的多層結構,只要可提供良好的導電特性以及焊接特性即可使用。
接下來描述本發明一實施態樣中,該晶片電阻1000的製備方法步驟。
步驟(A):提供一基板,該基板具有一第一表面以及相對該第一表面之一第二表面;於步驟(A)中,該基板為氧化鋁所構成,然而於其他實施態樣中,該基板的材質可選自由氮化鋁、氮化矽所組成之群組。
步驟(B):於該基板的該第一表面上塗佈一正電極膏。於步驟(B)中,該正電極膏係包括銅,藉由網印的方法將該正電極膏塗佈於該基板的該第一表面上,並具有一正電極圖案。然而於其他實施態樣中,該正電極膏的成分不受限於此,只要經燒結後所形成的正電極為銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、釩等卑金屬即可使用;其形成方法除了網印之外,亦可利用旋轉塗佈或滾輪塗佈的方法將該正電極膏塗佈於該第一表面上。
步驟(C):於該基板的該第二表面上塗佈一背電極膏。於步驟(C)中,該背電極膏係包括銅,藉由網印的方法將該背電極膏塗佈於該基板的該第一表面上,並具有一背電極圖案。然而於其他實施態樣中,該背電極膏的成分不受限於此,只要經燒結後所形成的背電極為銅、鋇、鎳及鈦等卑金屬即可使用;其形成方法除了網印之外,亦可利用旋轉塗佈或滾輪塗佈的方法將該背電極膏塗佈於該第二表面上。
步驟(D):於該基板的該第一表面以及部分該正電極膏上塗佈一電阻膏。於步驟(D)中,該電阻膏包括卑金屬粉末、玻璃組成物、以及有機載體,其中卑金屬粉末係至少一選自由銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組,並利用網印的方法塗佈於該基板顯露的該第一表面及該正電極膏上。於其他實施態樣中,該電阻膏的成分不受限於此,且除了網印之外,亦可利用旋轉塗佈或滾輪塗佈的方法將該背電極膏塗佈於該基板的該第一表面以及部份的該正電極膏上。
步驟(E):進行燒結程序,使得該正電極膏、該背電極膏、以及該電阻膏與該基板結合,並分別形成一正電極、一背電極、以及一電阻層。於步驟(E)中,該燒結程序係於包括氮氣、氦氣與氮氫氣的還原氣氛下,於650℃~950℃下進行90~120分鐘。
步驟(F):於該電阻層上形成一封漿層,於步驟(F)中,首先將一封漿材料塗佈於該電阻層上,接著於200℃下固化該封漿材料,以形成該封漿層,藉以保護該電阻層,接著,可進一步於該封漿層表面進行規格印字。該封漿層的材料並無特別的限制,為本領域中常用的封漿材料即可。
步驟(G):於該正電極與該背電極顯露的表面上形成一金屬鍍層,該金屬鍍層包括一銅層、一鎳層、以及一錫層,其中該銅層係藉由濺鍍程序形成於該正電極上並延伸至該背電極,以通導該正電極及該背電極,該鎳層及該錫層係依序經電鍍程序而形成於該銅層上。然而於其他實施態樣中,該金屬鍍層中的該銅層、該鎳層、以及該錫層可藉由其他方式形成,例如可為沉積法、塗佈法、無電電鍍法等其他本領域 中習知形成金屬層的方法而形成,另外,該金屬鍍層不受限於層疊的銅層、鎳層、及錫層,可為銅、鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、釩其中任一者或任意組合的合金或層疊所構成的多層結構,只要可提供良好的導電特性以及焊接特性即可使用。
本發明所提供的電阻晶片中所形成的該正電極、該背電極、以及該電阻層主要是以銅、鋇、鎳及鈦等卑金屬所構成,而發明所提供的電阻晶片的製備方法中,該正電極、該背電極、以及該電阻層係於同一個燒結程序中各自燒結完成。如此可大幅降低電阻晶片的製備成本以外,也可以簡化其製備程序,同時亦可有效的改善習知晶片電阻的硫化問題提升晶片電阻的產品可靠度。
1000:晶片電阻
1:基板
11:第一表面
12:第二表面
2:正電極
3:背電極
4:電阻層
5:封漿層
6:金屬鍍層
61:銅層
62:鎳層
63:錫層

Claims (13)

  1. 一種晶片電阻,包括:一基板,具有一第一表面以及相對該第一表面之一第二表面;一正電極,形成於該基板該第一表面上;一背電極,形成於該基板的該第二表面上;一電阻層,形成於該基板的該第一表面以及部份的該正電極上;一封漿層,形成於該電阻層上;以及一金屬鍍層,形成於該正電極上並延伸通導至該背電極上,該金屬鍍層包括一銅層、一鎳層、以及一錫層,該銅層與該正電極顯露的表面接觸,並延伸至與該背電極顯露的表面接觸,該鎳層形成於該銅層上,該錫層形成於該鎳層上;其中,該正電極、該背電極、以及該電阻層係各自包含至少一選自由鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組。
  2. 如請求項1所述的晶片電阻,其中,該基板的材質為至少一選自由氮化鋁、氧化鋁、氮化矽所組成之群組。
  3. 如請求項1所述的晶片電阻,其中,該正電極的材質為至少一選自由鋇、鎳及鈦所組成之群組。
  4. 如請求項1所述的晶片電阻,其中,該背電極的材質為至少一選自由鋇、鎳及鈦所組成之群組。
  5. 如請求項1所述的晶片電阻,其中,該電阻層的材質係由包含至少一選自由鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組的一電阻膏經燒結而成。
  6. 一種晶片電阻的製備方法,包括以下步驟:(A)提供一基板,該基板具有一第一表面以及相對該第一表面之一第二表面;(B)於該基板的該第一表面上塗佈一正電極膏;(C)於該基板的該第二表面上塗佈一背電極膏;(D)於該基板的該第一表面以及部分該正電極膏上塗佈一電阻膏;(E)進行燒結程序,使得該正電極膏、該背電極膏、以及該電阻膏與該基板結合,並分別形成一正電極、一背電極、以及一電阻層;(F)於該電阻層上形成一封漿層;以及(G)於該正電極與該背電極顯露的表面上形成一金屬鍍層;其中,該正電極、該背電極、以及該電阻層係各自包含至少一選自由鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組。
  7. 如請求項6所述的製備方法,於步驟(A)中,該基板的材質為至少一選自由氮化鋁、氧化鋁、及氮化矽所組成之群組。
  8. 如請求項6所述的製備方法,於步驟(B)中,該正電極膏係包括至少一選自由鋇、鎳及鈦所組成之群組,並藉由旋轉塗佈、滾輪塗佈、或網印的方法將該正電極膏塗佈於該基板的該第一表面上。
  9. 如請求項6所述的製備方法,於步驟(C)中,該背電極膏係包括至少一選自由鋇、鎳及鈦所組成之群組,並藉由旋轉塗佈、滾輪塗佈、或網印的方法將該背電極膏塗佈於該基板的該第二表面上。
  10. 如請求項6所述的製備方法,於步驟(D)中,該電阻膏包括至少一選自由鎳、錳、鋇、鉬、鋅、鈷、鈦、鋯、及釩所組成之群組,並藉由旋轉塗佈、滾輪塗佈、壓印、網印、或點膠的方法將該電阻膏塗佈於該基板的該第一表面以及部份的該正電極膏上。
  11. 如請求項6所述的製備方法,於步驟(E)中,該燒結程序係於還原氣氛下,於650℃~950℃下進行燒結。
  12. 如請求項6所述的製備方法,於步驟(F)中,該封漿層係由一封漿經200℃~260℃固化而形成,並於其表面進行規格印字。
  13. 如請求項6所述的製備方法,於步驟(G)中,該金屬鍍層包括一銅層、一鎳層、以及一錫層,其中該銅層係藉由濺鍍程序形成於該正電極上並延伸至該背電極,以通導該正電極及該背電極,該鎳層及該錫層係依序經電鍍程序而形成於該銅層上。
TW110117609A 2021-05-15 2021-05-15 晶片電阻及其製備方法 TWI797623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110117609A TWI797623B (zh) 2021-05-15 2021-05-15 晶片電阻及其製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110117609A TWI797623B (zh) 2021-05-15 2021-05-15 晶片電阻及其製備方法

Publications (2)

Publication Number Publication Date
TW202247200A TW202247200A (zh) 2022-12-01
TWI797623B true TWI797623B (zh) 2023-04-01

Family

ID=85793356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117609A TWI797623B (zh) 2021-05-15 2021-05-15 晶片電阻及其製備方法

Country Status (1)

Country Link
TW (1) TWI797623B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350071B (en) * 1996-09-11 1999-01-11 Matsushita Electric Industrial Co Ltd Chip resistor and a method of producing the same
TW422995B (en) * 1997-12-26 2001-02-21 Du Pont Thick film resistor and the manufacturing method thereof
TW200629303A (en) * 2005-02-05 2006-08-16 Tmi Electronics Co Ltd Thick film thermistor chip and the manufacturing method thereof
TW201221565A (en) * 2010-08-06 2012-06-01 Hitachi Chemical Co Ltd Liquid composition, and resistor film, resistor element and circuit board using same
CN106960708A (zh) * 2016-01-08 2017-07-18 三星电机株式会社 片式电阻器元件及其形成方法
CN110199363A (zh) * 2017-04-14 2019-09-03 松下知识产权经营株式会社 芯片电阻器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350071B (en) * 1996-09-11 1999-01-11 Matsushita Electric Industrial Co Ltd Chip resistor and a method of producing the same
TW422995B (en) * 1997-12-26 2001-02-21 Du Pont Thick film resistor and the manufacturing method thereof
TW200629303A (en) * 2005-02-05 2006-08-16 Tmi Electronics Co Ltd Thick film thermistor chip and the manufacturing method thereof
TW201221565A (en) * 2010-08-06 2012-06-01 Hitachi Chemical Co Ltd Liquid composition, and resistor film, resistor element and circuit board using same
CN106960708A (zh) * 2016-01-08 2017-07-18 三星电机株式会社 片式电阻器元件及其形成方法
CN110199363A (zh) * 2017-04-14 2019-09-03 松下知识产权经营株式会社 芯片电阻器

Also Published As

Publication number Publication date
TW202247200A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
US8698593B2 (en) Chip resistor and method of manufacturing the same
US7067173B2 (en) Method for manufacturing laminated electronic component
CN103578762A (zh) 层压式陶瓷电子元件及其制造方法
JPS5852900A (ja) セラミツク多層配線板の製造方法
US20130148261A1 (en) Conductive paste for external electrode, multilayer ceramic electronic component using the same, and method of manufacturing the same
EP2782123B1 (en) Method for forming a metal wiring (e.g., a bump) on a semiconductor wafer by transferring a sintered metal wiring material with a coating layer from an underlying metal film on a transfer substrate
EP2645409B1 (en) Method for forming a metal wiring (e.g., a bump) on a semiconductor wafer by transferring a sintered metal wiring material from a metal film on a transfer substrate
US20110036622A1 (en) Laminated ceramic electronic component and method for manufacturing the same
CN117854928A (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
JP2021176202A (ja) セラミック基板及び電子部品内蔵モジュール
US5156903A (en) Multilayer ceramic substrate and manufacture thereof
TWI797623B (zh) 晶片電阻及其製備方法
CN111245398B (zh) 一种陶瓷封装基座用点胶电极平台的制备方法、谐振器晶片的固定方法及印刷金属浆料
EP1454688A1 (en) Copper alloy powder for electroconductive paste
JP2003013103A (ja) 導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
JP3918450B2 (ja) 導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
JP2012186269A (ja) セラミック多層基板
EP3690898A1 (en) Electroconductive paste
JP4595235B2 (ja) 耐酸化性を備える導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
JP3698098B2 (ja) 導電粉末の製造方法、導電粉末、導電性ペーストおよび積層セラミック電子部品
JP2738600B2 (ja) 回路基板
US12087509B2 (en) Multilayer ceramic capacitor
CN103107105B (zh) 多芯片组件同质键合系统质量一致性改进方法
JP3491639B2 (ja) 積層セラミック電子部品用金属膜供給体の製造方法及び金属膜セラミック一体化グリーンシート供給体の製造方法並びに積層セラミック電子部品の製造方法
JP2549787Y2 (ja) 半導体素子収納用パッケージ