TWI817153B - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TWI817153B
TWI817153B TW110124582A TW110124582A TWI817153B TW I817153 B TWI817153 B TW I817153B TW 110124582 A TW110124582 A TW 110124582A TW 110124582 A TW110124582 A TW 110124582A TW I817153 B TWI817153 B TW I817153B
Authority
TW
Taiwan
Prior art keywords
layer
work function
hard mask
function layer
forming
Prior art date
Application number
TW110124582A
Other languages
English (en)
Other versions
TW202203300A (zh
Inventor
陳玠瑋
連建洲
江子昂
林群能
葉明熙
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202203300A publication Critical patent/TW202203300A/zh
Application granted granted Critical
Publication of TWI817153B publication Critical patent/TWI817153B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/46—Antireflective coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H10P76/2043—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Thin Film Transistor (AREA)

Abstract

方法包括沉積第一功函數層於閘極介電層上；形成第一硬遮罩層於第一功函數層上；形成光阻遮罩於第一硬遮罩層上，其中形成光阻遮罩的步驟包括沉積底抗反射塗層於第一硬遮罩層上；蝕刻底抗反射塗層的一部分；採用底抗反射塗層作為遮罩，蝕刻第一硬遮罩層的一部分；蝕刻第一功函數層的一部分，並經由第一硬遮罩層與第一功函數層露出閘極介電層的一部分；移除第一硬遮罩層；以及沉積第二功函數層於第一功函數層與閘極介電層的部分上。

Description

半導體裝置的形成方法
本發明實施例關於置換閘極堆疊的形成製程，更特別關於精準地圖案化功函數層。
半導體裝置用於多種電子應用如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，接著採用微影圖案化多種材料層以形成電路構件與單元於半導體基板上。
半導體產業持續縮小最小結構尺寸以改善多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度，以整合更多構件至給定面積中。然而隨著最小結構尺寸縮小，需解決額外產生的問題。
在一實施例中，半導體裝置的形成方法包括：沉積第一功函數層於閘極介電層上；形成第一硬遮罩層於第一功函數層上；形成光阻遮罩於第一硬遮罩層上，其中形成光阻遮罩的步驟包括沉積底抗反射塗層於第一硬遮罩層上；蝕刻底抗反射塗層的一部分；採用底抗反射塗層作為遮罩，蝕刻第一硬遮罩層的一部分；蝕刻第一功函數層的一部分，並經由第一硬遮罩層與第一功函數層露出閘極介電層的一部分；移除第一硬遮罩層；以及沉積第二功函數層於第一功函數層與閘極介電層的部分上。
在另一實施例中，半導體裝置的形成方法包括:沉積閘極介電層於半導體基板上；沉積第一功函數層於閘極介電層上；沉積第一硬遮罩層於第一功函數層上，且第一硬遮罩層包括氧化鋁；沉積底抗反射塗層於第一功函數層上；圖案化底抗反射塗層；採用底抗反射塗層作為遮罩，並蝕刻第一硬遮罩層的一部分與第一功函數層的一部分以露出閘極介電層的一部分；以及沉積第二功函數層於露出的閘極介電層的部分上。
在又一實施例中，半導體裝置的形成方法包括：沉積第一功函數層於半導體鰭狀物上；沉積第一硬遮罩層於第一功函數層上，且第一硬遮罩層包括第一材料；形成底抗反射塗層於第一硬遮罩層上；沉積第二硬遮罩層於底抗反射塗層上；進行蝕刻製程以移除底抗反射塗層的部分，且蝕刻製程採用正離子，其中蝕刻製程時的正離子受到第一材料的排斥力；移除第一硬遮罩層的一部分，以露出第一功函數層的一部分；以及經由第一硬遮罩層移除第一功函數層的部分。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。設備亦可轉動90˚或其他角度，因此方向性用語僅用以說明圖示中的方向。
多種實施例關於置換閘極堆疊的形成製程。本發明實施例的內容以鰭狀場效電晶體裝置作說明。然而本發明實施例的方法可用於其他種類的裝置，比如平面電晶體、奈米結構(含奈米線與全繞式閘極)的場效電晶體、或類似物。閘極堆疊包括閘極介電層(如高介電常數的介電層)與功函數層。本發明實施例的圖案化製程可精準圖案化功函數層，並最小化閘極介電層的損傷。圖案化製程可採用第一硬遮罩層於功函數層上，以及光阻於第一硬遮罩層上，其中光阻可包含底抗反射塗層、第二硬遮罩層、與光敏層。在蝕刻後續沉積於第一硬遮罩層上的底抗反射塗層時，第一硬遮罩層可用於保護功函數層與閘極介電層。舉例來說，可精準圖案化功函數層，以精細調整最終電晶體的臨界電壓、準確控制金屬閘極長度、並可在完成移除功函數層的步驟時最小化閘極介電層的損傷。形成第一硬遮罩層於功函數層上，即可採用濕蝕刻製程以準確圖案化功函數層。採用此方法在圖案化功函數層時，可最小化介電層的損傷，並減少金屬閘極變形與閘極寬度變化。
圖1係一些實施例中，鰭狀場效電晶體的三維圖。鰭狀場效電晶體包括鰭狀物52於基板50 (如半導體基板)上。淺溝槽隔離區56位於基板50中，而鰭狀物52自相鄰的淺溝槽隔離區56之間凸起且高於淺溝槽隔離區56。雖然圖式與說明中的淺溝槽隔離區56與基板50分開，此處所述的用語「基板」可單指基板50，或基板50與淺溝槽隔離區56的組合。此外，雖然圖式中的鰭狀物52與基板50維單一的連續材料，鰭狀物52及/或基板50可包含單一材料或多種材料。在此說明中，鰭狀物52指的是延伸於相鄰的淺溝槽隔離區56之間的部分。
閘極介電層92沿著鰭狀物52的側壁與上表面，而導電填充材料134位於閘極介電層92上。源極/汲極區82相對於閘極介電層92與導電填充材料134，位於鰭狀物52的兩側中。圖1更顯示後續圖式所用的參考剖面。參考剖面A-A沿著導電填充材料134的縱軸，並垂直於鰭狀場效電晶體的源極/汲極區82之間的電流方向。參考剖面B-B垂直於參考剖面A-A，並沿著鰭狀物52的縱軸與鰭狀場效電晶體的源極/汲極區82之間的電流方向延伸。參考剖面C-C平行於參考剖面A-A，並延伸穿過鰭狀場效電晶體的源極/汲極區82之一。後續圖式對應這些參考剖面以求圖式清楚。
此處所述的一些實施例內容為閘極後製製程所形成的鰭狀場效電晶體。在其他實施例中，可採用閘極優先製程。此處所述的一些實施例為圖案化p型功函數層的方法。此僅為舉例說明，且此處所述的方法可用於圖案化任何型態的裝置(如p型裝置或n型裝置)中的p型功函數層或n型功函數層。此外，一些實施例可用於平面裝置如平面場效電晶體。
圖2至28B係一些實施例中，製造鰭狀場效電晶體的中間階段之剖視圖。圖2、3、4、5、6、7、14、15、16、17、18、20、21、22、23、24、及25顯示圖1所示的參考剖面A-A，差別在於多個鰭狀物或鰭狀場效電晶體。在圖8A至28B中，圖式末尾為A者沿著圖1所示的參考剖面A-A，而圖式末尾為B者沿著圖1所示的參考剖面B-B，差別在於多個鰭狀物或鰭狀場效電晶體。圖10C及10D沿著圖1所示的參考剖面C-C，差別在於多個鰭狀物或鰭狀場效電晶體。
在圖2中，可提供基板50。基板50可為半導體基板如基體基板、絕緣層上半導體基板、或類似物，且其可摻雜(如摻雜p型摻質或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板上，而基板通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板50的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
在圖3中，鰭狀物52形成於基板50中。鰭狀物52可為半導體帶。在一些實施例中，鰭狀物52形成於基板50中的方法可為蝕刻溝槽於基板50中。蝕刻製程可為一或多道任何可接受的蝕刻製程，比如反應性離子蝕刻、中性束蝕刻、類似蝕刻、或上述之組合。蝕刻可為非等向。雖然圖3所示的鰭狀物52具有線性邊緣，鰭狀物52仍可具有圓潤的邊緣或任何其他合適形狀的邊緣。
可採用任何合適方法圖案化鰭狀物52。舉例來說，可採用一或多道光微影製程圖案化鰭狀物52，包含雙重圖案化與多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例可形成犧牲層於基板50上並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，而保留的間隔物之後可用於圖案化鰭狀物52。
在圖4中，形成絕緣材料54於基板50之上與相鄰的鰭狀物52之間。絕緣材料54可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，接著進行沉積後固化使材料轉換成另一材料如氧化物)、類似方法、或上述之組合。亦可採用任何可接受的製程所形成的其他絕緣材料。在所述實施例中，絕緣材料54為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。在一實施例中，多餘的絕緣材料54覆蓋鰭狀物52。雖然圖式中的絕緣材料54為單層，但一些實施例可採用多層。舉例來說，一些實施例可先沿著基板50與鰭狀物52的表面形成襯墊層(未圖示)。之後可形成上述的填充材料於襯墊層上。
在圖5中，對絕緣材料54施加移除製程，以移除鰭狀物52上的絕緣材料54之多餘材料。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。平坦化製程可露出鰭狀物52，使平坦化製程完成後的鰭狀物52與絕緣材料54的上表面齊平。
在圖6中，使絕緣材料54凹陷以形成淺溝槽隔離區56。可使絕緣材料54凹陷，使鰭狀物52自相鄰的淺溝槽隔離區56之間凸起。此外，淺溝槽隔離區56的上表面可為平坦表面如圖示，凸起表面、凹陷表面(如碟化)、或上述之組合。採用合適蝕刻，可使淺溝槽隔離區56具有平坦、凸起、及/或凹陷的上表面。可採用可接受的蝕刻製程如對絕緣材料54的材料具有選擇性的蝕刻製程(比如蝕刻絕緣材料54的速率大於蝕刻鰭狀物52的速率之蝕刻製程)，使淺溝槽隔離區56凹陷。舉例來說，化學氧化物移除的方法可採用無電漿的氣相蝕刻製程(如採用氫氟酸氣體、氨氣、或類似物的蝕刻製程)、遠電電漿輔助的乾蝕刻製程(如採用氫氣、三氟化氮、氨副產物、或類似物的製程)、或稀釋氫氟酸。
圖2至6所示的製程僅為如何形成鰭狀物52的一例。在一些實施例中，鰭狀物52的形成方法可為磊晶成長製程。舉例來說，可形成介電層於基板50的上表面，且可蝕刻溝槽穿過介電層以露出下方的基板50。可磊晶成長同質磊晶結構於溝槽中且可使介電層凹陷，因此同質磊晶結構自介電層凸起以形成鰭狀物52。
此外，一些實施例可採用異質磊晶結構以用於鰭狀物52。舉例來說，可使圖5中的鰭狀物52凹陷，且可磊晶成長不同於鰭狀物52的材料於凹陷處。在其他實施例中，可形成介電層於基板50的上表面上，且可蝕刻溝槽穿過介電層。接著可磊晶成長不同於基板50的材料之異質磊晶結構於溝槽中且可使介電層凹陷，因此異質磊晶結構自介電層凸起以形成鰭狀物52。在一些實施例中，磊晶成長同質磊晶或異質磊晶結構時可進行原位摻雜，以省略之前與之後的佈植。不過原位摻雜與佈植摻雜可搭配使用。
在多種實施例中，鰭狀物52的組成可為矽鍺(Six Ge1-x ，其中x可為0至1)、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，形成III-V族半導體化合物所用的可行材料可包含但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
在圖6中，可進一步形成合適井區(未圖示)於鰭狀物52及/或基板50中。舉例來說，p型井可形成於鰭狀物52及/或基板50中，其可用於形成n型裝置如n型金氧半電晶體(例如n型鰭狀場效電晶體)。在其他實施例中，n型井可形成於鰭狀物52及/或基板50中，其可用於形成p型裝置如p型金氧半電晶體(例如p型鰭狀場效電晶體)。
採用光阻或其他遮罩(未圖示)，可進行不同佈植步驟以形成p型井於鰭狀物52及/或基板50中，其可用於形成n型裝置如n型金氧半電晶體(例如n型鰭狀場效電晶體)。舉例來說，可形成光阻於鰭狀物52與淺溝槽隔離區56上。圖案化光阻以露出鰭狀物52及/或基板50 (比如n型金氧半區)。可採用旋轉塗佈技術形成光阻，且可採用可接受的光微影技術圖案化光阻。一旦圖案化光阻，可在鰭狀物52及/或基板50的露出區域中進行p型雜質佈植。p型雜質可為硼、二氟化硼、或類似物，其佈植於區域中的濃度可小於或等於1018 cm-3 ，比如介於約1017 cm-3 至約1018 cm-3 之間。在佈植之後，可由可接受的灰化製程移除光阻。在其他實施例中，可採用類似製程以形成n型井於鰭狀物52及/或基板50中，其可用於形成p型裝置如p型金氧半電晶體(例如p型鰭狀場效電晶體)。舉例來說，可形成光阻於鰭狀物52與淺溝槽隔離區56上。圖案化光阻以露出鰭狀物52及/或基板50，比如p型金氧半區。光阻的形成方法可採用旋轉塗佈技術，而圖案化方法可採用可接受的光微影技術。一旦圖案化光阻，即可在鰭狀物52及/或基板50的露出區域中進行n型雜質佈植。n型雜質可為磷、砷、或類似物，且其佈植於區域中的濃度可小於或等於1018 cm-3 ，比如介於約1017 cm-3 至約1018 cm-3 之間。在佈植之後可移除光阻，且移除方法可為可接受的灰化製程。
在佈植形成p型井於鰭狀物52及/或基板50中之後，可進行退火以活化佈植的p型雜質。在一些實施例中，在成長磊晶鰭狀物的成長材料時，可進行原位摻雜以省略佈植。在一些實施例中，原位摻雜與佈植摻雜可搭配使用。
在圖7中，形成虛置介電層60於鰭狀物52上。舉例來說，虛置介電層60可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法為依據可接受的技術之沉積或熱氧化。可形成虛置閘極層62於虛置介電層60上，且可形成遮罩層64於虛置閘極層62上。可沉積虛置閘極層62於虛置介電層60上，接著以化學機械研磨等方法平坦化虛置閘極層62。可沉積遮罩層64於虛置閘極層62上。虛置閘極層62可為導電材料，比如非晶矽、多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物、或金屬。虛置閘極層62的沉積方法可為物理氣相沉積、化學氣相沉積、濺鍍沉積、或本技術領域已知用於沉積導電材料的其他技術。虛置閘極層62的組成可為相對於隔離區具有高蝕刻選擇性的其他材料。舉例來說，遮罩層64可包含氮化矽、氮氧化矽、或類似物。在此例中，形成單一的虛置閘極層62與單一的遮罩層64於虛置介電層60上。在一些實施例中，可形成分開的虛置閘極層與分開的遮罩層於虛置介電層60上。值得注意的是，圖式中虛置介電層60只覆蓋鰭狀物52的結構僅用於說明目的。在一些實施例中，虛置介電層60可覆蓋淺溝槽隔離區56，並延伸於虛置閘極層62與淺溝槽隔離區56之間。
圖8A至13B顯示製造裝置的多種額外步驟。在圖8A及8B中，可採用可接受的光微影與蝕刻技術圖案化遮罩層64以形成遮罩74。接著可將遮罩74的圖案轉移至虛置閘極層62與虛置介電層60以分別形成虛置閘極72與虛置介電層70，且轉移方法可為合適的蝕刻技術。虛置閘極72覆蓋鰭狀物52的個別通道區58。遮罩74的圖案可用於物理分隔相鄰的每一虛置閘極72。虛置閘極72的長度方向實質上垂直於個別鰭狀物52的長度方向。
可由任何合適方法圖案化遮罩層64與虛置閘極層62。舉例來說，可採用一或多道光微影製程圖案化遮罩層64與虛置閘極層62，包含雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於遮罩層64上，並採用光微影製程圖案化犧牲層。採用自對準製程，以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，且保留的間隔物之後可用於圖案化遮罩層64與虛置閘極層62。
如圖8A及8B所示，形成閘極密封間隔物80於虛置閘極72、遮罩74、虛置介電層70、及/或鰭狀物52的露出表面上。可在熱氧化與沉積之後進行非等向蝕刻，以形成閘極密封間隔物80。
在形成閘極密封間隔物80之後，可進行佈植以形成輕摻雜源極/汲極區(未圖示)。不同型態裝置的實施例與圖6的前述佈植類似，可形成遮罩(如光阻)並圖案化遮罩以露出鰭狀物52，並可佈植合適型態(如n型或p型)的雜質至露出的鰭狀物52中。接著可移除遮罩。n型雜質可為前述的任何n型雜質，而p型雜質可為前述的任何p型雜質。輕摻雜源極/汲極區的雜質濃度可為約1015 cm-3 至約1016 cm-3 。可採用退火以活化佈植的雜質。
在圖9A及9B中，形成閘極間隔物86於沿著虛置閘極72與遮罩74的側壁的閘極密封間隔物80上。閘極間隔物86的形成方法可為順應性沉積絕緣材料，接著非等向蝕刻絕緣材料。閘極間隔物86的絕緣材料可為氮化矽、碳氮化矽、上述之組合、或類似物。
在圖10A及10B中，磊晶的源極/汲極區82形成於鰭狀物52中。可選擇磊晶的源極/汲極區82的材料以施加應力於個別通道區58中，進而改善效能。磊晶的源極/汲極區82形成於鰭狀物52中，使每一虛置閘極72位於個別的相鄰成對的磊晶的源極/汲極區82之間。在一些實施例中，磊晶的源極/汲極區82可延伸至鰭狀物52中。在一些實施例中，閘極間隔物86用於使磊晶的源極/汲極區82與虛置閘極72隔有合適的橫向距離，因此磊晶的源極/汲極區82不向外短接至最終鰭狀場效電晶體之後續形成的閘極。
鰭狀物52中的磊晶的源極/汲極區82之形成方法，可為蝕刻鰭狀物52的源極/汲極區以形成凹陷於鰭狀物52中。接著可磊晶成長磊晶的源極/汲極區82於鰭狀物52中的凹陷中，以形成n型裝置如n型金氧半電晶體(例如n型鰭狀場效電晶體)。磊晶的源極/汲極區82可包含任何可接受的材料如適用於n型鰭狀場效電晶體的材料。舉例來說，若鰭狀物52為矽，則磊晶的源極/汲極區82可包含施加拉伸應力於通道區58中的材料如矽、碳化矽、碳磷化矽、磷化矽、或類似物。磊晶的源極/汲極區82可具有自鰭狀物52的個別表面隆起的表面，並可具有晶面。在其他實施例中，磊晶成長磊晶的源極/汲極區82於鰭狀物52中的凹陷中，以形成p型裝置如p型金氧半電晶體(例如p型鰭狀場效電晶體)。磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於p型鰭狀場效電晶體的材料。舉例來說，若鰭狀物52為矽或矽鍺，則磊晶的源極/汲極區82可包含施加壓縮應力於通道區58中的材料如矽鍺、硼化矽鍺、鍺、鍺錫、或類似物。磊晶的源極/汲極區82亦可具有自鰭狀物52的個別表面隆起的表面，且可具有晶面。
可佈植摻質至磊晶的源極/汲極區82及/或鰭狀物52以形成源極/汲極區，接著進行退火，且佈植製程與前述形成輕摻雜源極/汲極區所用的製程類似。源極/汲極區的雜質濃度可介於約1019 cm-3 至約1021 cm-3 之間。源極/汲極區所用的n型及/或p型雜質可為任何前述雜質。在一些實施例中，可在成長時原位摻雜磊晶的源極/汲極區82。
由於磊晶製程用於形成磊晶的源極/汲極區82於鰭狀物52中，磊晶的源極/汲極區的上表面具有晶面，其可向外橫向擴展超出鰭狀物52的側壁。在一些實施例中，這些晶面造成相同的鰭狀場效電晶體之相鄰的磊晶的源極/汲極區82合併，如圖10C所示。在其他實施例中，完成磊晶製程之後的相鄰的磊晶的源極/汲極區82維持分開，如圖10D所示。
在圖11A及11B中，沉積第一層間介電層88於圖10A及10B所示的結構上。第一層間介電層88的組成可為介電材料，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。介電材料可包含磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。亦可採用任何可接受的製程所形成的其他絕緣材料或半導體材料。在一些實施例中，接點蝕刻停止層87位於第一層間介電層88與磊晶的源極/汲極區82、遮罩74、閘極間隔物86、及閘極密封間隔物80之間。接點蝕刻停止層87可包含介電材料，比如氮化矽、氧化矽、氮氧化矽、上述之組合、或類似物，且其蝕刻速率與上方的第一層間介電層88的材料之蝕刻速率不同。
在圖12A及12B中，可進行平坦化製程如化學機械研磨，使第一層間介電層88的上表面與虛置閘極72的上表面齊平。平坦化製程亦可移除虛置閘極72上的遮罩74，以及閘極密封間隔物80與閘極間隔物86沿著遮罩74之側壁的部分。在平坦化製程之後，虛置閘極72、閘極密封間隔物80、閘極間隔物86、與第一層間介電層88的上表面齊平。綜上所述，可自第一層間介電層88露出虛置閘極72的上表面。
在圖13A及13B中，以蝕刻步驟移除虛置閘極72與直接位於露出的虛置閘極72之下的虛置介電層70，以形成凹陷90。在一些實施例中，可由非等向乾蝕刻製程移除虛置閘極72。舉例來說，蝕刻製程可包含乾蝕刻製程，其採用的反應氣體可選擇性蝕刻虛置閘極72而不蝕刻第一層間介電層88或閘極間隔物86。蝕刻製程90可露出個別鰭狀物52的通道區58。每一通道區58位於相鄰成對的磊晶的源極/汲極區82之間。在蝕刻移除虛置閘極72時，虛置介電層70可作為蝕刻停止層。在移除虛置閘極72之後，接著可移除虛置介電層70。
圖14至25顯示形成介電層與功函數層於圖13A及13B的結構上之步驟。採用三層光阻107 (如下詳述)可準確圖案化功函數層。圖14至25所示的方法在形成金屬閘極時，可用於形成與圖案化功函數層，如下詳述。圖14至25所示的方法可形成鰭狀場效電晶體裝置，但亦可用於其他種類的裝置(比如平面電晶體、奈米結構如奈米線與全繞式閘極的場效電晶體、或類似物)之功函數層的圖案化製程。此處所述的實施例可圖案化p型裝置中的p型功函數層。此處所述的方法僅為舉例，其可用於圖案化任何型態的裝置(如p型裝置或n型裝置)中的任何功函數層(如p型功函數層或n型功函數層)。圖14、15、16、17、18、19A、20、21、22、23、24、及25沿著圖1所示的參考剖面，差別在於多個鰭狀物或鰭狀場效電晶體。
在圖14中，形成閘極介電層92於圖13A及13B的結構上。順應性地沉積閘極介電層92於鰭狀物52的側壁與上表面以及淺溝槽隔離區56的上表面上。在一些實施例中，閘極介電層92包含氧化矽、氮化矽、或上述之多層。在一些實施例中，閘極介電層92為高介電常數(大於約7.0)的介電材料，比如鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的氧化物或矽酸鹽。閘極介電層92的形成方法可包含分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。閘極介電層92的厚度可介於約13 Å至約19 Å之間，比如約16 Å。
在圖15中，順應性地沉積第一功函數層102於圖14所示的閘極介電層92上。第一功函數層102的形成方法可為原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、濺鍍沉積、或類似方法。舉例來說，第一功函數層102可為p型功函數金屬，其組成可為氮化鈦、氮化鈦矽、氮化鉭、碳氮化鎢、氧化鈦、上述之組合、或類似物。第一功函數層102的厚度可為約10 Å至約15 Å。
在一些實施例中，可視情況形成阻障層(未圖示)於第一功函數層102與閘極介電層92之間。舉例來說，阻障層可為金屬層，其組成可為氮化鉭或類似物。阻障層的形成方法可為沉積製程如原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、濺鍍沉積、或類似方法。阻障層的厚度可介於約12Å至約18Å之間，比如約15Å。
在圖16中，形成硬遮罩層104於第一功函數層102上。硬遮罩層104的材料組成可包含氧化物(如氧化鋁或類似物)，且其形成方法可為物理氣相沉積、射頻物理氣相沉積、原子層沉積、或類似方法。在蝕刻後續沉積於硬遮罩層104上的底抗反射塗層時(見圖19A及19B)，硬遮罩層104可用於保護第一功函數層102與閘極介電層92。可選擇硬遮罩層104的材料特性，使硬遮罩層104的上表面在露出時可累積正電荷。在後續蝕刻底抗反射塗層時，由於硬遮罩層104的上表面磊晶正電荷，蝕刻製程所用的正離子會受到排斥。這可避免或至少減少底抗反射塗層過蝕刻損傷，並在後續蝕刻製程時保護第一功函數層102與閘極介電層92。這些氧化物(如氧化鋁)的優點在於累積正電荷的特性。本發明實施例的另一優點為後續圖案化第一功函數層102時，可減少金屬閘極變形與閘極寬度變化。
硬遮罩層104的厚度T1可介於約8 Å至約20 Å之間。當硬遮罩層104具有上述厚度T1時可達一些優點。舉例來說，當硬遮罩層104比約8 Å薄時，硬遮罩層104提供的底抗反射塗層過蝕刻保護不足，且在蝕刻底抗反射塗層時可能損傷第一功函數層102與閘極介電層92。在另一例中，當硬遮罩層104比約20 Å厚，則硬遮罩層104會過多地填入凹陷90的部分並減少可行的圖案化製程容許範圍，其將阻礙第一功函數層102與硬遮罩層104的精準圖案化。
在圖17中，形成三層光阻107於硬遮罩層104上。三層光阻107包含底層120、底層120上的中間層122、與中間層122上的上側層124。底層120與上側層124的組成可為光阻(如光敏材料)，其可包含有機材料。在一些實施例中，底層120亦可為底抗反射塗層。中間層122可包含無機材料，比如氮化物如氮化矽、氮氧化物如氮氧化矽、氧化物如氧化矽或氧化鋁、或類似物。中間層122相對於上側層124與底層120，具有高蝕刻選擇性。三層光阻107的多種層狀物可毯覆性地依序沉積，且沉積方法可採用旋轉塗佈製程。雖然此處說明三層光阻107，但其他實施例的光阻107可為單層光阻或雙層光阻(比如只有底層120與上側層124而無中間層122)。光阻種類(如單層、雙層、或三層)取決於圖案化硬遮罩層104所用的光微影製程。舉例來說，在進階極紫外線微影製程中，可採用單層或雙層的光阻107。
在圖18中，以圖案化的能量源曝光上侧層124並顯影上側層124，以移除上側層124的曝光部分或未曝光部分而圖案化上側層124。在一些實施例中，上側層124的圖案化方法可為浸潤式微影，其採用的紫外光波長為193 nm。在圖案化上側層124之後，可採用上側層124作為遮罩並蝕刻下方層。
在圖19A及19B中，中間層122與底層120的蝕刻方法可採用圖案化的上側層作為遮罩。中間層122與底層120的蝕刻方法可採用非等向蝕刻製程。舉例來說，中間層122與底層120的蝕刻方法可採用乾蝕刻製程，比如反應性離子蝕刻、中性束蝕刻、或類似製程。在一些實施例中，可由採用含氮氣、氫氣、氦氣、或類似物的蝕刻氣體之乾蝕刻製程，蝕刻中間層122與底層120。在其他實施例中，可由採用含氟蝕刻氣體如四氟化碳、氟仿、二氟甲烷、氟化甲烷、或類似物的乾蝕刻製程，蝕刻中間層122與底層120。
可由多合一的蝕刻製程同時蝕刻中間層122與底層120。在其他實施例中，可由不同製程中的不同蝕刻劑分別蝕刻中間層122與底層120。在蝕刻中間層122與底層120之後，可移除上側層124的保留部分，且移除方法可為可接受的灰化製程。在其他實施例中，蝕刻中間層122與底層120的步驟會消耗上側層124，因此可省略上側層124的額外移除步驟。因此開口121延伸穿過中間層122與底層120。開口121露出硬遮罩層104的部分。
在圖20中，採用底層120作為遮罩並選擇性蝕刻硬遮罩層104。舉例來說，可蝕刻開口121所露出的硬遮罩層104的部分。蝕刻硬遮罩層104的步驟會自穿過底層120的開口121中露出第一功函數層102。在蝕刻製程時，亦可蝕刻移除中間層122的保留部分。舉例來說，可採用濕蝕刻製程或類似方法蝕刻硬遮罩層104與中間層122。在一些實施例中，中間層與硬遮罩層的材料組成相同，而蝕刻製程可同時移除中間層122與硬遮罩層104。在一些實施例中，可由採用鹼性的氫氧化銨的濕蝕刻製程蝕刻硬遮罩層104與中間層122。蝕刻製程可為時控的蝕刻製程。氫氧化銨溶液的濃度可為1%至10%。蝕刻製程的溫度可為25℃至50℃。蝕刻製程用於準確蝕刻硬遮罩層104，並最小化下方的第一功函數層102的蝕刻損傷。若蝕刻製程的溫度與氫氧化銨溶液的濃度在上述範圍之外，則可能會過蝕刻並損傷第一功函數層102，或蝕刻硬遮罩層104的程度不足而未露出第一功函數層102。
在圖21中，採用底層120作為遮罩並選擇性蝕刻第一功函數層102。舉例來說，蝕刻開口121所露出的第一功函數層102的部分。第一功函數層102的蝕刻方法可採用一或多道濕蝕刻製程或類似製程。在一些實施例中，蝕刻第一功函數層102的濕蝕刻製程可採用蝕刻溶液，其可包含臭氧化的去離子水、氯化氫、與過氧化氫。氯化氫溶液的濃度可為1%至10%，而過氧化氫溶液的濃度可為1%至10%。蝕刻製程的溫度可為25℃至50℃。蝕刻製程可用於準確蝕刻第一功函數層102，並最小化下方閘極介電層92的蝕刻損傷。若蝕刻製程的溫度或氯化氫溶液與過氧化氫的濃度超出上述範圍，則蝕刻第一功函數層102的程度不足而未露出閘極介電層92，或過蝕刻並損傷閘極介電層92。蝕刻製程可為時控的蝕刻製程。在一些實施例中，採用時控的蝕刻製程以蝕刻第一功函數層102，直到第一功函數層102達到所需厚度。
在圖22中，移除殘留的底層120。在一些實施例中，可由電漿灰化或類似方法移除底層120。舉例來說，可由採用含氮氣、氫氣、上述之組合、或類似物的製程氣體之電將灰化製程以移除底層120。在圖22中，可進行濕蝕刻製程(如採用含稀釋氫氟酸的蝕刻溶液之濕蝕刻)以移除殘留於閘極介電層92上的任何氧化物或其他雜質。
在圖23中，可採用蝕刻製程移除硬遮罩層104的保留部分。舉例來說，可採用濕蝕刻或類似方法蝕刻硬遮罩層104的保留部分。在一些實施例中，可採用氫氧化銨的濕蝕刻製程蝕刻硬遮罩層104。蝕刻製程可為時控的蝕刻製程。氫氧化銨溶液的濃度可為1%至10%。蝕刻製程的溫度可為25℃至50℃。蝕刻製程用於精準地蝕刻硬遮罩層104，並使下方的第一功函數層102的蝕刻損傷最小化。若蝕刻製程的溫度或氫氧化銨溶液的濃度超出上述範圍，則可能不充分地蝕刻硬遮罩層104而無法露出第一功函數層102，或過蝕刻硬遮罩層104而損傷第一功函數層102。
在圖24中，順應性地沉積第二功函數層106於圖23所示的閘極介電層92與第一功函數層102上。舉例來說，可沉積第二功函數層106以延伸穿過第一功函數層102的圖案化區域，並接觸下方的閘極介電層92。第二功函數層106的形成方法可為沉積製程如原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、濺鍍沉積、或類似方法。舉例來說，第二功函數層106可為n型功函數金屬，比如鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、上述之組合、或類似物。第二功函數層106可包含單層或多層。第二功函數層106的厚度可介於約10 Å至約30 Å之間。在其他實施例中，第一功函數層102可為n型功函數金屬，而第二功函數層106可為p型功函數金屬。
在圖25中，順應性地沉積黏著層108 (或濕潤層)於第二功函數層106上。黏著層108有利於後續形成導電填充層。舉例來說，黏著層108的組成可為鈷、氮化鈦、氮化鉭、類似物、或上述之組合。在一些實施例中，黏著層108的沉積方法可採用原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、濺鍍沉積、或類似方法。
在圖26A及26B中，形成導電填充材料134於黏著層108上。在圖26A及26B中，顯示閘極介電層92、第一功函數層102、第二功函數層106、與黏著層108。導電填充材料134沉積於黏著層108上並填入凹陷90的其餘部分。導電填充材料134可包括含金屬的材料如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、上述之組合、或上述之多層。在填入導電填充材料134之後，可進行平坦化製程如化學機械研磨以移除閘極介電層92、第一功函數層102、第二功函數層106、黏著層108、與導電填充材料134位於第一層間介電層88的上表面上的多餘部分。導電填充材料134、閘極介電層92、第一功函數層102、第二功函數層106、與黏著層108的材料之保留部分，形成最終鰭狀場效電晶體的置換閘極。第一功函數層102、第二功函數層106、黏著層108、與導電填充材料134的保留部分，在此處可一起視作閘極136。如圖26B所示，導電填充材料134、閘極介電層92、第二功函數層106、與黏著層108可一起視作閘極堆疊。閘極與閘極堆疊可沿著鰭狀物52的通道區58之側壁延伸。
雖然圖26A及26B顯示移除第一功函數層102所用的具體圖案以最小化閘極介電層92的損傷，本發明實施例的方法不限於此具體設置且可用於與選擇性移除第一功函數層102相關的其他設置。其他設置可包含選擇性移除其他p型功函數金屬如氮化鈦、氮化鈦矽、氮化鉭、碳氮化鎢、氧化鈦、或類似物。
在圖27A及27B中，形成閘極遮罩137於閘極介電層92與閘極136上。在一些實施例中，使閘極介電層92與閘極136 (含第一功函數層102、第二功函數層106、黏著層108、與導電填充材料134)凹陷，因此凹陷直接形成於閘極堆疊之上與閘極間隔物86的兩側部分之間，如圖27A及27B所示。閘極遮罩137 (含一或多層的介電材料如氮化矽、氮氧化矽、或類似物)可填入凹陷，接著可進行平坦化製程以移除延伸於第一層間介電層88上的介電材料之多餘部分。
如圖27A及27B所示，沉積第二層間介電層138於第一層間介電層88上。在一些實施例中，第二層間介電層138為可流動的化學氣相沉積法所形成的可流動膜。在一些實施例中，第二層間介電層138的組成為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積或電漿輔助化學氣相沉積。後續形成的閘極接點140 (圖28A及28B)穿過閘極遮罩137以接觸凹陷的導電填充材料134的上表面。
在圖28A及28B的一些實施例中，閘極接點140與源極/汲極接點142穿過第二層間介電層138與第一層間介電層88。形成源極/汲極接點142所用的開口以穿過第一層間介電層88與第二層間介電層138，並形成閘極接點140所用的開口以穿過第二層間介電層138與閘極遮罩137。開口的形成方法可採用可接受的光微影與蝕刻技術。可形成襯墊層(可包含擴散阻障層、黏著層、或類似物)與導電材料於開口中。襯墊層可包含鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自第二層間介電層138的表面移除多餘材料。保留的襯墊層與導電材料可形成源極/汲極接點142與閘極接點140於開口中。可進行退火製程以形成矽化物於磊晶的源極/汲極區82與源極/汲極接點142之間的界面。源極/汲極接點142物理與電性耦接至磊晶的源極/汲極區82，而閘極接點140物理與電性耦接至導電填充材料134。可在不同製程或相同製程中形成源極/汲極接點142與閘極接點140。雖然圖式中的源極/汲極接點142與閘極接點140形成於相同剖面，但應理解源極/汲極接點142與閘極接點140的每一者可形成於不同剖面以避免接點短接。
圖1至28B所示的本發明實施例，說明準確圖案化功函數層所用的圖案化製程。圖案化製程可採用第一硬遮罩層於功函數層上，以及光阻於第一硬遮罩層上，其中光阻可包含底抗反射塗層、第二硬遮罩層、與光阻層。形成第一硬遮罩層於功函數層上，即可採用濕蝕刻製程以準確圖案化功函數層。舉例來說，準確圖案化功函數層的方法可用於精細調整最終電晶體的臨界電壓、準確控制金屬閘極高度、並可在一些區域中準確移除功函數層。此處揭露的一或多個實施例的有利結構，可在圖案化功函數層時最小化閘極介電層的損傷，並減少金屬閘極變形與閘極寬度變化。
在一實施例中，半導體裝置的形成方法包括：沉積第一功函數層於閘極介電層上；形成第一硬遮罩層於第一功函數層上；形成光阻遮罩於第一硬遮罩層上，其中形成光阻遮罩的步驟包括沉積底抗反射塗層於第一硬遮罩層上；蝕刻底抗反射塗層的一部分；採用底抗反射塗層作為遮罩，蝕刻第一硬遮罩層的一部分；蝕刻第一功函數層的一部分，並經由第一硬遮罩層與第一功函數層露出閘極介電層的一部分；移除第一硬遮罩層；以及沉積第二功函數層於第一功函數層與閘極介電層的部分上。在一實施例中，形成第一硬遮罩層的步驟包括沉積材料，且材料的露出表面上累積正電荷。在一實施例中，第一硬遮罩層包括氧化鋁。在一實施例中，形成第一硬遮罩層的步驟包括沉積厚度為8 Å至20 Å的氧化物。在一實施例中，形成光阻遮罩的步驟更包括形成第二硬遮罩層於底抗反射塗層上；以及形成光敏層於第二硬遮罩層上。在一實施例中，第一硬遮罩層與第二硬遮罩層具有相同的材料組成。在一實施例中，蝕刻第一功函數層的部分之步驟包括濕蝕刻製程，其採用底抗反射塗層作為遮罩。在一實施例中，第一功函數層為p型功函數層，而第二功函數層為n型功函數層。在一實施例中，第一功函數層為n型功函數層，而第二功函數層為p型功函數層。
在另一實施例中，半導體裝置的形成方法包括:沉積閘極介電層於半導體基板上；沉積第一功函數層於閘極介電層上；沉積第一硬遮罩層於第一功函數層上，且第一硬遮罩層包括氧化鋁；沉積底抗反射塗層於第一功函數層上；圖案化底抗反射塗層；採用底抗反射塗層作為遮罩，並蝕刻第一硬遮罩層的一部分與第一功函數層的一部分以露出閘極介電層的一部分；以及沉積第二功函數層於露出的閘極介電層的部分上。在一實施例中，蝕刻第一硬遮罩層的部分與第一功函數層的部分之步驟包括：以採用鹼性的氫氧化銨的一第一濕蝕刻製程移除第一硬遮罩層的部分；以及以採用臭氧化去離子水、氯化氫、與過氧化氫的混合物的第二濕蝕刻製程移除第一功函數層的部分。在一實施例中，上述方法更包括：沉積氧化物層於底抗反射塗層上；以及旋轉塗佈光阻層於氧化物層上。在一實施例中，第一濕蝕刻製程移除氧化物層的部分。在一實施例中，鹼性的氫氧化銨溶液之溫度為25℃至50℃，且濃度為1%至10%。在一實施例中，第二濕蝕刻製程的溫度為25℃至50℃。在一實施例中，第二濕蝕刻製程時的氯化氫溶液濃度與過氧化氫溶液濃度為1%至10%。
在又一實施例中，半導體裝置的形成方法包括：沉積第一功函數層於半導體鰭狀物上；沉積第一硬遮罩層於第一功函數層上，且第一硬遮罩層包括第一材料；形成底抗反射塗層於第一硬遮罩層上；沉積第二硬遮罩層於底抗反射塗層上；進行蝕刻製程以移除底抗反射塗層的部分，且蝕刻製程採用正離子，其中蝕刻製程時的正離子受到第一材料的排斥力；移除第一硬遮罩層的一部分，以露出第一功函數層的一部分；以及經由第一硬遮罩層移除第一功函數層的部分。在一實施例中，移除第一功函數層的部分之步驟露出第一功函數層之下的閘極介電層的一部分。在一實施例中，方法更包括沉積第二功函數層於第一功函數層上、穿過第一功函數層、以及閘極介電層的部分上。在一實施例中，移除第一硬遮罩層的部分與移除第一功函數層的部分之步驟，各自採用底抗反射塗層作為遮罩。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A,B-B,C-C:參考剖面 T1:厚度 50:基板 52:鰭狀物 54:絕緣材料 56:淺溝槽隔離區 58:通道區 60,70:虛置介電層 62:虛置閘極層 64:遮罩層 72:虛置閘極 74:遮罩 80:閘極密封間隔物 82:源極/汲極區 86:閘極間隔物 87:接點蝕刻停止層 88:第一層間介電層 90:凹陷 92:閘極介電層 102:第一功函數層 104:硬遮罩層 106:第二功函數層 107:光阻 108:黏著層 120:底層 121:開口 122:中間層 124:上側層 134:導電填充材料 136:閘極 137:閘極遮罩 138:第二層間介電層 140:閘極接點 142:源極/汲極接點
圖1係一些實施例中，鰭狀場效電晶體的三維圖。 圖2、3、4、5、6、7、8A、8B、9A、9B、10A、10B、10C、10D、11A、11B、12A、12B、13A、13B、14、15、16、17、18、19A、19B、20、21、22、23、24、25、26A、26B、27A、27B、28A、及28B係一些實施例中，製造鰭狀場效電晶體的中間階段之剖視圖。
50:基板
52:鰭狀物
56:淺溝槽隔離區
58:通道區
92:閘極介電層
102:第一功函數層
104:硬遮罩層
107:光阻
120:底層
122:中間層
124:上側層

Claims (10)

  1. 一種半導體裝置的形成方法，包括：沉積一第一功函數層於一閘極介電層上；順應性地形成一第一硬遮罩層於該第一功函數層上；形成一光阻遮罩於該第一硬遮罩層上，其中形成該光阻遮罩的步驟包括沉積一底抗反射塗層於該第一硬遮罩層上；蝕刻該底抗反射塗層的一部分；採用該底抗反射塗層作為遮罩，蝕刻該第一硬遮罩層的一部分；蝕刻該第一功函數層的一部分，並經由該第一硬遮罩層與該第一功函數層露出該閘極介電層的一部分；移除該第一硬遮罩層；以及沉積一第二功函數層於該第一功函數層與該閘極介電層的該部分上，其中該第二功函數層直接接觸該閘極介電層與該第一功函數層兩者。
  2. 如請求項1之半導體裝置的形成方法，其中形成該第一硬遮罩層的步驟包括沉積一材料，且該材料的露出表面上累積正電荷。
  3. 如請求項1或2之半導體裝置的形成方法，其中形成該光阻遮罩的步驟更包括：形成一第二硬遮罩層於該底抗反射塗層上；以及形成一光敏層於該第二硬遮罩層上。
  4. 如請求項3之半導體裝置的形成方法，其中該第一硬遮罩層與該第二硬遮罩層具有相同的材料組成。
  5. 一種半導體裝置的形成方法，包括： 沉積一閘極介電層於一半導體基板上；沉積一第一功函數層於該閘極介電層上；順應性地沉積一第一硬遮罩層於該第一功函數層上，且該第一硬遮罩層包括氧化鋁；沉積一底抗反射塗層於該第一功函數層上；圖案化該底抗反射塗層；採用該底抗反射塗層作為遮罩，並蝕刻該第一硬遮罩層的一部分與該第一功函數層的一部分以露出該閘極介電層的一部分；以及沉積一第二功函數層於露出的該閘極介電層的該部分上，其中該第二功函數層直接接觸該閘極介電層與該第一功函數層兩者。
  6. 如請求項5之半導體裝置的形成方法，其中蝕刻該第一硬遮罩層的該部分與該第一功函數層的該部分之步驟包括：以採用鹼性的氫氧化銨的一第一濕蝕刻製程移除該第一硬遮罩層的該部分；以及以採用臭氧化去離子水、氯化氫、與過氧化氫的混合物的一第二濕蝕刻製程移除該第一功函數層的該部分。
  7. 如請求項6之半導體裝置的形成方法，更包括：沉積一氧化物層於該底抗反射塗層上；以及旋轉塗佈一光阻層於該氧化物層上。
  8. 一種半導體裝置的形成方法，包括：沉積一第一功函數層於一半導體鰭狀物上；順應性地沉積一第一硬遮罩層於該第一功函數層上，且該第一硬遮罩層包括 一第一材料；形成一底抗反射塗層於該第一硬遮罩層上；沉積一第二硬遮罩層於該底抗反射塗層上；進行一蝕刻製程以移除該底抗反射塗層的部分，且該蝕刻製程採用正離子，其中該蝕刻製程時的正離子受到該第一材料的排斥力；移除該第一硬遮罩層的一部分，以露出該第一功函數層的一部分；經由該第一硬遮罩層移除該第一功函數層的該部分；以及順應性地沉積一第二功函數層於該半導體鰭片上。
  9. 如請求項8之半導體裝置的形成方法，其中移除該第一功函數層的該部分之步驟露出該第一功函數層之下的一閘極介電層的一部分。
  10. 如請求項9之半導體裝置的形成方法，更包括沉積一第二功函數層於該第一功函數層上、穿過該第一功函數層、以及該閘極介電層的該部分上。
TW110124582A 2020-07-10 2021-07-05 半導體裝置的形成方法 TWI817153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/925,918 2020-07-10
US16/925,918 US11848239B2 (en) 2020-07-10 2020-07-10 Patterning method and structures resulting therefrom

Publications (2)

Publication Number Publication Date
TW202203300A TW202203300A (zh) 2022-01-16
TWI817153B true TWI817153B (zh) 2023-10-01

Family

ID=77179853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124582A TWI817153B (zh) 2020-07-10 2021-07-05 半導體裝置的形成方法

Country Status (5)

Country Link
US (2) US11848239B2 (zh)
EP (1) EP3937255A3 (zh)
JP (1) JP2022016401A (zh)
CN (1) CN113644120A (zh)
TW (1) TWI817153B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784187B2 (en) * 2020-02-27 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
CN113314530B (zh) 2020-02-27 2025-11-04 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件
US11848239B2 (en) * 2020-07-10 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning method and structures resulting therefrom
US20230268355A1 (en) * 2022-02-23 2023-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126336A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Isolation FET for Integrated Circuit
US20150126041A1 (en) * 2013-11-05 2015-05-07 Applied Materials, Inc. Methods for etching silicon using hydrogen radicals in a hot wire chemical vapor deposition chamber
US20150221743A1 (en) * 2014-02-06 2015-08-06 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device with gate stacks and method of manufacturing the same
US20160268414A1 (en) * 2015-02-23 2016-09-15 Sang-Jine Park Semiconductor Devices Including Insulating Gates and Methods for Fabricating the Same
US20160351700A1 (en) * 2015-05-29 2016-12-01 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure
US20190088556A1 (en) * 2017-09-18 2019-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. High-k metal gate and method for fabricating the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048203A1 (en) * 2002-09-10 2004-03-11 Hitachi, Ltd. Method of manufacturing a semiconductor device for high speed operation and low power consumption
US20070068558A1 (en) * 2005-09-06 2007-03-29 Applied Materials, Inc. Apparatus and methods for mask cleaning
US8629506B2 (en) 2009-03-19 2014-01-14 International Business Machines Corporation Replacement gate CMOS
US7732344B1 (en) * 2009-06-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. High selectivity etching process for metal gate N/P patterning
CN101722158B (zh) * 2009-12-03 2011-09-07 北京有色金属研究总院 一种用于槽式清洗机的补液方法
US8048810B2 (en) * 2010-01-29 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal gate N/P patterning
KR101746709B1 (ko) * 2010-11-24 2017-06-14 삼성전자주식회사 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9449839B2 (en) * 2012-08-06 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Self-assembled monolayer for pattern formation
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8859437B2 (en) * 2012-12-31 2014-10-14 The Penn State Research Foundation Solution for etching a thin film transistor and method of manufacturing the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9599896B2 (en) * 2014-03-14 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist system and method
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10276574B2 (en) * 2016-07-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN107919282B (zh) * 2016-10-09 2020-09-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107978565B (zh) * 2016-10-24 2020-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN108022874B (zh) * 2016-10-31 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10297668B1 (en) * 2018-01-22 2019-05-21 International Business Machines Corporation Vertical transport fin field effect transistor with asymmetric channel profile
US10304835B1 (en) * 2018-08-15 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10734227B2 (en) * 2018-08-31 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10872826B2 (en) * 2018-10-31 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US11848239B2 (en) * 2020-07-10 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning method and structures resulting therefrom

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126336A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Isolation FET for Integrated Circuit
US20150126041A1 (en) * 2013-11-05 2015-05-07 Applied Materials, Inc. Methods for etching silicon using hydrogen radicals in a hot wire chemical vapor deposition chamber
US20150221743A1 (en) * 2014-02-06 2015-08-06 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device with gate stacks and method of manufacturing the same
US20160268414A1 (en) * 2015-02-23 2016-09-15 Sang-Jine Park Semiconductor Devices Including Insulating Gates and Methods for Fabricating the Same
US20160351700A1 (en) * 2015-05-29 2016-12-01 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure
TW201642326A (en) * 2015-05-29 2016-12-01 Taiwan Semiconductor Mfg Co Ltd Structure and formation method of semiconductor device structure
US20190088556A1 (en) * 2017-09-18 2019-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. High-k metal gate and method for fabricating the same

Also Published As

Publication number Publication date
EP3937255A3 (en) 2022-03-23
JP2022016401A (ja) 2022-01-21
US20240063060A1 (en) 2024-02-22
US20220013412A1 (en) 2022-01-13
EP3937255A2 (en) 2022-01-12
US11848239B2 (en) 2023-12-19
CN113644120A (zh) 2021-11-12
TW202203300A (zh) 2022-01-16

Similar Documents

Publication Publication Date Title
TWI828806B (zh) 半導體裝置與其形成方法
TWI701743B (zh) 半導體裝置與其形成方法
US11854688B2 (en) Semiconductor device and method
TWI817153B (zh) 半導體裝置的形成方法
TW202011518A (zh) 半導體裝置的形成方法
TWI878727B (zh) 半導體裝置及其製造方法
US11043576B2 (en) FinFET device and method
US11615965B2 (en) Semiconductor FinFET device and method
US20240387028A1 (en) Semiconductor device and method
US20210376105A1 (en) Semiconductor Devices and Methods of Manufacture
TW202011487A (zh) 半導體裝置的形成方法
US20250273473A1 (en) Semiconductor FinFET Device and Method
TWI807431B (zh) 半導體結構及其製造方法
TWI789743B (zh) 半導體裝置及其製造方法
US20240363349A1 (en) Semiconductor device and method of manufacture
CN113161353A (zh) 半导体装置
US20240332354A1 (en) Nanostructure field-effect transistor device and method of forming
TW202503901A (zh) 半導體元件及其製造方法
TWI883832B (zh) 半導體裝置及其製造方法
US12002719B2 (en) Gapfill structure and manufacturing methods thereof