TWI822016B

TWI822016B - 顯示裝置

Info

Publication number: TWI822016B
Application number: TW111116159A
Authority: TW
Inventors: 蔡淑芬; 馬禎妘; 璞如謝; 王志清
Original assignee: 元太科技工業股份有限公司
Priority date: 2022-04-28
Filing date: 2022-04-28
Publication date: 2023-11-11
Also published as: TW202343402A; CN117015133A

Abstract

顯示裝置具有顯示區與環繞顯示區的週邊區。顯示裝置包含驅動電路基板、薄膜電晶體陣列基板、前面板疊構以及多個導電線。驅動電路基板包含多個第一導電墊。薄膜電晶體陣列基板包含多個第二導電墊。薄膜電晶體陣列基板位在驅動電路基板上。薄膜電晶體陣列基板位在驅動電路基板與前面板疊構之間。多個導電線分別電性連接第一導電墊與第二導電墊，其中第一導電墊與第二導電墊分佈於周邊區。

Description

顯示裝置

本揭露是有關於一種顯示裝置及一種驅動電路結構。

現今顯示面板中的訊號線路(例如：資料線與選擇線)，會集中匯聚至面板的同一邊，即匯聚至周邊區的接合區，再利用覆晶薄膜接合(Chip on film，COF)的方式，將訊號線路電性連些到位於柔性基板上的驅動積體電路(IC)。上述接合驅動積體電路的方式與訊號線路的設計，會有明顯突出於周邊區的接合區，會使得顯示裝置的外型輪廓受限於接合區突出的設計。

有鑑於此，如何提供一種可解決上述問題的顯示裝置，仍是本領域努力研發的目標。

本揭露之一技術態樣為一種顯示裝置。

在本揭露一實施例中，顯示裝置具有顯示區與環繞顯示區的週邊區。顯示裝置包含驅動電路基板、薄膜電晶體陣列基板、前面板疊構以及多個導電線。驅動電路基板包含多個第一導電墊。薄膜電晶體陣列基板包含多個第二導電墊。薄膜電晶體陣列基板位在驅動電路基板上。薄膜電晶體陣列基板位在驅動電路基板與前面板疊構之間。多個導電線分別電性連接第一導電墊與第二導電墊，其中第一導電墊與第二導電墊分佈於周邊區。

在本揭露一實施例中，薄膜電晶體陣列基板在驅動電路基板上的垂直投影與第一導電墊無重疊。

在本揭露一實施例中，驅動電路基板的面積大於薄膜電晶體陣列基板的面積。

在本揭露一實施例中，第一導電墊圍繞薄膜電晶體陣列基板。

在本揭露一實施例中，第一導電墊位在驅動電路基板面對薄膜電晶體陣列基板的表面。

在本揭露一實施例中，第二導電墊圍繞前面板疊構。

在本揭露一實施例中，驅動電路基板、薄膜電晶體陣列基板以及前面板疊構為圓弧形。

在本揭露一實施例中，薄膜電晶體陣列基板還包含延伸於第一方向的多個資料線，資料線與一部份的第二導電墊電性連接，且此部份的第二導電墊位在顯示裝置於第一方向上的相對兩側邊。

在本揭露一實施例中，薄膜電晶體陣列基板還包含延伸於第二方向的多個掃描線，掃描線與一部份的第二導電墊電性連接，且此部份的第二導電墊位在顯示裝置於第二方向上的相對兩側邊。

在本揭露一實施例中，薄膜電晶體陣列基板還包含延伸於第二方向的多個選擇線，選擇線與一部份的第二導電墊電性連接，且此部份的第二導電墊位在顯示裝置於第二方向上的相對兩側邊。

在本揭露一實施例中，驅動電路基板還包含第一圖案，薄膜電晶體陣列基板還包含與第一圖案配對的第二圖案。

本揭露之另一技術態樣為一種顯示裝置。

在本揭露一實施例中，顯示裝具有顯示區與環繞顯示區的周邊區。顯示裝置包含驅動電路基板、薄膜電晶體陣列基板、前面板疊構以及多個導電線。驅動電路基板包含多個第一導電墊以及驅動器連接區，其中驅動器連接區位在驅動電路基板的一側邊。薄膜電晶體陣列基板包含多個第二導電墊，其中薄膜電晶體陣列基板位在驅動電路基板上。薄膜電晶體陣列基板位在驅動電路基板與前面板疊構之間。導電線分別電性連接第一導電墊與第二導電墊。自一俯視角度視之，驅動電路基板的側邊位在驅動電路基板與薄膜電晶體陣列基板共同構成的一邊緣之內。

在本揭露一實施例中，驅動電路基板還包含多個第一驅動線路，每一第一驅動線路的相對兩端分別電性連接第一導電墊中之一者以及驅動器連接區。

在本揭露一實施例中，驅動電路基板還包含多個第二驅動線路，每一第二驅動線路的相對兩端分別電性連接第一導電墊中之一者以及驅動器連接區。

在本揭露一實施例中，驅動電路基板還包含多個第三驅動線路，每一第三驅動線路的相對兩端分別電性連接第一導電墊中之一者以及驅動器連接區。

在本揭露一實施例中，驅動電路基板還包含多個共用電壓線，每一共用電壓線的相對兩端分別電性連接驅動器連接區以及電性連接第一導電墊中至少一者。

在本揭露一實施例中，第一導電墊中之一者與共用電壓線中大於一者電性連接。

在本揭露一實施例中，第一導電墊與第二導電墊分佈於周邊區。

在本揭露一實施例中，驅動電路基板、薄膜電晶體陣列基板以及前面板疊構共同構成的邊緣為圓弧形。

本揭露之另一技術態樣為一種驅動電路結構。

在本揭露一實施例中，驅動電路結構，包含驅動電路基板與薄膜電晶體陣列基板。驅動電路基板，包含一驅動器連接區，其中驅動器連接區位在驅動電路基板的一側邊。薄膜電晶體陣列基板位在驅動電路基板上，且自一俯視角度視驅動電路結構，驅動電路基板的側邊位在驅動電路基板與薄膜電晶體陣列基板共同構成的一邊緣之內。

在上述實施例中，本揭露的顯示裝置透過堆疊薄膜電晶體陣列基板與驅動電路基板，並使第一導電墊以及第二導電墊平均地分佈於周邊區(相當於使第一接合區與第二接合區圍繞顯示區)，可避免設置明顯突出於周邊區的接合區。以本實施例為例，這樣的設計可使顯示面板的輪廓不受到凸出的接合區影響。此外，根據訊號線路的延伸方向選擇將訊號線路電性連接至不同的第二導電墊，可降低走線長度以及減少走線交錯的機率。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。且為了清楚起見，圖式中之層和區域的厚度可能被誇大，並且在圖式的描述中相同的元件符號表示相同的元件。

第1圖為根據本揭露一實施例之顯示裝置100的上視圖。第2圖為沿著第1圖的線段2-2的剖面圖。同時參照第1圖及第2圖。顯示裝置100具有顯示區AA與環繞顯示區AA的周邊區PA。顯示裝置100包含驅動電路基板110、薄膜電晶體(Thin film transistor，TFT)陣列基板120以及前面板疊構(Front panel laminate，FPL)130。薄膜電晶體陣列基板120位在驅動電路基板110上，前面板疊構130位在薄膜電晶體陣列基板120上。薄膜電晶體陣列基板120位在驅動電路基板110與前面板疊構130之間。

舉例來說，顯示裝置100為鐘錶，驅動電路基板110中整合了積體電路驅動器(IC Driver)以及應用於中鐘錶的系統組件，例如馬達、電池等。薄膜電晶體陣列基板120包含玻璃基板，以及形成在玻璃基板上的閘極、汲極/源極、絕緣層以及像素電極等結構(圖未示)。前面板疊構130中包含例如顯示介質層、透明導電膜或黏膠層(圖未示)，但本揭露不以此為限。舉例來說，顯示介質層可為液晶顯示層或電子墨水層。

同時參照第1圖及第2圖。組合堆疊後的驅動電路基板110以及薄膜電晶體陣列基板120的輪廓整體大致為圓形。在第1圖的俯視角度下，驅動電路基板110與薄膜電晶體陣列基板120共同構成一邊緣1002。驅動電路基板110、薄膜電晶體陣列基板120以及前面板疊構130皆為圓弧形，但本揭露不以此為限。在其他實施例中，顯示裝置100可為矩形。驅動電路基板110的面積大於薄膜電晶體陣列基板120的面積，且薄膜電晶體陣列基板120的面積大於前面板疊構130的面積。

第3圖為第1圖中框選區域A的放大圖。同時參照第2圖及第3圖。驅動電路基板110包含多個第一導電墊112，且薄膜電晶體陣列基板120包含多個第二導電墊122。第一導電墊112與第二導電墊122平均地分佈於周邊區PA。換句話說，第一導電墊112與第二導電墊122圍繞顯示區AA。導電線140分別電性連接第一導電墊112與第二導電墊122。導電線140連接的方式不限於第2圖的連接方式，本發明另一實施例，在薄膜電晶體陣列基板120對應於第二導電墊122的位置形成導電通孔，並在導電通孔內形成導電線140連接到第一導電墊112，即可電性連結第一導電墊112與第二導電墊122。

參照第3圖。顯示裝置100還包含多條導電線140。為了清楚表示，導電線140於第1圖中省略。導電線140分別電性連接第一導電墊112與第二導電墊122。薄膜電晶體陣列基板120的中的訊號線路連接至第二導電墊122，其中一部份的第二導電墊122可選擇性地不與訊號線路連接。換句話說，一部份的第一導電墊112為虛設第一導電墊112’，一部份的第二導電墊122為虛設第二導電墊122’。虛設第一導電墊112’與虛設第二導電墊122’並非配置以訊號傳輸。藉由這樣的設計，可使得第一導電墊112與虛設第一導電墊112’彼此的間距較為平均，並使第二導電墊122與虛設第二導電墊122’彼此的間距較為平均。

同時參照第2圖及第3圖。薄膜電晶體陣列基板120在驅動電路基板110上的垂直投影與第一導電墊112無重疊。換句話說，第一導電墊112圍繞薄膜電晶體陣列基板120。前面板疊構130在薄膜電晶體陣列基板120上的垂直投影與第二導電墊122無重疊，亦即第二導電墊122圍繞前面板疊構130。第一導電墊112位在驅動電路基板110面對薄膜電晶體陣列基板的表面114，第二導電墊122位在薄膜電晶體陣列基板120面對前面板疊構130的表面124。

本揭露的顯示裝置100透過堆疊薄膜電晶體陣列基板120與驅動電路基板110，並使第一導電墊112以及第二導電墊122平均地分佈於周邊區PA，可避免設置明顯突出於周邊區PA的接合區。以第1圖的實施例為例，這樣的設計可使薄膜電晶體陣列基板120的形狀更接近圓形，亦即使顯示裝置100的輪廓不受到凸出的接合區影響。

第4圖為第1圖之顯示裝置100的接合區的示意圖。為了清楚表示，導電線140於第4圖中省略。同時參照第1圖及第4圖。驅動電路基板110包含第一接合區116，第一導電墊112平均地分佈於第一接合區116中。薄膜電晶體陣列基板120包含第二接合區126，第二導電墊122平均地分佈於第二接合區126中。換句話說，第一導電墊112與第二導電墊122平均地分佈於周邊區PA的設計也可視為是將第一接合區116與第二接合區126設置於顯示裝置100的周邊區PA中，並且使第一接合區116與第二接合區126圍繞顯示區AA。第4圖中的薄膜電晶體陣列基板120輪廓僅為本發明另一實施例，本發明不以此為限。

如第4圖所示，第二接合區126在驅動電路基板110上的垂直投影位在第一接合區116與顯示區AA之間。第二接合區126圍繞前面板疊構130在薄膜電晶體陣列基板120上的垂直投影。換句話說，前面板疊構130在薄膜電晶體陣列基板120上的垂直投影位在第二接合區126圍繞出的範圍之內。在本實施例中，第一接合區116與第二接合區126為環形。在其他實施例中，第一接合區116與第二接合區126的形狀根據顯示裝置100整體輪廓而定。

根據上述可知，本揭露的顯示裝置100透過堆疊薄膜電晶體陣列基板120與驅動電路基板110，使第一接合區116與第二接合區126圍繞顯示區AA，可避免設置明顯突出於周邊區PA的接合區。這樣的設計可使顯示裝置100的輪廓不受到凸出的接合區影響。

第5圖為根據本揭露一實施例之薄膜電晶體陣列基板120的一部份訊號線路的示意圖。薄膜電晶體陣列基板120的訊號線路包含延伸於第一方向D1的多條資料線128A。在本實施例中，薄膜電晶體陣列基板120具有240條資料線128A，且多條資料線128A延伸至四個區域S1~S4中一部份對應的第二導電墊122。第5圖中僅示例地繪示一部份的資料線128A以及分別位在區域S1~S4中的部分對應的四個第二導電墊122。區域S1~S4是位在第二接合區126於第一方向D1上的相對兩側邊。換句話說，區域S1~S4在第二接合區126中的分佈位置是根據資料線128A的延伸方向而定。如此一來，資料線128A電性連接至第二導電墊122的走線長度可縮減，且可避免將所有訊號線路集中於同一處而產生明顯突出於周邊區PA的接合區。

第6圖為第5圖之薄膜電晶體陣列基板120的另一部份訊號線路的示意圖。在本實施例中，薄膜電晶體陣列基板120分為24個區塊。第6圖中僅示例地標示了區塊B1、B9、B12、B13、B24。每個區塊中包含延伸於第二方向D2的20條掃描線128B。第6圖中僅示例地繪示區塊B9的一部份掃描線128B，其他區塊中的掃描線128B省略。每個區塊中的掃描線128B彼此電性連接後再共同電性連接至四個區域S5~S8中一部份的第二導電墊122。如第6圖所示，區域S5及區域S6中分別包含10個第二導電墊122，區域S7及區域S8中分別包含2個第二導電墊122。區域S5~S8是位在第二接合區126於第二方向D2上的相對兩側邊。如此一來，掃描線128B電性連接至第二導電墊122的走線長度可縮減，且可避免將所有訊號線路集中於同一處而產生明顯突出於周邊區PA的接合區。

第7圖為第5圖之薄膜電晶體陣列基板120的另一部份訊號線路的示意圖。薄膜電晶體陣列基板120包含延伸於第二方向D2的多條選擇線128C。在本實施例中，每條選擇線128C電性連接至前述的24個區塊中。多條選擇線128C延伸至兩個不同的區域S9~S10中一部份的第二導電墊122。第7圖中僅示例地繪示兩條選擇線128C以及位在區域S9~S10中的兩個第二導電墊122。區域S9~S10是位在第二接合區126於第二方向D2上的相對兩側邊。如此一來，選擇線128C電性連接至第二導電墊122的走線長度可縮減，且可避免將所有訊號線路集中於同一處而產生明顯突出於周邊區PA的接合區。

同時參照第5圖至第7圖可看出，前述的多個區域S1~S10分散在顯示裝置100的周邊區PA，且區域S1~S10彼此錯開。如此一來，可使得顯示裝置100的訊號線路分散地連接至平均分佈於周邊區PA的第二導電墊122。此外，根據訊號線路的延伸方向選擇將訊號線路電性連接至不同的第二導電墊122，可降低走線長度以及減少走線交錯的機率。在上述實施例中，區域S1~S10的相對位置可變換，只要可具有可降低走線長度以及減少走線交錯的技術功效即可。

第8圖為根據本揭露一實施例之驅動電路基板110的一部份訊號線路的示意圖。驅動電路基板110具有驅動器連接區1102，且驅動器連接區1102位在驅動電路基板110的側邊1104。在本實施例中，側邊1104為切齊的。換句話說，在第8圖中的俯視角度下，驅動電路基板110的側邊1104位在驅動電路基板110與薄膜電晶體陣列基板120共同構成的邊緣1002之內，即側邊1104於薄膜電晶體陣列基板120的投影，會位在邊緣1002於薄膜電晶體陣列基板120的投影的內側。這樣的設計可使薄膜電晶體陣列基板120的形狀更接近圓形，亦即使顯示裝置100的輪廓不受到凸出的接合區影響。驅動電路基板110的驅動積體電路可設置在驅動器連接區1102內，也可透過覆晶薄膜接合的方式電性連接設置於柔性基板上的驅動積體電路。

驅動電路基板110的訊號線路包含多條第一驅動線路118A。第8圖中僅示例地繪示四條第一驅動線路118A。第一驅動線路118A的相對兩端分別電性連接驅動器連接區1102以及一部份的第一導電墊112。在本實施例中，驅動電路基板110的第一驅動線路118A與第5圖中所示的薄膜電晶體陣列基板120的資料線128A對應。換句話說，第8圖中的四條第一驅動線路118A透過第一導電墊112電性連接位在區域S1~S4中的第二導電墊122以及資料線128A。

本發明的另一實施例驅動電路結構，請參考第8圖與第1圖所示，驅動電路結構由驅動電路基板110與薄膜電晶體陣列基板120所構成，驅動電路基板110，包含驅動器連接區1102，且驅動器連接區1102位在驅動電路基板110的側邊1104，薄膜電晶體陣列基板120，位在該驅動電路基板110上，且從俯視角度視上述的驅動電路結構，驅動電路基板110的側邊1104位在驅動電路基板110與薄膜電晶體陣列基板120所共同構成的一邊緣1002之內。

第9圖為第8圖之驅動電路基板的另一部份訊號線路的示意圖。驅動電路基板110的訊號線路包含多條第二驅動線路118B。第9圖中僅示例地繪示兩條第二驅動線路118B。第二驅動線路118B的相對兩端分別電性連接驅動器連接區1102以及一部份的第一導電墊112。在本實施例中，驅動電路基板110的第二驅動線路118B與第6圖中所示的薄膜電晶體陣列基板120的掃描線128B對應。第9圖中的兩條第二驅動線路118B透過第一導電墊112電性連接位在區域S5~S6中的第二導電墊122以及掃描線128B。

第10圖為第8圖之驅動電路基板的另一部份訊號線路的示意圖。驅動電路基板110的訊號線路包含多條第三驅動線路118C。第10圖中僅示例地繪示兩條第三驅動線路118C。第三驅動線路118C的相對兩端分別電性連接驅動器連接區1102以及一部份的第一導電墊112。在本實施例中，驅動電路基板110的第三驅動線路118C與第7圖中所示的薄膜電晶體陣列基板120的選擇線128C對應。第10圖中的兩條第三驅動線路118C透過第一導電墊112電性連接位在區域S9~S10中的第二導電墊122以及選擇線128C。

第11圖為第8圖之驅動電路基板的另一部份訊號線路的示意圖。驅動電路基板110的訊號線路包含多條共用電壓線118D。共用電壓線118D的相對兩端分別電性連接驅動器連接區1102以及一部份的第一導電墊112。在本實施例中，每一條共用電壓線118D與至少一個第一導電墊112電性連接。第一導電墊112可與共用電壓線118D中大於一者電性連接。換句話說，第一導電墊112與共用電壓線118D之間非限定於一對一的電性連接。舉例來說，如第11圖中所示，具有不同電壓值得環形線路可延伸並連接至同一個第一導電墊112。

同時參照第8圖至第11圖可看出，將第一驅動線路118A、第二驅動線路118B、第三驅動線路118C對應前述第5圖至第7圖的多個區域S1~S10，可使得分散在顯示裝置100的周邊區PA，且區域S1~S10彼此錯開。如此一來，可使得顯示裝置100的訊號線路分散地連接至平均分佈於周邊區PA的第一導電墊112與第二導電墊122。第12A圖為根據本揭露一實施例之對位標記150的示意圖。同時參照第1圖及第12A圖。顯示裝置100包含中央區域C，對位標記150設置於中央區域C中。對位標記150由第一圖案152與第二圖案154組成，第二圖案154配置以與第一圖案152配對。第一圖案152與第二圖案154可分別形成於驅動電路基板110 與薄膜電晶體陣列基板120對應於中央區域C的位置。當驅動電路基板110 與薄膜電晶體陣列基板120堆疊時，可藉由對位標記150進行對位。上述的第一圖案152為矩形框，第二圖案154為十字形，但本揭露不以此為限。

第12B圖為根據本揭露另一實施例之對位標記150的示意圖。在本實施例中，對位標記150也可設置於靠近第一導電墊112以及第二導電墊122的位置，比如第1圖中的框選區域A。在其他實施例中，顯示裝置100包含多個對位標記150，以達成第一方向D1上以及第二方向D2上的對準。在其他實施例中，對位標記可由兩組尺規標記組成，且尺規標記可沿著第一方向D1或第二方向D2排列以達成第一方向D1上以及第二方向D2上的對準。

第13A圖至第13C圖為根據本揭露另一實施例之對位標記150a的示意圖。對位標記150a包含第一圖案152a與第二圖案154a。第一圖案152a與第二圖案154a分別形成於驅動電路基板110 與薄膜電晶體陣列基板120上。在本實施例中，第一圖案152a與第一導電墊112共同排列成環形，第二圖案154a與第二導電墊122共同排列成環形。換句話說，第一圖案152a可設置於第一接合區116中，第二圖案154a可設置於第二接合區126中。

第13A圖至第13C圖中的對位標記150a分別對應於顯示裝置100(見第1圖)的右上方、右方以及右下方。同樣地，對位標記150a也可設置於顯示裝置100的左上方、左方以及左下方。換句話說，顯示裝置100可包含多個平均分佈於第一接合區116中的第一圖案152a以及多個平均分佈於第二接合區126中的第二圖案154a，以達成第一方向D1上以及第二方向D2上的對準。

綜上所述，本揭露的顯示裝置透過堆疊薄膜電晶體陣列基板與驅動電路基板，並使第一導電墊以及第二導電墊平均地分佈於周邊區(相當於使第一接合區與第二接合區圍繞顯示區)，可避免設置明顯突出於周邊區的接合區。這樣的設計可使顯示面板的輪廓不受到凸出的接合區影響。此外，根據訊號線路的延伸方向選擇將訊號線路電性連接至不同的第二導電墊，可降低走線長度以及減少走線交錯的機率。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:顯示裝置 1002:邊緣 110:驅動電路基板 1102:驅動器連接區 1104:側邊 112:第一導電墊 112’:虛設第一導電墊 114:表面 116:第一接合區 118A:第一驅動線路 118B:第二驅動線路 118C:第三驅動線路 118D:共用電壓線 120:薄膜電晶體陣列基板 122:第二導電墊 122’:虛設第二導電墊 124:表面 126:第二接合區 128A:資料線 128B:掃描線 128C:選擇線 130:前面板疊構 140:導電線 150,150a:對位標記 152,152a:第一圖案 154,154a:第二圖案 AA:顯示區 PA:周邊區 2-2:線段 A:框選區域 C:中央區域 D1:第一方向 D2:第二方向 B1、B9、B12、B13、B24: 區塊 S1~S10:區域

第1圖為根據本揭露一實施例之顯示裝置的上視圖。第2圖為沿著第1圖的線段2-2的剖面圖。第3圖為第1圖中框選區域A的放大圖。第4圖為第1圖之顯示裝置的接合區的示意圖。第5圖為根據本揭露一實施例之薄膜電晶體陣列基板的一部份訊號線路的示意圖。第6圖為第5圖之薄膜電晶體陣列基板的另一部份訊號線路的示意圖。第7圖為第5圖之薄膜電晶體陣列基板的另一部份訊號線路的示意圖。第8圖為根據本揭露一實施例之驅動電路基板的一部份訊號線路的示意圖。第9圖為第8圖之驅動電路基板的另一部份訊號線路的示意圖。第10圖為第8圖之驅動電路基板的另一部份訊號線路的示意圖。第11圖為第8圖之驅動電路基板的另一部份訊號線路的示意圖。第12A圖為根據本揭露一實施例之對位標記的示意圖。第12B圖為根據本揭露另一實施例之對位標記的示意圖。第13A圖至第13C圖為根據本揭露另一實施例之對位標記的示意圖。

100:顯示面板 1002:邊緣 110:驅動基板 112:第一導電墊 120:薄膜電晶體陣列基板 122:第二導電墊 130:前面板疊構 AA:顯示區 PA:周邊區 2-2:線段 A:框選區域 C:中央區域 D1:第一方向 D2:第二方向

Claims

一種顯示裝置，具有一顯示區與環繞該顯示區的一周邊區，其中該顯示裝置包含：一驅動電路基板，包含複數個第一導電墊；一薄膜電晶體陣列基板，包含複數個第二導電墊，其中該薄膜電晶體陣列基板位在該驅動電路基板上；一前面板疊構，其中該薄膜電晶體陣列基板位在該驅動電路基板與該前面板疊構之間；以及複數個導電線，分別電性連接該些第一導電墊與該些第二導電墊，其中該些第一導電墊與該些第二導電墊分佈於該周邊區。
如請求項1所述之顯示裝置，其中該薄膜電晶體陣列基板在該驅動電路基板上的垂直投影與該些第一導電墊無重疊。
如請求項1所述之顯示裝置，其中該驅動電路基板的面積大於該薄膜電晶體陣列基板的面積。
如請求項1所述之顯示裝置，其中該些第一導電墊平均地圍繞該薄膜電晶體陣列基板。
如請求項1所述之顯示裝置，其中該些第一導電墊位在該驅動電路基板面對該薄膜電晶體陣列基板的表面。
如請求項1所述之顯示裝置，其中該些第二導電墊平均地圍繞該前面板疊構。
如請求項1所述之顯示裝置，其中該驅動電路基板、該薄膜電晶體陣列基板以及該前面板疊構為圓弧形。
如請求項1所述之顯示裝置，其中該薄膜電晶體陣列基板還包含延伸於一第一方向的複數個資料線，該些資料線與一部份的該些第二導電墊電性連接，且該部份的該些第二導電墊位在該顯示裝置於該第一方向上的相對兩側邊。
如請求項1所述之顯示裝置，其中該薄膜電晶體陣列基板還包含延伸於一第二方向的複數個掃描線，該些掃描線與一部份的該些第二導電墊電性連接，且該部份的該些第二導電墊位在該顯示裝置於該第二方向上的相對兩側邊。
如請求項1所述之顯示裝置，其中該薄膜電晶體陣列基板還包含延伸於一第二方向的複數個選擇線，該些選擇線與一部份的該些第二導電墊電性連接，且該部份的該些第二導電墊位在該顯示裝置於該第二方向上的相對兩側邊。
如請求項1所述之顯示裝置，其中該驅動電路基板還包含一第一圖案，該薄膜電晶體陣列基板還包含與該第一圖案配對的一第二圖案。
一種顯示裝置，具有一顯示區與環繞該顯示區的一周邊區，其中該顯示裝置包含：一驅動電路基板，包含複數個第一導電墊以及一驅動器連接區，其中該驅動器連接區位在該驅動電路基板的一側邊；一薄膜電晶體陣列基板，包含複數個第二導電墊，其中該薄膜電晶體陣列基板位在該驅動電路基板上；一前面板疊構，其中該薄膜電晶體陣列基板位在該驅動電路基板與該前面板疊構之間；以及複數個導電線，分別電性連接該些第一導電墊與該些第二導電墊；其中自一俯視角度視之，該驅動電路基板的該側邊位在該驅動電路基板與該薄膜電晶體陣列基板共同構成的一邊緣之內。
如請求項12所述之顯示裝置，其中該驅動電路基板還包含複數個第一驅動線路，每一該些第一驅動線路的相對兩端分別電性連接該些第一導電墊中之一者以及該驅動器連接區。
如請求項12所述之顯示裝置，其中該驅動電路基板還包含複數個共用電壓線，每一該些共用電壓線的相對兩端分別電性連接該驅動器連接區以及電性連接該些第一導電墊中至少一者。
如請求項14所述之顯示裝置，其中該些第一導電墊中之一者與複數該些共用電壓線電性連接。
如請求項12所述之顯示裝置，其中該驅動電路基板、該薄膜電晶體陣列基板以及該前面板疊構共同構成的該邊緣為圓弧形。