TWI828043B - 電腦系統及更新方法 - Google Patents

電腦系統及更新方法 Download PDF

Info

Publication number
TWI828043B
TWI828043B TW111102739A TW111102739A TWI828043B TW I828043 B TWI828043 B TW I828043B TW 111102739 A TW111102739 A TW 111102739A TW 111102739 A TW111102739 A TW 111102739A TW I828043 B TWI828043 B TW I828043B
Authority
TW
Taiwan
Prior art keywords
bus
embedded controller
microcontroller
master
serial
Prior art date
Application number
TW111102739A
Other languages
English (en)
Other versions
TW202331499A (zh
Inventor
林大成
周立群
蔡水金
劉庭佑
Original Assignee
飛捷科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 飛捷科技股份有限公司 filed Critical 飛捷科技股份有限公司
Priority to TW111102739A priority Critical patent/TWI828043B/zh
Priority to US17/842,973 priority patent/US11797471B2/en
Priority to EP22180054.3A priority patent/EP4216063B1/en
Publication of TW202331499A publication Critical patent/TW202331499A/zh
Application granted granted Critical
Publication of TWI828043B publication Critical patent/TWI828043B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)
  • Stored Programmes (AREA)

Abstract

一種電腦系統包含一電腦設備及一匯流排裝置。該電腦設備包括一第一匯流排控制器、一第一匯流排連接器、一開關單元、及一嵌入式控制器。該匯流排裝置包括一第二匯流排連接器、一微控制器。當該匯流排裝置的該第二匯流排連接器與該電腦設備的該第一匯流排連接器形成電連接時，該嵌入式控制器執行一控制程序，以控制該開關單元使得該嵌入式控制器經由該第一匯流排連接器及該第二匯流排連接器而與該微控制器形成電連接，而能夠接收一外部資料，且進而能夠對該電腦設備進行韌體更新或作業系統復原。

Description

電腦系統及更新方法
本發明是有關於一種電腦系統及更新方法，特別是指一種具備帶外(Out-of-band，OOB)管理功能的電腦系統及更新方法。
現有例如支援英特爾的主動管理技術(如vPro平台)的電腦設備具備遠端執行檢測與修復的功能。也就是說，當該電腦設備的作業系統發生異常時，藉由一遠端伺服器與該電腦設備建立連線，而能夠執行異常診斷與系統還原。然而，這種屬於帶內(In band)管理功能的電腦設備在發生無法開機的情況時，例如因為基本輸入輸出系統(BIOS)的設定錯誤而導致無法正常開機時，則無法藉由該主動管理技術對該電腦設備執行遠端的檢測與修復。因此，是否存有其他具備更佳的遠端管理功能的電腦設備或電腦系統便成為一個待解決的問題。
因此，本發明的目的，即在提供一種具備帶外管理功能的電腦系統及更新方法。
於是，本發明提供一種電腦系統，包含一電腦設備及一匯流排裝置。該電腦設備包括一第一匯流排控制器、一第一匯流排連接器、一開關單元、及一嵌入式控制器(Embedded Controller，EC)。該第一匯流排控制器電連接該第一匯流排連接器，該開關單元電連接該第一匯流排控制器、該第一匯流排連接器、及該嵌入式控制器。該匯流排裝置包括一第二匯流排連接器、一微控制器(MCU)。該微控制器電連接該第二匯流排連接器。
其中，當該匯流排裝置的該第二匯流排連接器與該電腦設備的該第一匯流排連接器形成電連接時，該嵌入式控制器執行一控制程序，以控制該開關單元使得該嵌入式控制器經由該第一匯流排連接器及該第二匯流排連接器而與該微控制器形成電連接，進而能夠接收一外部資料。
在一些實施態樣中，其中，該電腦設備還包括一記憶體，該記憶體電連接該嵌入式控制器以儲存該嵌入式控制器所要執行或更新的程式語言(如韌體，但不限於此)。
在另一些實施態樣中，該電腦系統還適用於一遠端伺服器。其中，該匯流排裝置還包括電連接該微控制器的一網路控制器，該網路控制器提供網路連線的功能而與該遠端伺服器建立連線，該外部資料是來自該遠端伺服器或該匯流排裝置。
在另一些實施態樣中，其中，該第一匯流排控制器、該第一匯流排連接器、及該第二匯流排連接器支援通用序列匯流排(USB)標準(但不限於此)，該嵌入式控制器及該微控制器支援主從式架構串列匯流排協定，包括積體電路(Inter-Integrated Circuit，I2C)匯流排協定或串行外設介面(Serial Peripheral Interface Bus，SPI)，但不限於此協定。
在一些實施態樣中，其中，該嵌入式控制器執行該控制程序使該嵌入式控制器藉由一控制信號控制該開關單元使得該嵌入式控制器與第一匯流排連接器導通後，判斷一主從式架構串列匯流排(如一I2C匯流排，但不限於此)的一串列資料線(如該I2C匯流排中的一串列資料線(SDA)，但不限於此)和一串列時脈(鐘)線(如該 I2C匯流排的一時脈線(SCL)，但不限於此)的邏輯值符合一預定條件後，該嵌入式控制器利用該主從式架構串列匯流排(如該I2C匯流排，但不限於此)將匯流排傳輸控制權交由該微控制器以傳輸該外部資料給該電腦設備，並於該外部資料傳輸完成後，由該微控制器通知該嵌入式控制器以該主從式架構串列匯流排(如該I2C匯流排，但不限於此)取回匯流排傳輸控制權。
在一些實施態樣中，其中，該主從式架構串列匯流排協定為I2C匯流排協定時，該預定條件是指該I2C匯流排的該串列資料線(SDA)和該串列時脈線(SCL)(與第一匯流排連接器相連後)的邏輯值都等於邏輯Low，達到一第一預定期間，該第一預定期間小於10毫秒。
在另一些實施態樣中，其中，該主從式架構串列匯流排協定為I2C匯流排協定，在該控制程序中，當該嵌入式控制器判斷該I2C匯流排的邏輯值不符合該預定條件而達到一第二預定期間時，該嵌入式控制器藉由該控制信號控制該開關單元使得第一匯流排控制器與第一匯流排連接器導通，而結束該外部資料的傳輸，恢復一般匯流排模式。
在另一些實施態樣中，其中，該外部資料藉由該遠端伺服器及該匯流排裝置傳輸至該嵌入式控制器後，使該嵌入式控制器對該電腦設備進行韌體更新或作業系統復原。
於是，本發明另提供一種更新方法，適用於如前述的電腦系統，該更新方法包括步驟(A)~(E)。
於步驟(A)，該嵌入式控制器以主從式架構串列匯流排協定(如I2C匯流排協定，但不限於此)的主控者(Master)輸出訊息偵查所連接的該主從式架構串列匯流排中是否有符合該主從式架構串列匯流排協定的從屬者(Slave)的設備或裝置；當未發現時則間續輸出訊息找尋符合該主從式架構串列匯流排協定的從屬者(Slave)的設備或裝置。
於步驟(B)，該微控制器設定為該主從式架構串列匯流排協定(如I2C匯流排協定，但不限於此)的從屬者(Slave)，於接收到該嵌入式控制器的主控者的訊息後通知該嵌入式控制器，並與該嵌入式控制器保持訊號連接與通訊。
於步驟(C)，該微控制器與該嵌入式控制器連線時，能夠將該主從式架構串列匯流排的一串列資料線(如I2C匯流排中的串列資料線(SDA)，但不限於此)和該串列時脈(鐘)線(如I2C匯流排中的串列時脈線(SCL))的邏輯值調整(如I2C匯流排中SDA及SCL的邏輯值都調整為Low且達該第一預定期間)，以使該微控制器調整為該主從式架構串列匯流排協定的主控者(Master) 並使該嵌入式微控制器更改為從屬者(Slave)，並由該微控制器將來自該遠端伺服器或該匯流排裝置的該外部資料傳輸至該嵌入式控制器。
於步驟(D)，該外部資料傳輸至該嵌入式控制器後，使該嵌入式控制器對該電腦設備進行韌體更新或作業系統復原，並將外部資料存放於該記憶體中。
於步驟(E)，當該微控制器將該外部資料傳輸完畢時，藉由將預先設定的一旗標(Flag)傳送至該嵌入式控制器，使得該嵌入式控制器藉由判斷接收到該旗標而知悉該外部資料已傳輸結束，並將該主從式架構串列匯流排的該串列資料線(如I2C匯流排中的串列資料線(SDA)，但不限於此)和該串列時脈(鐘)線 (如I2C匯流排中的串列時脈線(SCL))的邏輯值調整(如I2C匯流排中SDA及SCL的邏輯值都調整為Low且達該第一預定期間)，以使該微控制器調整為該主從式架構串列匯流排協定的從屬者，且該嵌入式控制器改為該主從式架構串列匯流排協定的主控者。
本發明的功效在於：藉由該嵌入式控制器執行該控制程序，以控制該開關單元使得該嵌入式控制器經由該第一匯流排連接器及該第二匯流排連接器而與該微控制器形成電連接，而能夠接收該外部資料，進而能夠對該電腦設備進行韌體更新或作業系統復原。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明電腦系統之一實施例，適用於一遠端伺服器9，並包含一電腦設備1及一匯流排裝置2。該電腦設備1例如是一種工業電腦，並包括一第一匯流排控制器(Controller)12、一第一匯流排連接器(Connector)13、一開關單元14、一嵌入式控制器(Embedded Controller，EC)11、及一記憶體16。該匯流排裝置2包括一第二匯流排連接器23、一微控制器(MCU)21、及一網路控制器24。
在本實施例中，該第一匯流排控制器12、該第一匯流排連接器13、及該第二匯流排連接器23都支援通用序列匯流排(USB)標準。該第二匯流排連接器23包括一D+端231及一D-端232。該微控制器21包括支援積體電路(Inter-Integrated Circuit，I2C)匯流排協定的一SDA端211及一SCL端212，並作為I2C匯流排協定的從屬者(Slave)。該SDA端211及該SCL端212分別電連接該D+端231及該D-端232。該網路控制器24電連接該微控制器21，並提供網路連線的功能而與該遠端伺服器9建立連線。舉例來說，該網路控制器24是一種乙太網路晶片，則該匯流排裝置2還包括一RJ-45連接器，以適用於一網路線設置而與該網路伺服器建立連線。或者，該網路控制器24是一種無線網路晶片，如支援Wi-Fi標準、藍牙標準、或其他無線通訊技術。
該第一匯流排控制器12是屬於主控端(Host)，並包括支援通用序列匯流排標準的一D+端121、一D-端122、一電源端123、及一接地端124。該第一匯流排連接器13包括一D+端131、一D-132、電連接該第一匯流排控制器12的該電源端123的一電源端133、及電連接該第一匯流排控制器12的該接地端124的一接地端134。
該開關單元14包括電連接該第一匯流排控制器12的該D+端121的一第一端141、電連接該嵌入式控制器11的一第二端142、電連接該第一匯流排連接器13的該D+端131的一第三端143、電連接該第一匯流排控制器12的該D-端122的一第四端151、電連接該嵌入式控制器11的一第五端152、電連接該第一匯流排連接器13的該D-端132的一第六端153、及電連接該嵌入式控制器11以接收一控制信號CS1的一控制端144。
再參閱圖2，圖2示例性地說明該開關單元14的一種電路架構，並包括一反相器(inverter)31及四個開關元件32~35。該反相器接收該控制信號CS1並作反(NOT)邏輯運算而輸出一反相控制信號CS2，在本實施例中，該等開關元件32都是一傳輸閘(Transmission gate)，並在該控制信號CS1等於邏輯High(即邏輯1)時，使得該第一端141與該第三端143導通及該第四端151與該第六端153導通，而在該控制信號CS1等於邏輯Low(即邏輯0)時，使得該第二端142與該第三端143導通及該第五端152與該第六端153導通。而在其他的實施例中，該等開關元件32~35也可以是N型電晶體、P型電晶體、或其他具有開關功能的電子元件。
該嵌入式控制器11包括支援I2C匯流排協定的一SDA端111及一SCL端112，且作為I2C匯流排協定的主控者(Master)，並輸出該控制信號CS1。該SDA端111及該SCL端112分別電連接該開關單元14的該第二端142及該第五端152。此外，該嵌入式控制器11電連接該記憶體16，該記憶體16例如是具備可覆寫功能的唯讀記憶體，並儲存該嵌入式控制器11所要執行的韌體。其中，該嵌入式控制器11及該記憶體16可設置在同一主機板上。
該嵌入式控制器11例如是另一微控制器，並用於處理該電腦設備1的周邊裝置的電源控制、溫度控制、及資料溝通，例如偵測到電源按鈕被按壓持續幾秒後則執行強制關機、讀取中央處理器(CPU)的溫度數值並據以控制風扇轉速、偵測PS2鍵盤的信號、及進階組態與電源介面(Advanced Configuration and Power Interface，ACPI)的S3與S4的電源管理等等。再舉例來說，當該電腦設備1上電時，例如該電腦設備1的一電源供應器自一插座獲得市電時，即使該電腦設備1的一電源開關尚未被開啟或啟動，該嵌入式控制器11已能夠自該電源供應器獲得運作所需要的電力，以讀取該記憶體16的韌體而執行，進而依序提供各種電壓(如3.3V、5V)給周邊裝置，如晶片組(PCH)、中央處理器(CPU)、DDR記憶體。
當該嵌入式控制器11上電時，即自該電源供應器獲得運作所需要的電力時，該嵌入式控制器11執行一控制程序。當該嵌入式控制器11執行該控制程序時，該嵌入式控制器11藉由該控制信號CS1控制該開關單元14的該第三端143及該第六端153分別與該第二端142及該第五端152導通。在該控制程序之前或之中，該匯流排裝置2的該第二匯流排連接器23與該電腦設備1的該第一匯流排連接器13的該等D+端131、231及該等D-端132、232分別已形成電連接。也就是說，該微控制器21的該SDA端211及該SCL端212分別經由該等D+端131、231及該等D-端132、232，及對應的連接線路，而與該嵌入式控制器11的該SDA端111及該SCL端112形成電連接，進而建立為一I2C匯流排的一串列資料線(SDA)及一串列時脈線(SCL)。
在該控制程序中，當該嵌入式控制器11偵測該嵌入式控制器11的該SDA端111及該SCL端112的邏輯值符合一預定條件時，該嵌入式控制器11操作在一資料傳輸模式，以能夠藉由該等SDA端111、211及該等SCL端112、212接收來自該遠端伺服器9或該匯流排裝置2之記憶體(圖未示)的一外部資料。更詳細地說，該預定條件是該嵌入式控制器11的該SDA端111及該SCL端112的邏輯值都等於邏輯Low(即邏輯0)達到一第一預定期間，且該嵌入式控制器11的該SDA端111及該SCL端112的邏輯值都等於邏輯Low是藉由該微控制器21輸出邏輯Low至該微控制器21的該SDA端211及該SCL端212。該第一預定期間例如是介於5~10毫秒(ms)之間，如10ms。
當該嵌入式控制器11操作在該資料傳輸模式時，藉由該遠端伺服器9經由該匯流排裝置2及該電腦設備1的該等SDA端111、211及該等SCL端112、212，即該I2C匯流排所傳輸的該外部資料能夠對該電腦設備1進行韌體(如該嵌入式控制器11的韌體或該電腦設備1的一基本輸入輸出系統)更新或作業系統復原。更詳細地說，當該嵌入式控制器11操作在該資料傳輸模式時，該嵌入式控制器11改為該I2C匯流排的從屬者(Slave)，且該微控制器21改為該I2C匯流排的主控者(Master)，使得該微控制器21能夠以I2C匯流排協定的方式將該外部資料傳送至該嵌入式控制器11。而當該微控制器21將該外部資料傳輸完畢時，藉由將預先設定的一旗標(Flag)傳送至該嵌入式控制器11，使得該嵌入式控制器11藉由判斷接收到該旗標而知悉該外部資料已傳輸結束。則該嵌入式控制器11能夠藉由將該SDA端111及該SCL端112的邏輯值拉至邏輯Low達到該第一預定期間，以通知該微控制器21改為該I2C匯流排的從屬者(Slave)，且使該嵌入式控制器11改為該I2C匯流排的主控者(Master)，進而結束該控制程序。
換句話說，當該嵌入式控制器11偵測該嵌入式控制器11的該SDA端111及該SCL端112的邏輯值符合該預定條件時，即表示該匯流排裝置2並非習知的一般匯流排設備(如USB設備)，而是一種具備帶外(OOB)管理功能的匯流排設備，也可以簡稱為一種OOB裝置，也就是即使該電腦設備1發生無法開機或無法進入作業系統的異常狀況時，藉由該遠端伺服器9都能夠以韌體更新或作業系統復原的方式來修復。
相反地，在該控制程序中，當該嵌入式控制器11偵測該嵌入式控制器11的該SDA端111及該SCL端112的邏輯值不符合該預定條件而達到一第二預定期間時，該嵌入式控制器11藉由該控制信號CS1控制該開關單元14的該第三端143及該第六端分別153與該第一端141及該第四端151導通，而結束該控制程序。該第二預定期間例如是介於5~10毫秒之間，如10ms。也就是說，當該嵌入式控制器11判斷出該匯流排裝置2是習知的一般匯流排設備(如:一般USB Storage)時，控制該開關單元14使得該第一匯流排控制器12與該第一匯流排連接器13導通，而恢復成為操作在一般匯流排模式以與該匯流排裝置2作資料傳輸。
另外要特別補充說明的是：該嵌入式控制器11是在上電時，執行該控制程序，因此，當該匯流排裝置2被重新插拔或更換成為習知的一般匯流排設備時，該嵌入式控制器11都必須在重新上電時，才會再次執行該控制程序。此外，在本實施例中，該第一匯流排控制器12、該第一匯流排連接器13、及該第二匯流排連接器23是支援通用序列匯流排(USB)標準，且該嵌入式控制器11及該微控制器21的該等SDA端111、211及該等SCL端112、212是支援I2C匯流排協定。而在其他的實施例中，該第一匯流排控制器12、該第一匯流排連接器13、及該第二匯流排連接器23也可以是支援其他的匯流排標準，或者，該嵌入式控制器11及該微控制器21也可以是支援其他的主從架構串列匯流排協定，以取代該等SDA端111、211及該等SCL端112、212所支援的I2C匯流排協定，例如串行外設介面(Serial Peripheral Interface Bus，SPI)，但不限於此協定。
參閱圖1與圖3，本發明更新方法之一實施例，適用於前述的該電腦系統，並包含步驟S1~S8。該嵌入式控制器11執行該控制程序，接著，執行步驟S1。
於步驟S1，該嵌入式控制器11作為I2C匯流排協定的主控者(Master)。接著，執行步驟S2。
於步驟S2，該嵌入式控制器11以I2C匯流排協定的主控者(Master)輸出訊息偵查所連接的該I2C匯流排中是否有符合I2C匯流排協定的從屬者(Slave)的設備或裝置。接著，執行步驟S3。
於步驟S3，該嵌入式控制器11判斷該匯流排裝置2是否作為I2C匯流排協定的從屬者。也就是說，當該嵌入式控制器11判斷不能由該I2C匯流排接收到符合I2C匯流排協定的訊息時，則判定該匯流排裝置2不是作為I2C匯流排協定的從屬者，而是習知的一般匯流排設備，則該嵌入式控制器11在該第二預定期間內，持續找尋或檢查符合I2C匯流排協定的從屬者(Slave)的設備或裝置。而當該嵌入式控制器11判斷能夠由該I2C匯流排接收到符合I2C匯流排協定的訊息時，則判定該匯流排裝置2是作為I2C匯流排協定的從屬者，且是本發明的OOB裝置，接著，執行步驟S4。
於步驟S4，該匯流排裝置2的該微控制器21作為I2C匯流排協定的從屬者而與該嵌入式控制器11保持通訊。接著，執行步驟S5。
於步驟S5，該微控制器21是否要傳遞該外部資料給該嵌入式控制器11。也就是說，當該微控制器21所執行的程式碼或所接收的外部指令(例如來自該遠端伺服器9)是要傳遞該外部資料時，則執行步驟S6。而當該微控制器21所執行的程式碼或所接收的外部指令(例如來自該遠端伺服器9)沒有要傳遞該外部資料時，則執行步驟S4。
於步驟S6，該微控制器21與該嵌入式控制器連線時，將該I2C匯流排的該串列資料線(SDA)和該串列時脈線(SCL)的邏輯值調整為符合該預定條件，即邏輯Low，以使該微控制器21調整為I2C匯流排協定的主控者(Master) 並使該嵌入式微控制器11更改為從屬者(Slave)，並由該微控制器21將來自該遠端伺服器9或該匯流排裝置2的該外部資料傳輸至該嵌入式控制器11。接著，執行步驟S7。
於步驟S7，該嵌入式控制器11接收到該外部資料後，對該電腦設備1進行韌體更新或作業系統復原，並將外部資料存放於該記憶體16中。接著，執行步驟S8。
於步驟S8，當該微控制器21將該外部資料傳輸完畢時，藉由將預先設定的該旗標(Flag)傳送至該嵌入式控制器11，使得該嵌入式控制器11藉由判斷接收到該旗標而知悉該外部資料已傳輸結束，並將該I2C匯流排的該串列資料線(SDA)和該串列時脈線(SCL)的邏輯值調整至邏輯Low，以使該微控制器21調整為I2C匯流排的從屬者，且該嵌入式控制器11改為該I2C匯流排的主控者，進而結束該控制程序。
綜上所述，藉由該嵌入式控制器11在執行該控制程序時，控制該開關單元14使得該微控制器21經由該第二匯流排連接器23及該第一匯流排連接器13與該嵌入式控制器11建立支援主從式架構串列匯流排協定的該主從式架構串列匯流排的該串列資料線(SDA)及該串列時脈線(SCL)，而形成兩個通道。且當該嵌入式控制器11偵測該串列資料線(SDA)及該串列時脈線(SCL)的邏輯值符合該預定條件時，該嵌入式控制器11操作在該資料傳輸模式，以能夠藉由該主從式架構串列匯流排接收來自該遠端伺服器9或該匯流排裝置2之一記憶體的該外部資料，進而能夠執行韌體更新或作業系統復原，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
1:電腦設備 11:嵌入式控制器 111、211:SDA端 112、212:SCL端 CS1:控制信號 CS2:反相控制信號 12:第一匯流排控制器 121、131、231:D+端 122、132、232:D-端 123、133、:電源端 124、134、:接地端 13:第一匯流排連接器 14:開關單元 141:第一端 142:第二端 143:第三端 144:控制端 151:第四端 152:第五端 153:第六端 16:記憶體 2:匯流排裝置 21:微控制器 23:第二匯流排連接器 24:網路控制器 9:遠端伺服器 S1~S8:步驟
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一方塊圖，說明本發明電腦系統的一實施例； 圖2是一電路圖，說明該實施例的一開關單元；及 圖3是一流程圖，說明本發明更新方法的一實施例。
1:電腦設備
11:嵌入式控制器
111、211:SDA端
112、212:SCL端
CS1:控制信號
12:第一匯流排控制器
121、131、231:D+端
122、132、232:D-端
123、133:電源端
124、134:接地端
13:第一匯流排連接器
14:開關單元
141:第一端
142:第二端
143:第三端
144:控制端
151:第四端
152:第五端
153:第六端
16:記憶體
2:匯流排裝置
21:微控制器
23:第二匯流排連接器
24:網路控制器
9:遠端伺服器

Claims (8)

  1. 一種電腦系統，包含：一電腦設備，包括一第一匯流排控制器、一第一匯流排連接器、一開關單元、及一嵌入式控制器，該第一匯流排控制器屬於主控端(Host)並電連接該第一匯流排連接器，該開關單元電連接該第一匯流排控制器、該第一匯流排連接器、及該嵌入式控制器；及一匯流排裝置，包括一第二匯流排連接器及一微控制器，該微控制器電連接該第二匯流排連接器，其中，當該匯流排裝置的該第二匯流排連接器與該電腦設備的該第一匯流排連接器形成電連接時，該嵌入式控制器執行一控制程序，以控制該開關單元使得該嵌入式控制器經由該第一匯流排連接器及該第二匯流排連接器而與該微控制器形成電連接，進而能夠以主從式架構接收一外部資料，該第一匯流排控制器、該第一匯流排連接器、及該第二匯流排連接器支援通用序列匯流排(USB)標準，該嵌入式控制器及該微控制器支援主從式架構串列匯流排協定，該嵌入式控制器執行該控制程序使該嵌入式控制器判斷一主從式架構串列匯流排的一串列資料線及一串列時脈線的邏輯值符合一預定條件後，該嵌入式控制器以該主從式架構串列匯流排將一匯流排傳輸控制權交由該微控制器以傳輸該外部資料給該電腦設備，並於該外部資料傳輸完成後，由該微控制器通知該嵌入式控制器以該主從 式架構串列匯流排取回該匯流排傳輸控制權。
  2. 如請求項1所述的電腦系統，其中，該電腦設備還包括一記憶體，該記憶體電連接該嵌入式控制器以儲存該嵌入式控制器所要執行或更新的韌體。
  3. 如請求項1所述的電腦系統，適用於一遠端伺服器，其中，該匯流排裝置還包括電連接該微控制器的一網路控制器，該網路控制器提供網路連線的功能而與該遠端伺服器建立連線，該外部資料是來自該遠端伺服器或該匯流排裝置。
  4. 如請求項1所述的電腦系統，其中，該嵌入式控制器及該微控制器所支援的主從式架構串列匯流排協定是積體電路(Inter-Integrated Circuit，I2C)匯流排協定，該預定條件是該主從式架構串列匯流排的該串列資料線(SDA)和該串列時脈線(SCL)的邏輯值都等於邏輯Low達到一第一預定期間。
  5. 如請求項1所述的電腦系統，其中，該嵌入式控制器及該微控制器所支援的主從式架構串列匯流排協定是積體電路(Inter-Integrated Circuit，I2C)匯流排協定，在該控制程序中，當該嵌入式控制器判斷該主從式架構串列匯流排的邏輯值不符合該預定條件而達到一第二預定期間時，該嵌入式控制器藉由一控制信號控制該開關單元使得該第一匯流排控制器與該第一匯流排連接器導通，恢復一般匯流排模式。
  6. 如請求項1所述的電腦系統，其中，該外部資料藉由該遠 端伺服器及該匯流排裝置傳輸至該嵌入式控制器後，使該嵌入式控制器對該電腦設備進行韌體更新或作業系統復原。
  7. 一種更新方法，適用於如請求項1至3項及6之其中任一項所述的電腦系統，該更新方法包括：(A)該嵌入式控制器以主從式架構串列匯流排協定的主控者(Master)輸出訊息偵查所連接的一主從式架構串列匯流排中是否有符合該協定的從屬者(Slave)的設備或裝置；當未發現時則間續輸出訊息找尋符合該協定的從屬者(Slave)的設備或裝置；(B)該微控制器設定為主從式架構串列匯流排協定的從屬者(Slave)，於接收到該嵌入式控制器的主控者的訊息後通知該嵌入式控制器，並與該嵌入式控制器保持訊號連接與通訊；(C)該微控制器與該嵌入式控制器連線時，能夠調整該主從式架構串列匯流排一串列資料線和一串列時脈線而符合特定邏輯值，以使該微控制器調整為該協定的主控者(Master)並使該嵌入式微控制器更改為從屬者(Slave)，並由該微控制器將來自該遠端伺服器或該匯流排裝置的該外部資料傳輸至該嵌入式控制器；(D)該外部資料傳輸至該嵌入式控制器後，使該嵌入式控制器對該電腦設備進行韌體更新或作業系統復原，並將外部資料存放於該記憶體中；(E)當該微控制器將該外部資料傳輸完畢時，藉由將 預先設定的一旗標(Flag)傳送至該嵌入式控制器，使得該嵌入式控制器藉由判斷接收到該旗標而知悉該外部資料已傳輸結束，並調整該主從式架構串列匯流排的該串列資料線和該串列時脈線而符合特定邏輯值，以使該微控制器調整為該協定的從屬者，且該嵌入式控制器改為該協定的主控者。
  8. 如請求項7所述的更新方法，該主從式架構串列匯流排協定為積體電路(Inter-Integrated Circuit，I2C)匯流排協定，該主從式架構串列匯流排是一I2C匯流排，且特定邏輯值是指該I2C匯流排中的該串列資料線和該串列時脈線的邏輯值都為邏輯Low且達一第一預定期間。
TW111102739A 2022-01-22 2022-01-22 電腦系統及更新方法 TWI828043B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111102739A TWI828043B (zh) 2022-01-22 2022-01-22 電腦系統及更新方法
US17/842,973 US11797471B2 (en) 2022-01-22 2022-06-17 System and method for controlling a computer to receive external data for out-of-band management
EP22180054.3A EP4216063B1 (en) 2022-01-22 2022-06-21 System and method for controlling a computer to receive external data for out-of-band management

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111102739A TWI828043B (zh) 2022-01-22 2022-01-22 電腦系統及更新方法

Publications (2)

Publication Number Publication Date
TW202331499A TW202331499A (zh) 2023-08-01
TWI828043B true TWI828043B (zh) 2024-01-01

Family

ID=82163422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102739A TWI828043B (zh) 2022-01-22 2022-01-22 電腦系統及更新方法

Country Status (3)

Country Link
US (1) US11797471B2 (zh)
EP (1) EP4216063B1 (zh)
TW (1) TWI828043B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201042456A (en) * 2009-05-21 2010-12-01 Asustek Comp Inc Computer system with crashed BIOS data recovering function and recovering method thereof
TW201243718A (en) * 2011-04-19 2012-11-01 Hon Hai Prec Ind Co Ltd Control board, system and method for updating firmware
TW202044022A (zh) * 2019-05-15 2020-12-01 美商惠普發展公司有限責任合夥企業 更新信號技術
CN112506539A (zh) * 2020-11-26 2021-03-16 浪潮电子信息产业股份有限公司 一种固件更新方法、装置及电子设备和存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102855146B (zh) 2011-06-30 2016-05-11 鸿富锦精密工业（深圳）有限公司 固件更新系统及方法
US9959239B2 (en) 2015-10-16 2018-05-01 Dell Products L.P. Secondary data channel communication system
CN209170528U (zh) * 2018-12-24 2019-07-26 联想(北京)有限公司 一种信号处理装置
CN112948320B (zh) 2019-12-11 2024-01-16 瑞昱半导体股份有限公司 具有内存的芯片
CN112894740A (zh) * 2021-03-09 2021-06-04 国网吉林省电力有限公司长春供电公司 电网调度自动化机房运维作业用智能陪伴工具车
CN113721734A (zh) * 2021-09-08 2021-11-30 合肥市卓怡恒通信息安全有限公司 带智能音箱功能的台式电脑及其工作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201042456A (en) * 2009-05-21 2010-12-01 Asustek Comp Inc Computer system with crashed BIOS data recovering function and recovering method thereof
TW201243718A (en) * 2011-04-19 2012-11-01 Hon Hai Prec Ind Co Ltd Control board, system and method for updating firmware
TW202044022A (zh) * 2019-05-15 2020-12-01 美商惠普發展公司有限責任合夥企業 更新信號技術
CN112506539A (zh) * 2020-11-26 2021-03-16 浪潮电子信息产业股份有限公司 一种固件更新方法、装置及电子设备和存储介质

Also Published As

Publication number Publication date
EP4216063A1 (en) 2023-07-26
TW202331499A (zh) 2023-08-01
US11797471B2 (en) 2023-10-24
EP4216063B1 (en) 2024-06-12
EP4216063C0 (en) 2024-06-12
US20230237004A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US11175715B2 (en) Method of supplying electric power to a computer system
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
CN115639902A (zh) 包括多个功率管理集成电路的电子装置及其操作方法
US8954629B2 (en) Adapter and debugging method using the same
CN104781754A (zh) 通信端口中的空闲功率的减小
CN106610712A (zh) 基板管理控制器复位系统及方法
US9092334B2 (en) Method for shortening enumeration of tightly coupled USB device
JP6725840B2 (ja) 機能拡張装置、情報処理システム及び機能拡張装置の制御プログラム
JP2018116648A (ja) 情報処理装置、その制御方法、及びプログラム
CN107870776B (zh) 一种ipmc在线升级方法及装置
TWI531133B (zh) 充電方法與電子裝置
TWI828043B (zh) 電腦系統及更新方法
TWI474679B (zh) 橋接器以及其操作方法
US20200210201A1 (en) Information processing system and relay device
JP6604427B1 (ja) 情報処理システム
CN116149681B (zh) 芯片烧录的控制设备、方法、装置、存储介质及电子设备
CN107783862B (zh) 一种基于pca9555的8路服务器主从bmc复位控制方法
TWI483125B (zh) 基板管理控制器恢復系統及其使用方法
CN217606356U (zh) 一种切换控制电路、主板及电子设备
TW201629757A (zh) 端點伺服器的控制模組及其韌體更新方法
TWI753606B (zh) 主從互換式電源供應裝置及其主機、主從互換式電源供應方法及其電腦可讀取記錄媒體
CN111427719B (zh) 一种提升soc系统可靠性和异常重启性能的方法和装置
TWI706258B (zh) 計算裝置
TWI705334B (zh) 擴展系統與伺服器主機及其操作方法
CN119025172B (zh) 一种电源数据获取方法、系统、可读存储介质及程序产品