TWI830403B - 雙向閘流體 - Google Patents

雙向閘流體 Download PDF

Info

Publication number
TWI830403B
TWI830403B TW111136091A TW111136091A TWI830403B TW I830403 B TWI830403 B TW I830403B TW 111136091 A TW111136091 A TW 111136091A TW 111136091 A TW111136091 A TW 111136091A TW I830403 B TWI830403 B TW I830403B
Authority
TW
Taiwan
Prior art keywords
type semiconductor
semiconductor layer
conductive type
electrode
carrier
Prior art date
Application number
TW111136091A
Other languages
English (en)
Other versions
TW202315126A (zh
Inventor
柴田行裕
井上征
坪井康敏
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW202315126A publication Critical patent/TW202315126A/zh
Application granted granted Critical
Publication of TWI830403B publication Critical patent/TWI830403B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/80—Bidirectional devices, e.g. triacs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/148—Cathode regions of thyristors

Landscapes

  • Thyristors (AREA)

Abstract

本發明提供能提高(dv/dt)c耐量的雙向閘流體，其具有：第一及第二第1導電型半導體層；第一及第二第2導電型半導體層；配置於第三第2導電型半導體層的載流子放出部；第四第2導電型半導體層；第一及第二電極；閘極電極；及鈍化膜，載流子放出部在第三第2導電型半導體層形成開孔，第一第1導電型半導體層位於開孔內，在俯視時配置於從距閘極電極預定的距離的位置到第一電極的外緣之間，載流子放出部以與第一電極的外緣相接的方式配置，載流子放出部的兩個以上所相接的第一電極的外緣與鈍化膜接觸，在俯視時三角形的面積小於四邊形的面積。

Description

雙向閘流體
本發明涉及雙向閘流體。
現有的雙向閘流體中，電流從第一電極(T1電極)向第二電極(T2電極)流過而進行閘流體動作，即使在電流剛結束流過之後，載流子也殘留而在橫向上擴散，因此，如果對第二電極(T2電極)施加偏壓，則即使不對閘極電極施加偏壓，該殘留載流子也表現出與閘極觸發電流相同的效果，有時會發生向接通動作轉移的誤觸發的現象。該誤觸發的難易程度由(dv/dt)c耐量表示，謀求在確保閘流體的特性的狀態下提高(dv/dt)c耐量。此外，現有的雙向閘流體例如記載在專利文獻1中。
現有技術文獻
專利文獻
專利文獻1：日本特開2010-245377號公報
本發明的各種方式的目的在於提供一種能夠提高(dv/dt)c耐量的雙向閘流體。
以下，對本發明的各種方式進行說明。
[1]一種雙向閘流體，其特徵在於，所述雙向閘流體具有：第一第1導電型半導體層；第一第2導電型半導體層，其配置於所述第一第1導電型半導體層的背面側；第二第1導電型半導體層，其配置於所述第一第2導電型半導體層的背面側；第二第2導電型半導體層，其配置於所述第二第1導電型半導體層的背面側；第三第2導電型半導體層，其配置於所述第一第1導電型半導體層的正面側；多個載流子放出部，它們配置於所述第三第2導電型半導體層；第四第2導電型半導體層，其配置於所述第一第1導電型半導體層的正面側；第一電極，其與所述第三第2導電型半導體層、所述多個載流子放出部以及所述第一第1導電型半導體層接觸；第二電極，其與所述第二第2導電型半導體層以及所述第二第1導電型半導體層接觸；閘極電極，其與所述第四第2導電型半導體層以及所述第一第1導電型半 導體層接觸；以及鈍化膜，其在所述第一第1導電型半導體層的正面側的所述第一第1導電型半導體層與所述第一第2導電型半導體層的邊界上以及所述第一第2導電型半導體層與所述第二第1導電型半導體層的邊界上配置，所述多個載流子放出部分別構成為，在所述第三第2導電型半導體層形成開孔，所述第一第1導電型半導體層位於該開孔內，所述多個載流子放出部配置於在俯視時從距所述閘極電極預定的距離的位置到所述第一電極的外緣之間，所述多個載流子放出部中的兩個以上配置為與所述第一電極的外緣相接，與所述多個載流子放出部中的兩個以上所相接的所述第一電極的外緣與所述鈍化膜接觸，在俯視時由位於所述第一電極的外緣處的相鄰的載流子放出部、和位於距連結所述相鄰的載流子放出部的直線最短距離的所述載流子放出部形成的三角形的面積小於由不位於所述第一電極的外緣處的所述載流子放出部形成的四邊形的面積。
[2]如上述[1]所述的雙向閘流體，其特徵在於，以與所述第一電極的外緣相接的方式配置的兩個以上的載流子放出部在俯視時具有切口形狀、多邊形狀或橢圓形狀。
[3]如上述[1]或[2]所述的雙向閘流體，其特徵在於，在俯視時，所述第一電極的外緣附近的載流子放出部的密度比所述第一電極的外緣附近以外的區域的載流子放出部的密度高。
根據本發明的上述[1]的雙向閘流體，多個載流子放出部的兩個以上以與第一電極的外緣相接的方式配置。即使將多個載流子放出部的一部分配置於第一電極的外緣，與第一電極接觸的第三第2導電型雜質擴散層的面積的減少也非常小，因此對VT特性和閘極特性幾乎沒有影響。
通過在第一電極上連接地線(GND)，在第二電極上施加負電壓，在閘極電極上施加負電壓，從而流過閘極觸發電流，電流按照第一電極、第一第1導電型半導體層、第一第2導電型半導體層、第二第1導電型半導體層、第二第2導電型半導體層、第二電極的順序在閘流體動作中流過。此時，載流子23在橫向上擴散，在閘流體動作中電流流動結束後載流子也殘留。接著，在不對閘極電極施加偏壓而對第二電極施加正電壓的情況下，該殘留載流子經由多個載流子放出部不通過第三第2導電型半導體層而作為無效電流被處理，能夠防止誤觸發。此時，通過使由在俯視時位於第一電極的外緣處的相鄰的載流子放出部、和位於從連結該相鄰的載流子放出部的直線起的最短距離的載流子放出部形成的三角形的面積小於由不位於第一電極的外緣處的載流子放出部形成的四邊形22的面積，能夠更高效地將殘留載流子作為無效電流進行處理。因此，能夠更有效地防止誤觸發，能夠提高(dv/dt)c耐量。
根據本發明的上述[3]的雙向閘流體，在俯視時，第一電極的外緣附近的載流子放出部的密度比第一電極的外緣附近以外的區域的載流子放出部 的密度高。其結果是，能夠更高效地將殘留載流子經由配置於第一電極的外緣附近的載流子放出部而不通過第三第2導電型半導體層，作為無效電流進行處理。
11:第一第1導電型半導體層(P+)
11a:載流子放出部
12:第二第2導電型半導體層(N+)
13:第一第2導電型半導體層(N-)
13a:底部
13b:側壁部
14:第三第2導電型半導體層(N+)
15:第四第2導電型半導體層(N+)
16:閘極電極
16b:第一電極的外緣
17:鈍化膜
21:第二第1導電型半導體層(P+型半導體襯底：P+)
22:由不位於第一電極外緣處的所述載流子放出部形成的四邊形
23:載流子
31:第一電極(T1電極)
32:第二電極(T2電極)
33:由位於第一電極外緣處的相鄰載流子放出部、和位於距連接該相鄰的載流子放出部的直線最短距離的載流子放出部形成的三角形
41:箭頭
42:誤觸發
圖1是表示本發明的一個方式所涉及的雙向閘流體的俯視圖。
圖2是沿著圖1所示的A-A’線的剖視圖。
圖3是與圖2對應的附圖，是用於說明本發明的一個方式所涉及的雙向閘流體的作用效果的剖視圖。
圖4是與圖2對應的附圖，是用於說明本發明的一個方式所涉及的雙向閘流體的作用效果的剖視圖。
圖5是表示從圖2所示的本發明的一個方式所涉及的雙向閘流體去除了載流子放出部11a的比較例的剖視圖。
圖6是與圖2對應的附圖，是本發明的比較例。
圖7是表示圖1所示的雙向閘流體的變形例1的俯視圖。
圖8是表示圖1所示的雙向閘流體的變形例2的俯視圖。
圖9是表示準備圖2所示的本發明的雙向閘流體的樣品和圖5所示的比較例的樣品，測定VT(導通電壓)與(dv/dt)c耐量的關係的結果的圖。
圖10是表示準備圖2所示的本發明的雙向閘流體的樣品和圖5所示的比較例的樣品，測定IGT(閘極觸發電流)與(dv/dt)c耐量的關係的結果的圖。
圖11是表示準備圖2所示的本發明的雙向閘流體的樣品和圖5所示的比較例的樣品，測定VGT(閘極觸發電壓)與(dv/dt)c耐量的關係的結果的圖。
具體實施方式
以下，使用所附圖式對本發明的實施方式進行詳細說明。但是，本發明並不限定於以下的說明，只要是本發明所屬領域技術中具有通常知識者，就能夠容易地理解在不脫離本發明的主旨及其範圍的情況下能夠對其方式以及詳細內容進行各種變更。因此，本發明並不被解釋為限定於以下所示的實施方式的記載內容。
本發明的一個方式所涉及的上述[1]的雙向閘流體的特徵在於，具有：第一第1導電型半導體層；第一第2導電型半導體層，其配置於所述第一第1導電型半導體層的背面側；第二第1導電型半導體層，其配置於所述第一第2導電型半導體層的背面側；第二第2導電型半導體層，其配置於所述第二第1導電型半導體層的背面側；第三第2導電型半導體層，其配置於所述第一第1導電型半導體層的正面側；多個載流子放出部，它們配置於所述第三第2導電型半導體層；第四第2導電型半導體層，其配置於所述第一第1導電型半導體層的正面側；第一電極，其與所述第三第2導電型半導體層、所述多個載流子放出部以及所述第一第1導電型半導體層接觸；第二電極，其與所述第二第2導電型半導體層以及所述第二第1導電型半導體層接觸；閘極電極，其與所述第四第2導電型半導體層以及所述第一第1導電型半導體層接觸；以及 鈍化膜，其在所述第一第1導電型半導體層的正面側的所述第一第1導電型半導體層與所述第一第2導電型半導體層的邊界上以及所述第一第2導電型半導體層與所述第二第1導電型半導體層的邊界上配置，所述多個載流子放出部分別構成為，在所述第三第2導電型半導體層形成開孔，所述第一第1導電型半導體層位於該開孔內，所述多個載流子放出部配置於在俯視時從距所述閘極電極預定的距離的位置到所述第一電極的外緣之間，所述多個載流子放出部中的兩個以上配置為與所述第一電極的外緣相接，所述多個載流子放出部中的兩個以上所相接的所述第一電極的外緣與所述鈍化膜接觸，在俯視時由位於所述第一電極的外緣處的相鄰的載流子放出部、和位於距連結所述相鄰的載流子放出部的直線最短距離的所述載流子放出部形成的三角形的面積小於由不位於所述第一電極的外緣處的所述載流子放出部形成的四邊形的面積。
以下進行詳細說明。圖1是表示本發明的一個方式所涉及的雙向閘流體的俯視圖。圖2是沿著圖1所示的A-A’線的剖視圖。但是，圖2所示的雙向閘流體的剖視圖省略了圖1所示的雙向閘流體的一部分而進行圖示。
第一第1導電型半導體層(P+)11形成在圖2所示的作為P+型半導體基板的第二第1導電型半導體層(P+)21的正面側(T1電極31側)。
在第一第1導電型半導體層(P+)11的背面側(T2電極32側)配置有第一第2導電型半導體層(N-)13(參照圖2)。
第一第2導電型半導體層(N-)13的外周(圖2所示的兩端)以延伸至第一第1導電型半導體層(P+)11的正面側的方式形成(參照圖1及圖2)。 換言之，如圖2所示，第一第2導電型半導體層(N-)13以由底部13a和側壁部13b包圍第一第1導電型半導體層(P+)11的方式形成。
在第一第2導電型半導體層(N-)13的背面側(T2電極32側)配置有第二第1導電型半導體層(P+)21。
在第二第1導電型半導體層(P+)21形成有第二第2導電型半導體層(N+)12，該第二第2導電型半導體層(N+)12位於第二第1導電型半導體層(P+)21的背面側(T2電極32側)。即，如圖2所示，在從第一第1導電型半導體層(P+)11的正面向背面的方向(第一方向)上依次配置第一第1導電型半導體層(P+)11、第一第2導電型半導體層(N-)13、第二第1導電型半導體層(P+)21、第二第2導電型半導體層(N+)12，它們成為通過閘流體動作而流過電流的第一路徑。
在第一第1導電型半導體層(P+)11的正面側(T1電極31側)配置有第三第2導電型半導體層(N+)14。即，如圖2所示，從第二第1導電型半導體層(P+)21的背面向正面的方向(第二方向)依次配置第二第1導電型半導體層(P+)21、第一第2導電型半導體層(N-)13、第一第1導電型半導體層(P+)11、第三第2導電型半導體層(N+)14，它們成為通過閘流體動作而流過電流的第二路徑。
如圖1所示，在第三第2導電型半導體層(N+)14配置有多個載流子放出部11a。
如圖2所示，在第一第1導電型半導體層(P+)11的正面側配置有第四第2導電型半導體層(N+)15。
第一電極(T1電極)31配置為與第三第2導電型半導體層(N+)14、多個載流子放出部11a以及第一第1導電型半導體層(P+)11接觸。
第二電極(T2電極)32配置為與第二第2導電型半導體層(N+)12以及第二第1導電型半導體層(P+)21接觸。
閘極電極16配置為與第四第2導電型半導體層(N+)15及第一第1導電型半導體層(P+)11接觸。
如圖2所示，在第一第1導電型半導體層(P+)11的正面側的第一第1導電型半導體層(P+)11與第一第2導電型半導體層(N-)13的邊界上以及第一第2導電型半導體層(N-)13與第二第1導電型半導體層(P+)21的邊界上配置有鈍化膜17。但是，鈍化膜17至少配置於所述邊界上即可，但也可以在所述邊界上以外的部分配置鈍化膜(參照圖2)。
圖1所示的多個載流子放出部11a分別構成為，在第三第2導電型半導體層(N+)14形成開孔，第一第1導電型半導體層(P+)11位於該開孔內。由此，多個載流子放出部11a配置為與圖2所示的第一電極(T1電極)接觸。
如圖1所示，多個載流子放出部11a在俯視時配置於從距閘極電極16預定的距離的位置16a到第一電極(T1電極)31的外緣16b且鈍化膜17的內緣之間。
圖3以及圖4是與圖2對應的圖式，是用於說明本發明的一方式所涉及的雙向閘流體的作用效果的剖視圖，對與圖2相同的部分標注相同的元件符號。
圖5是表示從圖2所示的本發明的一個方式所涉及的雙向閘流體去除了載流子放出部11a的比較例的剖視圖，是說明在沒有載流子放出部11a的情況下容易產生誤觸發42的剖視圖，對與圖2相同的部分標注相同的元件符號。
多個載流子放出部11a的兩個以上以與第一電極(T1電極)31的外緣16b相接的方式配置。如圖1所示，即使將多個載流子放出部11a的一部分配置於第一電極(T1電極)31的外緣16b，與第一電極(T1電極)31接觸的第三第2導電型雜質擴散層(N+)14的面積的減少也非常小，因此幾乎不會對VT特性以及閘極特性造成影響。
如圖3所示，通過在第一電極(T1電極)31上連接地線(GND)，在第二電極(T2電極)32上施加負電壓，在閘極電極16上施加負電壓，由此流過閘極觸發電流，按照第一電極(T1電極)31、第一第1導電型半導體層(P+)11、第一第2導電型半導體層(N-)13、第二第1導電型半導體層(P+)21、第二第2導電型半導體層(N+)12、第二電極(T2電極)32的順序，如箭頭41那樣通過閘流體動作流過電流。此時，如圖4所示，載流子23在橫向上擴散，在閘流體動作中電流流動結束後載流子23也殘留。接著，如圖2所示，在不對閘極電極16施加偏壓而對第二電極(T2電極)32施加正電壓的情況下，該殘留載流子23經由圖1所示的多個載流子放出部11a不通過第三第2導電型半導體層(N+)14而作為無效電流被處理，能夠防止誤觸發。此時，如圖1所示，通過使由在俯視時位於第一電極(T1電極)31的外緣16b處的相鄰的載流子放出部11a、和位於從連結該相鄰的載流子放出部11a的直線起的最短距離的載流子放出部11a形成的三角形33的面積小於由不位於第一電極(T1電極)31的外緣16b的載流子放出部11a形成的四 邊形22的面積，能夠更高效地將殘留載流子23作為無效電流進行處理。因此，能夠更有效地防止誤觸發，能夠提高(dv/dt)c耐量。
詳細而言，若沒有以與第一電極(T1電極)31的外緣16b相接的方式配置的兩個以上的載流子放出部11a，則如圖5所示，若對第二電極(T2電極)32施加正偏壓，則上述的殘留載流子23起到與閘極觸發電流相同的效果，即使不對閘極電極16施加偏壓，也容易產生向接通動作轉移的誤觸發。與此相對地，在具有載流子放出部11a的圖1和圖2所示的雙向閘流體中，將殘留載流子23作為無效電流進行處理，因此，在不引起誤觸發的情況下對第二電極(T2電極)32施加正電壓，對閘極電極16施加偏壓時，電流按照第二電極(T2電極)32、第二第1導電型半導體層(P+)21、第一第2導電型半導體層(N-)13、第一第1導電型半導體層(P+)11、第三第2導電型半導體層(N+)14、第一電極(T1電極)31的順序通過閘流體動作而流動。
另外，多個載流子放出部11a的兩個以上所相接的第一電極(T1電極)31的外緣16b與鈍化膜17接觸(參照圖2)。由此，能夠將也在鈍化膜17之下滯留的殘留載流子23更高效地經由配置於第一電極(T1電極)31的外緣16b的載流子放出部11a而不通過第三第2導電型半導體層(N+)14地作為無效電流進行處理。因此，能夠更有效地防止誤觸發。
前述的圖5所示的誤觸發的產生難度成為(dv/dt)c耐量。發生了誤觸發時的電流i能夠用以下的式子表示，正偏壓的dv/dt越急劇，則殘留載流子23的電流越大，容易發生誤觸發。
(式)i=C‧dv/dt
作為抑制該誤觸發的現象的一個對策，為了形成使殘留載流子23快速消失的結構，可舉出基於壽命控制體的控制。但是，這產生對閘極特性造成較大影響的新問題。
另外，作為抑制誤觸發的現象的另一個對策，考慮設為殘留載流子23難以在橫向上擴散的構造。將表示該結構的雙向閘流體示於圖6。圖6是與圖2對應的圖式，是本發明的比較例，對與圖2相同的部分標注相同的元件符號。
如圖6所示，通過確保上下的N+的距離△(即，第三第2導電型半導體層(N+)14與第二第2導電型半導體層(N+)12的平面方向的距離△)，能夠確保載流子23向橫向(平面方向)的移動距離。由此，能夠使殘留載流子23難以到達相鄰的閘流體。其結果是，能夠防止誤觸發。
但是，在圖6所示的比較例的雙向閘流體與圖2所示的雙向閘流體為相同晶片尺寸的情況下，圖6所示的比較例的雙向閘流體由於上述的距離△，第三第2導電型半導體層(N+)14或第二第2導電型半導體層(N+)12的面積與圖2所示的雙向閘流體相比減小。因此，會產生VT變大或對閘極特性造成影響的問題。
與此相對地，在圖2所示的本發明的一個方式所涉及的雙向閘流體中，不會產生上述那樣的問題，能夠有效地防止誤觸發。
圖9是表示準備圖2所示的本發明的雙向閘流體的樣品和圖5所示的比較例的樣品，測定VT(導通電壓)與(dv/dt)c耐量的關係的結果的圖。
圖10是表示準備圖2所示的本發明的雙向閘流體的樣品和圖5所示的比較例的樣品，測定IGT(閘極觸發電流)與(dv/dt)c耐量的關係的結果的圖。
圖11是表示準備圖2所示的本發明的雙向閘流體的樣品和圖5所示的比較例的樣品，測定VGT(閘極觸發電壓)與(dv/dt)c耐量的關係的結果的圖。
在圖9~圖11中，圖2所示的本發明的雙向閘流體的樣品的測定結果為「本發明」，圖5所示的比較例的樣品的測定結果為「以往的對策”」
如圖9~圖11所示，確認了形成有多個載流子放出部11a的圖2所示的本發明的雙向閘流體與不具有多個載流子放出部11a的圖5所示的比較例的雙向閘流體相比(dv/dt)c耐量得以提高。
本發明的一個方式所涉及的上述[2]的雙向閘流體在上述[1]中，以與第一電極(T1電極)31的外緣16b相接的方式配置的兩個以上的載流子放出部11a在俯視時可以具有切口形狀、多邊形狀或橢圓形狀。
以下進行詳細說明。圖7是表示圖1所示的雙向閘流體的變形例1的俯視圖。圖8是表示圖1所示的雙向閘流體的變形例2的俯視圖。此外，在圖7以及圖8中，對與圖1相同的部分標注相同的元件符號。
如圖1、圖7以及圖8所示，以與第一電極(T1)的外緣接觸的方式配置的兩個以上的載流子放出部11a在俯視時可以具有切口形狀、多邊形狀或橢圓形狀。
本發明的一個方式所涉及的上述[3]的雙向閘流體較佳為，在上述[1]或[2]中，俯視時第一電極(T1電極)31的外緣16b附近的載流子放出部11a的密度比第一電極(T1電極)31的外緣16b附近以外的區域的載流子放出部11a的密度高。
以下進行詳細說明。如圖1所示，在俯視時，第一電極(T1)的外緣16b附近的載流子放出部11a的密度比第一電極(T1)的外緣16b附近以外的區域的載流子放出部11a的密度高即可。該密度是將圖1所示的第一電極(T1)的外緣16b附近的載流子放出部11a的數量除以第一電極(T1)的外緣16b附近的平面區域的面積而得到的值。其結果是，能夠將圖2所示的殘留載流子11a更高效地經由配置於第一電極(T1)的外緣16b附近的載流子放出部11a而不通過第三第2導電型半導體層(N+)14地作為無效電流進行處理。此外，第一電極(T1)的外緣16b附近的載流子放出部11a是指形成圖1所示的三角形33的載流子放出部11a，該三角形33是指由位於第一電極(T1)的外緣16b處的相鄰的載流子放出部11a、和位於距連結該相鄰的載流子放出部11a的直線最短距離的位置的載流子放出部11a形成的三角形33。
11:第一第1導電型半導體層(P+)
11a:載流子放出部
12:第二第2導電型半導體層(N+)
13:第一第2導電型半導體層(N-)
13a:底部
13b:側壁部
14:第三第2導電型半導體層(N+)
15:第四第2導電型半導體層(N+)
16:閘極電極
16b:第一電極的外緣
17:鈍化膜
21:第二第1導電型半導體層(P+型半導體襯底：P+)
23:載流子
31:第一電極(T1電極)
32:第二電極(T2電極)

Claims (3)

  1. 一種雙向閘流體，其具有：第一第1導電型半導體層；第一第2導電型半導體層，其配置於所述第一第1導電型半導體層的背面側；第二第1導電型半導體層，其配置於所述第一第2導電型半導體層的背面側；第二第2導電型半導體層，其配置於所述第二第1導電型半導體層的背面側；第三第2導電型半導體層，其配置於所述第一第1導電型半導體層的正面側；多個載流子放出部，它們配置於所述第三第2導電型半導體層；第四第2導電型半導體層，其配置於所述第一第1導電型半導體層的正面側；第一電極，其與所述第三第2導電型半導體層、所述多個載流子放出部以及所述第一第1導電型半導體層接觸；第二電極，其與所述第二第2導電型半導體層以及所述第二第1導電型半導體層接觸；閘極電極，其與所述第四第2導電型半導體層以及所述第一第1導電型半導體層接觸；以及鈍化膜，其在所述第一第1導電型半導體層的正面側的所述第一第1導電型半導體層與所述第一第2導電型半導體層的邊界上以及所述第一第2導電型半導體層與所述第二第1導電型半導體層的邊界上配置，所述多個載流子放出部分別構成為，在所述第三第2導電型半導體層形成開孔，所述第一第1導電型半導體層位於該開孔內，所述多個載流子放出部配置於在俯視時從距所述閘極電極預定的距離的位置到所述第一電極的外緣之間，所述多個載流子放出部中的兩個以上配置為與所述第一電極的外緣相接， 所述多個載流子放出部中的兩個以上所相接的所述第一電極的外緣與所述鈍化膜接觸，在俯視時由位於所述第一電極的外緣處的相鄰的載流子放出部、和位於距連結所述相鄰的載流子放出部的直線最短距離的所述載流子放出部形成的三角形的面積小於由不位於所述第一電極的外緣處的所述載流子放出部形成的四邊形的面積。
  2. 如請求項1所述的雙向閘流體，其中，以與所述第一電極的外緣相接的方式配置的兩個以上的載流子放出部在俯視時具有切口形狀、多邊形狀或橢圓形狀。
  3. 如請求項1或2所述的雙向閘流體，其中，在俯視時，所述第一電極的外緣附近的載流子放出部的密度比所述第一電極的外緣附近以外的區域的載流子放出部的密度高。
TW111136091A 2021-09-29 2022-09-23 雙向閘流體 TWI830403B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021158660 2021-09-29
JP2021-158660 2021-09-29

Publications (2)

Publication Number Publication Date
TW202315126A TW202315126A (zh) 2023-04-01
TWI830403B true TWI830403B (zh) 2024-01-21

Family

ID=85782448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136091A TWI830403B (zh) 2021-09-29 2022-09-23 雙向閘流體

Country Status (6)

Country Link
US (1) US12527017B2 (zh)
EP (1) EP4411826A4 (zh)
JP (1) JPWO2023053945A1 (zh)
CN (1) CN116195071A (zh)
TW (1) TWI830403B (zh)
WO (1) WO2023053945A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342902A (ja) * 1993-06-01 1994-12-13 Komatsu Ltd 高耐圧半導体装置
JP2009245987A (ja) * 2008-03-28 2009-10-22 Sanken Electric Co Ltd サイリスタ
WO2017046944A1 (ja) * 2015-09-18 2017-03-23 新電元工業株式会社 半導体装置、及び半導体装置の製造方法
WO2018167871A1 (ja) * 2017-03-15 2018-09-20 新電元工業株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3017584C2 (de) * 1980-05-08 1982-12-23 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Thyristor
US4994885A (en) * 1988-07-01 1991-02-19 Sanken Electric Co., Ltd. Bidirectional triode thyristor
JP3352349B2 (ja) * 1997-02-24 2002-12-03 シャープ株式会社 双方向サイリスタ素子
JP5405029B2 (ja) * 2008-02-26 2014-02-05 株式会社三社電機製作所 トライアック
JP2010245377A (ja) 2009-04-08 2010-10-28 Sanken Electric Co Ltd サイリスタ
WO2016194436A1 (ja) * 2015-06-05 2016-12-08 シャープ株式会社 ソリッドステートリレー、電力用トライアックチップ、および、ソリッドステートリレーのテスト方法
DE102017130330B3 (de) * 2017-12-18 2019-02-14 Semikron Elektronik Gmbh & Co. Kg Thyristor mit einem Halbleiterkörper

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342902A (ja) * 1993-06-01 1994-12-13 Komatsu Ltd 高耐圧半導体装置
JP2009245987A (ja) * 2008-03-28 2009-10-22 Sanken Electric Co Ltd サイリスタ
WO2017046944A1 (ja) * 2015-09-18 2017-03-23 新電元工業株式会社 半導体装置、及び半導体装置の製造方法
WO2018167871A1 (ja) * 2017-03-15 2018-09-20 新電元工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN116195071A (zh) 2023-05-30
EP4411826A4 (en) 2025-01-01
WO2023053945A1 (ja) 2023-04-06
US12527017B2 (en) 2026-01-13
EP4411826A1 (en) 2024-08-07
JPWO2023053945A1 (zh) 2023-04-06
US20240274700A1 (en) 2024-08-15
TW202315126A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
US11810914B2 (en) Semiconductor device
KR101870557B1 (ko) 반도체 장치
US20150228717A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP6222140B2 (ja) 半導体装置
JP5282823B2 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
CN107887382B (zh) 半导体器件和用于形成半导体器件的方法
CN110085671B (zh) 半导体装置及其制造方法
JP6107156B2 (ja) 半導体装置
JP5558196B2 (ja) Ｈｆｅｔ
CN105706238A (zh) 半导体装置
CN110571282B (zh) 一种肖特基二极管及其制造方法
JP2009038318A (ja) 半導体装置
CN106549035A (zh) 半导体装置
JP2018190838A (ja) ダイオード
JP6852541B2 (ja) 半導体装置
CN106684156A (zh) 二极管
CN113661576A (zh) 半导体装置
TW202315126A (zh) 雙向閘流體
JP7263978B2 (ja) 半導体装置
CN102593166A (zh) 具有高运算反应速度的绝缘栅双载子晶体管
JP4800597B2 (ja) 半導体装置
JP7396513B2 (ja) 半導体装置
JP7396037B2 (ja) 半導体装置
WO2018167871A1 (ja) 半導体装置
CN121099670A (zh) 半导体装置