TWI856128B - 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法 - Google Patents

保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法 Download PDF

Info

Publication number
TWI856128B
TWI856128B TW109122340A TW109122340A TWI856128B TW I856128 B TWI856128 B TW I856128B TW 109122340 A TW109122340 A TW 109122340A TW 109122340 A TW109122340 A TW 109122340A TW I856128 B TWI856128 B TW I856128B
Authority
TW
Taiwan
Prior art keywords
layer
nitrogen
silicon nitride
disposed
oxide
Prior art date
Application number
TW109122340A
Other languages
English (en)
Other versions
TW202118071A (zh
Inventor
順里翁林 羅德尼
金正倍
王家銳
崔羿
任東吉
壽永 崔
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202118071A publication Critical patent/TW202118071A/zh
Application granted granted Critical
Publication of TWI856128B publication Critical patent/TWI856128B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields

Landscapes

  • Formation Of Insulating Films (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

本揭露的數個實施例一般有關於富含氮氮化矽及數個用以沈積其之方法，以及包含其之數個電晶體及其他裝置。於一或多個實施例中，一種保護膜堆疊包含一氧化矽層，設置於一工件上；以及一富含氮氮化矽層，設置於氧化矽層上。富含氮氮化矽層具有約20原子百分比(at%)至約35at%的一矽濃度、約40at%至約75at%的一氮濃度、及約10at%至約35at%的一氫濃度。於一或多個例子中，保護膜堆疊包含氧化矽層、富含氮氮化矽層、及一第三層，第三層包含任何形式之氮化矽，例如是富含氮氮化矽及/或富含氫氮化矽。

Description

保護膜堆疊、使用其之薄膜電晶體以及用以沈積 氮化矽材料之方法
本揭露之數個實施例一般是有關於數種沈積製程，且特別是有關於數種用以沈積氮化矽及其他材料於數個工件上之氣相沈積製程。
液晶顯示器(Liquid crystal displays，LCDs)、有機發光二極體(organic light emitting diodes，OLEDs)、及微發光二極體(micro-LED)面板係經常使用於平面顯示器。一般來說，LCDs通常包含兩個結合在一起的玻璃基板，且具有液晶材料夾置於兩個玻璃基板之間。玻璃基板可為半導體基板，或可為透明基板。透明基板例如是玻璃、石英、藍寶石、或透明塑膠膜。LCD可亦包含發光二極體，用於背光。
由於LCDs之解析度需求增加，控制大量之液晶單元的數個獨立區域係有需求的。液晶之此些獨立區域稱作為像素(pixels)。現代之顯示面板可具有約8百萬個像素(4K解析度)、約3千3百萬個像素(8K解析度)、或更大總量之像素。至少相同數量之電晶體係形成於 玻璃基板上，使得各像素可相對於設置於基板上的其他像素在致能(energized)及除能(de-energized)狀態之間切換。
包含數種材料的矽係變成用於大多數TFTs的建構模組(building block)。包含數種材料之矽係使用來形成通道材料，例如是用於低溫多晶矽(low temperature polysilicon，LTPS)TFT之多晶矽，及利用於形成TFT中之閘極介電層、中間層、保護層、及/或甚至是蝕刻終止層之元件。
對於金屬氧化物通道TFTs來說，包含保護層之矽無法保護裝置來避免濕氣及氣體擴散，此裝置特別是銦鎵鋅氧化物(In-Ga-Zn oxide，IGZO)通道半導體。濕氣(H2O)及/或氣體(舉例為H2、O2、及/或N2)擴散到IGZO通道半導體及其他層中係造成整體裝置不穩定。一般來說，水氣及氣體可能藉由下方之數層產生且擴散通過包括富含氫氧化矽及/或富含氫氮化矽之保護層，或從富含氫氧化矽及/或富含氫氮化矽之保護層擴散。
因此，對於減少或避免TFT或其他形式的裝置中之濕氣及/或氣體擴散之保護材料係有需求。
本揭露之數個實施例一般係有關於富含氮氮化矽及數個用以沈積其之方法，以及數個包含其之電晶體及其他裝置。於一或多個實施例中，一種保護膜堆疊包含一氧化矽層，設置於一工件上；以及一富含氮氮化矽層，設置於氧化矽層上。富含氮氮化矽層具有約20原子百分比(atomic percentage，at%)至約35at%的一矽濃度、約40 at%至約75at%的一氮濃度、及約10at%至約35at%的一氫濃度。於一或多個例子中，保護膜堆疊包含氧化矽層、富含氮氮化矽層、及一第三層，第三層包含任何形式之氮化矽，例如是富含氮氮化矽及/或富含氫氮化矽。
於其他實施例中，一種保護膜堆疊，包括一氧化矽層，設置於一工件上；以及一富含氮氮化矽層，設置於氧化矽層上；其中富含氮氮化矽層具有約1×10-8g/m2/天至約1×10-4g/m2/天的一水電阻率及約0.1%至約10%之一矽-氫鍵結濃度；以及其中富含氮氮化矽層具有大於1.03至約2的一氮矽比。於一些例子中，富含氮氮化矽層具有約0.5%至約6%之一矽-氫鍵結濃度及少於30%之一總氫鍵結濃度(包括氮-氫鍵結濃度)。
於一些實施例中，一種用以沈積一氮化矽材料之方法，包括加熱一工件至約200℃至約250℃之一溫度；在一電漿輔助化學氣相沈積(plasma-enhanced chemical vapor deposition，PE-CVD)製程期間暴露工件於一沈積氣體；以及沈積一富含氮氮化矽層於工件上。沈積氣體包括一矽前驅物、一氮前驅物、及一載體氣體，以及其中沈積氣體具有沈積氣體中之矽前驅物與氮前驅物與載體氣體之一莫耳比分別為約1：從約4至約8之一範圍：從約20至約80之一範圍。於一些例子中，沈積氣體具有沈積氣體中之矽前驅物與氮前驅物與載體氣體之一莫耳比分別為約1：從約5至約7之一範圍：從約30至約50之一範圍。於一或多個例子中，矽前驅物係為或包括甲矽烷(silane)，氮前驅物係為或包括氨(ammonia)，及載體氣體係為或包括氮(N2)。為了對本發明之 上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100,200,300,400,500,600:薄膜電晶體(TFT)結構
102:基板
110,710:緩衝層
120,732:第一金屬層
130:閘極絕緣層
140:金屬氧化物層
150:第二或接觸金屬層
156,158:保護膜堆疊
160:氧化矽層
170:富含氮氮化矽層
180:第三層
320:蝕刻停止層
520:閘極絕緣層
530:第一或閘極金屬層
540:中間介電(ILD)層
550:第三金屬層
700,800:TFT
720:多晶矽層
730:第一閘極絕緣層
740:第一中間介電(ILD)層
750:第二金屬層
756:氧化物緩衝膜
760:第一氧化物緩衝層
770:第二氧化物緩衝層
為了使本揭露的上述特徵可詳細地瞭解，簡要摘錄於上之本揭露之更特有之說明可參照數個實施例。部分之實施例係繪示於所附之圖式中。然而，值得注意的是，所附之圖式係僅繪示出範例的實施例及因而不視為其範圍的限制，而可承認其他等效實施例。
第1圖係為根據此處所述及討論之一或多個實施例之包含富含氮氮化矽層之薄膜電晶體(thin film transistor，TFT)結構的示意圖。
第2圖係為根據此處所述及討論之一或多個實施例之包含富含氮氮化矽層之另一TFT結構的示意圖。
第3圖係為根據此處所述及討論之一或多個實施例之包含富含氮氮化矽層之另一TFT結構的示意圖。
第4圖係為根據此處所述及討論之一或多個實施例之包含富含氮氮化矽層之另一TFT結構的示意圖。
第5圖係為根據此處所述及討論之一或多個實施例之包含富含氮氮化矽層之另一TFT結構的示意圖。
第6圖係為根據此處所述及討論之一或多個實施例之包含富含氮氮化矽層之另一TFT結構的示意圖。
第7圖係為根據此處所述及討論之一或多個實施例之包含兩個富含氮氮化矽層之TFT結構的示意圖。
第8圖係為根據此處所述及討論之一或多個實施例之包含兩個富含氮氮化矽層之另一TFT結構的示意圖。
為了有助於瞭解，相同的參考編號係在可行之處使用來表示圖式之通用的相同元件。將理解的是，一或多個實施例的數個元件及數個特徵可在其他實施例中有利地合併。
本揭露之數個實施例一般係有關於包含附氮氮化矽之保護膜堆疊、數種用以沈積保護膜堆疊之方法、及數種包含保護膜堆疊之電晶體及其他裝置。於一或多個實施例中，一保護膜堆疊包括一氧化矽層及一富含氮氮化矽層，氧化矽層設置於工件上，富含氮氮化矽層設置於氧化矽層上。於一些例子中，保護膜堆疊係設置於工件上及包含氧化矽層、富含氮氮化矽層、及一第三層。第三層包含任何形式之氮化矽，例如是富含氮氮化矽及/或富含氫氮化矽。
相較於傳統的氮化矽，富含氮(nitrogen-rich)氮化矽層包含更多的氮及/或更少的氫。傳統之氮化矽係為一般之缺氮(nitrogen-poor)氮化矽及/或富含氫氮化矽。如此一來，富含氫氮化矽層具有較此處所述及討論的富含氮氮化矽層大之氫濃度。再者，富含氮氮化矽層具有比缺氮氮化矽及/或富含氫氮化矽大之水電阻率。
於一或多個實施例中，富含氮氮化矽層具有約20原子百分比(atomic percent，at%)、約22at%、約24at%、約25at%、約26at%、約27at%、約28at%、約29at%、約30at%、或約31at%至約32at%、約33at%、約34at%、約35at%、約36at%、約37at%、約 38at%、或更大之矽濃度。舉例來說，富含氮氮化矽層具有約20at%至約38at%、約22at%至約38at%、約25at%至約38at%、約27at%至約38at%、約28at%至約38at%、約30at%至約38at%、約31at%至約38at%、約32at%至約38at%、約33at%至約38at%、約35at%至約38at%、約36at%至約38at%、約20at%至約35at%、約22at%至約35at%、約25at%至約35at%、約27at%至約35at%、約28at%至約35at%、約30at%至約35at%、約31at%至約35at%、約32at%至約35at%、約33at%至約35at%、約20at%至約34at%、約22at%至約34at%、約25at%至約34at%、約27at%至約34at%、約28at%至約34at%、約30at%至約34at%、約31at%至約34at%、約32at%至約34at%、約33at%至約34at%、約20at%至約33at%、約22at%至約33at%、約25at%至約33at%、約27at%至約33at%、約28at%至約33at%、約30at%至約33at%、約31at%至約33at%、或約32at%至約33at%之矽濃度。
於一些實施例中，富含氮氮化矽層具有約40at%、約42at%、約43at%、約44at%、約45at%、約46at%、約48at%、約50at%、或約52at%至約54at%、約55at%、約58at%、約60at%、約65at%、約70at%、約72at%、約75at%、或更大之氮濃度。舉例來說，富含氮氮化矽層具有約40at%至約75at%、約42at%至約75at%、約43at%至約75at%、約44at%至約75at%、約45at%至約75at%、約48at%至約75at%、約50at%至約75at%、約55at%至約75at%、約60at%至約75at%、約65at%至約75at%、約70at%至約75at%、約40at% 至約65at%、約42at%至約65at%、約43at%至約65at%、約44at%至約65at%、約45at%至約65at%、約48at%至約65at%、約50at%至約65at%、約55at%至約65at%、約60at%至約65at%、約62at%至約65at%、約40at%至約58at%、約42at%至約58at%、約43at%至約58at%、約44at%至約58at%、約45at%至約58at%、約48at%至約58at%、約50at%至約58at%、約55at%至約58at%、約40at%至約55at%、約42at%至約55at%、約43at%至約55at%、約44at%至約55at%、約45at%至約55at%、約48at%至約55at%、約50at%至約55at%、或約52at%至約55at%之氮濃度。
於一或多個實施例中，富含氮氮化矽層具有約10at%、約12at%、約15at%、約18at%、或約20at%至約21at%、約22at%、約23at%、約25at%、約27at%、約30at%、約32at%、約35at%、或更大之氫濃度。舉例來說，富含氮氮化矽層具有約10at%至約35at%、約12at%至約35at%、約15at%至約35at%、約18at%至約35at%、約19at%至約35at%、約20at%至約35at%、約21at%至約35at%、約22at%至約35at%、約23at%至約35at%、約24at%至約35at%、約25at%至約35at%、約28at%至約35at%、約30at%至約35at%、約10at%至約25at%、約12at%至約25at%、約15at%至約25at%、約18at%至約25at%、約19at%至約25at%、約20at%至約25at%、約21at%至約25at%、約22at%至約25at%、約23at%至約25at%、約24at%至約25at%、約10at%至約23at%、約12at%至約23at%、約15at%至約23at%、約18at%至約23at%、約19at%至約23 at%、約20at%至約23at%、約21at%至約23at%、或約22at%至約23at%之氫濃度。
於一或多個例子中，富含氮氮化矽層具有約約20at%至約35at%之矽濃度、約40at%至約75at%之氮濃度、及約10at%至約35at%之氫濃度。於其他例子中，富含氮氮化矽層具有約27at%至約34at%之矽濃度、約42at%至約65at%之氮濃度、及約18at%至約25at%之氫濃度。於一些例子中，富含氮氮化矽層具有約28at%至約33at%之矽濃度、約43at%至約58at%之氮濃度、及約19at%至約23at%之氫濃度。
於一或多個實施例中，富含氮氮化矽層具有大於1、大於1.02、大於1.03、或大於1.05、例如是約1.06、約1.08、約1.10、約1.12、約1.15、約1.18、約1.20、約1.22、或約1.25至約1.28、約1.30、約1.35、約1.38、約1.40、約1.45、約1.50、約1.55、約1.60、約1.80、約1.90、約2、或更高之氮矽比。舉例來說，富含氮氮化矽層具有大於1.03至約2、大於1.03至約1.9、大於1.03至約1.8、大於1.03至約1.7、大於1.03至約1.6、大於1.03至約1.5、大於1.03至約1.45、大於1.03至約1.4、大於1.03至約1.39、大於1.03至約1.38、大於1.03至約1.36、大於1.03至約1.35、大於1.03至約1.3、大於1.03至約1.25、大於1.03至約1.2、大於1.03至約1.15、大於1.03至約1.1、約1.05至約2、約1.05至約1.9、約1.05至約1.8、約1.05至約1.7、約1.05至約1.6、約1.05至約1.5、約1.05至約1.45、約1.05至約1.4、約1.05至約1.39、約1.05至約1.38、約1.05至約1.36、約1.05至約1.35、約1.05至約1.3、約1.05至約1.25、約1.05至約1.2、約1.05至約1.15、約1.05至約1.1、約1.1 至約2、約1.1至約1.9、約1.1至約1.8、約1.1至約1.7、約1.1至約1.6、約1.1至約1.5、約1.1至約1.45、約1.1至約1.4、約1.1至約1.39、約1.1至約1.38、約1.1至約1.36、約1.1至約1.35、約1.1至約1.3、約1.1至約1.25、約1.1至約1.2、約1.1至約1.15、約1.2至約2、約1.2至約1.9、約1.2至約1.8、約1.2至約1.7、約1.2至約1.6、約1.2至約1.5、約1.2至約1.45、約1.2至約1.4、約1.2至約1.39、約1.2至約1.38、約1.2至約1.36、約1.2至約1.35、約1.2至約1.3、或約1.2至約1.25之氮矽比。
於一些實施例中，富含氮氮化矽層具有由傅立葉轉換紅外線(Fourier-transform infrared，FT-IR)光譜測量裝置所決定之約0.05%、約0.1%、約0.2%、約0.5%、約0.8%、約1%、約1.2%、約1.5%、約1.8%、或約2%至約2.2%、約2.5%、約2.8%、約3%、約3.5%、約4%、約5%、約6%、約8%、約10%、約12%、約14%、約15%、約16%、約17%、或少於18%之矽-氫鍵結濃度。舉例來說，富含氮氮化矽層具有由FT-IR光譜測量裝置所決定之約0.1%至少於18%、約0.1%至約17%、約0.1%至約15%、約0.1%至約12%、約0.1%至約10%、約0.1%至約8%、約0.1%至約6%、約0.1%至約5%、約0.1%至約4%、約0.1%至約3%、約0.1%至約2%、約0.1%至約1%、約0.5%至少於18%、約0.5%至約17%、約0.5%至約15%、約0.5%至約12%、約0.5%至約10%、約0.5%至約8%、約0.5%至約6%、約0.5%至約5%、約0.5%至約4%、約0.5%至約3%、約0.5%至約2%、約0.5%至約1%、約1%至少於18%、約1%至約17%、約1%至約15%、約1%至約12%、約1%至約10%、約1%至約8%、約1%至約6%、約1%至約5%、約1%至約4%、約1%至約3%、約1%至約2%、或約1%至約1.5%之矽-氫鍵結濃度。
於一或多個實施例，富含氮氮化矽層具有由FT-IR光譜測量裝置所決定之約1%、約3%、約5%、約6%、約8%、約10%、約12%、約15%、或約18%至約20%、約22%、約25%、約26%、約27%、約28%、約28%、或約30%之氮-氫鍵結濃度。舉例來說，富含氮氮化矽層具有由FT-IR光譜測量裝置所決定之約1%至約30%、約3%至約30%、約5%至約30%、約8%至約30%、約10%至約30%、約12%至約30%、約15%至約30%、約18%至約30%、約20%至約30%、約25%至約30%、約1%至約25%、約3%至約25%、約5%至約25%、約8%至約25%、約10%至約25%、約12%至約25%、約15%至約25%、約18%至約25%、約20%至約25%、約1%至約22%、約3%至約22%、約5%至約22%、約8%至約22%、約10%至約22%、約12%至約22%、約15%至約22%、約18%至約22%、或約20%至約22%之氮-氫鍵結濃度。
富含氮氮化矽層的總氫鍵結濃度係為係矽-氫鍵結濃度及氮-氫鍵結濃度之總和。於一或多個實施例中，富含氮氮化矽層具有由FT-IR光譜測量裝置所決定之少於30%，例如是約1%、約2%、約3%、約5%、約6%、約8%、約10%、約12%、約15%、約16%、或約18%至約20%、約22%、約23%、約24%、約25%、約26%、約27%、約28%、約29%、或少於30%的總氫鍵結濃度。舉例來說，富含氮氮化矽層具有由FT-IR光譜測量裝置所決定之約1%至少於30%、約3%至少於30%、約5%至少於30%、約8%至少於30%、約10%至少於30%、約12%至少於30%、約15%至少於30%、約18%至少於30%、約20%至少於30%、約25%至少於30%、約1%至約28%、約3%至約28%、約5%至約28%、約8%至約28%、約10%至約28%、約12%至約28%、約15%至約28%、約18%至約28%、約20%至約28%、約1%至約24%、約3% 至約24%、約5%至約24%、約8%至約24%、約10%至約24%、約12%至約24%、約15%至約24%、約18%至約24%、約20%至約24%、約1%至約23%、約3%至約23%、約5%至約23%、約8%至約23%、約10%至約23%、約12%至約23%、約15%至約23%、約16%至約23%、約18%至約23%、或約20%至約23%之總氫鍵結濃度。
當相較於傳統的氮化矽時，富含氮氮化矽層具有較高之水電阻率。於一或多個實施例中，根據在85%之相對濕度及85℃執行之水氣穿透率(Water Vapor Transmission Rate，WVTR)標準測試，富含氮氮化矽層具有約1×10-8g/m2/天或更大之水電阻率，例如是約2×10-8g/m2/天、約5×10-8g/m2/天、約1×10-7g/m2/天、約5×10-7g/m2/天、約1×10-6g/m2/天、或約5×10-6g/m2/天至約1×10-5g/m2/天、約5×10-5g/m2/天、約1×10-4g/m2/天、約5×10-4g/m2/天、或約1×10-3g/m2/天之水電阻率。舉例來說，富含氮氮化矽層具有約1×10-8g/m2/天至約1×10-4g/m2/天、約1×10-7g/m2/天至約5×10-4g/m2/天、或約5×10-6g/m2/天至約1×10-5g/m2/天之水電阻率，根據在85%之相對濕度及85℃執行之WVTR標準測試。於一或多個例子中，根據在100%之相對濕度及40℃執行之WVTR標準測試，具有約2,000Å之厚度的富含氮氮化矽層係具有約2.8×10-4g/m2/天至約4×10-4g/m2/天之水電阻率。
於一或多個實施例中，用以沈積富含氮氮化矽材料或層之方法包括加熱工件至一製程溫度；在電漿輔助化學氣相沈積(plasma-enhanced chemical vapor deposition，PE-CVD)製程期間暴露工件於沈積氣體；及沈積富含氮氮化矽材料或層於工件上。於其他實施例中，用以沈積富含氮氮化矽材料或層包括加熱工件至一製程溫 度；在熱原子層沈積(atomic layer deposition，ALD)製程或電漿輔助ALD(plasma-enhanced ALD，PE-ALD)製程期間，依序地暴露工件於矽前驅物及氮前驅物；及沈積富含氮氮化矽材料或層於工件上。於此處所述及討論之數個實施例中，工件可為或包括基板、薄膜電晶體(thin film transistor，TFT)結構或其之部分、閘極或其之部分、或有關於顯示、半導體、光伏(photovoltaic)、微電子學、及/或其他領域之任何其他形式的電子裝置或其之部分。於一些實施例中，工件包括一或多層，此一或多層係包含氧化矽。於一或多個例子中，方法包括沈積氧化矽層於工件上，及接著沈積富含氮氮化矽層於氧化矽層上。
在PE-CVD或其他沈積製程期間，基板或工件可加熱至製程溫度或維持在製程溫度。製程溫度可為約25℃、約50℃、約80℃、約100℃、約150℃、或約200℃至約220℃、約235℃、約250℃、約280℃、約300℃、約350℃、約400℃或更高。舉例來說，製程溫度可為從約25℃至約400℃、約25℃至約300℃、約25℃至約280℃、約25℃至約265℃、約25℃至約250℃、約25℃至約235℃、約25℃至約220℃、約25℃至約200℃、約25℃至約180℃、約25℃至約150℃、約25℃至約125℃、約25℃至約100℃、約25℃至約80℃、約25℃至約50℃、約100℃至約400℃、約100℃至約300℃、約100℃至約280℃、約100℃至約265℃、約100℃至約250℃、約100℃至約235℃、約100℃至約220℃、約100℃至約200℃、約100℃至約180℃、約100℃至約150℃、約100℃至約125℃、約200℃至約400℃、約200℃至約300℃、約200℃至約280℃、約200℃至約265℃、約200℃至約250℃、約200℃至約235℃、約200℃至約220℃、約220℃至約250℃、約230℃至約250℃、或約235℃至約 250℃。於一或多個例子中，製程溫度係少於350℃、少於300℃、少於280℃、少於265℃、少於250℃、少於235℃、或少於200℃。
於一或多個實施例中，在PE-CVD或其他沈積製程期間，沈積氣體可包括一或多個矽前驅物、一或多個氮前驅物、及一或多個載體氣體。矽前驅物可為或包括甲矽烷(silane)、乙矽烷(disilane)、丙矽烷(trisilane)、四矽烷(tetrasilane)、四氟化矽(silicon tetrafluoride)、或其之任何組合之一或多者。氮前驅物可為或包括氨(ammonia)、聯胺(hydrazine)、甲胺(methylamine)、二甲胺(dimethylamine)、氮(nitrogen，N2)、其之電漿、或其之任何組合的一或多者。載體氣體可為或包括氮(nitrogen，N2)、氫(hydrogen，H2)、氬、氦、氖、氙、氪、或其之任何組合之一或多者。於一或多個例子中，矽前驅物係為或包含甲矽烷，氮前驅物係為或包含氨，及載體氣體係為或包含氮。
在沈積氣體中之矽前驅物的流速可為約100sccm(每分鐘標準立方公分(standard cubic centimeters per minute))、約150sccm、約180sccm、約200sccm、約220sccm、或約250sccm至約280sccm、約300sccm、約320sccm、約350sccm、約400sccm、約450sccm、約500sccm、約650sccm、約800sccm、或約1,000sccm。舉例來說，矽前驅物之流速可為從約100sccm至約1,000sccm、約100sccm至約800sccm、約100sccm至約500sccm、約100sccm至約400sccm、約100sccm至約350sccm、約100sccm至約300sccm、約100sccm至約250sccm、約100sccm至約200sccm、約200sccm至約1,000sccm、約200sccm至約800sccm、約200sccm至約500sccm、約200sccm至約400sccm、約200sccm至約350sccm、約200sccm至約300 sccm、約200sccm至約250sccm、約200sccm至約225sccm、約250sccm至約1,000sccm、約250sccm至約800sccm、約250sccm至約500sccm、約250sccm至約400sccm、約250sccm至約350sccm、約250sccm至約300sccm、約250sccm至約280sccm、約270sccm至約300sccm、約285sccm至約300sccm、約270sccm至約320sccm、或約285sccm至約320sccm。
在沈積氣體中之氮前驅物之流速可為約800sccm、約1,000sccm、約1,200sccm、約1,350sccm、約1,500sccm、或約1,600sccm至約1,650sccm、約1,700sccm、約1,800sccm、約2,000sccm、約2,200sccm、約2,500sccm、約3,000sccm、約3,500sccm、約4,000sccm、或約5,000sccm。舉例來說，氮前驅物之流速可為從約1,000sccm至約5,000sccm、約1,000sccm至約4,000sccm、約1,000sccm至約3,000sccm、約1,000sccm至約2,500sccm、約1,000sccm至約2,000sccm、約1,000sccm至約1,800sccm、約1,000sccm至約1,500sccm、約1,500sccm至約5,000sccm、約1,500sccm至約4,000sccm、約1,500sccm至約3,000sccm、約1,500sccm至約2,500sccm、約1,500sccm至約2,000sccm、約1,500sccm至約1,800sccm、約1,800sccm至約5,000sccm、約1,800sccm至約4,000sccm、約1,800sccm至約3,000sccm、約1,800sccm至約2,500sccm、或約1,800sccm至約2,000sccm。
在沈積氣體中之載體氣體之流速可為約1SLM(每分鐘標準公升(standard liters per minute))、約3SLM、約4SLM、約5SLM、約6SLM、或約8SLM至約9SLM、約10SLM、約12SLM、約15SLM、約18SLM、約20SLM、約22SLM、約25SLM、或約 30SLM。舉例來說，載體氣體之流速可為從約1SLM至約30SLM、約5SLM至約30SLM、約8SLM至約30SLM、約10SLM至約30SLM、約12SLM至約30SLM、約15SLM至約30SLM、約20SLM至約30SLM、約1SLM至約20SLM、約5SLM至約20SLM、約8SLM至約20SLM、約10SLM至約20SLM、約12SLM至約20SLM、約15SLM至約20SLM、約18SLM至約20SLM、約1SLM至約15SLM、約5SLM至約15SLM、約8SLM至約15SLM、約10SLM至約15SLM、約12SLM至約15SLM、或約13SLM至約15SLM。
於一或多個例子中，沈積氣體具有分別為約1之矽前驅物：從約4至約8之範圍之氮前驅物：從約20至約80之載體氣體的矽前驅物與氮前驅物與載體氣體的莫耳比。於其他實施例中，沈積氣體具有分別為約1之矽前驅物：從約5至約7之範圍之氮前驅物：從約30至約50之載體氣體的矽前驅物與氮前驅物與載體氣體的莫耳比。於一些例子中，沈積氣體具有分別為約1之矽前驅物：從約5.5至約6.5之範圍之氮前驅物：從約35至約45之載體氣體的矽前驅物與氮前驅物與載體氣體的莫耳比。
PE-CVD或其他沈積製程可在數種電漿系統執行，例如是電容耦合電漿(capacitive coupling plasma，CCP)系統、利用高密度電漿(high density plasma，HDP)之感應耦合電漿(inductive coupling plasma，ICP)系統、或遠端電漿系統(remote plasma system，RPS)、或其他PE-CVD或PE-ALD製程腔室或系統。在PE-CVD或其他沈積製程期間，電漿可具有少於2,400瓦特(watts，W)之射頻(RF)功率，例如是約800W、約1,000W、約1,200W、約1,500W、約1,700W、或約1,800W至約1,900W、約2,000W、約2,100W、約2,200W、 或約2,300W之RF功率。舉例來說，電漿可具有約800W至少於2,400W、約800W至約2,200W、約800W至約2,000W、約800W至約1,900W、約800W至約1,800W、約800W至約1,600W、約800W至約1,200W、約1,200W至少於2,400W、約1,200W至約2,200W、約1,200W至約2,000W、約1,200W至約1,900W、約1,200W至約1,800W、約1,200W至約1,600W、約1,200W至約1,500W、約1,500W至少於2,400W、約1,500W至約2,200W、約1,500W至約2,000W、約1,500W至約1,900W、或約1,500W至約1,800W之RF功率。
於一或多個實施例中，富含氮氮化矽層係為保護膜堆疊之一部分，保護膜堆疊包括氧化矽層及富含氮氮化矽層，富含氮氮化矽層設置於氧化矽層上。於一些例子中，保護膜堆疊亦包括包含氮化矽之第三層，設置於富含氮氮化矽層上。第三層可為或包括任何形式之氮化矽，例如是富含氮氮化矽、缺氮氮化矽、及/或富含氫氮化矽。於其他實施例中，富含氮氮化矽層係為氧化物緩衝膜堆疊的一部分。氧化物緩衝膜堆疊包括有包含富含氮氮化矽之氧化物緩衝層設置於包含氧化矽之氧化物緩衝層上。
於一些實施例中，在PE-CVD製程期間，氧化矽層及/或包含氧化矽之氧化物緩衝層可沈積或以其他方式形成。PE-CVD製程包括暴露工件於氧化物沈積氣體，及沈積氧化矽層及/或包含氧化矽之氧化物緩衝層於工件上。氧化物沈積氣體可包括一或多個矽前驅物、一或多個氧化劑、及選擇地包括一或多個載體氣體。矽前驅物可為或包括甲矽烷(silane)、乙矽烷(disilane)、丙矽烷(trisilane)、四矽烷(tetrasilane)、四氟化矽(silicon tetrafluoride)、或其之任何組合的一或多者。氧化劑可為或包括一氧化二氮(nitrous oxide)、氧、臭氧、 水、一或多個過氧化物、其之電漿、或其之任何組合之一或多者。如果包括載體氣體的話，載體氣體可為或包括氮(nitrogen，N2)、氫(hydrogen，H2)、氬、氦、氖、氙、氪、或其之任何組合之一或多者。於一或多個例子中，矽前驅物係為或包含甲矽烷及氧化劑係為或包含一氧化二氮。
在氧化物沈積氣體中之矽前驅物之流速可為約20sccm、約35sccm、約50sccm、約60sccm、約80sccm、或約100sccm至約120sccm、約135sccm、約150sccm、約165sccm、約180sccm、約200sccm、約250sccm、約280sccm、約300sccm、約350sccm、約400sccm、或約500sccm。舉例來說，矽前驅物之流速可為從約20sccm至約500sccm、約20sccm至約400sccm、約20sccm至約350sccm、約20sccm至約300sccm、約20sccm至約250sccm、約20sccm至約220sccm、約20sccm至約200sccm、約20sccm至約180sccm、約20sccm至約165sccm、約20sccm至約150sccm、約20sccm至約135sccm、約20sccm至約120sccm、約20sccm至約100sccm、約20sccm至約80sccm、約20sccm至約50sccm、約100sccm至約500sccm、約100sccm至約400sccm、約100sccm至約350sccm、約100sccm至約300sccm、約100sccm至約250sccm、約100sccm至約220sccm、約100sccm至約200sccm、約100sccm至約180sccm、約100sccm至約165sccm、約100sccm至約150sccm、約100sccm至約135sccm、約100sccm至約120sccm、約140sccm至約500sccm、約140sccm至約400sccm、約140sccm至約350sccm、約140sccm至約300sccm、約140sccm至約250sccm、約140sccm至約220sccm、約140 sccm至約200sccm、約140sccm至約180sccm、約140sccm至約165sccm、或約140sccm至約150sccm。
在氧化物沈積氣體中之氧化劑之流速可為約1SLM、約2SLM、約3SLM、約4SLM、約5SLM、或約6SLM至約7SLM、約8SLM、約9SLM、約10SLM、約11SLM、約12SLM、約14SLM、約16SLM、約18SLM、或約20SLM。舉例來說，在氧化物沈積氣體中之氧化劑之流速可為約1SLM至約20SLM、約1SLM至約18SLM、約1SLM至約15SLM、約1SLM至約12SLM、約1SLM至約10SLM、約1SLM至約8SLM、約1SLM至約6SLM、約1SLM至約5SLM、約4SLM至約20SLM、約4SLM至約18SLM、約4SLM至約15SLM、約4SLM至約12SLM、約4SLM至約10SLM、約4SLM至約8SLM、約4SLM至約6SLM、約8SLM至約20SLM、約8SLM至約18SLM、約8SLM至約15SLM、約8SLM至約12SLM、或約8SLM至約10SLM。
在一些例子中，在PE-CVD製期間，氧化物沈積氣體係暴露於具有約800W、約1,000W、約1,500W、約1,800W、或約2,000W至約2,200W、約2,500W、約2,800W、約3,000W、約3,500W、約4,000W、約4,500W、約5,000W、或更大之RF功率的電漿。舉例來說，在PE-CVD製程期間，氧化物沈積氣體係暴露於具有從約800W to 5,000W、約1,000W至約4,000W、約1,000W至約3,500W、約1,000W至約3,000W、約1,000W至約2,500W、約1,000W至約2,000W、約2,000W至約4,000W、約2,000W至約3,500W、約2,000W至約3,000W、約2,000W至約2,500W、約2,000W至約2,200W、或約2,800W至約3,200W之RF功率的電漿。
第1圖係為根據此處所述及討論之一或多個實施例之包含保護膜堆疊156之薄膜電晶體(thin film transistor，TFT)結構100的示意圖。保護膜堆疊156包含氧化矽層160及富含氮氮化矽層170。TFT結構100包含緩衝層110及第一金屬層120，緩衝層110設置於基板102上，第一金屬層120設置於緩衝層110上。緩衝層110設置於基板102及第一金屬層120之間。
基板102可為半導體基板、顯示基板、或任何其他形式之基板。於一些例子中，基板102可為透明的。基板102可為或包括玻璃、石英、藍寶石、塑膠或聚合物(舉例為透明塑膠膜)、矽、氧化矽、鎵、砷化鎵(gallium arsenide)、其之摻雜變體(doped variants)、或其之任何組合。緩衝層110可為或包括氧化矽、氮化矽、氮氧化矽、其之摻雜物、或其之任何組合。緩衝層110可包括一層、兩層、三層、四層、或多層之相同及/或不同材料。於一些例子中，緩衝層110可為或包括氧化矽及氮化矽堆疊。舉例來說，緩衝層110可為或包括氧化矽及氮化矽堆疊。舉例來說，緩衝層110可包括第一氧化矽層、第一氮化矽層、第二氧化矽層，第一氮化矽層位於第一氧化矽層上，第二氧化矽層位於第一氮化矽層上。緩衝層110可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å之厚度。舉例來說，緩衝層110可具有約50Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å之厚度。
第一金屬層120可為或包括鉻、鉬、銅、鈦、鉭、鋁、鉻鉬(chromium-molybdenum)、銅鉬(copper-molybdenum)、其之合金、其之摻雜物、或其之任何之組合。第一金屬層120可具有約500Å、 約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å之厚度。舉例來說，第一金屬層120可具有約500Å至約10,000Å、約1,000Å至約10,000Å、或約1,500Å至約8,000Å之厚度。
TFT結構100包含閘極絕緣層130。閘極絕緣層130設置於第一金屬層120上及/或第一金屬層120之上方，且設置於緩衝層110上。金屬氧化物層140設置於閘極絕緣層130上。第二或接觸金屬層150係設置於金屬氧化物層140上及/或金屬氧化物層140之上方及設置於閘極絕緣層130上而形成閘極結構。
閘極絕緣層130可為或包括氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、其之矽酸鹽(silicates)、其之氮化物、其之摻雜物、或其之任何之組合。閘極絕緣層130可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å之厚度。舉例來說，閘極絕緣層130可具有約50Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å之厚度。
金屬氧化物層140可為或包括氧化鉬、氧化銅、氧化鋁、氧化鈦、氧化銦、氧化錫、氧化銦錫(indium tin oxide，ITO)、氧化銦鋅(indium zinc oxide，IZO)、氧化銦錫鋅(indium tin zinc oxide，ITZO)、其之合金、其之摻雜物、或其之任何組合。金屬氧化物層140可具有約50Å、約100Å、約250Å、或約500Å至約800Å、約1,000Å、約1,200Å、約1,500Å、約1,800Å、或約2,000Å之厚度。舉例 來說，金屬氧化物層140可具有約50Å至約2,000Å、約100Å至約2,000Å、或約500Å至約1,500Å之厚度。
第二或接觸金屬層150可為或包括鉻、鉬、銅、鈦、鉭、鋁、鉻鉬(chromium-molybdenum)、銅鉬(copper-molybdenum)、其之合金、其之摻雜物、或其之任何組合。第二接觸或金屬層150可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å之厚度。舉例來說，第二或接觸金屬層150可具有約50Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å之厚度。
保護膜堆疊156係設置於閘極結構上及閘極結構之上方，使得氧化矽層160係設置於第二或接觸金屬層150、金屬氧化物層140、閘極絕緣層130、或其之任何組合的至少一、二、或多者的上方。於一或多個例子，氧化矽層160係設置於第二或接觸金屬層150、金屬氧化物層140、及閘極絕緣層130上。富含氮氮化矽層170係設置於氧化矽層160上。
氧化矽層160可為或包括二氧化矽(silicon dioxide)或矽石(silica)。氧化矽層160可具有約50nm、約100nm、或約200nm至約300nm、約500nm、約800nm、約1,000nm、或更厚的厚度。舉例來說，氧化矽層160可具有約50nm至約1,000nm、約50nm至約800nm、約50nm至約500nm、約50nm至約300nm、約50nm至約200nm、約50nm至約100nm、約100nm至約1,000nm、約100nm至約800nm、約100nm至約500nm、約100nm至約300nm、或約100nm至約200nm之厚度。
富含氮氮化矽層170包含此處所述及討論的成分。富含氮氮化矽層170可具有約1nm、約5nm、約10nm、約20nm、約30nm、約50nm、約80nm、或約100nm至約120nm、約150nm、約200nm、約250nm、約300nm、約400nm、約500nm、約800nm、約1,000nm、或更厚的厚度。舉例來說，富含氮氮化矽層170可具有約1nm至約1,000nm、約1nm至約800nm、約1nm至約500nm、約1nm至約300nm、約1nm至約250nm、約1nm至約200nm、約1nm至約150nm、約1nm至約100nm、約1nm至約80nm、約1nm至約50nm、約1nm至約25nm、約1nm至約15nm、約1nm至約10nm、約1nm至約5nm、約20nm至約1,000nm、約20nm至約800nm、約20nm至約500nm、約20nm至約300nm、約20nm至約250nm、約20nm至約200nm、約20nm至約150nm、約20nm至約100nm、約20nm至約80nm、約20nm至約50nm、約20nm至約25nm、約50nm至約1,000nm、約50nm至約800nm、約50nm至約500nm、約50nm至約300nm、約50nm至約250nm、約50nm至約200nm、約50nm至約150nm、約50nm至約100nm、或約50nm至約80nm的厚度。
於一或多個例子，氧化矽層160具有約50nm至約500nm之厚度，及富含氮氮化矽層170具有約1nm至約200nm之厚度。
第2圖係為根據此處所述及討論之一或多個實施例之TFT結構200。TFT結構200包含保護膜堆疊158。保護膜堆疊158包括氧化矽層160、富含氮氮化矽層170、及第三層180。包含氮化矽之第三層180設置於富含氮氮化矽層170上。第三層180可為或包括任何形式之氮化矽，例如是富含氮氮化矽、缺氮氮化矽、及/或富含氫氮化矽。第三層180中之矽及氮可具有約1：1、約1：1.1、約1：1.2、約1：1.3、或 約3：4的化學計量(stoichiometry)或Si：N比。於一些例子中，第三層180係為或包含富含氫氮化矽層，具有比富含氮氮化矽層170大的氫濃度。於其他例子中，第三層180係為或包含富含氮氮化矽層，具有相同於或實質上相同於富含氮氮化矽層170的氮濃度。
包含氮化矽之第三層180可藉由任何沈積製程沈積，例如是一或多個熱及/或電漿氣相沈積製程。範例之沈積製程可為或包括化學氣相沈積(chemical vapor deposition，CVD)、電漿輔助CVD(plasma-enhanced CVD，PE-CVD)、濺射或物理氣相沈積(physical vapor deposition，PVD)、或其之任何組合。於一些例子中，包含氮化矽之第三層180係藉由電漿系統沈積，例如是電容耦合電漿(capacitive coupling plasma，CCP)系統或利用高密度電漿(high density plasma，HDP)之感應耦合電漿(inductive coupling plasma，ICP)系統。
包含氮化矽之第三層180包含如此處所述及討論之成分。包含氮化矽之第三層180可具有約1nm、約5nm、約10nm、約20nm、約30nm、約50nm、約80nm、或約100nm至約120nm、約150nm、約200nm、約250nm、約300nm、約400nm、約500nm、約800nm、約1,000nm、或更厚之厚度。舉例來說，包含氮化矽之第三層180可具有約1nm至約1,000nm、約5nm至約1,000nm、約5nm至約800nm、約5nm至約500nm、約5nm至約300nm、約5nm至約250nm、約5nm至約200nm、約5nm至約150nm、約5nm至約100nm、約5nm至約80nm、約5nm至約50nm、約5nm至約25nm、約5nm至約15nm、約5nm至約10nm、約20nm至約1,000nm、約20nm至約800nm、約20nm至約500nm、約20nm至約300nm、約20nm 至約250nm、約20nm至約200nm、約20nm至約150nm、約20nm至約100nm、約20nm至約80nm、約20nm至約50nm、約20nm至約25nm、約50nm至約1,000nm、約50nm至約800nm、約50nm至約500nm、約50nm至約300nm、約50nm至約250nm、約50nm至約200nm、約50nm至約150nm、或約50nm至約100nm之厚度。
於一或多個例子中，氧化矽層160具有約50nm至約500nm之厚度、富含氮氮化矽層170具有約1nm至約200nm之厚度，及包含氮化矽之第三層180具有約5nm至約500nm的厚度。
第3圖係為根據此處所述及討論之一或多個實施例之TFT結構300的示意圖。TFT結構300包含緩衝層110、第一金屬層120、及閘極絕緣層130。緩衝層110設置於基板102上，第一金屬層120設置於緩衝層110上，閘極絕緣層130設置於第一金屬層120及緩衝層110上。
TFT結構300更包含金屬氧化物層140及蝕刻停止層(etch stop layer，ESL)320。金屬氧化物層140設置於閘極絕緣層130上。蝕刻停止層320設置於金屬氧化物層140上及上方，及設置於閘極絕緣層130上。TFT結構300亦包含第二或接觸金屬層150，設置於蝕刻停止層320及金屬氧化物層140上。第二或接觸金屬層150穿過或延伸通過蝕刻停止層320，及藉由通孔(vias)或接觸通道來接觸金屬氧化物層140。
蝕刻停止層320可為或包括氧化矽、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、其之矽酸鹽(silicates)、其之氮化物、其之摻雜物、或其之任何組合。蝕刻停止層320可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、或約1,500Å至約2,000Å、 約2,500Å、約3,000Å、約3,500Å、約4,000Å、或約5,000Å之厚度。舉例來說，蝕刻停止層320可具有約50Å至約5,000Å、約100Å至約5,000Å、或約1,000Å至約5,000Å之厚度。
氧化矽層160係設置於第二或接觸金屬層150、蝕刻停止層320之至少一者、或兩者之上及/或上方。舉例來說，保護膜堆疊156之氧化矽層160係設置於第二或接觸金屬層150上及上方。富含氮氮化矽層170係設置於氧化矽層160上。
第4圖係為根據此處所述及討論之一或多個實施例之TFT結構400的示意圖。TFT結構400包含保護膜堆疊158。保護膜堆疊158包括氧化矽層160、富含氮氮化矽層170、及第三層180。包含氮化矽之第三層180係設置於富含氮氮化矽層170上。
第5圖係為根據此處所述及討論之一或多個實施例之TFT結構500之示意圖。TFT結構500系統包含緩衝層110、金屬氧化物層140、閘極絕緣層520、及第一或閘極金屬層530。緩衝層110設置於基板102上。金屬氧化物140設置於緩衝層110上。閘極絕緣層520設置於金屬氧化層140上。第一或閘極金屬層530設置於閘極絕緣層520上。閘極絕緣層520係設置於金屬氧化層140及第一或閘極金屬層530之間。
閘極絕緣層520可為或包括氧化矽、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、其之矽酸鹽(silicates)、其之氮化物、其之摻雜物、或其之任何組合。閘極絕緣層520可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、或約1,500Å至約2,000Å、約2,500Å、約3,000Å、約3,500Å、約4,000Å、或約5,000Å的厚度。 舉例來說，閘極絕緣層520可具有約50Å至約5,000Å、約100Å至約5,000Å、或約1,000Å至約5,000Å的厚度。
第一或閘極金屬層530可為或包括鉻、鉬、銅、鈦、鉭、鋁、鉻鉬(chromium-molybdenum)、銅鉬(copper-molybdenum)、其之合金、其之摻雜物、或其之任何組合。第一或閘極金屬層530可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å的厚度。舉例來說，第一或閘極金屬層530可具有約50Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å的厚度。
TFT結構500亦包含中間介電(interlayer dielectric，ILD)層540，設置於緩衝層110、金屬氧化物層140、閘極絕緣層520、及/或第一或閘極金屬層530之至少一者上及/或上方。於一或多個例子中，中間介電層540設置於緩衝層110上，及設置於金屬氧化物層140、閘極絕緣層520、及第一或閘極金屬層530上及上方。
中間介電層540可為或包括一層、兩層、或多層之氧化矽、氮化矽、氮氧化矽、氧化矽、氧化鉿、氧化鋯、氧化鈦、氧化鉭、其之矽酸鹽(silicates)、其之氮化物、其之摻雜物、或其之任何組合。於一或多個例子中，中間介電層540可包括設置於氧化矽上之氮化矽的雙層。於其他例子中，中間介電層540可包括設置於氮化矽上之氧化矽的雙層。中間介電層540可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å的厚 度。舉例來說，中間介電層540可具有約50Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å的厚度。
第二或接觸金屬層150設置於ILD層540及金屬氧化物層140上。第二或接觸金屬層150穿過或延伸通過中間介電層540，及藉由通孔(vias)或接觸通道來接觸金屬氧化物層140。
保護膜堆疊156之氧化矽層160係設置於ILD層540、第二或接觸金屬層150之至少一者、或兩者上。舉例來說，氧化矽層160係設置ILD層540及第二或接觸金屬層150上及上方。富含氮氮化矽層170係設置於氧化矽層160上。
第6圖係為根據此處所述及討論之TFT結構600之示意圖。TFT結構600具有如同TFT結構500之全部層或成分，但亦包括第三金屬層550，第三金屬層550設置於基板102上。緩衝層110係設置於第三金屬層550上及/或上方，及設置於基板102上。
第三金屬層550可為或包括鉻、鉬、銅、鈦、鉭、鋁、鉻鉬(chromium-molybdenum)、銅鉬(copper-molybdenum)、其之合金、其之摻雜物、或其之任何組合。第三金屬層550可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、或約1,500Å至約2,000Å、約2,500Å、約3,000Å、約3,500Å、約4,000Å、或約5,000Å的厚度。舉例來說，第三金屬層550可具有約50Å至約5,000Å、約100Å至約5,000Å、或約1,000Å至約5,000Å的厚度。
第7圖係為根據此處所述及討論之一或多實施例之TFT 700的示意圖。第8圖係為根據此處所述及討論之一或多實施例之TFT 700的示意圖。各TFT 700、800包含至少兩個富含氮氮化矽層，例如 是富含氮氮化矽層170及包含富含氮氮化矽材料的第一氧化物緩衝層760。
TFTs 700、800包含緩衝層710，緩衝層710設置於基板102上，其中緩衝層710包含一或多個低溫多晶矽低溫多晶矽(low temperature polysilicon，LTPS)材料。LTPS材料可為或包括一或多個多晶矽材料、非晶矽(amorphous silicon，α-Si)材料、微晶矽(micro-crystalline silicon)材料、其之摻雜物、或其之任何組合。緩衝層710可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å的厚度。舉例來說，緩衝層710可具有約50Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å的厚度。
TFTs 700、800包含多晶矽層720、第一閘極絕緣層730、第一金屬層732、及第一中間介電(interlayer dielectric，ILD)層740。多晶矽層720設置於緩衝層710上。第一閘極絕緣層730設置於多晶矽層720及緩衝層710上。第一金屬層732設置於第一閘極絕緣層730上。第一中間介電層740設置於第一金屬層732及第一閘極絕緣層730上之至少一者上。多晶矽層720可為或包括一或多個多晶矽材料、非晶矽(amorphous silicon，α-Si)材料、微晶矽(micro-crystalline silicon)材料、其之摻雜物、或其之任何組合。多晶矽層720可具有約50Å、約100Å、約250Å、或約500Å至約600Å、約800Å、約1,000Å、約1,500Å、約1,800Å、或約2,000Å之厚度。舉例來說，多晶矽層720可具有約50Å至約2,000Å、約100Å至約2,000Å、或約500Å至約1,500Å之厚度。
第一閘極絕緣層730可為或包括氧化矽、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、其之矽酸鹽(silicates)、其之氮化物、其之摻雜物、或其之任何組合。第一閘極絕緣層730可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、或約1,500Å至約2,000Å、約2,500Å、約3,000Å、約3,500Å、約4,000Å、或約5,000Å的厚度。舉例來說，第一閘極絕緣層730可具有約50Å至約5,000Å、約100Å至約5,000Å、或約1,000Å至約5,000Å的厚度。
第一金屬層732可為或包括鉻、鉬、銅、鈦、鉭、鋁、鉻鉬(chromium-molybdenum)、銅鉬(copper-molybdenum)、其之合金、其之摻雜物、或其之任何組合。第一金屬層732可具有約100Å、約150Å、約200Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å之厚度。舉例來說，第一金屬層732可具有約100Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å之厚度。
第一ILD層740可為或包括一層、兩層或多層之氧化矽、氧化氮、氮氧化矽、氧化鋁、氧化鉿、氧化鋯、氧化鈦、氧化鉭、其之矽酸鹽(silicates)、其之氮化物、其之摻雜物、或其之任何組合。於一或多個例子中，第一中間介電層740可包括設置於氧化矽上之氮化矽的雙層。於其他例子中，第一ILD層740可包括設置於氮化矽上之氧化矽的雙層。第一ILD層740可具有約50Å、約100Å、約250Å、約500Å、約800Å、約1,000Å、約1,500Å、或約2,000Å至約2,500Å、約3,000Å、約4,000Å、約5,000Å、約8,000Å、或約10,000Å 之厚度。舉例來說，第一ILD層740可具有約50Å至約10,000Å、約500Å至約10,000Å、或約1,000Å至約8,000Å之厚度。
於一或多個實施例中，TFTs 700、800包含氧化物緩衝膜756，氧化物緩衝膜756包含一或多個第一氧化物緩衝層760及一或多個第二氧化物緩衝層770。第一氧化物緩衝層760包含富含氮氮化矽材料及設置於第一ILD層740上。第二氧化物緩衝層770包含氧化矽材料及設置於第一氧化物緩衝層760上。
包含富含氮氮化矽材料之第一氧化物緩衝層760具有約1nm、約5nm、約10nm、約20nm、約30nm、約50nm、約80nm、或約100nm至約120nm、約150nm、約200nm、約250nm、約300nm、約400nm、約500nm、約800nm、約1,000nm或更厚的厚度。舉例來說，包含富含氮氮化矽材料之第一氧化物緩衝層760可具有約1nm至約1,000nm、約5nm至約1,000nm、約5nm至約800nm、約5nm至約500nm、約5nm至約300nm、約5nm至約250nm、約5nm至約200nm、約5nm至約150nm、約5nm至約100nm、約5nm至約80nm、約5nm至約50nm、約5nm至約25nm、約5nm至約15nm、約5nm至約10nm、約20nm至約1,000nm、約20nm至約800nm、約20nm至約500nm、約20nm至約300nm、約20nm至約250nm、約20nm至約200nm、約20nm至約150nm、約20nm至約100nm、約20nm至約80nm、約20nm至約50nm、約20nm至約25nm、約50nm至約1,000nm、約50nm至約800nm、約50nm至約500nm、約50nm至約300nm、約50nm至約250nm、約50nm至約200nm、約50nm至約150nm、或約50nm至約100nm的厚度。
包含氧化矽材料之第二氧化物緩衝層770具有約1nm、約5nm、約10nm、約20nm、約30nm、約50nm、約80nm、或約100nm至約120nm、約150nm、約200nm、約250nm、約300nm、約400nm、約500nm、約800nm、約1,000nm、或更厚之厚度。舉例來說，包含氧化矽材料之第二氧化物緩衝層770可具有約1nm至約1,000nm、約5nm至約1,000nm、約5nm至約800nm、約5nm至約500nm、約5nm至約300nm、約5nm至約250nm、約5nm至約200nm、約5nm至約150nm、約5nm至約100nm、約5nm至約80nm、約5nm至約50nm、約5nm至約25nm、約5nm至約15nm、約5nm至約10nm、約20nm至約1,000nm、約20nm至約800nm、約20nm至約500nm、約20nm至約300nm、約20nm至約250nm、約20nm至約200nm、約20nm至約150nm、約20nm至約100nm、約20nm至約80nm、約20nm至約50nm、約20nm至約25nm、約50nm至約1,000nm、約50nm至約800nm、約50nm至約500nm、約50nm至約300nm、約50nm至約250nm、約50nm至約200nm、約50nm至約150nm、或約50nm至約100nm的厚度。
於一或多個例子中，包含富含氮氮化矽材料之第一氧化物緩衝層760具有約50nm至約500nm的厚度，及包含氧化矽材料之第二氧化物緩衝層770具有約5nm至約500nm之厚度。
在TFTs 700、800兩者中，第二金屬層750接觸第一氧化物緩衝層760及多晶矽層720。於TFT 700之一或多個實施例中，第二金屬層750係更接觸第一ILD層740，如第7圖中所示。舉例來說，第二金屬層750係設置於第一ILD層740上，及包含富含氮氮化矽材料之 第一氧化物緩衝層760係設置於第二金屬層750上及/或上方。於TFT800之一或多個實施例中，第二金屬層750係更接觸第二氧化物緩衝層770，如第8圖中所示。舉例來說，第二金屬層750係設置於包含富含氮氮化矽材料之第一氧化物緩衝層760上，及第二氧化物緩衝層770係設置於第二金屬層750上及/或上方。
TFTs 700、800亦包含金屬氧化物層140、例如是閘極絕緣層520之第二閘極絕緣層、及第三金屬閘極層。金屬氧化物層140設置於第二氧化物緩衝層770上。第二閘極絕緣層設置於金屬氧化物層140上。第三金屬閘極層例如是第一或閘極金屬層530，設置於第二閘極絕緣層上。TFTs 700、800更包含第二ILD層。第二ILD層例如是ILD層540，設置於第二氧化物緩衝層770、金屬氧化物層140、第二閘極絕緣層、及第一或閘極金屬層530之至少一者上。
如第7及8圖中所更繪示，TFTs 700、800包含第四接觸金屬層。第四接觸金屬層例如是第二或接觸金屬層150，設置於第二ILD層上及接觸金屬氧化物層140、第二金屬層750、或兩者。保護膜堆疊156之氧化矽層160係設置於第二ILD層上及第二或接觸金屬層150上及/或上方。富含氮氮化矽層170係設置於氧化矽層160上。
本揭露之數個實施例更有關於下方段落1-23之任一或多者。
1.一種保護膜堆疊，包括：一氧化矽層，設置於一工件上；以及一富含氮氮化矽層，設置於氧化矽層上，其中富含氮氮化矽層具有約20原子百分比(atomic percentage，at%)至約35at%的一矽 濃度、約40at%至約75at%的一氮濃度、及約10at%至約35at%的一氫濃度。
2.一種薄膜電晶體，包括段落1之保護膜堆疊，其中薄膜電晶體包括：一緩衝層，設置於一基板上；一第一金屬層，設置於緩衝層上；一閘極絕緣層，設置於第一金屬層及緩衝層上；一金屬氧化物層，設置於閘極絕緣層上；以及一第二金屬層，設置於金屬氧化物層及閘極絕緣層上，其中保護膜堆疊之氧化矽層係設置於第二金屬層、金屬氧化物層、及閘極絕緣層之至少一者上。
3.如段落2之薄膜電晶體，其中保護膜堆疊更包括一富含氫氮化矽層，設置於富含氮氮化矽層上，及其中富含氫氮化矽層具有大於富含氮氮化矽層之一氫濃度。
4.一種薄膜電晶體，包括段落1之保護膜堆疊，其中薄膜電晶體包括：一緩衝層，設置於一基板上；一第一金屬層，設置於緩衝層上；一閘極絕緣層，設置於第一金屬層及緩衝層上；一金屬氧化物層，設置於閘極絕緣層上；一蝕刻終止層，設置於金屬氧化物層上及閘極絕緣層上；以及一第二金屬層，設置於蝕刻終止層及金屬氧化物層上，其中保護膜堆疊之氧化矽層係設置於第二金屬層及蝕刻終止層之至少一者上。
5.如段落4之薄膜電晶體，其中保護膜堆疊更包括一富含氫氮化矽層，設置於富含氮氮化矽層上，及其中富含氫氮化矽層具有大於富含氮氮化矽層之一氫濃度。
6.一種薄膜電晶體，包括段落1之保護膜堆疊，其中薄膜電晶體包括：一緩衝層，設置於一基板上；一金屬氧化物層，設置於緩衝層上；一閘極絕緣層，設置於金屬氧化物層上；一第一金屬層，設置於閘極絕緣層上；一中間介電層，設置於緩衝層、金屬氧化物層、閘極絕緣層、及第一金屬層之至少一者上；以及一第二金屬層，設置於中間介電層及金屬氧化物層上，其中保護膜堆疊之氧化矽層係設置於中間介電層及第二金屬層之至少一者上。
7.如段落6之薄膜電晶體，更包括一第三金屬層，設置於基板上，其中緩衝層係設置於第三金屬層及基板上。
8.一種薄膜電晶體，包括段落1之保護膜堆疊，其中薄膜電晶體包括：一緩衝層，設置於一基板上，其中緩衝層包括一低溫多晶矽；一多晶矽層，設置於緩衝層上；一第一閘極絕緣層，設置於多晶矽層及緩衝層上；一第一金屬層，設置於第一閘極絕緣層上；一第一中間介電層，設置於第一金屬層及第一閘極絕緣層之至少一者上；一第一氧化物緩衝層，包括富含氮氮化矽，第一氧化物緩衝層設置於第一中間介電層上；一第二氧化物緩衝層，包括氧化矽，第二氧化物緩衝層設置於第一氧化物緩衝層上；一第二金屬層，接觸第一氧化物緩衝層及多晶矽層；一金屬氧化物層，設置於第二氧化物緩衝層上；一第二閘極絕緣層，設置於金屬氧化物層上；一第三金屬層，設置於第二閘極絕緣層上；一第二中間介電層，設置於第二氧化物緩衝層、金屬氧化物層、第二閘極絕緣層、及第三金屬層之至少一者上；以及一第四金屬層，設置於第二中間介電層及接觸金屬氧化物層、第 二金屬層、或二者，其中保護膜堆疊之氧化矽層係設置於第二中間介電層及第四金屬層之至少一者上。
9.如段落8之薄膜電晶體，其中第二金屬層係更接觸第一中間介電層或第二氧化物緩衝層。
10.一種保護膜堆疊，包括：一氧化矽層，設置於一工件上；以及一富含氮氮化矽層，設置於氧化矽層上，其中富含氮氮化矽層具有約1×10-8g/m2/天至約1×10-4g/m2/天的一水電阻率及約0.1%至約10%之一矽-氫鍵結濃度，以及其中富含氮氮化矽層具有大於1.03至約2的一氮矽比。
11.一種用以沈積一氮化矽材料之方法，包括：加熱一工件至約200℃至約250℃之一溫度；在一電漿輔助化學氣相沈積製程期間暴露工件於一沈積氣體；以及沈積一富含氮氮化矽層於工件上，其中沈積氣體包括一矽前驅物、一氮前驅物、及一載體氣體，以及其中沈積氣體具有沈積氣體中之矽前驅物與氮前驅物與載體氣體之一莫耳比分別為約1：從約4至約8之一範圍：從約20至約80之一範圍。
12.如段落11之方法，其中沈積氣體中之矽前驅物與氮前驅物與載體氣體之莫耳比分別為約1：從約5至約7之一範圍：從約30至約50之一範圍。
13.如段落12之方法，其中富含氮氮化矽層具有約20at%至約35at%之一矽濃度、約40at%至約75at%之一氮濃度、及約10at%至約35at%之一氫濃度，及其中富含氮氮化矽層具有大於1.03至約2之一氮矽比。
14.如段落1-13之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有約27at%至約34at%之一矽濃度。
15.如段落1-14之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有約42at%至約65at%之一氮濃度。
16.如段落1-15之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有約18at%至約25at%之一氫濃度。
17.如段落1-16之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有大於1.03至約2之一氮矽比。
18.如段落1-17之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有約0.5%至約6%之一矽-氫鍵結濃度。
19.如段落1-18之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有少於30%之一總氫鍵結濃度。
20.如段落1-19之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有約1×10-8g/m2/天至約1×10-4g/m2/天之一水電阻率。
21.如段落1-20之任一者的保護膜堆疊、薄膜電晶體、及/或方法，其中富含氮氮化矽層具有約1nm至約500nm之一厚度。
22.如段落1-21之任一者的保護膜堆疊、薄膜電晶體、 及/或方法，其中氧化矽層具有約50nm至約1,000nm之厚度。
23.如段落1-22之任一者的保護膜堆疊、薄膜電晶體、及/或方法，更包括一富含氫氮化矽層，設置於富含氮氮化矽層上，其中富含氫氮化矽層具有大於富含氮氮化矽層之一氫濃度。
在前述係針對本揭露之數個實施例之下，其他及進一步的實施例可在不脫離其之基本範圍之情況下設計，及其之範圍係藉由下方的申請專利範圍決定。此處所述之所有文件係藉由參照之方式合併，包括與本文不矛盾之任何優先權文件及/或測試程序。從前述一般說明及特定之實施例可清楚得知，在本揭露之形式係已繪示及說明之下，數種調整可在不脫離本揭露之精神及範圍下進行。因此，此並非意指本揭露係因而有所限制。同樣地，就美國法律之目的而言，術語「包括(comprising)」係視為與術語「包括(including)」同義。同樣地，當一成分、一元件或一群組的元件的前方加上連接詞(transitional phrase)「包括(comprising)」時，應理解的是，我們亦在連接詞「本質上由...組成(consisting essentially of)」、「由...組成(consisting of)」、「選自由...組成之群組(selected from the group of consisting of)」、或「係(is)」加在引述的成分、元件、或數個元件之前方時預期有相同的成分或群組的元件，反之亦然。
特定實施例及特徵係利用一組數值上限及一組數值下限來說明。應理解的是，除非另有說明，包括任兩個值之組合的範圍係可預期的，舉例為包括任何較低值及任何較高值之組合、任何兩個較低值之組合、及/或任何兩個較高值之組合。特定下限、上限及範圍 係陳述在下方的一或多個申請專利範圍中。綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102:基板
140:金屬氧化物層
150:第二或接觸金屬層
156:保護膜堆疊
160:氧化矽層
170:富含氮氮化矽層
520:閘極絕緣層
530:第一或閘極金屬層
540:中間介電(ILD)層
710:緩衝層
720:多晶矽層
730:第一閘極絕緣層
732:第一金屬層
740:第一中間介電(ILD)層
750:第二金屬層
756:氧化物緩衝膜
760:第一氧化物緩衝層
770:第二氧化物緩衝層
800:TFT

Claims (20)

  1. 一種保護膜堆疊，包括：一氧化矽層，設置於一工件上；以及一富含氮氮化矽層，設置於該氧化矽層上；其中該富含氮氮化矽層具有約20原子百分比(atomic percent，at%)至約35at%的一矽濃度、約40at%至約75at%的一氮濃度、及約10at%至約35at%的一氫濃度。
  2. 如請求項1所述之保護膜堆疊，其中該富含氮氮化矽層具有約27at%至約34at%的一矽濃度、約42at%至約65at%的一氮濃度、及約18at%至約25at%的一氫濃度，以及其中該富含氮氮化矽層具有大於1.03至約2的一氮矽比。
  3. 如請求項1所述之保護膜堆疊，其中該富含氮氮化矽層具有約0.5%至約6%之一矽-氫鍵結濃度。
  4. 如請求項1所述之保護膜堆疊，其中該富含氮氮化矽層具有少於30%之一總氫鍵結濃度。
  5. 如請求項1所述之保護膜堆疊，其中該富含氮氮化矽層具有約1×10-8g/m2/天至約1×10-4g/m2/天的一水電阻率。
  6. 如請求項1所述之保護膜堆疊，其中該富含氮氮化矽層具有約1nm至約500nm之一厚度。
  7. 如請求項1所述之保護膜堆疊，其中該氧化矽層具有約50nm至約1,000nm之一厚度。
  8. 如請求項1所述之保護膜堆疊，更包括一富含氫氮化矽層，設置於該富含氮氮化矽層上，其中該富含氫氮化矽層具有大於該富含氮氮化矽層之一氫濃度。
  9. 一種薄膜電晶體，包括如請求項1所述之該保護膜堆疊，其中該薄膜電晶體包括：一緩衝層，設置於一基板上；一第一金屬層，設置於該緩衝層上；一閘極絕緣層，設置於該第一金屬層及該緩衝層上；一金屬氧化物層，設置於該閘極絕緣層上；以及一第二金屬層，設置於該金屬氧化物層及該閘極絕緣層上；其中該保護膜堆疊之該氧化矽層係設置於該第二金屬層、該金屬氧化物層、及該閘極絕緣層之至少一者上。
  10. 如請求項9所述之薄膜電晶體，其中該保護膜堆疊更包括一富含氫氮化矽層，設置於該富含氮氮化矽層上，及其中該富含氫氮化矽層具有大於該富含氮氮化矽層之一氫濃度。
  11. 一種薄膜電晶體，包括如請求項1所述之該保護膜堆疊，其中該薄膜電晶體包括：一緩衝層，設置於一基板上；一第一金屬層，設置於該緩衝層上；一閘極絕緣層，設置於該第一金屬層及該緩衝層上；一金屬氧化物層，設置於該閘極絕緣層上； 一蝕刻終止層，設置於該金屬氧化物層及該閘極絕緣層上；以及一第二金屬層，設置於該蝕刻終止層及該金屬氧化物層上；其中該保護膜堆疊之該氧化矽層係設置於該第二金屬層及該蝕刻終止層之至少一者上。
  12. 如請求項11所述之薄膜電晶體，其中該保護膜堆疊更包括一富含氫氮化矽層，設置於該富含氮氮化矽層上，及其中該富含氫氮化矽層具有大於該富含氮氮化矽層之一氫濃度。
  13. 一種薄膜電晶體，包括如請求項1所述之該保護膜堆疊，其中該薄膜電晶體包括：一緩衝層，設置於一基板上；一金屬氧化物層，設置於該緩衝層上；一閘極絕緣層，設置於該金屬氧化物層上；一第一金屬層，設置於該閘極絕緣層上；一中間介電層，設置於該緩衝層、該金屬氧化物層、該閘極絕緣層、及該第一金屬層之至少一者上；以及一第二金屬層，設置於該中間介電層及該金屬氧化物層上；其中該保護膜堆疊之該氧化矽層係設置於該中間介電層及該第二金屬層之至少一者上。
  14. 如請求項13所述之薄膜電晶體，更包括一第三金屬層，設置於該基板上，其中該緩衝層係設置於該第三金屬層及該基板上。
  15. 一種薄膜電晶體，包括如請求項1所述之該保護膜堆疊，其中該薄膜電晶體包括：一緩衝層，設置於一基板上，其中該緩衝層包括低溫多晶矽；一多晶矽層，設置於該緩衝層上；一第一閘極絕緣層，設置於該多晶矽層及該緩衝層上；一第一金屬層，設置於該第一閘極絕緣層上；一第一中間介電層，設置於該第一金屬層及該第一閘極絕緣層之至少一者上；一第一氧化物緩衝層，包括富含氮氮化矽，該第一氧化物緩衝層設置於該第一中間介電層上；一第二氧化物緩衝層，包括氧化矽，該第二氧化物緩衝層設置於該第一氧化物緩衝層上；一第二金屬層，接觸該第一氧化物緩衝層及該多晶矽層；一金屬氧化物層，設置於該第二氧化物緩衝層上；一第二閘極絕緣層，設置於該金屬氧化物層上；一第三金屬層，設置於該第二閘極絕緣層上；一第二中間介電層，設置於該第二氧化物緩衝層、該金屬氧化物層、該第二閘極絕緣層、及該第三金屬層之至少一者上；以及一第四金屬層，設置於該第二中間介電層上及接觸該金屬氧化物層、該第二金屬層、或二者； 其中該保護膜堆疊之該氧化矽層係設置於該第二中間介電層及該第四金屬層之至少一者上。
  16. 如請求項15所述之薄膜電晶體，其中該第二金屬層係更接觸該第一中間介電層或該第二氧化物緩衝層。
  17. 一種保護膜堆疊，包括：一氧化矽層，設置於一工件上；以及一富含氮氮化矽層，設置於該氧化矽層上；其中該富含氮氮化矽層具有約1×10-8g/m2/天至約1×10-4g/m2/天的一水電阻率及約0.1%至約10%之一矽-氫鍵結濃度；以及其中該富含氮氮化矽層具有大於1.03至約2的一氮矽比。
  18. 一種用以沈積一氮化矽材料之方法，包括：加熱一工件至約200℃至約250℃之一溫度；在一電漿輔助化學氣相沈積製程期間暴露該工件於一沈積氣體；以及沈積一富含氮氮化矽層於該工件上；其中該沈積氣體包括一矽前驅物、一氮前驅物、及一載體氣體；其中該沈積氣體中之該矽前驅物與該氮前驅物與該載體氣體之一莫耳比係分別為約1：從約4至約8之一範圍：從約20至約80之一範圍；以及 其中該富含氮氮化矽層具有約1×10-8g/m2/天至約1×10-4g/m2/天的一水電阻率及約0.1%至約10%之一矽-氫鍵結濃度。
  19. 如請求項18所述之方法，其中該沈積氣體中之該矽前驅物與該氮前驅物與該載體氣體之該莫耳比係分別為約1：從約5至約7之一範圍：從約30至約50之一範圍，及其中該矽前驅物包括甲矽烷(silane)，該氮前驅物包括氨(ammonia)，及該載體氣體包括氮(nitrogen，N2)。
  20. 如請求項18所述之方法，其中該富含氮氮化矽層具有約20at%至約35at%之一矽濃度、約40at%至約75at%之一氮濃度、及約10at%至約35at%之一氫濃度，及其中該富含氮氮化矽層具有大於1.03至約2之一氮矽比。
TW109122340A 2019-08-30 2020-07-02 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法 TWI856128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/557,102 US11037851B2 (en) 2019-08-30 2019-08-30 Nitrogen-rich silicon nitride films for thin film transistors
US16/557,102 2019-08-30

Publications (2)

Publication Number Publication Date
TW202118071A TW202118071A (zh) 2021-05-01
TWI856128B true TWI856128B (zh) 2024-09-21

Family

ID=74681717

Family Applications (3)

Application Number Title Priority Date Filing Date
TW113130897A TWI898792B (zh) 2019-08-30 2020-07-02 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法
TW109122340A TWI856128B (zh) 2019-08-30 2020-07-02 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法
TW114131042A TW202546913A (zh) 2019-08-30 2020-07-02 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW113130897A TWI898792B (zh) 2019-08-30 2020-07-02 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW114131042A TW202546913A (zh) 2019-08-30 2020-07-02 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法

Country Status (6)

Country Link
US (3) US11037851B2 (zh)
JP (3) JP7389229B2 (zh)
KR (3) KR102780536B1 (zh)
CN (2) CN114303239B (zh)
TW (3) TWI898792B (zh)
WO (1) WO2021040860A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037851B2 (en) 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
KR20230064669A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 표시 장치
US12261226B2 (en) 2022-03-10 2025-03-25 Applied Materials, Inc. Transistor devices with multi-layer interlayer dielectric structures
DE102023003690A1 (de) * 2022-04-29 2024-01-18 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke
US20240413220A1 (en) * 2023-06-08 2024-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked multi-gate device with an insulating layer between top and bottom source/drain features
CN117423753A (zh) * 2023-10-23 2024-01-19 天合光能股份有限公司 太阳能电池及其制备方法
USD1123946S1 (en) * 2024-12-27 2026-04-28 Lg Electronics Inc. Stand base for display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567782A (ja) * 1991-09-09 1993-03-19 Hitachi Ltd 薄膜トランジスタとその製造方法
JPH1073840A (ja) * 1996-08-30 1998-03-17 Toshiba Corp アクティブマトリクス基板、液晶表示素子およびその製造方法
US20060111244A1 (en) * 2004-11-22 2006-05-25 Au Optronics Corp. Methods for fabricating thin film transistors
US20160126494A1 (en) * 2014-10-30 2016-05-05 Samsung Display Co., Ltd. Transparent display substrates, transparent display devices and methods of manufacturing transparent display devices
WO2017223541A1 (en) * 2016-06-23 2017-12-28 Texas Instruments Incorporated Silicon nitride process for reduction of threshold shift

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2002134504A (ja) * 2000-10-30 2002-05-10 Fuji Electric Co Ltd 半導体装置およびその製造方法
US6924241B2 (en) * 2003-02-24 2005-08-02 Promos Technologies, Inc. Method of making a silicon nitride film that is transmissive to ultraviolet light
JP2004327844A (ja) * 2003-04-25 2004-11-18 Toppan Printing Co Ltd 窒化シリコン膜、およびその製造方法、ならびに機能デバイス
JP2005067782A (ja) 2003-08-22 2005-03-17 Nippon Telegr & Teleph Corp <Ntt> 物流管理システム
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
KR100635066B1 (ko) 2004-06-03 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
CN1302528C (zh) * 2004-12-13 2007-02-28 友达光电股份有限公司 薄膜晶体管元件的制造方法
JP4742730B2 (ja) 2005-08-04 2011-08-10 ソニー株式会社 表示装置および表示装置の製造方法
US7534732B1 (en) * 2006-02-17 2009-05-19 Spansion Llc Semiconductor devices with copper interconnects and composite silicon nitride capping layers
US7964514B2 (en) 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
KR101402103B1 (ko) * 2007-03-23 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7910497B2 (en) 2007-07-30 2011-03-22 Applied Materials, Inc. Method of forming dielectric layers on a substrate and apparatus therefor
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
WO2009129391A2 (en) * 2008-04-17 2009-10-22 Applied Materials, Inc. Low temperature thin film transistor process, device property, and device stability improvement
US20100269896A1 (en) 2008-09-11 2010-10-28 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
KR20180118803A (ko) 2011-10-07 2018-10-31 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
TWI621185B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2013123225A1 (en) * 2012-02-17 2013-08-22 Applied Materials, Inc. Passivation film stack for silicon-based solar cells
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
KR102166898B1 (ko) 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2015198223A (ja) * 2014-04-03 2015-11-09 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US10867788B2 (en) * 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
TWI705529B (zh) 2018-02-15 2020-09-21 美商應用材料股份有限公司 空氣間隙形成處理
US11037851B2 (en) 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567782A (ja) * 1991-09-09 1993-03-19 Hitachi Ltd 薄膜トランジスタとその製造方法
JPH1073840A (ja) * 1996-08-30 1998-03-17 Toshiba Corp アクティブマトリクス基板、液晶表示素子およびその製造方法
US20060111244A1 (en) * 2004-11-22 2006-05-25 Au Optronics Corp. Methods for fabricating thin film transistors
US20160126494A1 (en) * 2014-10-30 2016-05-05 Samsung Display Co., Ltd. Transparent display substrates, transparent display devices and methods of manufacturing transparent display devices
WO2017223541A1 (en) * 2016-06-23 2017-12-28 Texas Instruments Incorporated Silicon nitride process for reduction of threshold shift

Also Published As

Publication number Publication date
US20210066153A1 (en) 2021-03-04
KR102616238B1 (ko) 2023-12-19
US11699628B2 (en) 2023-07-11
JP7695326B2 (ja) 2025-06-18
JP7389229B2 (ja) 2023-11-29
CN114303239B (zh) 2025-09-02
TWI898792B (zh) 2025-09-21
CN121126863A (zh) 2025-12-12
CN114303239A (zh) 2022-04-08
TW202546913A (zh) 2025-12-01
JP2025138673A (ja) 2025-09-25
TW202118071A (zh) 2021-05-01
JP2022546304A (ja) 2022-11-04
KR20220051249A (ko) 2022-04-26
US20210287955A1 (en) 2021-09-16
US11037851B2 (en) 2021-06-15
US20230274997A1 (en) 2023-08-31
KR20230175335A (ko) 2023-12-29
WO2021040860A1 (en) 2021-03-04
TW202449874A (zh) 2024-12-16
JP2024026099A (ja) 2024-02-28
KR20240133772A (ko) 2024-09-04
KR102780536B1 (ko) 2025-03-11
KR102700080B1 (ko) 2024-08-27
US12094796B2 (en) 2024-09-17

Similar Documents

Publication Publication Date Title
TWI856128B (zh) 保護膜堆疊、使用其之薄膜電晶體以及用以沈積氮化矽材料之方法
CN101465296B (zh) 薄膜晶体管及其制造方法和显示装置
CN103828061B (zh) 使用氩气稀释来沉积含硅层的方法
US9269923B2 (en) Barrier films for thin film encapsulation
US7541646B2 (en) Thin film transistor device and method of manufacturing the same
TW201021131A (en) Capping layers for metal oxynitride TFTs
TWI505477B (zh) 薄膜電晶體及其製造方法和具有該薄膜電晶體的顯示裝置
TWI728979B (zh) 薄膜電晶體
JP5998232B2 (ja) 薄膜トランジスタ及びその製造方法
KR20150095563A (ko) 게이트 절연층의 제조방법
US20040191969A1 (en) Method for fabricating thin film transistor liquid crystal display
US20040214365A1 (en) Deposition oxide with improved oxygen bonding
US20090146264A1 (en) Thin film transistor on soda lime glass with barrier layer
Won et al. Thin‐Film PECVD (AKT)
TW202046377A (zh) 聚矽襯墊
JP2007180576A (ja) 電界効果トランジスタ及びその製造方法