TWI856686B - 半導體結構及其形成方法、布局結構 - Google Patents

半導體結構及其形成方法、布局結構 Download PDF

Info

Publication number
TWI856686B
TWI856686B TW112120357A TW112120357A TWI856686B TW I856686 B TWI856686 B TW I856686B TW 112120357 A TW112120357 A TW 112120357A TW 112120357 A TW112120357 A TW 112120357A TW I856686 B TWI856686 B TW I856686B
Authority
TW
Taiwan
Prior art keywords
layer
active
semiconductor
gate structure
gate
Prior art date
Application number
TW112120357A
Other languages
English (en)
Other versions
TW202401770A (zh
Inventor
唐怡
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202401770A publication Critical patent/TW202401770A/zh
Application granted granted Critical
Publication of TWI856686B publication Critical patent/TWI856686B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Semiconductor Memories (AREA)

Abstract

提供了一種半導體結構及其形成方法、布局結構。方法包括：提供基底，基底包括沿第二方向依次排列的第一區域和第二區域，第一區域包括沿第三方向間隔排列的主動層；在第一區域中形成位於主動層表面的初始閘極結構；蝕刻初始閘極結構，形成沿第三方向堆疊的梳狀閘極結構，梳狀閘極結構至少包括在第一方向上間隔排列的第一閘極結構，第一方向、第二方向和第三方向兩兩相互垂直，且第一方向與第二方向平行於基底表面；在第二區域形成沿第三方向延伸的位元線結構和沿第二方向延伸的電容結構，位元線結構與電容結構均與第一閘極結構連接。

Description

半導體結構及其形成方法、布局結構
本公開涉及半導體技術領域，涉及但不限於一種半導體結構及其形成方法、布局結構。
當前，多採用6F 2的排布方式和埋入式字線製程來製作動態隨機存取記憶體（Dynamic Random Access Memory，DRAM），然而，在這種製程下DRAM的微縮變得十分困難，也有通過使用新材料來改善DRAM的性能，然而，這無疑提高了DRAM的製程複雜度和製造成本。
基於此，相關技術中，採用環繞式閘極或雙閘製程製作4F 2的DRAM，4F 2的DRAM需要形成位元線臺階或者字線臺階，然而，位元線臺階在DRAM的使用中存在比較大的感測雜訊（Sensing Noise），字線臺階存在字線耦合（Word Line Coupling）以及製程上同一平面上字線的互聯對於多層堆疊來說難以實現的問題。
有鑒於此，本公開實施例提供一種半導體結構及其形成方法、布局結構。
第一方面，本公開實施例提供一種半導體結構的形成方法，所述方法包括：
提供基底；所述基底包括沿第二方向依次排列的第一區域和第二區域；所述第一區域包括沿第三方向間隔排列的主動層；
在所述第一區域中形成位於所述主動層表面的初始閘極結構；
蝕刻所述初始閘極結構，形成沿所述第三方向堆疊的梳狀閘極結構；其中，所述梳狀閘極結構至少包括在第一方向上間隔排列的第一閘極結構；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述基底表面；
在所述第二區域形成沿所述第三方向延伸的位元線結構和沿所述第二方向延伸的電容結構，所述位元線結構與所述電容結構均與所述第一閘極結構連接。
第二方面，本公開實施例提供一種半導體結構，包括：
半導體基板，所述半導體基板包括沿第二方向依次排列的第一區域和第二區域；
位於所述半導體基板表面的主動結構；所述主動結構沿第一方向和第三方向陣列排布；
梳狀閘極結構，位於所述第一區域上所述主動結構的表面，且所述梳狀閘極結構至少包括在第一方向間隔排列的第一閘極結構；
沿所述第三方向延伸的位元線結構；
沿第二方向延伸的電容結構；所述位元線結構與所述電容結構均位於所述第二區域上，且均與所述第一閘極結構連接；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述半導體基板表面。
第三方面，本公開實施例提供一種布局結構，包括：沿第二方向依次間隔排布的上述半導體結構；
所述半導體結構包括沿第一方向和第三方向陣列排布的儲存單元；所述儲存單元包括一個第一閘極結構和一個電容結構；
其中，所述第二方向上相鄰兩個儲存單元呈中心對稱，且所述第二方向上相鄰兩個儲存單元的電容結構在所述第一方向上的投影區域至少部分重合。
本公開實施例中，由於形成了梳狀閘極結構，且梳狀閘極結構外側的閘極金屬層可以作為半導體結構的字線，如此，通過梳狀閘極結構不僅可以實現多層堆疊結構中同一平面上字線的互聯，還可以實現控制字線的尺寸，進而減小字線臺階之間的耦合作用。
下面將參照附圖更詳細地描述本公開公開的示例性實施方式。雖然附圖中顯示了本公開的示例性實施方式，然而應當理解，可以以各種形式實現本公開，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本公開，並且能夠將本公開公開的範圍完整的傳達給本領域具有通常知識者。
在下文的描述中，給出了大量的細節以便提供對本公開更為徹底的理解。然而，對於本領域具有通常知識者而言顯而易見的是，本公開可以無需一個或多個這些細節而得以實施。在其它的例子中，為了避免與本公開發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同符號表示相同的元件。
應當明白，當元件或層被稱為「在……上」、「與……相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在……上」、「與……直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本公開教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論第二元件、部件、區、層或部分時，並不表明本公開必然存在第一元件、部件、區、層或部分。
在此使用的術語的目的僅在於描述具體實施例並且不作為本公開的限制。在此使用時，單數形式的「一」、「一個」和「所述/該」也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語「組成」和/或「包括」，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語「和/或」包括相關所列項目的任何及所有組合。
在介紹本公開實施例之前，先定義一下以下實施例可能用到的描述立體結構的三個方向，以笛卡爾坐標系為例，三個方向可以包括X軸、Y軸和Z軸方向。基底可以包括處於正面的頂表面以及處於與正面相對的背面的底表面；在忽略頂表面和底表面的平整度的情况下，定義垂直基底頂表面和底表面的方向為第三方向。在基底的頂表面和底表面（即基底所在的平面）方向上，定義兩彼此相交（例如彼此垂直）的方向，例如可以定義字線延伸的方向為第一方向，定義電容結構的延伸方向為第二方向，基於第一方向和第二方向可以確定基底的平面方向。這裡，第一方向、第二方向和第三方向兩兩垂直。本公開實施例中，定義第一方向為X軸方向，定義第二方向為Y軸方向，定義第三方向為Z軸方向。
本公開實施例提供一種半導體結構的形成方法，圖1為本公開實施例提供的半導體結構形成方法的流程示意圖，如圖1所示，半導體結構的形成方法包括以下步驟：
步驟S101，提供基底；基底包括沿第二方向依次排列的第一區域和第二區域；第一區域包括沿第三方向間隔排列的主動層。
本公開實施例中，基底至少包括半導體基板，半導體基板可以是矽基板，半導體基板也可以包括其它半導體元素，例如：鍺（Ge），或包括半導體化合物，例如：碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）或銻化銦（InSb），或包括其它半導體合金，例如：矽鍺（SiGe）、磷化砷鎵（GaAsP）、砷化銦鋁（AlInAs）、砷化鎵鋁（AlGaAs）、砷化銦鎵（GaInAs）、磷化銦鎵（GaInP）、及/或磷砷化銦鎵（GaInAsP）或其組合。
本公開實施例中，第一區域和第二區域可以分別用於形成不同的功能結構，例如，第一區域可以用於形成閘極結構和階梯狀字線結構，第二區域可以用於形成電容結構和位元線結構。
步驟S102、在第一區域中形成位於主動層表面的初始閘極結構。
本公開實施例中，初始閘極結構包括閘極介質層和位於閘極介質層表面的閘極導電層。
步驟S103、蝕刻初始閘極結構，形成沿第三方向堆疊的梳狀閘極結構；其中，梳狀閘極結構至少包括在第一方向上間隔排列的第一閘極結構。
本公開實施例中，第一閘極結構可以為雙閘結構，第一閘極結構覆蓋主動層沿第三方向上的第一表面和第二表面。第一閘極結構在基底表面上的投影可以為U型，在其它實施例中，第一閘極結構在基底表面上的投影也可以為矩形。
在一些實施例中，梳狀閘極結構還包括：與位於同一層的第一閘極結構均連接的第二閘極結構。第二閘極結構可以是三面環閘結構，例如，第二閘極結構覆蓋主動層沿第三方向上的第一表面和第二表面、且覆蓋主動層沿第二方向上的一個表面。
本公開實施例中，第一閘極結構在第二方向上的尺寸可以為第二閘極結構在第二方向上的尺寸的2~3倍。
本公開實施例中，位於第一方向上同一層的多個梳狀閘極結構通過第二閘極結構互相連接，梳狀閘極結構的閘極金屬層可以作為半導體結構的字線，如此，不僅可以實現多層堆疊結構中同一平面上字線的互聯，還可以實現控制字線的尺寸，進而減小字線臺階之間的耦合作用。
步驟S104、在第二區域形成沿第三方向延伸的位元線結構和沿第二方向延伸的電容結構，位元線結構與電容結構均與第一閘極結構連接。
本公開實施例中所形成的電容結構沿第二方向延伸，也就是說，本公開實施例中形成的電容結構呈水平狀排布，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性。另外，多個水平狀的電容結構和梳狀閘極結構可以堆疊形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
圖2a~圖2m、圖3a~圖3i為本公開實施例提供的半導體結構形成過程中的結構示意圖，下面結合圖2a~圖2m、圖3a~圖3i對本公開實施例提供的半導體結構的形成過程進行詳細的說明。
首先，可以參考圖2a~圖2g，執行步驟S101、提供基底；基底包括沿第二方向依次排列的第一區域A和第二區域B；第一區域A包括沿第三方向間隔排列的主動層13。
在一些實施例中，基底可以通過以下步驟形成：提供半導體基板10；在半導體基板10的表面形成位於第一區域A和第二區域B的疊層結構11；疊層結構11包括交替堆疊的第一半導體層111和第二半導體層112；去除第一區域A中的第一半導體層111，以曝露出第一區域A的第二半導體層112；對曝露出的第二半導層112進行減薄處理，以形成初始主動層12；處理初始主動層12，以形成主動層13。
如圖2a和圖2b所示，在半導體基板10的表面形成位於第一區域A和第二區域B的疊層結構11；疊層結構11包括交替堆疊的第一半導體層111和第二半導體層112。
本公開實施例中，第一半導體層111的材料可以是鍺（Ge）、或鍺化矽（SiGe）、碳化矽；也可以是絕緣體上矽（Silicon-On-Insulator，SOI）或者絕緣體上鍺（Germanium-on-Insulator，GOI）。第二半導體層112可以為矽層，也可以包括其它半導體元素，例如：鍺，或包括半導體化合物，例如：碳化矽、砷化鎵、磷化鎵磷化銦、砷化銦或銻化銦，或包括其它半導體合金，例如：矽鍺、磷化砷鎵、砷化銦鋁、砷化鎵鋁、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵或其組合。
本公開實施例中，第一半導體層111和第二半導體層112的材料不同，因為後續需要去除第一半導體層111，保留第二半導體層112。因此，第一半導體層111相對於第二半導體層112具有較大的選擇蝕刻比，例如第一半導體層111相對於第二半導體層112的蝕刻選擇比可以為5~15，從而在蝕刻過程中第一半導體層111相對於第二半導體層112更容易被蝕刻去除。
本公開實施例中，第一半導體層111的厚度可以是5~50奈米（nm），例如為8nm或者45nm；第二半導體層112的厚度可以是15~100nm，例如為20nm或者75nm。疊層結構11中第一半導體層111和第二半導體層112的層數可以根據需要的電容密度（或儲存密度）來設置，第一半導體層111和第二半導體層112的層數越多，形成的半導體結構的集成度更高且電容密度越大。
本公開實施例中，第一半導體層111和第二半導體層112可以通過以下任一沉積製程形成：化學氣相沉積（Chemical Vapor Deposition，CVD）製程、物理氣相沉積（Physical Vapor Deposition，PVD）製程、原子層沉積（Atomic Layer Deposition，ALD）製程、旋塗製程、塗布製程或薄膜製程等。
如圖2c所示，去除第一區域A中的第一半導體層111，以曝露出第一區域A的第二半導體層112。
本公開實施例中，可以通過濕式（例如，採用濃硫酸、氫氟酸、濃硝酸等強酸蝕刻）或者乾式蝕刻技術去除疊層結構11中的第一半導體層111。由於第一半導體層111相對於第二半導體層112具有高蝕刻選擇比，如此，在去除第一半導體層111時可以不損傷第二半導體層112。
如圖2d所示，對曝露出的第二半導體層112進行減薄處理，以形成初始主動層12。
本公開實施例中，可以通過以下兩種方式對第二半導體層112進行減薄處理，以形成初始主動層12：
方式一：對第二半導體層112直接進行乾式蝕刻，直至形成所需要的厚度時，停止蝕刻。
方式二：原位氧化第二半導體層112，將部分第二半導體層112氧化為氧化矽層，通過濕式蝕刻或者乾式蝕刻技術去除氧化矽層。
本公開實施例中，將第二半導體層112減薄至15~20nm，形成初始主動層12，例如形成的初始主動層12的厚度可以為18nm，如此，可以形成由全空泛半導體層形成的通道區，此時，電洞容易在源區被複合而不會發生累積，所以可以改善浮體效應；另外，由於相鄰兩個初始主動層12之間的間隙變大，如此，可以為後續閘極結構和字線結構的形成預留出更大的空間，降低了字線耦合作用、以及閘極結構和字線結構的製備製程複雜度和製造成本。
需要說明的是，在其它實施例中，也可以不對第二半導體層112進行減薄處理。
在一些實施例中，處理初始主動層12，以形成主動層13可以包括以下步驟：在初始主動層12的表面依次形成犧牲層121和第一隔離層122；其中，第一隔離層122充滿犧牲層121之間的空隙。去除在第二方向上具有第一長度的初始主動層12，形成第一空間；去除在第二方向上具有第二長度的犧牲層121，曝露出部分初始主動層12，形成第二空間；其中，第二空間包括第一空間、且第二長度大於第一長度，曝露出的部分初始主動層12構成主動層13。
如圖2e和圖2f所示，在初始主動層12的表面依次形成犧牲層121和第一隔離層122，去除在Y軸方向上具有第一長度L1的初始主動層12，形成第一空間C。
本公開實施例中，犧牲層121的材料可以是氧化矽或其它適合的材料。第一隔離層122的材料可以是氮化矽或者其它適合的材料。這裡，犧牲層121相對於第一隔離層122具有不同的蝕刻選擇比，例如，犧牲層121與半導體基板10之間的蝕刻選擇比是第一隔離層122與半導體基板10之間的蝕刻選擇比的5~10倍。犧牲層121和第一隔離層122均可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、旋塗製程、塗布製程或者爐管製程。
本公開實施例中，犧牲層121的厚度可以是15~20nm，例如為17nm；第一隔離層122的厚度可以是10~20nm，例如為15nm。
本公開實施例中，第一隔離層122一方面可以隔離相鄰的兩個梳狀閘極結構，另一方面可以與後續形成的支撑層共同作為半導體結構的支撑結構，從而提高半導體結構的穩定性。
本公開實施例中，可以採用濕式蝕刻製程側向蝕刻去除具有第一長度L1的初始主動層12。濕式蝕刻採用的蝕刻溶液可以是氫氟酸溶液，也可以是稀釋氫氟酸與氨水的混合溶液。
如圖2g所示，去除在第二方向上具有第二長度L2的犧牲層121，曝露出部分初始主動層12，形成第二空間D；其中，第二空間D包括第一空間C、且第二長度L2大於第一長度L1，曝露出的部分初始主動層12構成主動層13。
本公開實施例中，可以採用濕式蝕刻製程側向蝕刻去除具有第二長度L2的犧牲層121，形成主動層13，濕式蝕刻採用的蝕刻溶液可以是稀釋氫氟酸與氨水的混合溶液。
需要說明的是，在形成主動層13時，犧牲層121未被完全去除，保留的部分犧牲層121用於隔離之後形成的梳狀閘極結構與位元線結構，以及梳狀閘極結構與電容結構，以減少漏電流的產生。
接下來，可以參考圖2h和圖2l，執行步驟S102，在第一區域A中形成位於主動層13表面的初始閘極結構14。
在一些實施例中，初始閘極結構14可以通過以下步驟形成：在主動層13的表面依次形成閘極介質層141和閘極導電層142，閘極導電層142充滿第二空間D。
本公開實施例中，閘極介質層141採用的材料可以是氧化矽或者其它適合的材料；閘極導電層142採用的材料可以包括多晶矽、金屬（例如鎢、銅、鋁、鈦、鉭、釕、等）、金屬合金、金屬矽化物、氮化鈦、中的一種或者任意組合。
本公開實施例中，閘極介質層141可以通過原位水汽生成製程（In-Situ Steam Generation，ISSG）形成，閘極介質層141的厚度可以是4.5~10nm，例如為5nm或者9nm。閘極導電層142可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程。
接下來，可以參考圖2j和圖2k，執行步驟S103，蝕刻初始閘極結構14，形成沿第三方向堆疊的梳狀閘極結構17。其中，圖2j為部分梳狀閘極結構的三維視圖，圖2k和圖2l為形成梳狀閘極結構的剖視圖。
在一些實施例中，梳狀閘極結構17至少可以包括在第一方向上間隔排列的第一閘極結構，在其它實施例中，梳狀閘極結構17還可以包括：與位於同一層的第一閘極結構171均連接的第二閘極結構172。
如圖2j所示，梳狀閘極結構17包括：第一閘極結構171和第二閘極結構172，第二閘極結構172與位於同一層的第一閘極結構171連接。
本公開實施例中，第一閘極結構171在基底表面（即半導體基板10）上的投影可以為U型；第一閘極結構171可以為雙閘結構，例如第一閘極結構171覆蓋主動層的頂面和底面，第一閘極結構171在Y軸方向上的尺寸可以為第二閘極結構172在Y軸方向上的尺寸的2~3倍。
在其它實施例中，第一閘極結構171在基底表面（即半導體基板10）上的投影還可以為矩形。
在一些實施例中，如圖2k和圖2l所示，梳狀閘極結構17可以通過以下步驟形成：同時去除部分初始閘極結構和第二區域B中的部分疊層結構11，形成沿X軸方向交替排列的L型凹槽15和隔離凹槽16，剩餘的初始閘極結構構成梳狀閘極結構17；其中，隔離凹槽16在第二方向上的尺寸L3大於L型凹槽15在第二方向上的尺寸L4。
本公開實施例中，隔離凹槽16將主動層分割為沿X軸方向排列的多個主動結構130。
本公開實施例中，沿X軸方向位於L型凹槽15兩側的兩個疊層結構，在第二方向具有不同的尺寸，例如，第一個疊層結構11a和第二個疊層結構11b沿X軸方向位於L型凹槽15兩側，第一個疊層結構11a在Y軸方向上的尺寸L5大於第二個疊層結構11b在Y軸方向上的尺寸L6。
本公開實施例中，可以採用乾式（例如等離子蝕刻製程、反應離子蝕刻製程或者離子銑製程）或者濕式蝕刻製程來蝕刻初始閘極結構和第二區域B中的部分疊層結構11。其中，乾式蝕刻採用的氣體可以為三氟甲烷（CHF 3）、四氟化碳（CF 4）、二氟甲烷（CH 2F 2）、氫溴酸（HBr）、氯氣（Cl 2）或六氟化硫（SF 6）中的一種或它們的組合。
在本公開實施例中，形成的梳狀閘極結構17具有較寬的通道區，從而可以降低短通道效應，進而可以提高所形成半導體結構的性能。
在一些實施例中，如圖2m所示，在形成梳狀閘極結構17之後，半導體結構的形成方法還包括：形成沿第三方向依次堆疊的字線臺階18；其中，字線臺階18中的每一層字線與對應的沿第一方向排列的梳狀閘極結構中的多個第二閘極結構172電連接。
在本公開實施例中，首先，在第一區域A的表面形成具有第一開口的光刻膠層；第一開口曝露出第一區域A的一端；通過具有第一開口的光刻膠層蝕刻第一區域A，形成第一階梯結構；其次，在第一階梯結構表面形成具有第二開口的光刻膠層，第二開口曝露部分第一階梯結構，通過具有第二開口的光刻膠層蝕刻第一階梯結構形成第二階梯結構，其中，第二開口在第一方向的尺寸大於第一開口的尺寸；再次，在第二階梯結構表面形成具有第三開口的光刻膠層，第三開口曝露部分第二階梯結構，通過第三開口的光刻膠層蝕刻第二階梯結構形成第三階梯結構，其中，第三開口在第一方向的尺寸大於第二開口的尺寸；循環上述步驟，經過多次蝕刻過程，最終形成字線臺階18，字線臺階18在沿Z軸方向從下至上具有逐層減小的長度。
在其它實施例中，字線臺階18還可以通過以下步驟形成：首先，在第一區域A的基板表面形成具有第一長度的第一字線，其中，第一字線與沿X軸方向上最底層的第一層梳狀閘極結構17電連接；其次，在第一字線表面形成具有第二長度的第一隔離單元；在第一隔離單元表面形成具有第二長度的第二字線，第二字線與沿第三方向上次底層的第二層梳狀閘極結構17電連接，其中，第一長度大於第二長度，第一隔離單元配置為隔離相鄰的第一字線和第二字線；再次，在第二字線表面形成具有第三長度的第二隔離單元；在第二隔離單元表面形成具有第三長度的第三字線，其中，第三字線與沿X軸方向自下而上的第三層梳狀閘極結構17電連接，其中，第二長度大於第三長度，第二隔離單元配置為隔離相鄰的第二字線和第三字線；循環上述步驟，經過多次形成過程，形成由多條字線構成字線臺階18。
本公開實施例中，形成梳狀閘極結構17，並採用字線側接的方法，不僅解決了同一平面上字線的互聯對於多層堆疊來說難以實現的問題，還可以通過控制側接的字線尺寸來控制字線耦合。
最後，可以參考圖3a~圖3i，執行步驟S104、在第二區域B形成沿第三方向延伸的位元線結構22和沿第二方向延伸的電容結構24，位元線結構22與電容結構24均與第一閘極結構171連接。
在一些實施例中，如圖3a和圖3b所示，在形成位元線結構22和電容結構24之前，半導體結構的形成方法包括：在L型凹槽15和隔離凹槽16中填充隔離材料，形成第二隔離層19。
本公開實施例中，隔離材料可以是氧化矽、氮化矽、氮氧化矽或者其它合適的材料。第二隔離層19可以通過任意一種沉積製程形成。
如圖3c和圖3d所示，去除位於第二區域B的第二隔離層19和第一半導體層111，曝露出第一個疊層結構11a和第二個疊層結構11b中的第二半導體層112，曝露出的第二半導體層112，分別形成沿X軸方向交替排列的第一主動柱131和第二主動柱132；其中，第一主動柱131包括沿X軸方向依次排布的第一子柱1311和第二子柱1312，第二主動柱132在第一子柱1311沿X軸方向上的投影區域內。本公開實施例中，第二子柱1312用於形成電容結構；第二主動柱132用於形成位元線結構。
本公開實施例中，可以通過乾式蝕刻技術或濕式蝕刻技術去除位於第二區域B中的第二隔離層19和第一半導體層111。
在其它實施例中，還可以對第一主動柱131和第二主動柱132進行減薄處理，減薄處理的方式包括以下兩種：
方式一：對第一主動柱131和第二主動柱132直接進行乾式蝕刻，直至形成所需要的厚度時，停止蝕刻。
方式二：原位氧化第一主動柱131和第二主動柱132，將部分第一主動柱131和部分第二主動柱132氧化為氧化矽層，通過濕式蝕刻或者乾式蝕刻技術去除氧化矽層。
本公開實施例中，通過對第一主動柱131和第二主動柱132進行減薄處理，使得相鄰的第一主動柱131和第二主動柱132之間的空隙變大，一方面，可以提高形成的電容結構電極之間的有效面積，進而提高形成的電容結構的電容量；另一方面，可以降低電容結構和位元線結構的製程複雜度，降低半導體結構的製造成本。
在一些實施例中，如圖3e所示，在形成電容結構24之前，且在形成第一主動柱131之後，半導體結構的形成方法還包括：在第一子柱1311的表面形成支撑層23；支撑層23填充於第一子柱1311之間。
本公開實施例中，支撑層23的材料可以是氮化矽或者碳氮化矽；支撑層23一方面用於支撑後續形成電容結構，防止電容結構的坍塌，提高了形成的半導體結構的穩定性；另一方面，可以隔離相鄰的電容結構，以及電容結構與位元線結構，減少漏電流的產生。
本公開實施例中，如圖3f所示，在形成電容結構之前，半導體結構的形成方法還包括：在第一區域A和第二主動柱132的表面形成第一保護層21，第一保護層21用於在形成電容結構24時保護第一區域A已經形成的梳狀閘極結構17和第二主動柱132部分不受損傷。第一保護層21的材料可以為低介電常數（Low K）材料，例如，可以是摻雜二氧化矽、有機聚合物或者多孔材料。
在一些實施例中，如圖3g和圖3h所示，電容結構24可以通過以下步驟形成：在第二子柱1312的表面依次形成第一電極層241、電介質層242和第二電極層243，以形成電容結構24。
本公開實施例中，第一電極層241、電介質層242和第二電極層243可以通過以下任意一種沉積製程形成：選擇性原子層沉積製程、化學氣相沉積製程、物理氣相沉積製程和旋塗製程。第一電極層241和第二電極層243的材料可以包括金屬或者金屬氮化物，例如，釕（Ru）或者氮化鈦。電介質層242的材料可以包括高K介質材料，例如可以是氧化鑭（La 2O 3）、氧化鋁（Al 2O 3）、氧化鉿（HfO 2）、氮氧化鉿（HfON）、矽酸鉿（HfSiOx）或氧化鋯（ZrO 2）中的一種或任意組合。在其它實施例中，第一電極層和第二電極層的材料還可以是多晶矽。
本公開實施例中，電容結構24沿Y軸方向延伸，也就是說，電容結構24是水平的，一方面，相較於高縱橫比（即高度與寬度或者直徑之比）的垂直電容結構，水平電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性；另一方面，多個電容結構在垂直方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
在一些實施例中，在形成第一電極層241之前，半導體結構的形成方法還包括：在第二子柱1312的表面形成金屬矽化物。實施時，可以在第二子柱1312的表面上沉積一層金屬材料，例如可以是鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鎢（W）、鉑（Pt）以及鈀（Pd）中的任何一種；之後通過快速熱退火處理使得金屬材料與第二子柱1312相互反應，從而在第二子柱1312的表面形成金屬矽化物。由於金屬矽化物具有較低的阻值，因此可以降低下電極與第二子柱之間的接觸電阻，進而可以降低半導體結構的功耗。
在一些實施例中，在形成電容結構24之後，方法還包括：去除第一保護層21。例如，可以採用乾式或者濕式蝕刻製程來去除第一保護層21。
在一些實施例中，半導體結構的形成方法還包括：在第二電極層243表面形成導電層，導電層填充於相鄰的第二電極層243之間。導電層的材料可以是多晶矽，也可以是其它任意一種合適的導電材料，例如，摻雜多晶矽。
本公開實施例中，如圖3i所示，在形成位元線結構之前，半導體結構的形成方法還包括：在第一區域A、支撑層23和電容結構24的表面形成第二保護層20，第二保護層20用於在形成位元線結構22時保護已經形成的梳狀閘極結構17、支撑層23和電容結構24不受損傷。第二保護層20的材料可以為低介電常數材料，例如，可以是摻雜二氧化矽、有機聚合物或者多孔材料。
在一些實施例中，請繼續參見圖3i，位元線結構22可以通過以下步驟形成：在第二主動柱132的表面形成依次形成第三半導體層221和位元線金屬層222。
其中，第三半導體層221的材料可以是金屬矽化物，由於金屬矽化物具有較低的阻值，因此可以降低位元線金屬層222與第二主動柱132之間的接觸電阻，從而可以進一步降低半導體結構的功耗。位元線金屬層222的材料可以是任意一種導電性能較好的材料，例如可以為鎢、鈷、銅、鋁、氮化鈦、含鈦金屬層、多晶矽或其任何組合。
在一些實施例中，在形成位元線結構22之後，半導體結構的形成方法還包括：去除第二保護層20。
本公開實施例中，形成梳狀閘極結構，並採用字線側接的方法，不僅解決了同一平面上字線的互聯對於多層堆疊來說難以實現的問題，還可以通過控制側接的字線尺寸來減小字線的耦合作用。另外，由於本公開實施例中的電容結構沿第二方向延伸，即本公開實施例中的電容結構呈水平狀，相較於高深寬比的垂直電容結構，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性，且多個電容結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
本公開實施例還提供一種半導體結構，圖4a~圖4c為本公開實施例提供的半導體結構的結構示意圖，其中，圖4a為三維視圖。如圖4a~圖4c所示，半導體結構100至少包括：半導體基板10，半導體基板10包括沿第二方向（Y軸方向）依次排列的第一區域A和第二區域B；位於半導體基板10表面的主動結構130；主動結構130沿第一方向（X軸方向）和第三方向（Z軸方向）陣列排布；梳狀閘極結構17，位於第一區域A上主動結構的表面，且梳狀閘極結構17至少包括在X軸方向間隔排列的第一閘極結構171。
在一些實施例中，請繼續參見圖4a~圖4c，半導體結構100還包括：沿Z軸方向延伸的位元線結構22和沿Y軸方向延伸的電容結構24；位元線結構22與電容結構24均位於第二區域B上，且均與第一閘極結構171連接。
在一些實施例中，請繼續參見圖4b和圖4c，電容結構24包括第一電極層241、電介質層242和第二電極層243。位元線結構22包括第三半導體層221和位元線金屬層222。
在一些實施例中，請繼續參見圖4a~圖4c，梳狀閘極結構17還包括：與位於同一層的第一閘極結構171均連接的第二閘極結構172。
在一些實施例中，請繼續參見圖4b和圖4c，主動結構130包括位於第二區域B上、且沿X軸方向排列的第一主動柱131和第二主動柱132、以及位於第一區域A上的通道柱25；第一主動柱131和第二主動柱132均與通道柱25連接。第一閘極結構171至少覆蓋通道柱25沿Z軸方向上的第一表面和第二表面；其中，第一閘極結構171包括層疊設置的閘極介質層141和閘極導電層142。
在一些實施例中，通道柱25在半導體基板10上的投影為U型。在其它實施例中，通道柱25在半導體基板10上的投影還可以為矩形。
在一些實施例中，請繼續參見圖4b，第一主動柱131包括第一子柱（未示出）和第二子柱1312，電容結構24形成於第二子柱1312上；位元線結構22形成於第二主動柱132上；同一主動結構130的第一主動柱131和第二主動柱132之間具有L型凹槽15。沿X軸方向相鄰的主動結構130之間具有隔離凹槽16；其中，隔離凹槽16在Y軸方向上的尺寸L3大於L型凹槽15在Y軸方向上的尺寸L4。
在一些實施例中，請繼續參見圖4b，半導體結構100還包括：支撑層23，支撑層23位於第一子柱的表面，且支撑層23呈填充於第一子柱之間。支撑層23用於支撑沿Z軸方向堆疊的多個電容結構24、多個位元線結構22，以及多個梳狀閘極結構17。
在一些實施例中，請繼續參見圖4a，半導體結構100還包括：字線臺階18；字線臺階18沿Z軸方向依次堆疊，且字線臺階中的每一層字線與對應的沿X軸方向排列的梳狀閘極結構17中的多個第二閘極結構172連接。
本公開實施例中，第一閘極結構可以是雙閘結構，第一閘極結構171在Y軸方向上的尺寸可以為第二閘極結構172在Y軸方向上的尺寸的2~3倍。
本公開實施例中，形成的梳狀閘級結構具有很寬的通道區，從而可以降低短通道效應，同時，形成的雙閘結構可以進一步提高閘極的控制能力，進而可以提高所形成半導體結構的性能。
本公開實施例提供的半導體結構與上述實施例提供的半導體結構的形成方法類似，對於本公開實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡不再贅述。
本公開實施例提供的半導體結構，形成了梳狀閘極結構，且字線結構位於梳狀閘極結構的外側，可以實現多層堆疊結構中同一平面上字線的互聯；另外，本公開實施例中的電容結構呈水平狀、且沿第一方向和第三方向陣列排布，水平狀的電容結構可以減少傾倒或者折斷的可能性，多個電容結構在第三方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
圖5a和圖5b為本公開實施例提供的半導體結構的平面結構示意圖，如圖5a和圖5b所示，半導體結構100包括：沿X軸方向和Z軸方向陣列排布的第一閘極結構171、位元線結構22和電容結構24；其中，位元線結構22和電容結構24均與梳狀閘極結構17連接。
本公開實施例中，一個第一閘極結構171和一個電容結構24構成一個儲存單元；沿X軸方向相鄰的儲存單元布局相同（如圖5a所示），或者，沿X軸方向相鄰的儲存單元呈軸對稱（如圖5b所示）。
在一些實施例中，請繼續參見圖5a和圖5b，半導體結構100包括：與同一層的第一閘極結構171均連接的第二閘極結構172，沿X軸方向排列的位於同一層的第一閘極結構171和第二閘極結構172構成梳狀閘極結構17。
在一些實施例中，請繼續參見圖5a和圖5b，半導體結構100還包括沿X軸方向延伸的字線臺階18，其中，字線臺階18中的每一層字線與對應的沿X軸方向排列的多個第一閘極結構171電連接。
除此之外，本公開實施例還提供一種布局結構，圖6a和圖6b為本公開實施例提供的布局結構的平面布局圖，布局結構200包括：沿Y軸方向依次間隔排布的上述半導體結構100。
如圖6a和圖6b所示，半導體結構100包括多個沿X軸方向和Z軸方向陣列排布的儲存單元；儲存單元至少包括一個第一閘極結構171和一個電容結構24；其中，Y軸方向上相鄰兩個儲存單元呈中心對稱；且Y軸方向上相鄰兩個儲存單元的電容結構24在X軸方向上的投影區域至少部分重合。
本公開實施例中，儲存單元還包括第二閘極結構172，其中，第一閘極結構171和第二閘極結構172構成梳狀閘極結構17。
在一些實施例中，請繼續參見圖6a和圖6b，半導體結構100還包括位元線結構22和字線臺階18。
在一些實施例中，請繼續參見圖6a，X軸方向上相鄰的兩個儲存單元布局相同。
在一些實施例中，請繼續參見圖6b，X軸方向上相鄰的兩個儲存單元布局呈軸對稱。
本公開實施例提供的布局結構可以有效利用半導體結構中的空間，實現半導體結構的微縮。
在本公開所提供的幾個實施例中，應該理解到，所揭露的設備和方法，可以通過非目標的方式實現。以上所描述的設備實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，如：多個單元或組件可以結合，或可以集成到另一個系統，或一些特徵可以忽略，或不執行。
本公開所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。
以上所述，僅為本公開的一些實施方式，但本公開的保護範圍並不局限於此，任何熟悉本技術領域的具有通常知識者在本公開揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本公開的保護範圍之內。因此，本公開的保護範圍應以所述申請專利範圍的保護範圍為準。
產業利用性
本公開實施例中，由於形成了梳狀閘極結構，且梳狀閘極結構外側的閘極金屬層可以作為半導體結構的字線，如此，通過梳狀閘極結構不僅可以實現多層堆疊結構中同一平面上字線的互聯，還可以實現控制字線的尺寸，進而減小字線臺階之間的耦合作用。
10:半導體基板 11:疊層結構 11a:第一個疊層結構 11b:第二個疊層結構 111:第一半導體層 112:第二半導體層 12:初始主動層 121:犧牲層 122:第一隔離層 13:主動層 130:主動結構 14:初始閘極結構 141:閘極介質層 142:閘極導電層 15:L型凹槽 16:隔離凹槽 17:梳狀閘極結構 171:第一閘極結構 172:第二閘極結構 18:字線臺階 19:第二隔離層 131:第一主動柱 1311:第一子柱 1312:第二子柱 132:第二主動柱 20:第二保護層 21:第一保護層 221:第三半導體層 222:位元線金屬層 22:位元線結構 23:支撑層 24:電容結構 241:第一電極層 242:電介質層 243:第二電極層 25:通道柱 100:半導體結構 200:布局結構 A:第一區域 B:第二區域 C:第一空間 D:第二空間 L1:第一長度 L2:第二長度 L3,L4,L5,L6:尺寸 S101,S102,S103,S104:步驟
在附圖（其不一定是按比例繪製的）中，相似的符號可在不同的視圖中描述相似的部件。具有不同字母後綴的相似符號可表示相似部件的不同示例。附圖以示例而非限制的方式大體示出了本文中所討論的各個實施例。
圖1為本公開實施例提供的半導體結構形成方法的流程示意圖；
圖2a~圖2m、圖3a~圖3i為本公開實施例提供的半導體結構形成過程中的結構示意圖；
圖4a~圖4c為本公開實施例提供的半導體結構的結構示意圖；
圖5a和圖5b為本公開實施例提供的半導體結構的平面結構示意圖；
圖6a和圖6b為本公開實施例提供的布局結構的平面布局圖。
S101,S102,S103,S104:步驟

Claims (10)

  1. 一種半導體結構的形成方法，所述方法包括：提供基底，所述基底包括沿第二方向依次排列的第一區域和第二區域，所述第一區域包括沿第三方向間隔排列的主動層；在所述第一區域中形成位於所述主動層的表面的初始閘極結構；蝕刻所述初始閘極結構，形成沿所述第三方向堆疊的梳狀閘極結構，其中，所述梳狀閘極結構至少包括在第一方向上間隔排列的第一閘極結構，所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述基底的表面；在所述第二區域形成沿所述第三方向延伸的位元線結構和沿所述第二方向延伸的電容結構，所述位元線結構與所述電容結構均與所述第一閘極結構連接。
  2. 根據請求項1所述的方法，其中，所述主動層通過以下步驟形成：提供半導體基板；在所述半導體基板的表面形成位於所述第一區域和所述第二區域的疊層結構，所述疊層結構包括交替堆疊的第一半導體層和第二半導體層；去除所述第一區域中的所述第一半導體層，以曝露出所述第一區域的所述第二半導體層；對曝露出的所述第二半導體層進行減薄處理以形成初始主動層；處理所述初始主動層，以形成所述主動層。
  3. 根據請求項2所述的方法，其中，所述處理所述初始主動層以形成所述主動層，包括：在所述初始主動層的表面依次形成犧牲層和第一隔離層，其中，所述第一隔離層填充於所述犧牲層之間；去除在所述第二方向上具有第一長度的所述初始主動層，形成第一空間；去除在所述第二方向上具有第二長度的所述犧牲層，曝露出部分初始主動層，形成第二空間，其中，所述第二空間包括所述第一空間，且所述第二長度大於所述第一長度，曝露出的所述部分初始主動層構成所述主動層，其中，在所述第一區域中形成位於所述主動層的表面的所述初始閘極結構，包括：在所述主動層的表面依次形成閘極介質層和閘極導電層，其中，所述閘極導電層充滿所述第二空間，所述梳狀閘極結構還包括：與位於同一層的所述第一閘極結構均連接的第二閘極結構，其中，在形成所述梳狀閘極結構之後，所述半導體結構的形成方法還包括：形成沿所述第三方向依次堆疊的字線臺階，其中，所述字線臺階中的每一層字線與對應的沿所述第一方向排列的所述梳狀閘極結構中的所述第二閘極結構電連接。
  4. 根據請求項3所述的方法，其中，所述第一閘極結構在所述基底的表面上的投影為U型，所述梳狀閘極結構通過以下步驟形成：同時去除部分所述初始閘極結構和所述第二區域中的部分所述疊層結構，形成沿所述第一方向交替排列的L型凹槽和隔離凹槽，剩餘的所述初始閘極結構構成所述梳狀閘極結構，其中，所述隔離凹槽在所述第二方向上的尺寸大於所述L型凹槽在所述第 二方向上的尺寸，且所述隔離凹槽將所述主動層分割為在所述第一方向排列的多個主動結構，其中，位於所述L型凹槽所述第一方向兩側的所述疊層結構，在所述第二方向具有不同的尺寸，其中，在所述第二區域形成沿所述第三方向延伸的所述位元線結構和沿所述第二方向延伸的所述電容結構，包括：在所述L型凹槽和所述隔離凹槽中填充隔離材料，形成第二隔離層；去除位於所述第二區域的所述第二隔離層和所述第一半導體層，剩餘的所述第二半導體層，形成沿所述第一方向交替排列的第一主動柱和第二主動柱，其中，所述第一主動柱包括第一子柱和第二子柱；在所述第二子柱的表面形成所述電容結構；在所述第二主動柱的表面形成所述位元線結構，其中，在形成所述電容結構之前，所述方法還包括：在所述第一子柱的表面形成支撑層，所述支撑層填充於所述第一子柱之間，其中，在所述第二子柱的表面形成所述電容結構，包括：在所述第二子柱的表面依次形成第一電極層、電介質層和第二電極層，以形成所述電容結構。
  5. 一種半導體結構，至少包括：半導體基板，所述半導體基板包括沿第二方向依次排列的第一區域和第二區域；位於所述半導體基板的表面的主動結構，所述主動結構沿第一方向和第三方向陣列排布； 梳狀閘極結構，位於所述第一區域上所述主動結構的表面，且所述梳狀閘極結構至少包括在所述第一方向間隔排列的第一閘極結構；沿所述第三方向延伸的位元線結構；沿第二方向延伸的電容結構，所述位元線結構與所述電容結構均位於所述第二區域上，且均與所述第一閘極結構連接，其中，所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述半導體基板的表面。
  6. 根據請求項5所述的半導體結構，其中，所述主動結構包括位於所述第二區域上、且沿所述第一方向排列的第一主動柱和第二主動柱，以及位於所述第一區域上的通道柱，其中，所述第一主動柱和所述第二主動柱均與所述通道柱連接；其中，所述第一閘極結構覆蓋所述通道柱沿所述第三方向上的第一表面和第二表面，所述第一閘極結構包括層疊設置的閘極介質層和閘極導電層；其中，所述通道柱在所述半導體基板上的投影為U型。
  7. 根據請求項6所述的半導體結構，其中，所述電容結構形成於所述第一主動柱上；所述位元線結構形成於所述第二主動柱上；且同一所述主動結構的所述第一主動柱和所述第二主動柱之間具有L型凹槽，其中，沿所述第一方向相鄰的所述主動結構之間具有隔離凹槽，所述隔離凹槽在所述第二方向上的尺寸大於所述L型凹槽在所述第二方向上的尺寸。
  8. 根據請求項5所述的半導體結構，所述梳狀閘極結構還包括：與位於同一層的所述第一閘極結構均連接的第二閘極結構，其中，所述半導體結構還包括：字線臺階，所述字線臺階沿所述第三方向依次堆疊，且所述字線臺階中的每一層字線與對應的沿所述第一方向排列的所述梳狀閘極結構中的多個所述第二閘極結構連接。
  9. 一種布局結構，包括：沿第二方向依次間隔排布的、如上述請求項5至9中任一項所述半導體結構，所述半導體結構包括沿第一方向和第三方向陣列排布的儲存單元，且所述儲存單元包括一個第一閘極結構和一個電容結構；其中，所述第二方向上相鄰的兩個所述儲存單元呈中心對稱，且所述第二方向上相鄰的兩個所述儲存單元的所述電容結構在所述第一方向上的投影區域至少部分重合。
  10. 根據請求項9所述的布局結構，其中，所述第一方向上相鄰的兩個所述儲存單元布局相同或者呈軸對稱。
TW112120357A 2022-06-24 2023-05-31 半導體結構及其形成方法、布局結構 TWI856686B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210730342.3A CN117334565B (zh) 2022-06-24 2022-06-24 半导体结构及其形成方法、版图结构
CN2022107303423 2022-06-24

Publications (2)

Publication Number Publication Date
TW202401770A TW202401770A (zh) 2024-01-01
TWI856686B true TWI856686B (zh) 2024-09-21

Family

ID=87747902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112120357A TWI856686B (zh) 2022-06-24 2023-05-31 半導體結構及其形成方法、布局結構

Country Status (3)

Country Link
CN (1) CN117334565B (zh)
TW (1) TWI856686B (zh)
WO (1) WO2023245755A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513786B (en) * 2001-12-31 2002-12-11 Winbond Electronics Corp Semiconductor memory
TW201117358A (en) * 2009-11-03 2011-05-16 Taiwan Memory Corp Electronic device and fabrication method thereof and memory device
TW201123426A (en) * 2009-12-29 2011-07-01 Taiwan Memory Corp Buried bit line process and scheme
TW201248821A (en) * 2011-05-19 2012-12-01 Nanya Technology Corp Test key structure for monitoring gate conductor to deep trench misalignment and testing method thereof
TW201304073A (zh) * 2011-03-10 2013-01-16 Semiconductor Energy Lab 記憶體裝置及其製造方法
US20210104527A1 (en) * 2019-10-08 2021-04-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
US20210183862A1 (en) * 2019-12-16 2021-06-17 Samsung Electronics Co., Ltd. Semiconductor memory device and method for manufacturing the same
US20210183861A1 (en) * 2019-12-12 2021-06-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
US20210257366A1 (en) * 2020-02-19 2021-08-19 SK Hynix Inc. Memory device
US20220122976A1 (en) * 2020-10-16 2022-04-21 SK Hynix Inc. Memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129681B2 (en) * 2012-04-13 2015-09-08 Sandisk Technologies Inc. Thin film transistor
KR102657082B1 (ko) * 2019-08-05 2024-04-16 삼성전자주식회사 반도체 메모리 소자
KR102753706B1 (ko) * 2020-02-13 2025-01-10 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102741405B1 (ko) * 2020-07-07 2024-12-12 에스케이하이닉스 주식회사 반도체 장치
US11393820B2 (en) * 2020-10-26 2022-07-19 Micron Technology, Inc. Vertical digit line for semiconductor devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513786B (en) * 2001-12-31 2002-12-11 Winbond Electronics Corp Semiconductor memory
TW201117358A (en) * 2009-11-03 2011-05-16 Taiwan Memory Corp Electronic device and fabrication method thereof and memory device
TW201123426A (en) * 2009-12-29 2011-07-01 Taiwan Memory Corp Buried bit line process and scheme
TW201304073A (zh) * 2011-03-10 2013-01-16 Semiconductor Energy Lab 記憶體裝置及其製造方法
TW201248821A (en) * 2011-05-19 2012-12-01 Nanya Technology Corp Test key structure for monitoring gate conductor to deep trench misalignment and testing method thereof
US20210104527A1 (en) * 2019-10-08 2021-04-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
US20210183861A1 (en) * 2019-12-12 2021-06-17 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
US20210183862A1 (en) * 2019-12-16 2021-06-17 Samsung Electronics Co., Ltd. Semiconductor memory device and method for manufacturing the same
US20210257366A1 (en) * 2020-02-19 2021-08-19 SK Hynix Inc. Memory device
US20220122976A1 (en) * 2020-10-16 2022-04-21 SK Hynix Inc. Memory device

Also Published As

Publication number Publication date
TW202401770A (zh) 2024-01-01
CN117334565B (zh) 2026-04-28
CN117334565A (zh) 2024-01-02
WO2023245755A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
EP4328957B1 (en) Semiconductor structure and forming method therefor, and layout structure
US9269720B1 (en) Methods of fabricating semiconductor devices
US12543304B2 (en) Semiconductor structure, method for forming same and layout structure
EP4318586B1 (en) Semiconductor structure and forming method therefor, and layout structure
US12419028B2 (en) Semiconductor structure and method for forming same
JP7656731B2 (ja) 半導体構造の形成方法
TWI851262B (zh) 半導體結構及其形成方法、佈局結構
TWI860035B (zh) 半導體結構及其形成方法
US20230016558A1 (en) Capacitor stack structure and method for forming same
US12439615B2 (en) Semiconductor structure and method for forming same
WO2024026933A1 (zh) 半导体结构及其形成方法
TWI856686B (zh) 半導體結構及其形成方法、布局結構
TWI867579B (zh) 半導體結構及其形成方法、布局結構
TWI867556B (zh) 半導體結構及其形成方法
US20240057308A1 (en) Semiconductor structure and method for forming same
TW202401767A (zh) 半導體結構及其形成方法
WO2023216392A1 (zh) 电容器堆叠结构及其形成方法
TW202401749A (zh) 半導體結構及其形成方法
CN119545789A (zh) 集成电路器件及制造集成电路器件的方法