TWI870868B - 用於處理光電裝置的方法 - Google Patents

用於處理光電裝置的方法 Download PDF

Info

Publication number
TWI870868B
TWI870868B TW112119102A TW112119102A TWI870868B TW I870868 B TWI870868 B TW I870868B TW 112119102 A TW112119102 A TW 112119102A TW 112119102 A TW112119102 A TW 112119102A TW I870868 B TWI870868 B TW I870868B
Authority
TW
Taiwan
Prior art keywords
layer
reflective
thickness
depositing
stack
Prior art date
Application number
TW112119102A
Other languages
English (en)
Other versions
TW202405898A (zh
Inventor
路茲 哈派
Original Assignee
德商Ams歐斯朗國際有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商Ams歐斯朗國際有限公司 filed Critical 德商Ams歐斯朗國際有限公司
Publication of TW202405898A publication Critical patent/TW202405898A/zh
Application granted granted Critical
Publication of TWI870868B publication Critical patent/TWI870868B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • H10H20/835Reflective materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • H10H20/833Transparent materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/032Manufacture or treatment of electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/034Manufacture or treatment of coatings

Landscapes

  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明係有關一種用於處理一光電裝置的方法,其中藉由濺鍍或蒸鍍技術及隨後的剝離技術,在一半導體層堆疊的一表面上沉積具有一犧牲頂部層的一個以上的結構反射層部分。移除該犧牲頂部層,且在其上沉積不同材料的一覆蓋層。接著可以乾蝕刻所得結構以形成一平台形狀的光電裝置,而其側邊部分被一鈍化層覆蓋。在該一個以上的結構反射層部分上移除該保護層及該覆蓋層的一部分,以獲得針對該反射層的一電通道。

Description

用於處理光電裝置的方法
本申請案要求2022年5月25日提交的國際申請案PCT/EP2022/064235的優先權,藉由參照方式將其揭示內容全部併入。
本發明係有關一種用於處理光電裝置的方法及一種光電裝置本身。
當處理光電裝置時,反射層通常沉積在表面上,接著需要藉由乾蝕刻經由反射材料之頂部上的鈍化層來進出。為了此目的,反射材料(大部分時間本身是導電的)係被與乾蝕刻製程相容的導電覆蓋層所覆蓋。關於此,用語「相容」意謂著,在乾蝕刻製程期間,各自的覆蓋材料不應該消耗太多,且仍然表現出真正的蝕刻能力,儘管速度很低,以避免材料恰好重新沉積到蝕刻室中。
在一些情況下,藉由濺鍍技術來沉積反射層及覆蓋層,且藉由剝離技術來圖案化。濺鍍製程通常會在主要由覆蓋材料所組成的反射鏡的肉眼可見邊緣周圍產生點狀的晶粒。此種不需要的特徵實際上在沉積之後可能不再被移除,而不損壞整個覆蓋物。
本申請案的目的之一在於克服上述問題且實現一種用於光電裝置、尤其是所謂的µLED的簡單處理方法。
此目的及其他目的係由獨立項之標的來解決。在附屬項中概述所提出原理的特徵及其他態樣。
發明人已經認知到,上述問題中的一些係由濺鍍製程本身與剝離技術相結合所引起的。這些技術優於習知的沉積,但由於整個晶圓的不同空間佈局,在實際的阻劑剝離製程之前需要膠帶剝離製程,以從阻劑或是與阻劑的某些部分一起移除多餘的濺鍍材料。膠帶可以促進此移除製程。由於阻劑層相當薄且大約1µm等級,且特徵尺寸明顯更大,膠帶的黏著部分在阻劑之開口內可能容易地接觸濺鍍材料的頂表面,因此導致黏性殘留物。阻劑剝離介質無法在有限時間內可靠地移除它們,被濺鍍材料部分在此種溶劑中的有限溶解度而影響。
為了克服此問題,發明人係提出,在施加剝離製程之前,也在反射材料(亦即金屬)的頂部上沉積犧牲層。犧牲層係覆蓋濺鍍到半導體層堆疊之表面上的反射層材料,且防止在剝離製程之後黏著劑的殘留物保留在反射材料上。在移除多餘的金屬且剝離阻劑之後,在濕化學蝕刻步驟中對反射層材料及半導體堆疊選擇性地移除此犧牲層。換句話說,使用不蝕刻反射材料或半導體堆疊的濕蝕刻製程。
藉由利用犧牲層,可以促進污染物及黏著劑之殘留物的移除。ZnO係為可以用於作為犧牲層的適合材料。在移除之後,保留產品的一部分的實際覆蓋物係全晶圓地沉積。
在一些情況下,提出一種用於處理一光電裝置的方法。該方法包含:提供具有一主動層的一磊晶生長的半導體層堆疊的步驟。磊晶生長的半導體層堆疊可以生長在包括例如藍寶石或任何其他適合材料的生長基板上。磊晶生長的半導體層可以包括一個以上的緩衝層以使生長基板的晶格常數與所欲的半導體材料相匹配。緩衝層也用於掩埋任何缺陷且獲得平滑且均勻的表面。
磊晶生長的半導體層包含不同摻雜的部分。例如,一個以上的n摻雜區域係生長在生長基板上,接著是主動層及一個以上的p摻雜層。摻雜層可以繼承不同的功能,包括但不侷限於電流傳輸層或電流分佈層。主動層可以包含一個以上的量子阱。在一些情況下,可以在生長層堆疊期間執行量子阱混合,以實現主動層中靠近隨後形成的光電裝置的平台邊緣的部分中之主動層的帶隙的增加。
根據所提出的原理,藉由濺鍍或蒸鍍技術及隨後的剝離技術在該半導體層堆疊的一表面上沉積具有一犧牲頂部層的一個以上的結構反射層部分。在移除反射層部分的多餘材料且剝離阻劑之後,尤其是藉由濕蝕刻該犧牲頂部層以移除該犧牲頂部層。接著,在該一個以上的結構反射層部分及該半導體層堆疊的剩餘表面上沉積一覆蓋層。
此可以藉由濺鍍、蒸鍍或任何其他適合的技術來完成。由於其全晶圓沉積,覆蓋層沒有顯示朝向反射材料邊緣的任何錐形。再者,它可以作用成後續乾蝕刻製程中的蝕刻停止層。
隨後,在覆蓋層材料的頂部上可選地沉積保護層。由於此保護層係沉積到覆蓋層上,在半導體層堆疊之表面的上方在覆蓋層的區域中(亦即,在反射材料部分之間),也防止保護層的材料任何爬行到半導體層堆疊中的孔中。
在後續步驟中,硬層分別沉積在保護層或覆蓋層的頂部上。接著,執行一次以上的乾蝕刻製程以在該一個以上的結構反射層部分周圍形成一平台結構,其中該平台結構暴露該主動層。在一些情況下,可以將該主動層的暴露部分退火,且在其上沉積鈍化層。最後,在該一個以上的結構反射層部分上移除部分的該覆蓋層及可選的該保護層。
在一些情況下,沉積一個以上的結構反射層部分的步驟包含:將一反射材料濺鍍到該半導體層堆疊的一表面上,以在該表面上形成一個以上的結構反射層部分。同樣地,將該犧牲層濺鍍在該結構反射層上或以其他方式將該犧牲層沉積在該結構反射層上。接著,使用剝離技術從該一個以上的結構反射層部分之外的區域移除該反射層的材料。在一些情況下,將一光阻層沉積到該半導體層堆疊的該表面上且隨後在濺鍍該反射材料之前被結構化。
該反射層可以包含銀,該銀尤其是具有在80nm及250nm之間,且尤其是在100nm及200nm之間,且尤其是在130nm及180nm之間的厚度。銀是一種導電及高反射材料。依據光電裝置的波長而定,可以使用其他反射金屬,諸如金。該犧牲頂部層可以包含ITO及TiW中的至少一者。該犧牲頂部層具有在20nm及60nm之間且尤其是在40nm及50nm之間的厚度。
在一些情況下,由於濺鍍製程,該反射層可以包含具有一厚度的一曲面,靠近邊緣部分的厚度小於在中心的厚度。關於此,在沉積犧牲層之後,該層也可能繼承該曲面。然而,依據沉積參數而定,可以實現更平坦的表面形狀。同樣地,可以在濺鍍製程之後藉由機械或化學手段或是藉由細心選擇沉積製程的參數,將反射層平坦化。儘管此處提及濺鍍製程,但熟習此技藝之人士可以認知到,可以使用其他沉積製程在頂部上形成一個以上的結構反射層部分及犧牲層。在移除該犧牲層之後沉積在該一個以上的結構反射層部分之頂部上的該覆蓋層,係包含一KOH穩定材料且尤其是ITO。它包含在20nm及80nm之間且尤其是在40nm及60nm之間的厚度。
在一些更多的態樣,可選的該保護層可以包含:氧化鉿HfO x。關於此,應注意的是,HfO x對於後續步驟中使用的KOH及其他蝕刻劑包含一定的邊緣彈性,而此種彈性係依據其沉積期間的製程參數而定。它的厚度也可以變化且可以在15nm及50nm之間的範圍內且尤其在25nm及35nm之間的範圍內。該硬遮罩層可以包括SiN x。在一些情況下,硬遮罩層可以包括具有數個不同材料層的層結構,以確保逐步平台蝕刻製程。如果在不同的乾蝕刻步驟期間執行退火或其他步驟,此可能是有用的。
一些態樣係有關執行一次以上的乾蝕刻的步驟。例如,沉積一光阻層,使得部分的該光阻層覆蓋且延伸在該一個以上的結構反射層部分上。附加的光阻在第一蝕刻劑步驟期間確實部分地保護硬遮罩層,使得在硬遮罩中形成邊緣。乾蝕刻製程可以將部分的硬遮罩層暴露達至第一深度。接著移除該光阻層且可以繼續乾蝕刻製程。此將導致平台結構暴露反射層及覆蓋層周圍的主動層。在一些情況下,在第一及/或第二蝕刻步驟期間執行一次以上的退火步驟。例如,平台結構的側表面係使用KOH浴來退火。
為了保護平台結構中的主動層之邊緣,使用ALD(原子層沉積)製程來沉積薄的鈍化層,例如Al 2O 3。此鈍化層可以包含約30nm至100nm且尤其是約40nm至75nm的厚度。形成平台結構的乾蝕刻製程也可以暴露覆蓋層的側邊部分。那些暴露的側邊部分係沉積在半導體層堆疊上。換句話說,平台邊緣係與反射層的邊緣水平地間隔開。
最後,移除部分的該保護層及該覆蓋層的步驟使該反射層的該表面不暴露。因此,覆蓋層的一小部分材料將保留在反射材料的上方。此將防止不均勻地移除反射層材料,否則此是蝕刻劑引起的。用於移除部分的保護層及覆蓋層之蝕刻劑可以是基於Cl的反應離子蝕刻製程。
一些另外的態樣係有關一種光電裝置。該光電裝置包含:一平台結構半導體層堆疊,其包括一主動層及一頂表面。一反射層係配置在該頂表面的一中心區域中,使得與該頂表面相對的一底表面可以適當地作用成操作該光電裝置時的光發射面。
另外,一導電覆蓋層係覆蓋該中心區域中的該反射層且也延伸到該頂表面中圍繞該中心區域的第二區域上。第二區域係與平台結構相鄰。換句話說,該第二區域中背向該中心區域的側邊緣係形成該半導體層堆疊的平台的一部分。一鈍化層係覆蓋該平台結構半導體層堆疊的側邊且延伸在該覆蓋層的上方。最後,在該中心部分的上方在該鈍化層中形成一腔室,該腔室係部分地到達該覆蓋層中。因此,腔室使反射層的實際材料未被覆蓋。
在一些情況下,該光電裝置更包含:沉積在該覆蓋層上的一保護層,其中該保護層包含HfO x,該HfO x具有在15nm及50nm之間且尤其是在25nm及35nm之間的厚度。在一些其他態樣,該鈍化層包含Al 2O 3。該鈍化層可以包含約30nm至100nm且尤其是約40nm至75nm的厚度。該覆蓋層在一些情況下包含尤其是ITO 的一KOH穩定材料,該KOH穩定材料具有在20nm及80nm之間且尤其是在40nm及60nm之間的厚度。
以下的實施例及例子係揭示根據所提出原理的各種態樣及其組合。實施例及例子並非總是按比例繪製。同樣地,可以在尺寸上放大或縮小而顯示不同的元件以強調個別的態樣。不言而喻的是,附圖中所示的實施例及例子的個別態樣可以毫不費力地彼此組合,而不會與根據本發明的原理相抵觸。一些態樣係顯示規則的結構或形式。應注意的是,實際中可能會出現與理想形式的細微差異及偏差,然而,不會與本發明的構思相矛盾。
另外,個別的附圖及態樣不一定以正確的尺寸來顯示,個別元件之間的比例也不一定是基本正確的。一些態樣藉由將其放大顯示來突出地顯示。然而,關於附圖中的元件諸如「之上」、「上方」、「之下」、「下方」、「較大」、「較小」及其他的用語係正確地表示。因此,可以基於附圖來推斷元件之間的此種關係。
圖12係顯示根據所提出原理的數個態樣所製造的光電裝置。
儘管在圖12中目前僅顯示藉由所提出方法而製造的單個光電裝置,但熟習此技藝之人士可以認知到,可以根據本發明在單個晶圓上處理及製造複數個光電裝置。
因此,此處所例示的實施例係包含:生長基板10,例如呈藍寶石基板之形式。一個以上的不同摻雜區域係磊晶生長在生長基板10上,此處係顯示為具有埋入至其中的主動區域11a的單層11。
生長的不同摻雜區域可以包含:直接生長在藍寶石基板10上的緩衝層,以匹配不同的晶格常數以及提供平滑且均勻的生長表面。一些另外層可以作用成耦出結構且可以在重新接合光電裝置之後被粗糙化或以其他方式處理。在本例子中,n摻雜區域係沉積在緩衝層上。摻雜濃度遵循一定的分佈,以確保小的電阻及到主動層11a中的良好電荷載子注入。
出於簡單的目的,主動層11a在此處係顯示為單層。然而,主動層11a通常包含:由具有不同材料組成的量子阻障層所分開的一個以上的量子阱層,以實現不同的帶隙阻障。在主動區11a的頂部上沉積p摻雜材料,以提供到主動區域中的電流注入。
根據本發明,此處所例示的光電裝置係成形為具有在每個側上圍繞光電裝置的平台結構。形成腔室16a的側壁係略微地傾斜且被鈍化層18a覆蓋,該鈍化層18a在平台腔室中也沿著層11的n摻雜材料的部分延伸。
在主動層11a的上方,在層11的p摻雜區域之頂部上的中心區域中提供反射材料12,例如銀層。銀反射鏡係完全地由ITO或任何其他導電材料製成的覆蓋層包圍,因此,反射材料係與平台邊緣結構間隔開。此將確保電流注入較佳地發生在被反射材料覆蓋的區域中,因此減低靠近邊緣區域的電荷載子密度,藉此改進效率。連同諸如以下提及的量子阱混合的另外措施,可以增加量子效率。覆蓋層14係覆蓋材料12的頂表面且沿著p摻雜區域中與反射材料及反射鏡12相鄰的頂表面朝向平台結構的邊緣延伸。覆蓋層14係由氧化鉿HfOx製成的保護層15覆蓋,該保護層也延伸在覆蓋層上方直到平台結構的邊緣。保護層15係為先前處理步驟的殘留物,此將在以下進一步詳細地說明。
在覆蓋層14的中心區域中包括腔室19,以暴露覆蓋層14的表面部分14b。腔室19穿過保護層15及頂部鈍化層18且移除覆蓋層14之材料的一部分,但留下表面部分14b中的材料橋。因此,保護反射層12的下方銀材料免受腐蝕。由於由ITO製成的第一材料橋,實現伺服反射鏡(reflective server mirror)12的頂部上的無腐蝕之鈍化開口。同時,覆蓋層14及反射層12是導 電的,因此允許能夠將用於接觸p摻雜區域的金屬填充到腔室19中。
頂部鈍化層18的材料係與側邊緣上的鈍化層18a的材料相同且可以包含例如Al2O3。此材料係用於光電裝置的側壁邊緣的退火製程之期間,以減少由平台結構的乾蝕刻製程引起的晶體缺陷。另外,此處未顯示的是,在光電裝置的側邊及邊緣部分上執行量子阱混合;亦即,與經蝕刻的平台結構相鄰的p區域。誘導材料及量子阱混合的退火製程係改變主動層中的帶隙。
圖13係例示根據本發明之腔室19的頂視圖。腔室19係成形為呈矩形形狀,其具有略微圍繞邊緣。腔室的底部包括覆蓋層材料,且提供平滑且無腐蝕的表面。尤其,下方的銀不被各種處理步驟腐蝕且提供朝向半導體材料的p摻雜區域的高導電及反射區域。
圖1至12係例示根據所提出原理之處理光電裝置的數個方法步驟。
圖1係例示提供生長基板10的第一步驟,在該生長基板上磊晶生長一個以上的不同摻雜層。例如,首先在生長基板10上生長緩衝層,以提供平滑的生長表面給隨後的n摻雜或p摻雜層。在此處所示的例子中,n摻雜層係分別生長在生長基板及緩衝層上,接著是一個以上的量子阱層11a。一個以上的量子阱層11a在光電裝置的後續操作中係作用成主動層,其中電荷載子在光子發射下重組。p摻雜區域係沉積在多量子阱結構及主動層11a的頂部上。
根據光電裝置的所欲發射波長來選擇不同摻雜的半導體材料。例如,基於GaN的材料及其衍生物可以分別使用於產生藍光及綠光。諸如基於GaAs或GaAlP的材料的其他材料(包括銦)也可使用於實現用於發射紅光的光電裝置。
根據所提出的原理,在p摻雜層的頂表面上提供結構光阻層20以準備隨後的剝離技術。光阻包含略微的蝕刻不足,可以藉由兩種略微不同的光阻材料或藉由兩步驟沉積及曝光製程來執行。在後者之情況下,第一層光阻係沉積在表面上且使用第一光罩曝光。接著,沉積第二層且用第二光罩曝光。用於曝光的第二光罩具有略微不同的橫截面。也可以使用用於處理蝕刻不足的其他選項。
現在參考圖2。執行濺鍍製程以沉積反射材料,在此情況下該材料係為銀,作為p摻雜區域之表面上的層12及光阻層20上的材料層12a。濺鍍製程並非一定會產生平滑且平坦的表面,但針對腔室中的銀材料可能會產生略微彎曲的形狀,該腔室係由p摻雜區域之表面上的結構光阻提供。尤其是由於蝕刻不足,銀材料包含相對較尖的邊緣。濺鍍銀的形狀及形式可以藉由適當地選擇製程參數來調整。例如,可以藉由例如選擇更薄的光阻厚度來減小曲率。已經發現的是,與其他沉積方法相比,濺鍍製程可能更適合,儘管蒸鍍是一種可行的替代性沉積方法。
接著在後續步驟中藉由在頂表面上提供膠帶且移除包括光阻20的區域12a中多餘的銀材料,執行剝離製程。
然而,此種剝離技術通常會導致非所欲的膠帶殘留,藉此污染p摻雜材料的頂表面上的反射層。為了防止此種殘留物,本申請案係提出,在層12的頂部上及在層12a上另外地沉積犧牲層13。此犧牲層可以濺鍍到表面上,也可以藉由各種不同手段來施加。犧牲層包含TiW或ZnO。此種材料允許選擇性蝕刻製程而不損壞半導體層堆疊之頂表面的下方反射層。
如在圖3中所示,使用膠帶或類似元件來執行剝離製程,以從層堆疊的表面移除犧牲層部分13a、反射材料12a以及光阻20,但留下反射材料12及犧牲層30。反射材料11的側邊130遵循先前圖案化的光阻層之形狀。光阻的圖案及濺鍍或沉積製程允許根據需要及要求以使反射層12的材料成形。
圖4中的下一個步驟係顯示濕蝕刻製程的結果,其從反射層的頂表面移除犧牲層13而不損壞反射層的表面或半導體層堆疊的表面。接著在各種另外步驟中處理所得的結構以實現光電裝置。犧牲層13的濕化學蝕刻允許完全地移除在銀/犧牲層堆疊的濺鍍製程期間出現在銀邊緣周圍的點狀殘留物。
由於其全晶圓沉積,隨後的最終覆蓋層沒有顯示朝向銀邊緣的任何錐形,且可以保護銀及反射層12。此製程如圖5所示,其中由ITO製成的覆蓋層14係沉積在反射材料12的上方及p摻雜結構的周圍表面上。覆蓋層係為導電材料且將保護下方的反射材料層12。
圖6中所示的下一個後續步驟是可選的,且如果覆蓋層14能夠保護銀層12免受後續處理步驟的影響,則可以省略。如果不是的話,諸如氧化鉿HfOx的O3防護材料的薄層係沉積在覆蓋層14的頂部上及周圍區域。在隨後的硬遮罩蝕刻及用KOH清洗期間,使用保護層15以保護下方的覆蓋層14及銀層12不被蝕刻。然而,依據後續處理步驟而定,可以省略保護層15。
由SiNx製成的硬遮罩16現在沉積在保護層15的頂部上。硬遮罩係用於乾蝕刻製程以使光電裝置的平台結構化。為了此目的,將光阻層17沉積在硬遮罩層16的頂表面上且隨後圖案化。如圖所示,硬遮罩層16中圍繞反射層12的表面區域被暴露。
以數個步驟來執行乾蝕刻製程,且因此可以使用各種替代例。在圖8中所示的本例示性實施例中,執行使用反應離子蝕刻等的第一乾蝕刻製程,以部分地移除硬遮罩層17的暴露部分,以使產生步階狀結構。在本例子中,在完全地移除硬遮罩之前,中斷該製程。然而,在一些情況下,分別地移除部分的保護層15a及覆蓋層14a可能是有用的。在一些情況下,執行第一乾蝕刻步驟直到暴露主動層11a。此將能夠在恢復乾蝕刻製程之前將主動層退火且藉由鈍化層對來保護它。
在圖9中所示的後續第二蝕刻步驟中,圍繞反射層12及覆蓋層以及保護層在頂部上形成腔室16a。接著移除光阻層17,且執行後續的乾蝕刻步驟,以移除部分的p摻雜區域、主動區域11a以及n摻雜層11。當完全地形成包含圍繞光電裝置的傾斜側壁16b的平台結構時,停止乾蝕刻製程。側壁16b可以包含複數個晶體及其他缺陷,此需要後續的KOH鹼清洗及退火步驟。
圖9中所示的乾蝕刻製程的結果係藉由所提出的例示性兩步驟製程實現的。然而,可以想到其他替代性製程,其中例如暴露主動層被退火及修復且隨後被小的鈍化層覆蓋,以在乾蝕刻步驟期間保護主動層11a。
在任何情況下,在完成清潔製程之後,由Al2O3製成的薄鈍化層18係沉積在光電半導體裝置的側壁上,以保護主動層11a的暴露表面。此例子中的鈍化層也延伸到包括覆蓋層14及保護層15的整個表面的上方,且延伸到腔室16a中。
最後,移除鈍化層18及反射材料層12之頂部上的一部分,暴露腔室19及覆蓋層14的表面部分14b。
10:生長基板
11:半導體層堆疊
11a:主動層
12,12a:反射層
13,13a:犧牲頂部層
14,14a:覆蓋層
14b:表面部分
15,15a:保護層
16:硬遮罩
16a:平台結構、腔室
16b:側壁
17:光阻
18,18a:鈍化層
19:腔室
20:光阻層
130:邊緣
根據所提出的原理的其他態樣及實施例將關於結合附圖詳細敘述的各種實施例及例子變得顯而易見,在附圖中: 圖1至11係例示根據所提出原理的一些態樣之處理光電裝置的各種方法步驟; 圖12係例示根據所提出原理的一些態樣之光電裝置的另一個實施例; 圖13係為根據所提出原理的一些態樣之光電裝置的接觸區域的頂視圖。
10:生長基板
11:半導體層堆疊
11a:主動層
12:反射層
14,14a:覆蓋層
14b:表面部分
15,15a:保護層
16a:平台結構、腔室
18,18a:鈍化層
19:腔室

Claims (17)

  1. 一種用於處理一光電裝置的方法,包含以下步驟:提供具有一主動層的一磊晶生長的半導體層堆疊;藉由濺鍍或蒸鍍技術及隨後的剝離技術在該半導體層堆疊的一表面上沉積具有一犧牲頂部層的一個以上的結構反射層部分;尤其是藉由濕蝕刻該犧牲頂部層以移除該犧牲頂部層;在該一個以上的結構反射層部分及該半導體層堆疊的剩餘表面上沉積一覆蓋層;在該覆蓋層的頂部上沉積一保護層;在該保護層的頂部上沉積一硬遮罩層;執行一次以上的乾蝕刻以在該一個以上的結構反射層部分周圍形成一平台結構,其中該平台結構暴露該主動層;藉由一鈍化層來覆蓋該主動層;在該一個以上的結構反射層部分上移除該保護層及該覆蓋層的一部分。
  2. 如請求項1之方法,其中沉積一個以上的結構反射層部分的步驟包含:將一反射材料濺鍍到該半導體層堆疊的一表面上以在該表面上形成一個以上的結構反射層部分;在該結構反射層上沉積一犧牲層。
  3. 如請求項2之方法,其中沉積一個以上的結構反射層部分的步驟包含:將一結構光阻層沉積到該半導體層堆疊的該表面上。
  4. 如請求項1至3中任一項之方法,其中該反射層部分包含銀,該銀尤其是具有在80nm及250nm之間,且尤其在100nm及200nm之間,且尤其在130nm及180nm之間的厚度。
  5. 如請求項1至3中任一項之方法,其中該犧牲頂部層包含ITO及TiW中的至少一者,其具有在20nm及60nm之間且尤其在40nm及50nm之間的厚度。
  6. 如請求項1至3中任一項之方法,其中該犧牲頂部層包含具有一厚度的一曲面,靠近邊緣部分的厚度小於在中心的厚度。
  7. 如請求項1至3中任一項之方法,其中該覆蓋層包含尤其是ITO的一KOH穩定材料,該KOH穩定材料具有在20nm及80nm之間且尤其是在40nm及60nm之間的厚度。
  8. 如請求項1至3中任一項之方法,其中該保護層包含HfOx,該HfOx具有在15nm及50nm之間且尤其是在25nm及35nm之間的厚度。
  9. 如請求項1至3中任一項之方法,其中該硬遮罩層包含SiNx
  10. 如請求項1至3中任一項之方法,其中執行一次以上的乾蝕刻的步驟包含: 沉積一光阻層,使得該光阻層的一部分覆蓋且延伸在該一個以上的結構反射層部分上;將該硬遮罩層的暴露部分乾蝕刻至第一深度;移除該光阻層;乾蝕刻該硬遮罩層,以暴露該主動層;利用KOH將該半導體層堆疊的該暴露表面退火。
  11. 如請求項1至3中任一項之方法,其中覆蓋該主動層的步驟包含:沉積一薄層,尤其是藉由Al2O3的原子層沉積,該Al2O3具有約30nm至100nm且尤其是約40nm至75nm的厚度。
  12. 如請求項1至3中任一項之方法,其中在執行一次以上的乾蝕刻期間,暴露該覆蓋層的側邊部分,該等側邊部分係沉積在該半導體層堆疊上。
  13. 如請求項1至3中任一項之方法,其中移除該保護層及該覆蓋層的一部分的步驟使該反射層的該表面不暴露。
  14. 一種光電裝置,包含:一平台結構半導體層堆疊,包括一主動層且具有一頂表面;一反射層,在該頂表面之中心區域;一導電覆蓋層,其覆蓋該中心區域中的該反射層且延伸到該頂表面中圍繞該中心區域的第二區域上;一鈍化層,其覆蓋該平台結構半導體層堆疊的側邊緣且延伸在該覆蓋層的上方;及 在該中心部分上方的該鈍化層中的一腔室,該腔室部分地到達該覆蓋層。
  15. 如請求項14之光電裝置,更包含:在該覆蓋層上方的一保護層,其中該保護層包含HfOx,該HfOx具有在15nm及50nm之間且尤其是在25nm及35nm之間的厚度。
  16. 如請求項14或15之光電裝置,其中該鈍化層包含Al2O3,該Al2O3具有約30nm至100nm且尤其是約40nm至75nm的厚度。
  17. 如請求項14或15之光電裝置,其中該覆蓋層包含尤其是ITO的一KOH穩定材料,該KOH穩定材料具有在20nm及80nm之間且尤其是在40nm及60nm之間的厚度。
TW112119102A 2022-05-25 2023-05-23 用於處理光電裝置的方法 TWI870868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/EP2022/064235 2022-05-25
PCT/EP2022/064235 WO2023227212A1 (en) 2022-05-25 2022-05-25 Method for processing an optoelectronic device and optoelectronic device

Publications (2)

Publication Number Publication Date
TW202405898A TW202405898A (zh) 2024-02-01
TWI870868B true TWI870868B (zh) 2025-01-21

Family

ID=82218454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112119102A TWI870868B (zh) 2022-05-25 2023-05-23 用於處理光電裝置的方法

Country Status (2)

Country Link
TW (1) TWI870868B (zh)
WO (1) WO2023227212A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140339587A1 (en) * 2013-05-17 2014-11-20 Nichia Corporation Semiconductor light emitting element and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624318A4 (en) * 2010-09-30 2015-11-11 Dowa Electronics Materials Co Ltd LIGHT-EMITTING GROUP III NITRIDE SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP6519464B2 (ja) * 2015-12-24 2019-05-29 日亜化学工業株式会社 発光素子及びその製造方法
US10892390B2 (en) * 2016-02-05 2021-01-12 Lg Innotek Co., Ltd. Light-emitting element and light-emitting element package including the same
KR20180029358A (ko) * 2016-09-12 2018-03-21 서울바이오시스 주식회사 발광 구조물을 포함하는 반도체 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140339587A1 (en) * 2013-05-17 2014-11-20 Nichia Corporation Semiconductor light emitting element and method of manufacturing the same

Also Published As

Publication number Publication date
TW202405898A (zh) 2024-02-01
WO2023227212A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US10868135B2 (en) High electron mobility transistor structure
US9111874B2 (en) Semiconductor structures and fabrication method thereof
CN102812566B (zh) 半导体发光元件制造方法
US7588985B2 (en) Method for fabricating fin transistor
EP0601901B1 (fr) Procédé de gravure d'une hétérostructure de matériaux du groupe III-V
US20150325745A1 (en) Three-dimensional light-emitting device and fabrication method thereof
CN105207053B (zh) 高可靠性的蚀刻小面光子器件
CN107924963A (zh) 用于制造光电子组件的方法
CN101383480A (zh) 一种制备氮化镓基半导体激光器的p型电极的方法
JP7068579B2 (ja) 発光素子の製造方法
TWI870868B (zh) 用於處理光電裝置的方法
US9014227B2 (en) Conformal metallization process for the fabrication of semiconductor laser devices
US9958609B2 (en) Method of manufacturing nano antenna
US20120225560A1 (en) Manufacturing method of integrated circuits based on formation of lines and trenches
JP7295924B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7339994B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US20220005701A1 (en) Etching protection layer structure of metal semiconductor junction and manufacturing method thereof
EP0696053A1 (fr) Procédé de réalisation d'un transistor à effet de champ à canal creusé
US20250151459A1 (en) Method of processing an optoelectronic device and optoelectronic device
TW201025439A (en) Method for manufacturing nitride semiconductor device
US20250048784A1 (en) Method of processing an optoelectronic device and optoelectronic device
JP2551315B2 (ja) 半導体装置の製造方法
US20240153782A1 (en) Metal wires and methods for manufacturing the same
TWI696299B (zh) 用於防止污染led晶粒之方法
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置