TWI891783B - 包括嵌入在核心層中的高密度互連部分的基板 - Google Patents

包括嵌入在核心層中的高密度互連部分的基板

Info

Publication number
TWI891783B
TWI891783B TW110116182A TW110116182A TWI891783B TW I891783 B TWI891783 B TW I891783B TW 110116182 A TW110116182 A TW 110116182A TW 110116182 A TW110116182 A TW 110116182A TW I891783 B TWI891783 B TW I891783B
Authority
TW
Taiwan
Prior art keywords
interconnects
core
density
dielectric layer
interconnect
Prior art date
Application number
TW110116182A
Other languages
English (en)
Other versions
TW202203376A (zh
Inventor
安尼奇 佩托
弘博 魏
姜歸源
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202203376A publication Critical patent/TW202203376A/zh
Application granted granted Critical
Publication of TWI891783B publication Critical patent/TWI891783B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576—Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種基板，包括：包括第一表面和第二表面的核心層、位於核心層中的複數個核心互連、位於核心層中的高密度互連部分、耦合到核心層的第一表面的第一介電層、位於第一介電層中的第一複數個互連、耦合到核心層的第二表面的第二介電層、以及位於第二介電層中的第二複數個互連。該高密度互連部分包括第一重分佈介電層以及位於第一重分佈介電層中的第一複數個高密度互連。該高密度互連部分可提供高密度互連。

Description

包括嵌入在核心層中的高密度互連部分的基板
本專利申請案主張於2020年6月12日在美國專利商標局提交的非臨時申請案第16/900,672號的優先權和權益。
各個特徵係關於基板，且尤其係關於一種包括嵌入在核心層中的高密度互連部分的基板。
圖1圖示了包括基板102、整合裝置104和整合裝置106的裝置100。基板102包括至少一個介電層120、複數個互連122和複數個焊料互連124。複數個焊料互連144被耦合至基板102和整合裝置104。複數個焊料互連164被耦合至基板102和整合裝置106。製造包括具有高密度互連的基板的小型裝置可能是有挑戰性的。一直存在提供可以容適高密度互連及/或高引腳數的更緊湊裝置的需求。
各個特徵涉及基板，且尤其涉及一種包括嵌入在核心層中的高密度互連部分的基板。
一個實例提供了一種基板，其包括：包括第一表面和第二表面的核心層、位於核心層中的複數個核心互連、位於核心層中的高密度互連部分、耦合到核心層的第 一表面的第一介電層、位於第一介電層中的第一複數個互連、耦合到核心層的第二表面的第二介電層、以及位於第二介電層中的第二複數個互連。
另一實例提供了一種裝備，其包括整合裝置和耦合至該整合裝置的基板。該基板包括：包括第一表面和第二表面的核心層、位於核心層中用於核心互連的裝置、位於核心層中用於高密度互連的裝置、耦合到核心層的第一表面的第一介電層、位於第一介電層中用於第一互連的裝置、耦合到核心層的第二表面的第二介電層、以及位於第二介電層中用於第二互連的裝置。
另一實例提供了一種用於製造基板的方法。該方法包括提供包括第一表面和第二表面的核心層。該方法在核心層中形成複數個核心互連。該方法在核心層中形成高密度互連部分。該方法在核心層的第一表面之上形成第一介電層。該方法在核心層的第二表面之上形成第二介電層。該方法在第一介電層中形成第一複數個互連。該方法在第二介電層中形成第二複數個互連。
100:裝置
102:基板
104:整合裝置
106:整合裝置
120:介電層
122:互連
124:互連
144:焊料互連
164:焊料互連
200:封裝
202:基板
204:整合裝置
206:高密度互連部分
206a:第一高密度互連部分
206b:第二高密度互連部分
220:核心層
221:第一複數個核心互連
222:介電層
223:第二複數個核心互連
224:介電層
225:第一複數個互連
226:介電層
227:第二複數個互連
228:介電層
230:第一阻焊層
232:第二阻焊層
240:焊料互連
250:焊料互連
260:第一介電層
261:高密度互連
262:第二介電層
300:封裝
302:基板
306:高密度互連部分
361:高密度互連
400:封裝
402:基板
406:高密度互連部分
460:第一介電層
461:高密度互連
462:第二介電層
464:第三介電層
500:封裝
502:基板
506:高密度互連部分
600:封裝
602:基板
710:腔
720:重分佈部分腔
721:互連
730:腔
740:高密度互連
750:腔
760:高密度互連
762:互連
764:互連
770:腔
771:腔
772:互連
774:互連
780:腔
781:腔
782:互連
784:互連
800:方法
805:方塊
810:方塊
815:方塊
820:方塊
825:方塊
830:方塊
835:方塊
900:裝置
902:設備
904:設備
906:設備
908:設備
910:交通工具
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了耦合至基板的整合裝置的剖面圖。
圖2圖示了耦合至包括嵌入在核心層中的高密度互連部分的基板的整合裝置的剖面圖。
圖3圖示了耦合至包括嵌入在核心層中的高密度互連部分的另一基板的整合裝置的剖面圖。
圖4圖示了耦合至包括嵌入在核心層中的高密度互連部分的另一基板的整合裝置的剖面圖。
圖5圖示了耦合至包括嵌入在核心層中的高密度互連部分的另一基板的整合裝置的剖面圖。
圖6圖示了耦合至包括嵌入在核心層中的高密度互連部分的另一基板的整合裝置的剖面圖。
圖7A-7F圖示了用於製造包括嵌入在核心層中的高密度互連部分的基板的示例性序列。
圖8圖示了用於製造包括嵌入在核心層中的高密度互連部分的基板的方法的示例性流程圖。
圖9圖示了可以整合本文中所描述的晶粒、電子電路、整合裝置、整合被動裝置(IPD)、被動部件、封裝、及/或裝置封裝的各種電子設備。
在以下描述中，提供了具體細節以提供對本案的各個態樣的透徹理解。然而，本發明所屬領域中具有通常知識者將理解，沒有這些具體細節亦可以實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免湮沒本案的這些態樣。
本案描述了一種基板，其包括包含第一表面(例如，頂表面)和第二表面(例如，底表面)的核心層。該 基板包括：位於核心層中的複數個核心互連、耦合至核心層的第一表面的第一介電層(例如，第一預浸層)、位於第一介電層中的第一複數個互連、耦合至核心層的第二表面的第二介電層(例如，第二預浸層)、以及位於第二介電層中的第二複數個互連。該基板包括位於核心層中的高密度互連部分(例如，重分佈部分)。該高密度互連部分可包括：介電層(例如，重分佈介電層、光可成像介電體(PID)、PID聚合物)和位於重分佈介電層(例如，PID)中的複數個高密度互連(例如，重分佈互連)。該高密度互連部分可以是基板中被配置成具有其最小節距比基板其他部分的互連的最小節距更小的互連的那一部分。該高密度互連部分可有助於減少基板中的壅塞，並且可使得基板能夠具有小且緊湊的形狀因數，同時亦提供高輸入/輸出(I/O)引腳數。該基板可以是層壓基板。該基板可以被耦合至整合裝置。
包括在核心層中嵌入高密度部分的基板的示例性封裝
圖2圖示了封裝200的剖面圖，封裝200包括具有嵌入在核心層中且位於核心層中的高密度互連部分的基板。封裝200包括基板202和整合裝置204。整合裝置204經由複數個焊料互連240被耦合至基板202。基板202可以是包括核心層的層壓基板。
基板202包括核心層220、介電層222、介電層224、介電層226、介電層228、高密度互連部分206、第一複數個核心互連221、第二複數個核心互連223、第一複 數個互連225、第二複數個互連227、第一阻焊層230、和第二阻焊層232。核心層220可包括具有樹脂的玻璃或玻璃纖維。然而，核心層220可包括不同材料。介電層222、224、226及/或228可以各自包括預浸料(例如，預浸層)。介電層222、224、226及/或228可以是堆積層。介電層222、224、226及/或228可包括與核心層220不同的材料。基板202包括四個(4)介電層。然而，基板202可包括不同數目的介電層(例如，至少一個介電層、超過四個介電層)。
核心層220包括第一表面(例如，頂表面)和第二表面(例如，底表面)。介電層222被耦合至核心層220的第一表面。介電層224被耦合至介電層222。基板202包括位於介電層222及/或介電層224中及/或之上的第一複數個互連225。第一複數個互連225可以是用於第一互連的裝置。介電層226被耦合至核心層220的第二表面。介電層228被耦合至介電層226。基板202包括位於介電層226及/或介電層228中及/或之上的第二複數個互連227。第二複數個互連227可以是用於第二互連的裝置。
核心層220包括第一複數個核心互連221和第二複數個核心互連223。第一複數個核心互連221及/或第二複數個核心互連223可以被稱為複數個核心互連。複數個核心互連(例如，221、223)可以是用於核心互連的裝置。高密度互連部分206位於核心層220中。高密度互連部分206可以是重分佈部分。高密度互連部分206被嵌入穿過核 心層220的第一表面。第一複數個核心互連221行進穿過核心層220。第二複數個核心互連223位於核心層220中並且被耦合至高密度互連部分206。第二複數個核心互連223從核心層220的第二表面行進至高密度互連部分206。
高密度互連部分206至少部分地位於核心層220中。高密度互連部分206被配置成提供用於基板202的高密度互連。高密度互連部分206包括第一介電層260(例如，第一重分佈介電層、第一核內介電層)、第二介電層262(例如，第二重分佈介電層、第二核內介電層)以及複數個高密度互連261。複數個高密度互連261可包括複數個重分佈互連。高密度互連部分206可以是用於高密度互連的裝置。高密度互連部分206可以是用於重分佈互連的裝置。複數個高密度互連261可位於第一介電層260及/或第二介電層262中。複數個高密度互連261被耦合至第二複數個核心互連223和第一複數個互連225。
高密度互連部分206可以使用重分佈層(RDL)製造製程(例如，非mSAP製程、非SAP製程)來製造。當RDL製造製程被用於製造高密度互連部分206時，介電層(例如，第一介電層260、第二介電層262)中的每一者的厚度可約為5-10微米(μm)，並且(在其上形成高密度互連的)高密度金屬層中的每一者的厚度可約為5-10微米(μm)。高密度金屬層可以是重分佈金屬層。在一些實現中，用於複數個高密度互連261的第二最小行和間隔(L/S)在約2/2-20/20微米(μm)的範圍內。如以上所 提及的，高密度互連部分206的高密度互連可以具有比基板202的其他部分的互連(例如，核心互連)更高的密度(例如，更低的最小節距及/或更低的最小L/S)。
第一複數個核心互連221、第二複數個核心互連223、第一複數個互連225及/或第二複數個互連227可包括第一最小節距。複數個高密度互連261可包括比第一最小節距小的第二最小節距。第一複數個核心互連221、第二複數個核心互連223、第一複數個互連225及/或第二複數個互連227可具有第一最小節距和第一最小行和間隔(L/S)。在一些實現中，用於第一複數個核心互連221、第二複數個核心互連223、第一複數個互連225及/或第二複數個互連227的第一最小節距在約50-200微米(μm)的範圍內。
至少一個電流可不同地行進穿過高密度互連部分206。例如，至少一個電流可在第一複數個互連225和第二複數個互連227之間行進穿過複數個高密度互連261和第二複數個核心互連223。在另一實例中，高密度互連部分206可被配置為橋(例如，核心橋、內部橋)，在該橋處至少一個電流可以從第一複數個互連225行進穿過複數個高密度互連261並且回頭穿過第一複數個互連225。至少一個電流可如何在基板中行進的以上描述可適用於本案中所描述的高密度互連部分中的任一者。
具有較高密度互連的高密度互連部分206可允許封裝200提供較高的I/O引腳數，而不必增大封裝200的尺 寸。例如，使用高密度互連部分206可以允許基板202具有較低數目的金屬層，這可以說明減小封裝200的整體高度。一或多個高密度互連部分(例如，206)可以幫助減少基板202的某些區域(例如，靠近整合裝置的區域)中因高數目的引腳數及/或網表數所引起的壅塞及/或纏結。
高密度互連部分的一個優點可在於高密度互連部分處置和處理封裝和基板的路由纏結及/或路由壅塞的能力。在一些實現中，複雜的、緊的及/或困難的互連路由可以在高密度互連部分(例如，206)中完成。例如，路由纏結及/或不同訊號的互連交叉可以在高密度互連部分206(例如，重分佈部分)中完成。
這一示例性配置經由減少基板202的金屬層的數目及/或減少基板202中的路由壅塞來幫助節省空間並且幫助降低基板202的整體高度和估地面積。最終結果是具有更緊湊形狀因數的基板和封裝。
第一阻焊層230被耦合至基板202的第一表面(例如，頂表面)。例如，第一阻焊層230可以被耦合至介電層224。第二阻焊層232被耦合至基板202的第二表面(例如，底表面)。例如，第二阻焊層232可以被耦合至介電層228。
複數個焊料互連250被耦合至基板202。例如，複數個焊料互連250可以被耦合至基板202的第二複數個互連227。基板202可以經由複數個焊料互連250被耦合至 板(例如，印刷電路板)。整合裝置204經由複數個焊料互連240被耦合至第一複數個互連225。
整合裝置204可包括晶粒(例如，半導體裸晶粒)。整合裝置可以包括射頻(RF)裝置、被動裝置、濾波器、電容器、電感器、天線、發射器、接收器、基於GaAs的整合裝置、面聲波(SAW)濾波器、體聲波(BAW)濾波器、發光二極體(LED)整合裝置、基於矽(Si)的整合裝置、基於碳化矽(SiC)的整合裝置、處理器、記憶體及/或其組合。整合裝置(例如，204)可包括至少一個電子電路(例如，第一電子電路、第二電子電路等)。
不同實現可以將不同的部件耦合至基板202。可被耦合至基板202的其他部件(例如，表面安裝部件)包括被動裝置(例如，電容器)。
圖3圖示了封裝300的剖面圖，封裝300包括具有位於核心層中的高密度互連部分的基板。封裝300與圖2的封裝200相似，並且包括與封裝200相同或相似的部件。封裝300包括基板302和整合裝置204。整合裝置204經由複數個焊料互連240被耦合至基板302。基板302可以是包括核心層的層壓基板。如下文將進一步描述的，圖3的一些重分佈互連可具有與圖2的高密度互連不同的形狀。
基板302與基板202相似，並且由此包括與基板202相同或相似的部件。基板302包括高密度互連部分306。高密度互連部分306至少部分地位於核心層220中。高密度互連部分306被配置成提供用於基板202的高密度 互連。高密度互連部分306包括第一介電層260(例如，第一重分佈介電層、第一核內介電層)、第二介電層262(例如，第二重分佈介電層、第二核內介電層)以及複數個高密度互連361。高密度互連部分306可以是用於高密度互連的裝置。高密度互連部分306可以是用於重分佈互連的裝置。複數個高密度互連361位於第一介電層260及/或第二介電層262中。複數個高密度互連361被耦合至第二複數個核心互連223和第一複數個互連225。複數個高密度互連361可以與複數個高密度互連261相似。然而，在一些實現中，複數個高密度互連361中的至少一些可包括U形或V形。例如，複數個高密度互連361中的至少一些可包括U形互連或V形互連。術語「U形」和「V形」應當是可互換的。術語「U形」和「V形」可以指互連及/或高密度互連(例如，重分佈互連)的側剖面形狀。U形互連和V形互連可以具有頂部和底部。U形互連(或V形互連)的底部可被耦合至另一U形互連(或V形互連)的頂部。
高密度互連部分306可以使用重分佈層(RDL)製造製程來製造。當RDL製造製程被用於製造高密度互連部分306時，介電層(例如，第一介電層260、第二介電層262)中的每一者的厚度可約為5-10微米(μm)，並且(在其上形成高密度互連的)高密度金屬層中的每一者的厚度可約為5-10微米(μm)。在一些實現中，用於複數個高密度互連361的第二最小行和間隔(L/S)在約2/2-20/20微米(μm)的範圍內。如以上所提及的，高密度互連部分 306的高密度互連可以具有比基板302的其他部分的互連(例如，核心互連)更高的密度(例如，更低的最小節距及/或更低的最小L/S)。
圖4圖示了封裝400的剖面圖，封裝400包括具有位於核心層中的高密度互連部分的基板。封裝400與圖2的封裝200相似，並且包括與封裝200相同或相似的部件。封裝400包括基板402和整合裝置204。整合裝置204經由複數個焊料互連240被耦合至基板402。基板402可以是包括核心層的層壓基板。如下文將進一步描述的，基板402的高密度互連部分可具有與圖2的高密度互連部分206不同數目的介電層及/或高密度金屬層。
基板402與基板202相似，並且由此包括與基板202相同或相似的部件。基板402包括高密度互連部分406。高密度互連部分406至少部分地位於核心層220中。高密度互連部分406被配置成提供用於基板202的高密度互連。高密度互連部分406包括第一介電層460(例如，第一重分佈介電層、第一核內介電層)、第二介電層462(例如，第二重分佈介電層、第二核內介電層)、第三介電層464(例如，第三重分佈介電層、第三核內介電層)以及複數個高密度互連461(例如，重分佈互連)。高密度互連部分406可以是用於高密度互連的裝置。高密度互連部分406可以是用於重分佈互連的裝置。複數個高密度互連461位於第一介電層460、第二介電層462及/或第三介電層464中。第一介電層460、第二介電層462及/或第三介 電層464可包括與第一介電層260、第二介電層262相同的材料。複數個高密度互連461被耦合至第二複數個核心互連223和第一複數個互連225。
圖5圖示了封裝500的剖面圖，封裝500包括具有位於核心層中的高密度互連部分的基板。封裝500與圖2的封裝200相似，並且包括與封裝200相同或相似的部件。封裝500包括基板502和整合裝置204。整合裝置204經由複數個焊料互連240被耦合至基板502。基板502可以是包括核心層的層壓基板。如下文將進一步描述的，基板502的高密度互連部分可位於核心層中與圖2的高密度互連部分206不同的位置中。
基板502與基板202相似，並且由此包括與基板202相同或相似的部件。基板502包括高密度互連部分506。高密度互連部分506至少部分地位於核心層220中。例如，高密度互連部分506至少部分地被嵌入穿過核心層220的第二表面(例如，底表面)。高密度互連部分506被配置成提供用於基板502的高密度互連。高密度互連部分506包括第一介電層260、第二介電層262和複數個高密度互連261(例如，重分佈互連)。高密度互連部分506可以是用於高密度互連的裝置。高密度互連部分506可以是用於重分佈互連的裝置。複數個高密度互連261位於第一介電層260及/或第二介電層262中。複數個高密度互連261被耦合至第二複數個核心互連223和第二複數個互連227。介電層226可以被耦合至高密度互連部分506。
圖6圖示了封裝600的剖面圖，封裝600包括具有位於核心層中的高密度互連部分的基板。封裝600與圖2的封裝200相似，並且包括與封裝200相同或相似的部件。封裝600包括基板602和整合裝置204。整合裝置204經由複數個焊料互連240被耦合至基板602。基板602可以是包括核心層的層壓基板。如圖6所示，基板602包括複數個高密度互連部分。例如，基板602包括位於核心層220中的第一高密度互連部分206a和位於核心層220中的第二高密度互連部分206b。不同的實現可包括被嵌入穿過核心層220的任一表面或兩個表面(例如，第一表面、第二表面)的不同數目的高密度互連部分(例如，重分佈部分)。高密度互連部分(例如，206a、206b)可具有相似或不同的尺寸。高密度互連部分(例如，206a、206b)可具有相同數目或不同數目的介電層及/或高密度層，如圖2和4中所描述的。高密度互連部分(例如，206a、206b)可具有與圖2和3中所描述的高密度互連相似形狀及/或不同形狀的高密度互連。
不同的實現針對被嵌入在核心層220中的高密度互連部分(例如，206、306、406、506)可具有不同厚度。注意到，高密度互連部分中的任一者的教導可以在本案中所描述的其他高密度互連部分中的任一者中被實現、組合及/或替換。
術語「高密度互連」可以意指具有與核心層(例如，220)中的互連的最小行(例如，寬度)、最小間隔 及/或最小節距及/或基板的預浸層(例如，222、224、226、228)中的互連的最小行(例如，寬度)、最小間隔及/或最小節距相比更低的最小行(例如，寬度)、最小間隔及/或最小節距的高密度互連。在一些實現中，來自高密度互連部分的複數個高密度互連的最小行和最小間隔(L/S)可以在約2/2-20/20微米(μm)的範圍內(例如，最小L在2-20μm範圍內，最小S在2-20μm範圍內)。最小節距可以被定義為最小行(L)加上最小間隔(S)。
已經描述了包括各種高密度互連部分的各種基板，現在將在下文中描述用於製造包括嵌入在核心層中的高密度互連部分的基板的序列。
用於製造包括在核心層中嵌入高密度部分的基板的示例性序列
圖7A-7F圖示了用於提供或製造包括位於核心層中的高密度互連部分的基板的示例性序列。在一些實現中，圖7A-7F的序列可被用於提供或製造圖2的基板202或本案中所描述的任何基板。
應當注意，圖7A-7F的序列可以組合一或多個階段以簡化及/或闡明用於提供或製造基板的序列。在一些實現中，這些程序的次序可被改變或修改。在一些實現中，可以在不脫離本案的精神的情況下替代或置換一或多個程序。不同實現可不同地製造基板。
如圖7A中所示，階段1圖示了提供核心層220之後的狀態。核心層220可包括具有樹脂的玻璃或玻璃纖 維。然而，核心層220可包括不同材料。核心層220可具有不同的厚度。
階段2圖示了在核心層220中形成複數個腔710之後的狀態。複數個腔710可以經由鐳射製程及/或鑽孔製程來形成。複數個腔710可以行進穿過核心層220。
階段3圖示了在核心層220中形成重分佈部分腔720之後的狀態。重分佈部分腔720可以被形成穿過核心層220的第一表面(例如，頂表面)。在一些實現中，重分佈部分腔720可以被形成穿過核心層220的第二表面(例如，底表面)。不同的實現可以形成不同數目的重分佈部分腔。重分佈部分腔可具有不同的深度。
階段4圖示了在複數個腔710中形成複數個核心互連之後的狀態。例如，第一複數個核心互連221和第二複數個核心互連223可以被形成在複數個腔710中。鍍敷製程可以被用於形成第一複數個核心互連221和第二複數個核心互連223。然而，不同實現可使用用於形成第一複數個核心互連221和第二複數個核心互連223的不同製程。第一複數個核心互連221和第二複數個核心互連223可包括位於核心層220中的核心通孔。複數個互連721可以被形成在重分佈部分腔720中。複數個互連721可以被耦合至第二複數個核心互連223。複數個互連721可以是複數個高密度互連261的一部分。在一些實現中，複數個互連721可以單獨的製程從第二複數個核心互連223形成。
如圖7B所示，階段5圖示了在重分佈部分腔720中形成第一介電層260(例如，第一重分佈介電層、第一核內介電層)之後的狀態。可使用沉積製程來形成第一介電層260。第一介電層260可包括光可成像介電體(PID)聚合物。第一介電層260可包括與核心層220不同的材料。
階段6圖示了在第一介電層260中形成複數個腔730之後的狀態。蝕刻製程(例如，光蝕刻製程、光刻製程)可被用於形成複數個腔730。
階段7圖示了在第一介電層260之上及/或在複數個腔730中形成第一複數個高密度互連740之後的狀態。第一複數個高密度互連740可包括晶種層和金屬層。鍍敷製程可被用來形成第一複數個高密度互連740。在一些實現中，第一複數個高密度互連740中的至少一些可包括U形互連或V形互連。第一複數個高密度互連740可定義高密度互連部分的第一金屬層。第一複數個高密度互連740可以被耦合至第二複數個核心互連223。
階段8圖示了在重分佈部分腔720中形成第二介電層262(例如，第二重分佈介電層、第二核內介電層)之後的狀態。第二介電層262可以被形成在第一介電層260(例如，第一介電層)之上並且被耦合至第一介電層260。可使用沉積製程來形成第二介電層262。第一介電層260可包括光可成像介電體(PID)聚合物。第二介電層262可包括與第一介電層260相似的材料。第二介電層262可包括與核心層220不同的材料。
如圖7C中示出的，階段9圖示了在第二介電層262中形成複數個腔750之後的狀態。蝕刻製程(例如，光蝕刻製程、光刻製程)可被用於形成複數個腔750。
階段10圖示了在第二介電層262中及/或在複數個腔750中形成第二複數個高密度互連760之後的狀態。第二複數個高密度互連760可包括晶種層和金屬層。鍍敷製程可被用來形成第二複數個高密度互連760。在一些實現中，第二複數個高密度互連760可包括U形互連或V形互連。第二複數個高密度互連760可定義高密度互連部分的第二金屬層。第二複數個高密度互連760可以被耦合至第一複數個高密度互連740。在一些實現中，第二複數個高密度互連760可以被形成在第二介電層262之上。
階段10可圖示被至少部分地嵌入核心層220中的高密度互連部分206。高密度互連部分206包括第一介電層260(例如，重分佈介電層、核內介電層)、第二介電層262(例如，重分佈介電層、核內介電層)、複數個高密度互連760以及複數個高密度互連740。複數個高密度互連760和複數個高密度互連740可以由複數個高密度互連261表示，如圖2所描述的。
階段11圖示了在核心層220的第一表面(例如，頂表面)和高密度互連部分206之上形成複數個互連762之後的狀態。複數個互連762可以被耦合至第一複數個核心互連221和高密度互連部分206的複數個高密度互連261。階段11亦圖示了在核心層220的第二表面(例如， 底表面)之上形成複數個互連764之後的狀態。複數個互連764可以被耦合至第一複數個核心互連221和第二複數個核心互連223。圖案化製程、剝離製程及/或鍍敷製程可以被用來形成複數個互連762和複數個互連764。
如圖7D中所示，階段12圖示了在核心層220的第一表面之上形成介電層222以及在核心層220的第二表面之上形成介電層226之後的狀態。沉積製程及/或層壓製程可以被用來形成介電層222和226。介電層222和226可包括預浸料(例如，預浸層)。
階段13圖示了在介電層222中形成複數個腔770以及在介電層226中形成複數個腔771之後的狀態。鐳射製程(例如，鐳射鑽孔、鐳射消融)可以被用來形成複數個腔770和複數個腔771。
階段14圖示了在形成在介電層222和複數個腔770之上且耦合至介電層222和複數個腔770的複數個互連772之後的狀態。複數個互連772可以被耦合至複數個互連762。階段11亦圖示了在形成在介電層226和複數個腔771之上且耦合至介電層226和複數個腔771的複數個互連774之後的狀態。複數個互連774可以被耦合至複數個互連764。圖案化製程、剝離製程及/或鍍敷製程可以被用來形成複數個互連772和複數個互連774。
如圖7E中所示，階段15圖示了在形成在介電層222的第一表面之上且耦合至介電層222的第一表面的介電層224以及形成在介電層226的第二表面之上且耦合至 介電層226的第二表面的介電層228之後的狀態。沉積製程及/或層壓製程可以被用來形成介電層224和228。介電層224和228可包括預浸料(例如，預浸層)。
階段16圖示了在介電層224中形成複數個腔780以及在介電層228中形成複數個腔781之後的狀態。鐳射製程(例如，鐳射鑽孔、鐳射消融)可以被用來形成複數個腔780和複數個腔781。
如圖7F所示，階段17圖示了在形成在介電層224和複數個腔780之上且耦合至介電層224和複數個腔780的複數個互連782之後的狀態。複數個互連782可以被耦合至複數個互連772。階段17亦圖示了在形成在介電層228和複數個腔781之上且耦合至介電層228和複數個腔781的複數個互連784之後的狀態。複數個互連784可以被耦合至複數個互連774。圖案化製程、剝離製程及/或鍍敷製程可以被用來形成複數個互連782和複數個互連784。
階段18圖示了(i)在介電層224之上形成阻焊層230以及(ii)在介電層228之上形成阻焊層232之後的狀態。沉積製程可以被用來形成阻焊層230和阻焊層232。
階段18可以圖示包括至少部分地位於核心層220中的高密度互連部分206(例如，重分佈部分)的基板202。第一複數個互連225可以表示複數個互連782、複數個互連772及/或複數個互連762。第二複數個互連227可以表示複數個互連784、複數個互連774及/或複數個互連764。
用於製造包括嵌入在核心層中的高密度部分的基板的方法的示例性流程圖
在一些實現中，製造基板包括若干程序。圖8圖示了用於提供或製造基板的方法800的示例性流程圖。在一些實現中，圖8的方法800可被用來提供或製造圖2的基板。例如，圖8的方法可被用來製造基板202。然而，圖8的方法可被用來製造本案中的任何基板。
應當注意，圖8的方法可以組合一或多個程序以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，這些程序的次序可被改變或修改。
該方法(在805)提供核心層(例如，220)。核心層220可包括具有樹脂的玻璃或玻璃纖維。然而，核心層220可包括不同材料。核心層220可具有不同的厚度。圖7A的階段1圖示了所提供的核心層的實例。
該方法(在810)在核心層中形成複數個腔(例如，710)，包括形成至少一個重分佈部分腔(例如，720)。鐳射製程或鑽孔製程可以被用來形成腔。複數個腔可以行進穿過核心層220。重分佈部分腔(例如，720)可以被形成穿過核心層220的第一表面(例如，頂表面)或第二表面(例如，底表面)。不同實現可在核心層中形成不同數目的重分佈部分腔。重分佈部分腔可具有不同的深度。圖7A的階段2和3圖示了在核心層中形成腔的實例。
該方法(在815)在複數個腔(例如，710)中形成複數個核心互連(例如，221、223)。例如，第一複 數個核心互連221和第二複數個核心互連223可以被形成在複數個腔710中。鍍敷製程可以被用於形成第一複數個核心互連221和第二複數個核心互連223。然而，不同實現可使用用於形成第一複數個核心互連221和第二複數個核心互連223的不同製程。第一複數個核心互連221和第二複數個核心互連223可包括位於核心層220中的核心通孔。圖7A的階段4圖示了位於核心層中的核心互連的實例。
該方法(在820)在核心層(例如，220)的重分佈部分腔中形成至少一個高密度互連部分(例如，206)。該高密度互連部分可包括至少一個介電層(例如，第一介電層260、第二介電層262)和複數個高密度互連(例如，261)。該複數個高密度互連可以是一或多個圖案化高密度金屬層。形成高密度互連部分(例如，重分佈部分)可包括沉積製程、圖案化製程、蝕刻製程、剝離製程及/或鍍敷製程。高密度互連部分的介電層(例如，重分佈介電層、核內介電層)可包括光可成像介電體(PID)聚合物。介電層可包括與核心層220不同的材料。至少一個介電層可以被沉積，至少一個腔可以被形成在至少一個介電層中，並且鍍敷製程可以被用來形成複數個高密度互連。在一些實現中，高密度互連中的至少一些可包括U形互連或V形互連。圖7B-7C的階段5-10圖示了形成位於核心層中的高密度互連部分的實例。
該方法(在825)在核心層的第一表面和核心層(例如，220)的第二表面之上形成複數個互連(例如， 225、227)和至少一個介電層(例如，222、224)。圖案化製程、剝離製程及/或鍍敷製程可以被用來形成複數個互連。鐳射製程(例如，鐳射鑽孔、鐳射消融)可以被用來在介電層中形成複數個腔。沉積製程及/或層壓製程可以被用來形成至少一個介電層。至少一個介電層可包括預浸料(例如，預浸層)。圖7C-7F的階段11-17圖示了形成複數個互連和至少一個介電層(例如，預浸料)的實例。
該方法(在830)在介電層的第一表面之上形成至少一個阻焊層(例如，230)並且在介電層的第二表面之上形成至少一個阻焊層(例如，232)。沉積製程可以被用來形成阻焊層230和阻焊層232。圖7F的階段18圖示了在介電層之上形成阻焊層的實例。
該方法(在835)可將複數個焊料互連(例如，250)耦合至基板(例如，202)。例如，回流製程可以被用來將複數個焊料互連250耦合至基板202的第二複數個互連227。
示例性電子設備
圖9圖示了可整合有前述裝置、整合裝置、積體電路(IC)封裝、積體電路(IC)裝置、半導體裝置、積體電路、晶粒、中介體、封裝、層疊封裝(PoP)、系統級封裝(SiP)、或片上系統(SoC)中的任一者的各種電子設備。例如，行動電話設備902、膝上型電腦設備904、固定位置終端設備906、可穿戴設備908、或機動交通工具 910可以包括如本文中所描述的裝置900。裝置900可以是例如本文中所描述的裝置及/或積體電路(IC)封裝中的任一者。圖9中所圖示的設備902、904、906和908、以及交通工具910僅僅是示例性的。其他電子設備亦能以裝置900為特徵，此類電子設備包括但不限於包括以下各項的設備(例如，電子設備)組：行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、啟用全球定位系統(GPS)的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元(諸如儀錶讀取裝備)、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備(例如，手錶、眼鏡)、物聯網路(IoT)設備、伺服器、路由器、機動交通工具(例如，自主交通工具)中實現的電子設備、或者儲存或檢索資料或電腦指令的任何其他設備，或者其任何組合。
圖2-6、7A-7F及/或8-9中所圖示的各部件、程序、特徵、及/或功能中的一者或多者可以被重新安排及/或組合成單個部件、程序、特徵或功能，或者在若干部件、程序或功能中實施。亦可添加額外部件、部件、程序，及/或功能而不會脫離本案。亦應注意，圖2-6、7A-7F及/或8-9及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中，圖2-6、7A-7F及/或8-9及其對應描述可被用來製造、建立、提供、及/或生產裝置及/或整合裝置。在一些實現中，裝置可以包括晶粒、整合裝置、整合被動裝置(IPD)、晶粒封裝、積體電路(IC)裝置、裝置封裝、 積體電路(IC)封裝、晶片、半導體裝置、層疊封裝(PoP)裝置、散熱裝置及/或中介體。
注意，本案中的附圖可以表示各種元件、部件、物件、裝置、封裝、整合裝置、積體電路、及/或電晶體的實際表示及/或概念表示。在一些實例中，附圖可以不是按比例的。在一些實例中，為了清楚起見，並未圖示所有部件及/或元件。在一些實例中，附圖中的各個元件及/或部件的定位、位置、大小、及/或形狀可以是示例性的。在一些實現中，附圖中的各個部件及/或部件可以是可任選的。
措辭「示例性」在本文中用於意指「用作實例、例子、或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個物件之間的直接或間接耦合(例如，機械耦合)。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C仍可被認為是彼此耦合的──即便它們並非彼此直接實體接觸。術語「電耦合」可表示兩個物件直接或間接耦合在一起，以使得電流(例如，訊號、功率、接地)可以在兩個物件之間傳遞。電耦合的兩個物件在這兩個物件之間可以有或者可以沒有電流傳遞。術語「第一」、「第二」、「第三」和「第四」(及/或高於第四的任何事物)的使用是任意的。所描述的任何部件可以是第一部件、第二部件、第三部件或第四部件。例如，被稱為第二部件的部件可以 是第一部件、第二部件、第三部件或第四部件。術語「包封」意指物件可以部分地包封或完全包封另一物件。術語「頂部」和「底部」是任意的。位於頂部的部件可以處在位於底部的部件之上。頂部部件可被視為底部部件，反之亦然。如本案所描述的，位於第二部件「之上」的第一部件可意味著第一部件位於第二部件上方或下方，這取決於底部或頂部被如何任意定義。在另一實例中，第一部件可位於第二部件的第一表面之上(例如，上方)，而第三部件可位於第二部件的第二表面之上(例如，下方)，其中第二表面與第一表面相對。進一步注意到，如在本案中在一個部件位於另一部件之上的上下文中所使用的術語「之上」可被用來表示部件在另一部件上及/或在另一部件中(例如，在部件的表面上或被嵌入在部件中)。由此，例如，第一部件在第二部件之上可表示：(1)第一部件在第二部件之上，但是不直接接觸第二部件；(2)第一部件在第二部件上(例如，在第二部件的表面上)；及/或(3)第一部件在第二部件中(例如，嵌入在第二部件中)。位於第二部件「中」的第一部件可以部分地位於第二部件中或者完全位於第二部件中。如本案中所使用的術語「約‘值X’」或「大致為值X」意味著在‘值X’的百分之十以內。例如，約1或大致為1的值將意味著在0.9-1.1範圍中的值。
在一些實現中，互連是裝置或封裝中允許或促成兩個點、元件及/或部件之間的電連接的元件或部件。在一些實現中，互連可包括跡線、通孔、焊盤、焊柱、重分佈 金屬層、及/或凸塊下金屬化(UBM)層。互連可包括一或多個金屬組分(例如，晶種層+金屬層)。在一些實現中，互連是可被配置成為訊號(例如，資料訊號、接地或電源)提供電路徑的導電材料。互連可以是電路的一部分。互連可包括不止一個元件或部件。互連可以由一或多個互連來定義。不同的實現可以使用相似或不同的製程來形成互連。在一些實現中，化學氣相沉積(CVD)製程及/或實體氣相沉積(PVD)製程用於形成互連。例如，可使用濺鍍製程、噴塗、及/或鍍敷製程來形成互連。
亦注意到，本文中所包含的各種揭示可以作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述。儘管流程圖可以將操作描述為順序程序，但很多操作可以並行地或併發地執行。另外，可以重新排列操作的次序。程序在其操作完成時終止。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應當注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本發明所屬領域中具有通常知識者將是顯而易見的。
200:封裝 202:基板 204:整合裝置 206:高密度互連部分 206a:第一高密度互連部分 206b:第二高密度互連部分 220:核心層 221:第一複數個核心互連 222:介電層 223:第二複數個核心互連 224:介電層 225:第一複數個互連 226:介電層 227:第二複數個互連 228:介電層 230:第一阻焊層 232:第二阻焊層 240:焊料互連 250:焊料互連 260:第一介電層 261:高密度互連 262:第二介電層

Claims (20)

  1. 一種基板，包括： 包括一第一表面和一第二表面的一核心層； 耦合至該核心層的該第一表面的一第一介電層； 位於該第一介電層中的一第一複數個互連； 耦合至該核心層的該第二表面的一第二介電層； 位於該第二介電層中的一第二複數個互連； 位於該核心層中的一高密度互連部分， 其中該高密度互連部分耦合至位於該第一介電層中的該第一複數個互連，及 其中該高密度互連部分包括： 一第一核內介電層，該第一核內介電層接觸該核心層；及 位於該第一核內介電層中的一第一複數個高密度互連；及 位於該核心層中的複數個核心互連， 其中該複數個核心互連包含耦合至該高密度互連部分與位於該第二介電層中的該第二複數個互連的至少一個核心互連，及 其中該至少一個核心互連位於該核心層並從該核心層的該第二表面延伸至該核心層中的該高密度互連部分。
  2. 如請求項1之基板，其中該第一核內介電層包含不同於該核心層的一材料。
  3. 如請求項1之基板，其中 該第一複數個互連包括一第一最小節距，並且 其中該第一複數個高密度互連包括比該第一最小節距小的一第二最小節距。
  4. 如請求項1之基板， 其中該第一複數個高密度互連被耦合至該複數個核心互連中的至少一個核心互連。
  5. 如請求項1之基板，其中該高密度互連部分進一步包含： 一第二核內介電層；及 位於該第二核內介電層中的一第二複數個高密度互連。
  6. 如請求項5之基板， 其中該第一複數個高密度互連被耦合至至少一個核心互連；及 其中該第二複數個高密度互連被耦合至該第一複數個高密度互連與該第一複數個互連。
  7. 如請求項1之基板，其中該第一核內介電層包括一光可成像介電體（PID）聚合物。
  8. 如請求項1之基板，其中該第一介電層和該第二介電層各自包括一預浸層。
  9. 如請求項1之基板，其中該第一複數個互連被透過該高密度互連部分與該至少一個核心互連耦合至該第二複數個互連，該至少一個核心互連從該核心層的該第二表面延伸至該核心層中的該高密度互連部分，及 其中該至少一個核心互連位於該高密度互連部分與該第二複數個互連之間。
  10. 如請求項1之基板，其中該基板被納入到從包括以下各項的一組中選擇的一設備中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路（IoT）設備、以及一機動交通工具中的一設備。
  11. 一種電子電路裝備，包括 ：一整合裝置；及 耦合至該整合裝置的一基板，該基板包括： 包括一第一表面和一第二表面的一核心層； 耦合至該核心層的該第一表面的一第一介電層； 位於該第一介電層中用於第一互連的裝置； 耦合至該核心層的該第二表面的一第二介電層； 位於該第二介電層中用於第二互連的裝置； 位於該核心層中用於高密度互連的裝置， 其中該用於高密度互連的裝置耦合至位於該第一介電層中的該第一複數個互連，及 其中該用於高密度互連的裝置包括： 一第一核內介電層，該第一核內介電層接觸該核心層；及 位於該第一核內介電層中的一第一複數個高密度互連；及 位於該核心層中用於核心互連的裝置， 其中該位於該核心層中用於核心互連的裝置包含至少一個核心互連，該至少一個核心互連耦合至該用於高密度互連的裝置及位於該第二介電層中的該第二複數個互連，且 其中該至少一個核心互連位於該核心層中並從該核心層的該第二表面延伸至該位於該核心層中用於高密度互連的裝置。
  12. 如請求項11之裝備，其中該第一核心內介電層包含不同於該核心層的一材料。
  13. 如請求項11之裝備， 其中該用於第一互連的裝置包括一第一複數個互連，該第一複數個互連包括第一最小節距，並且 其中該第一複數個高密度互連包括比該第一最小節距小的一第二最小節距。
  14. 如請求項11之裝備，其中該第一複數個高密度互連被耦合至該用於核心互連的裝置。
  15. 如請求項11之裝備，其中該用於高密度互連的裝置進一步包括： 一第二核內介電層；及 位於該第二核內介電層中的一第二複數個高密度互連。
  16. 如請求項15之裝備， 其中該第一複數個高密度互連被耦合至該用於核心互連的裝置；並且 其中該第二複數個高密度互連被耦合至該第一複數個高密度互連和該用於第一互連的裝置。
  17. 如請求項11之裝備，其中該第一核內介電層包括一光可成像介電體（PID）聚合物。
  18. 如請求項11之裝備，其中該第一介電層和該第二介電層各自包括一預浸層。
  19. 如請求項11之裝備，其中該第一複數個互連被透過該用於高密度互連的裝置與該至少一個核心互連耦合至該第二複數個互連，該至少一個核心互連從該核心層的該第二表面延伸至該核心層中的該用於高密度互連的裝置， 其中該至少一個核心互連位於該用於高密度互連的裝置與該第二複數個互連之間。
  20. 如請求項11之裝備，其中該裝備被納入到從包括以下各項的一組中選擇的一設備中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路（IoT）設備、以及一機動交通工具中的一設備。
TW110116182A 2020-06-12 2021-05-05 包括嵌入在核心層中的高密度互連部分的基板 TWI891783B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/900,672 2020-06-12
US16/900,672 US11552015B2 (en) 2020-06-12 2020-06-12 Substrate comprising a high-density interconnect portion embedded in a core layer

Publications (2)

Publication Number Publication Date
TW202203376A TW202203376A (zh) 2022-01-16
TWI891783B true TWI891783B (zh) 2025-08-01

Family

ID=76181226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116182A TWI891783B (zh) 2020-06-12 2021-05-05 包括嵌入在核心層中的高密度互連部分的基板

Country Status (8)

Country Link
US (1) US11552015B2 (zh)
EP (1) EP4122003B1 (zh)
KR (1) KR20230023631A (zh)
CN (1) CN115699271A (zh)
BR (1) BR112022024521A2 (zh)
PH (1) PH12022553397A1 (zh)
TW (1) TWI891783B (zh)
WO (1) WO2021252104A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220148954A1 (en) * 2020-11-06 2022-05-12 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
WO2023222240A1 (en) * 2022-05-20 2023-11-23 Ams-Osram International Gmbh Method for manufacturing an optoelectronic device and optoelectronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371932A1 (en) * 2014-06-18 2015-12-24 Dyi-chung Hu Thin film rdl for nanochip package
US20160307870A1 (en) * 2015-04-14 2016-10-20 Amkor Technology, Inc. Semiconductor package with high routing density patch
US20170202083A1 (en) * 2016-01-08 2017-07-13 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
US20190221447A1 (en) * 2016-06-30 2019-07-18 Intel Corporation High density organic interconnect structures
US20200083179A1 (en) * 2018-09-07 2020-03-12 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded interconnect structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090080A (ja) 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
US9806063B2 (en) * 2015-04-29 2017-10-31 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
US9761571B2 (en) * 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
US10818584B2 (en) 2017-11-13 2020-10-27 Dyi-chung Hu Package substrate and package structure
US10388631B1 (en) * 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371932A1 (en) * 2014-06-18 2015-12-24 Dyi-chung Hu Thin film rdl for nanochip package
US20160307870A1 (en) * 2015-04-14 2016-10-20 Amkor Technology, Inc. Semiconductor package with high routing density patch
US20170202083A1 (en) * 2016-01-08 2017-07-13 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
US20190221447A1 (en) * 2016-06-30 2019-07-18 Intel Corporation High density organic interconnect structures
US20200083179A1 (en) * 2018-09-07 2020-03-12 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded interconnect structure

Also Published As

Publication number Publication date
US11552015B2 (en) 2023-01-10
BR112022024521A2 (pt) 2022-12-27
WO2021252104A1 (en) 2021-12-16
EP4122003C0 (en) 2026-01-21
US20210391247A1 (en) 2021-12-16
TW202203376A (zh) 2022-01-16
CN115699271A (zh) 2023-02-03
KR20230023631A (ko) 2023-02-17
EP4122003A1 (en) 2023-01-25
EP4122003B1 (en) 2026-01-21
PH12022553397A1 (en) 2024-02-19

Similar Documents

Publication Publication Date Title
TWI893068B (zh) 包含基板與耦接至基板的高密度互連結構之封裝
CN115362550B (zh) 包括具有在阻焊层之上的互连路由线路的基板的封装件
US12400966B2 (en) Package comprising integrated devices and bridge coupling top sides of integrated devices
JP7765480B2 (ja) 対角ルーティング用に構成された基板および相互接続デバイスを備えるパッケージ
JP2025166172A (ja) 基板と基板に結合された高密度相互接続集積デバイスとを含むパッケージ
TWI891783B (zh) 包括嵌入在核心層中的高密度互連部分的基板
JP2024510941A (ja) パッドオンパッド相互接続部を含む基板を有するパッケージ
TW202211411A (zh) 包括嵌入在阻焊層中的互連的基板
CN116261783B (zh) 包括嵌入阻焊层中的互连件的衬底
TW202329367A (zh) 具有背側金屬層的整合的裝置的封裝
TW202211417A (zh) 包括經由腔耦合至基板的整合元件的封裝
TW202418498A (zh) 包括柔性基板的封裝
CN117203763A (zh) 具有包括突出焊盘互连件的衬底的封装件
TWI922462B (zh) 包括基板以及耦合至基板的高密度互連整合元件的封裝
JP7789073B2 (ja) 周辺相互接続を備える基板をもつパッケージ
TW202515257A (zh) 包含具有互連塊的基材的封裝
KR20240050351A (ko) 고밀도 상호연결부를 갖는 기판을 포함하는 패키지
WO2025058875A1 (en) Integrated device comprising silicon substrate with porous portion
TW202512425A (zh) 包含具有嵌入被動裝置的基材的封裝
TW202443807A (zh) 包括嵌入式整合元件的封裝基板
TW202322318A (zh) 包括具有可變形狀的焊柱互連的集成裝置
TW202512422A (zh) 包含柱殼互連件及內部焊料互連件之整合裝置