TWI915517B - 複合晶圓及其製造方法 - Google Patents

複合晶圓及其製造方法

Info

Publication number
TWI915517B
TWI915517B TW111105666A TW111105666A TWI915517B TW I915517 B TWI915517 B TW I915517B TW 111105666 A TW111105666 A TW 111105666A TW 111105666 A TW111105666 A TW 111105666A TW I915517 B TWI915517 B TW I915517B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
aforementioned
silicon
composite wafer
Prior art date
Application number
TW111105666A
Other languages
English (en)
Other versions
TW202236372A (zh
Inventor
秋山昌次
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW202236372A publication Critical patent/TW202236372A/zh
Application granted granted Critical
Publication of TWI915517B publication Critical patent/TWI915517B/zh

Links

Abstract

本發明的解決手段為提供一種具備:準備於一側的面配有氧化物、氧氮化物及氮化物之任一者的第1層之第1基板之階段、與準備於一側的面配有氧化物、氧氮化物及氮化物之任一者的第2層之第2基板之階段、與於第1層及前述第2層之一者的表面形成矽層之階段、與將矽層、以及前述第1層及第2層的另一者之至少一者的表面以電漿活性化之階段、與貼合第1基板與前述第2基板之階段的複合晶圓之製造方法,及藉由該製造方法之複合晶圓。

Description

複合晶圓及其製造方法
本發明係關於複合晶圓及其製造方法。
作為貼合2片晶圓之方法,有將貼合之晶圓的表面以電漿處理,且如有必要進行洗淨,進行貼合、低溫熱處理之方法(參照專利文獻1)。[先前技術文獻][專利文獻][專利文獻1]日本專利第6396852號
[發明欲解決之課題]惟,於此電漿活性化法,因貼合之晶圓的表面材質,導致於低溫域之結合強度大幅不同。尤其是貼合氧化物或氮化物彼此時,有於極低溫之貼合強度微弱,導致於出現充分強度前以翹曲等從接合界面剝離的問題點。[用以解決課題之手段]
在本發明之第1態樣,為複合晶圓,具備:於一側的面配有氧化物、氧氮化物及氮化物之任一者的第1層之第1基板、與於一側的面配有氧化物、氧氮化物及氮化物之任一者的第2層之第2基板、與配在第1層與前述第2層之間的矽層。
矽層可為非晶矽。矽層可為2nm以上250nm以下。矽層的氬氣濃度可為1.5%atomic以下。矽層的鐵、鉻及鎳的表面濃度可為5.0e10atoms/cm2以下。
第1基板及第2基板分別可為矽、玻璃、氧化鋁、藍寶石、鉭酸鋰及鈮酸鋰之任一者。第1層及第2層的至少一者可為SiO2、SiON及SiN之任一者。
在本發明之第2態樣,為複合晶圓之製造方法,具備:準備於一側的面配有氧化物、氧氮化物及氮化物之任一者的第1層之第1基板之階段、與準備於一側的面配有氧化物、氧氮化物及氮化物之任一者的第2層之第2基板之階段、與於前述第1層及前述第2層之一者的表面形成矽層之階段、與將矽層、以及第1層及第2層的另一者之至少一者的表面以電漿活性化之階段、與貼合第1基板與第2基板之階段。
矽層可為非晶矽。在形成之階段,可將矽層以PVD或CVD成膜。矽層可為2nm以上250nm以下。矽層的氬氣濃度可為1.5%atomic以下。在貼合階段之前或之後之矽層的鐵、鉻及鎳的表面濃度可為5.0e10atoms/cm2以下。
第1基板及第2基板分別可為矽、玻璃、氧化鋁、藍寶石、鉭酸鋰及鈮酸鋰之任一者。第1層及第2層的至少一者可為SiO2、SiON、SiN之任一者。
可於第1基板及第2基板之一者預先實施離子注入。以電漿活性化之環境可包含氮、氧、氧與氮的混合氣體及氬氣之至少任一種。
尚,上述之發明的概要並非列舉本發明之特徵的全部者。又,此等之特徵群的次組合又亦可成為發明。
以下,雖通過發明之實施的形態說明本發明,但以下之實施形態並非限定該申請專利範圍之發明者。又,於實施形態當中所說明之特徵的組合的全部對發明之解決手段並非一定必須。
本發明者首先調査以藉由電漿之表面活性化何種物質能成為高接合強度。
圖1為表示貼合之表面的物質與接合強度的關係者。活性化係於氮環境進行30秒左右。貼合後於100℃進行24小時之處理。接合強度係以刀片插入法進行測定(作為刀片插入法之例,有”Semiconductor Wafer Bonding - Science and Technology-“ Q.-Y. Tong and U. Gosele et al. p.25-28,John Wiley & Sons, Inc.1999)。
觀察到此結果時,瞭解到氧化物彼此之接合強度比較弱。瞭解到加入Si時,提高接合強度。然而,Si/Si之接合係90℃熱處理後之接合強度雖高,但相較於此,藉由進行高溫處理(250℃)處理,導致剝離。此點被認為是因為被封閉在接合界面之水分無處可逃,於氣化時破壞接合。
Si與其他物質可無問題完成250℃之處理。因此,瞭解到為了於低溫得到高接合強度,藉由接合Si、與氧化物、氧氮化物及氮化物之任一者,而得到高接合強度。然而,作為貼合晶圓並非一定要使用矽晶圓。
因此,於本實施形態,一側的晶圓表面為氧化物、氧氮化物及氮化物之任一者時,於另一單側的晶圓表面成膜成薄的Si。藉此,實現所謂Si/氧化物(或氧氮化物、氮化物)之接合。
圖2示意性表示有關本實施形態之複合晶圓10之剖面圖。複合晶圓10具備:配在第1基板100、與第1基板100的一面之第1層200、與配在第2基板500、與第2基板500的一面之第2層400、與配在第1層200與第2層400之間的矽層300。
第1基板100為例如矽、玻璃、氧化鋁、藍寶石、鉭酸鋰及鈮酸鋰之任一者。第1基板100具有例如數百μm的厚度。
第1層200為例如氧化物、氧氮化物及氮化物之任一者。第1層200較佳為SiO2、SiON及SiN之任一者。第1層200具有從數十nm至數μm的厚度。
第2基板500亦為例如矽、玻璃、氧化鋁、藍寶石、鉭酸鋰及鈮酸鋰之任一者。第2基板500的材料可為與第1基板100的材料相同,亦可為相異。第2基板500具有例如數百μm的厚度。
第2層400為例如氧化物、氧氮化物及氮化物之任一者。第2層400較佳為SiO2、SiON及SiN之任一者。第2層400的材料可為與第1層200的材料相同,亦可為相異。第2層400具有從數十nm至數μm的厚度。
矽層300雖為形成在第1層200、第2層400之一者或兩者,但藉由貼合,而殘留在第1層200與第2層400之間者。矽層300較佳為非晶矽。
矽層300較佳為2nm以上250nm以下。較佳為於光學用途等,確保高透明性,或為了於高頻率用途得到低介電損耗較薄者。尚,得不到高透明性或低介電損耗亦可的情況下,矽層300可為250nm以上。
矽層300所包含之氬氣濃度較佳為1.5%atomic以下。又,矽層所包含之鐵、鉻及鎳的表面濃度較佳為5.0e10atoms/cm2以下。此等可藉由進行以後述之電漿活性化之貼合來實現。
圖3示意性表示複合晶圓10之製造方法的各階段。
圖3之(a)表示準備第1基板100之階段。在圖3之例,第1基板100表示設置第1層200之前的狀態。第1基板100係切出例如從藉由上拉法所形成之LT單晶錠,至數百μm的厚度的板狀者。
圖3之(b)表示於第1基板100之一側的面形成第1層200之階段。第1基板100為LT的情況下,第1層200為例如SiO2。第1層200藉由於成膜後進行研磨而被平坦化。
圖3之(c)表示於第1層200之貼合面側,亦即於與第1基板100相反側,形成矽層300之階段。矽層300為藉由例如PVD法(物理氣相沉積法)而成膜之非晶矽。除了PVD法,亦可使用CVD法(化學氣相沉積法)。
圖3之(d)表示準備第2基板500之階段。在圖3之例,第2基板500表示設置第2層400之前的狀態。第2基板500係切出例如從藉由上拉法所形成之矽單晶錠,至數百μm的厚度的板狀者。
圖3之(e)表示於第2基板500之一側的面形成第2層400之階段。第2基板500為矽的情況下,第2層400為例如SiO2。第2層400為藉由例如將第2基板500以1000°C前後進行氧化處理所得之熱氧化膜。
圖3之(f)表示貼合第1基板100與第2基板500之階段。於貼合第1基板100與第2基板500之前,將貼合之面的至少一者以電漿活性化處理。亦即,在本實施形態,活性化處理矽層300的表面及第2層400的表面之至少一者。以電漿活性化的環境較佳為包含氮、氧、氧與氮之混合氣體及氬氣的至少任一種。
於上述貼合面,貼合第1基板100與第2基板500。在本實施形態,貼合矽層300與第2層400。貼合階段於常溫進行即可。
由以上,製造複合晶圓10。此情況下,藉由實施低溫之熱處理,變成可得到高接合強度。尚,除了可將矽層300設置在第1層200,或可取代此,將矽層300設置在第2層400。又,可於第1基板100及第2基板500之一者預先實施離子注入。[實施例1]
準備於LT晶圓成膜成SiO2並研磨之晶圓。準備於另一者成膜成熱氧化膜之矽晶圓。準備矽晶圓於熱氧化膜上,以PVD法將非晶矽成膜成10nm左右者及未成膜者的2種類。於氮環境實施30秒電漿活性化,於貼合後,進行100℃24小時之熱處理。藉此,而得到複合晶圓。成膜成非晶矽者雖無剝離等,但未成膜者觀察到周邊剝離、裂縫。[實施例2]
準備於LT晶圓成膜成SiO2並研磨之晶圓。準備於另一者成膜成熱氧化膜之矽晶圓。準備LT晶圓於氧化膜上,以PVD法將非晶矽成膜成10nm左右者及未成膜者的2種類。於氮環境實施30秒電漿活性化,於貼合後,進行100℃24小時之熱處理。成膜成非晶矽者雖無剝離等,但未成膜者則觀察到周邊剝離、裂縫。[實施例3]
準備於LT晶圓成膜成SiON並研磨之晶圓。準備於另一者成膜成熱氧化膜之矽晶圓。準備矽晶圓於熱氧化膜上,以PVD法將非晶矽成膜成10nm左右者及未成膜者的2種類。於氮環境實施30秒電漿活性化,於貼合後,進行100℃24小時之熱處理。成膜成非晶矽者雖無剝離等,但未成膜者觀察到周邊剝離、裂縫。[實施例4]
準備於LT晶圓成膜成SiN並研磨之晶圓。準備於另一者成膜成熱氧化膜之矽晶圓。準備矽晶圓於熱氧化膜上,以PVD法將非晶矽成膜成10nm左右者及未成膜者的2種類。於氮環境實施30秒電漿活性化,於貼合後,進行100℃24小時之熱處理。成膜成非晶矽者雖無剝離等,但未成膜者觀察到周邊剝離、裂縫。[實施例5]
在實施例1至4,雖將LT晶圓變更為LN、氧化鋁(藍寶石)、玻璃,並進行相同實驗,但結果實施例1至4完全相同。[實施例6]
在實施例1至5,雖將電漿活性化的環境變更為氧、氧與氮之混合氣體、氬氣,並進行相同實驗,但結果相同。[實施例7]
在實施例1至6,雖使用將非晶矽以CVD法成膜成10nm左右者,並進行相同實驗,但結果相同。[實施例8]
在實施例1至7,以增厚非晶矽的厚度者進行實驗。厚度至250nm為止雖得到相同結果,但定為275nm時,以光學顯微鏡下於晶圓全面觀察到微小的剝離。作為例,將玻璃(透明)與LT透過160nm之非晶矽貼合者之光學顯微鏡像示於圖4。此認為是在PVD法或CVD法之下非晶矽所取得之雜質(氫等)揮發,且無法完全吸收者誘發剝離。因此,非晶矽的厚度可說期望為150nm以下。[實施例9]
雖使用於貼合之晶圓單側以氫預先離子注入者,但結果係與從實施例1至8皆相同。此等之晶圓可藉由貼合、於熱處理後進行離子注入剝離,而成為層合薄膜之複合晶圓。[實施例10]
在實施例1至9,將電漿活性化並非兩者之晶圓而是實施在單者的晶圓。實施電漿活性化之晶圓無論何者之晶圓,結果係與實施例1至9皆相同。[實施例11]
準備於預先注入氫離子之LT晶圓成膜SiO2並研磨之晶圓。準備於另一者成膜成熱氧化膜之矽晶圓。矽晶圓係於熱氧化膜上,以PVD法將非晶矽成膜成5nm左右,並於將成膜成SiO2之LT晶圓上亦成膜成5nm左右的非晶矽。將此晶圓於高真空下使用氬氣束,以常溫接合法貼合。為了將貼合之晶圓於離子注入界面剝離,並恢復離子注入致使的雜亂之結晶性,而實施450℃之熱處理,但於晶圓的一部分產生剝離。
將此晶圓的剖面以透過型電子顯微鏡(TEM)觀察,並將非晶矽以能量分散型X光分析(EDX)觀察時,觀察到高濃度之氬氣(1.5%以上)。另一方面,將於實施例9得到之試料同樣實施450℃之熱處理,進行相同之觀察,但未觀察到氬氣。
又,雖將照射使用在常溫接合之氬氣束的矽晶圓之金屬污染以ICP-MS法觀察,但以1.0e11atoms/cm2以上的高濃度觀察到鐵、鉻、鎳等。於常溫接合可說本質上難以擺脫金屬污染。另一方面,從實施電漿活性化之矽晶圓,未觀察到高濃度的污染,污染度以上述金屬為5.0e10atoms/cm2以下。
以上,雖將本發明使用實施的形態說明,但本發明之技術範圍並非被限定於上述實施的形態所記載的範圍。於上述實施的形態可加上多樣之變更或改良為本發明領域具有通常知識者可輕易瞭解。加上該多樣之變更或改良的形態亦可包含本發明之技術範圍,從申請專利範圍的記載可清楚明白。
應注意在申請專利範圍、說明書及圖面中所表示之裝置、系統、程式,及方法之操作、程序、步驟及階段等之各處理的實行順序,只要未特別明示「更早之前」、「之前」等,且除非將之前處理的輸出於之後的處理使用,即可以任意的順序實現。關於申請專利範圍、說明書及圖面中之操作流程,方便上即使使用「首先」、「接著」等進行說明,並非意指必須依此順序實施。
100:第1基板200:第1層300:矽層400:第2層500:第2基板
[圖1]表示貼合之表面的物質與接合強度的關係者。[圖2]示意性表示有關本實施形態之複合晶圓10之剖面圖。[圖3]示意性表示複合晶圓10之製造方法的各階段。[圖4]表示將玻璃(透明)與LT透過160nm之非晶矽貼合者之光學顯微鏡像。

Claims (12)

  1. 一種複合晶圓,具備:於一側的面配有氧化物、氧氮化物及氮化物之任一者的第1層之第1基板、與於一側的面配有氧化物、氧氮化物及氮化物之任一者的第2層之第2基板、與配在前述第1層與前述第2層之間的矽層,前述矽層的氬氣濃度為1.5%atomic以下。
  2. 如請求項1之複合晶圓,其中,前述矽層為非晶矽。
  3. 如請求項1之複合晶圓,其中,前述矽層的鐵、鉻及鎳的表面濃度為5.0e10atoms/cm2以下。
  4. 如請求項1之複合晶圓,其中,前述第1基板及前述第2基板分別為矽、玻璃、氧化鋁、藍寶石、鉭酸鋰及鈮酸鋰之任一者。
  5. 如請求項4之複合晶圓,其中,前述第1層及前述第2層的至少一者為SiO2、SiON及SiN之任一者。
  6. 一種複合晶圓之製造方法,具備:準備於一側的面配有氧化物、氧氮化物及氮化物之任一者的第1層之第1基板之階段、與準備於一側的面配有氧化物、氧氮化物及氮化物之任一者的第2層之第2基板之階段、與於前述第1層及前述第2層之一者的表面形成矽層之階段、與將前述矽層、以及前述第1層及前述第2層的另一者之至少一者的表面,於包含氬氣的環境,以電漿活性化之階段、與貼合前述第1基板與前述第2基板之階段,前述矽層的氬氣濃度為1.5%atomic以下。
  7. 如請求項6之複合晶圓之製造方法,其中,前述矽層為非晶矽。
  8. 如請求項7之複合晶圓之製造方法,其中,在前述形成之階段,將前述矽層以PVD或CVD成膜。
  9. 如請求項6之複合晶圓之製造方法,其中,在前述貼合階段之前或之後的前述矽層的鐵、鉻及鎳的表面濃度為5.0e10atoms/cm2以下。
  10. 如請求項6之複合晶圓之製造方法,其中,前述第1基板及前述第2基板分別為矽、玻璃、氧化鋁、藍寶石、鉭酸鋰及鈮酸鋰之任一者。
  11. 如請求項10之複合晶圓之製造方法,其中,前述第1層及前述第2層的至少一者為SiO2、SiON、SiN之任一者。
  12. 如請求項6之複合晶圓之製造方法,其中,對前述第1基板及前述第2基板之一者預先實施離子注入。
TW111105666A 2021-02-19 2022-02-16 複合晶圓及其製造方法 TWI915517B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021025484 2021-02-19
JP2021-025484 2021-02-19

Publications (2)

Publication Number Publication Date
TW202236372A TW202236372A (zh) 2022-09-16
TWI915517B true TWI915517B (zh) 2026-02-21

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469330B (zh) 2007-09-14 2015-01-11 半導體能源研究所股份有限公司 半導體裝置及電子設備
JP2017538297A (ja) 2014-11-18 2017-12-21 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2018088093A1 (ja) 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法
US20190074222A1 (en) 2011-06-28 2019-03-07 Monolithic 3D Inc. 3d semiconductor device and system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469330B (zh) 2007-09-14 2015-01-11 半導體能源研究所股份有限公司 半導體裝置及電子設備
US20190074222A1 (en) 2011-06-28 2019-03-07 Monolithic 3D Inc. 3d semiconductor device and system
JP2017538297A (ja) 2014-11-18 2017-12-21 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2018088093A1 (ja) 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法

Similar Documents

Publication Publication Date Title
CN102468385B (zh) 复合基板及复合基板的制造方法
CN100446182C (zh) 具有改进电特性的复合基片的制造方法
TWI337762B (en) A method of fabricating a thin film
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
TWI673177B (zh) 複合基板、奈米碳膜之製作方法及奈米碳膜
US11336250B2 (en) Method for preparing film bulk acoustic wave device by using film transfer technology
US8765576B2 (en) Process for producing laminated substrate and laminated substrate
WO2014153923A1 (zh) 薄膜和制造薄膜的方法
US20140235032A1 (en) Method for producing transparent soi wafer
TW201036066A (en) Method for manufacturing silicon thin-film transfer insulating wafer
WO2016088466A1 (ja) 複合基板の製造方法及び複合基板
US9922954B2 (en) Method for performing direct bonding between two structures
US20230391055A1 (en) Composite wafer and manufacturing method therefor
WO2013129572A1 (ja) 複合基板
JP7262415B2 (ja) 複合基板およびその製造方法
TWI437644B (zh) Semiconductor substrate manufacturing method
TWI430339B (zh) 用於製備一多層結晶結構之方法
TWI603387B (zh) 用於製備多層半導體裝置令低溫層轉移之方法
CN100527357C (zh) 半导体材料基板的键合方法
TWI915517B (zh) 複合晶圓及其製造方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN101558486A (zh) 制造复合材料晶片的方法以及相应的复合材料晶片
Kondou et al. Nanoadhesion layer for enhanced Si–Si and Si–SiN wafer bonding
TWI861253B (zh) 用於製作複合結構之方法,該複合結構包含一單晶SiC薄層在一SiC載體底材上
JP7835188B2 (ja) 半導体基板の製造方法