TWI920408B - 用於波形產生之方法及波形產生器 - Google Patents

Abstract

本文所提供之實施例大體包括用於處理腔室中之基板的電漿處理之裝置(例如，電漿處理系統)及方法。一些實施例係針對一種用於波形產生之方法，其大體包括自能量源輸送具有相關聯設定點之第一波形；偵測第一波形之至少一個特性；估計在第一波形期間之脈衝的一部分期間之電壓衰減；計算補償因數；及使用補償因數調整該至少一個特性以調整電壓衰減。

Description

用於波形產生之方法及波形產生器

本揭示案之實施例大體係關於半導體元件製造中所使用之系統。更具體而言，本揭示案之實施例係關於用以處理基板之電漿處理系統。

可靠地形成高深寬比之特徵為製造下一代半導體元件的關鍵技術挑戰之一。通常使用電漿輔助蝕刻製程來形成用以形成該等特徵之高深寬比開口，諸如能夠定向控制（即，各向異性）材料移除以將來自遮罩層的圖案轉印至其下方之基板表面的已暴露部分之反應性離子蝕刻(reactive ion etch; RIE)製程。隨著特徵尺寸持續縮小且圖案密度持續增大，各向異性之程度及RIE製程之基板內處理均勻性為形成緊密間隔（精細間距）的高深寬比開口之關鍵因數。

對於其中電漿離子起主要作用之蝕刻製程而言，離子能量控制始終對半導體設備行業構成挑戰。在典型的電漿輔助蝕刻製程中，基板定位在安置於處理腔室中之靜電卡盤(electrostatic chuck; ESC)上，電漿形成在基板之上，且離子自電漿跨越形成在電漿與基板表面之間的電漿鞘（即，耗盡電子之區域）朝向基板加速。傳統上，射頻(radio frequency; RF)基板偏置方法（其使用正弦RF波形來激發電漿並形成電漿鞘）一直無法理想地形成此些較小的元件特徵尺寸。近來，已發現，向處理腔室內之一或更多個電極輸送高電壓直流(direct current; DC)脈衝可用於理想地控制形成於基板的表面之上的電漿鞘。

在基板的電漿處理期間，電壓脈衝將通常經配置以大體包括鞘塌陷階段、離子電流階段及鞘形成階段，該鞘形成階段安置於鞘塌陷階段與離子電流階段之間。可藉由產生正電壓（例如，100伏特）來實施鞘塌陷階段，該正電壓將用以使產生在基板的表面之上的鞘塌陷，該基板係安置在定位於處理腔室中之基板支撐件上。在離子電流階段期間，處理腔室內之離子由於被施加至安置成與基板相鄰之電極的已產生之負電壓（例如，-1600伏特）而流向基板的表面。離子電流階段可能伴隨著在此階段期間在基板上建立之電壓脈衝中的相關聯電壓衰減（亦時常稱作「下垂」），此可能導致通常非所期待之離子能量分佈函數(ion energy distribution function; IEDF)。在電漿處理期間發生之電壓衰減的量可能由於諸多因數而變化，該等因數包括腔室壓力變化、製程化學性質變化，及所施加之電壓及源功率。

因此，此項技術中需要在基板的電漿輔助處理期間提供對形成於基板之上的電漿鞘之特性的改良控制之裝置及方法。

本文實施例提供電漿處理腔室及方法，其經配置用於精細調諧並控制在半導體基板之電漿輔助處理期間所形成的電漿鞘。

一些實施例係針對一種用於波形產生之方法。該方法大體包括自能量源輸送具有相關聯設定點之第一波形；使用至少一個感測器偵測該第一波形之至少一個特性；藉由使用經偵測之至少一個特性及至少一個已儲存之電壓衰減值函數來決定第一波形期間之脈衝的一部分期間之電壓衰減值；藉由使用經偵測之至少一個特性及至少一個已儲存之鞘耦合電壓值函數來決定第一波形之該脈衝的該部分期間之鞘耦合電壓值；基於經決定之電壓衰減值及經決定之鞘耦合電壓值計算補償因數；及使用該補償因數來調整該至少一個特性。

一些實施例係針對一種用於波形產生之方法，其包括：自能量源輸送具有相關聯設定點之第一波形；使用至少一個感測器偵測該第一波形之至少一個特性；藉由使用經偵測之至少一個特性及至少一個已儲存之電壓衰減值函數來決定第一波形內所提供之脈衝的一部分期間之電壓衰減值；藉由使用經偵測之至少一個特性及至少一個已儲存之鞘耦合電壓值函數來決定第一波形之該脈衝的該部分期間之鞘耦合電壓值；基於經決定之電壓衰減值及經決定之鞘耦合電壓值計算補償因數；及藉由將已計算之補償因數施加至第一波形之至少一個特性來調整第一波形之至少一個特性。

一些實施例係針對一種波形產生器。該波形產生器大體包括感測器組件，其耦接至脈衝器之輸出，其中該感測器組件包括至少一個感測器，該至少一個感測器經配置以偵測波形產生器所產生之第一波形的至少一個特性；及系統控制器，其耦接至波形產生器。該系統控制器大體包括處理器及記憶體，其中該記憶體包括指令，該等指令在由該處理器執行時會導致：使用至少一個已儲存之電壓衰減值公式來決定該第一波形期間之脈衝的一部分內之電壓衰減量；使用至少一個已儲存之鞘耦合電壓值公式來決定該第一波形之脈衝的該部分內之鞘耦合電壓的量；基於經決定之電壓衰減量及經決定之鞘耦合電壓量計算補償因數；及使用該補償因數調整該至少一個特性以調整電壓衰減。

一些實施例係針對一種波形產生器，其包括：感測器組件，耦接至脈衝器之輸出，其中該感測器組件包括至少一個感測器，該至少一個感測器經配置以偵測波形產生器所產生之第一波形的至少一個特性；及系統控制器，其耦接至波形產生器。該系統控制器包括：處理器及記憶體，其中該記憶體包括指令，該等指令在由該處理器執行時會導致：使用至少一個已儲存之電壓衰減值函數來決定該第一波形期間之脈衝的一部分內之電壓衰減量；使用至少一個已儲存之鞘耦合電壓值函數來決定該第一波形之脈衝的該部分內之鞘耦合電壓的量；基於經決定之電壓衰減量及經決定之鞘耦合電壓量計算補償因數；及基於經計算之補償因數的施加調整第一波形之該至少一個特性。

為了前述及相關目的，一或更多個態樣包括後文中充分描述並在申請專利範圍中特別指出之特徵。以下描述及附加圖式詳細闡述一或更多個態樣之某些說明性特徵。然而，此些特徵僅指示可採用各種態樣的原理之各種方式中的數種。

本揭示案之某些態樣大體係針對用於為電漿處理系統產生經補償電壓波形之技術。在基板之電漿處理期間，被提供給安置於電漿處理腔室內之電極的電壓波形將通常經配置以包括鞘塌陷階段及離子電流階段。可藉由產生正電壓（例如，100伏特）來實施鞘塌陷階段，該正電壓將用以使產生在基板的表面之上的電漿鞘塌陷，該基板係安置在定位於處理腔室中之基板支撐件上。在離子電流階段期間，形成在處理腔室中之電漿內的離子由於負電壓（例如，＞1000伏特）而開始流向基板的表面，該負電壓係由於將脈衝電壓波形施加至安置成與基板相鄰之電極而產生的。該離子電流階段可能伴隨著相關聯電壓衰減或「下垂」，其將通常導致基板的表面處之非所期望的能量分佈函數(IEDF)。在電漿處理期間發生之電壓衰減的量可能由於諸多因數而變化，該等因數包括腔室壓力變化、製程化學性質變化，及所施加之電壓及源功率。由於電漿處理腔室與處理系統之間的電壓衰減隨電漿處理配方變化而變化，因此需要慮及電漿處理期間之電壓衰減並相應地補償該衰減。

在本揭示案之態樣中，波形產生器可在脈衝的離子電流階段期間使用斜坡爬升以實施電壓補償以便使IEDF變窄，如本文中更詳細地描述。可藉由將已計算的補償因數施加至脈衝電壓源所產生之波形以校正在電漿處理期間在基板上建立之電壓衰減，從而產生經補償電壓波形。電漿處理系統實例

第1圖為根據本揭示案之某些實施例的處理系統及訊號偵測模組之簡化示意性橫截面圖。在一些實施例中，處理系統經配置用於電漿輔助蝕刻製程，諸如反應性離子蝕刻(RIE)電漿處理。然而，應注意，本文所述實施例亦可與經配置用於其他電漿輔助製程之處理系統一起使用，例如電漿增強沉積製程（例如，電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition; PECVD)製程、電漿增強物理氣相沉積(plasma-enhanced physical vapor deposition; PEPVD)製程、電漿增強原子層沉積(plasma-enhanced atomic layer deposition; PEALD)製程）、電漿加工處理或基於電漿之離子佈植處理（例如，電漿摻雜(plasma doping; PLAD)處理）。

如所示出，處理系統包括處理腔室100及訊號偵測模組388，該訊號偵測模組388可用以在基板處理期間監控並控制電漿鞘101a之特性。處理腔室100包括訊號偵測模組388、支撐組件136及偏置模組198。偏置模組198可包括一或更多個脈衝電壓(pulse voltage; PV)波形產生器150及/或一或更多個RF產生器組件160。支撐組件136包括支撐底座107，及安置在支撐底座107上且熱耦合至支撐底座107之基板支撐件105。如所示出，處理腔室100經配置以藉由將來自射頻(RF)電源供應器118之RF訊號輸送至支撐底座107而產生電容耦合電漿。然而，預期訊號偵測模組388可與任何數目個處理腔室、支撐組件及偏置模組一起使用，以便於在基板處理期間監控並控制電漿鞘101a。

在此，可用以決定電漿鞘101a之一或更多個特性的電訊號被訊號偵測模組388接收，該訊號偵測模組388接著將關於該等電訊號之資訊傳達至系統控制器126以用於控制電漿製程之態樣。系統控制器126可包括處理器190、記憶體192及支援電路194。處理器190可為通用電腦處理器，其經配置以用在工業環境中，用於控制處理腔室及與其有關之子處理器。記憶體192（其通常為非揮發性記憶體）可包括隨機存取記憶體、唯讀記憶體、軟碟或硬碟驅動器，或其他適當形式之數位儲存器（本端的或遠端的）。支援電路194按慣例耦接至處理器190，且包括快取記憶體、時鐘電路、輸入/輸出子系統、電源供應器，及其類似者，及其組合。軟體指令（程式）及資料可被編碼並儲存在記憶體192內，用於指示處理器190。可由系統控制器126中之處理器190讀取的軟體程式（或電腦指令）決定哪些任務可由處理系統中之部件執行。

通常，可由系統控制器126中之處理器190讀取的程式可儲存在記憶體192中，且包括代碼，該代碼在由處理器190執行時會執行與本文所述之電漿處理方案有關的任務。該程式將包括電腦實施指令，該等指令用以控制處理系統內之各種硬體及電部件，以執行用以實施本文所述方法之各種製程任務及各種製程序列。在一個實施例中，該程式包括用以執行以下關於第3圖所述之操作中的一或更多者之指令。

通常，系統控制器126基於自訊號偵測模組388接收到之資訊決定電漿鞘101a之一或更多個特性並比較已決定的鞘特性與期望的鞘特性。基於已決定的鞘特性與期望的鞘特性之間的差別，系統控制器126可使用本文所述之鞘補償方案以（例如）藉由改變在偏置電極104處建立之脈衝電壓(pulsed voltage; PV)波形中的一或更多者之配置來調整該一或更多個鞘特性。舉例而言，系統控制器126可導致PV波形產生器150改變輸送至偏置電極104之脈衝電壓波形的一或更多個特性。在一些實施例中，第二PV波形產生器150（未示出）耦接至邊緣電極115且因此經配置以將PV波形中之一或更多者輸送至邊緣電極115。在此配置中，系統控制器126亦可導致第二PV波形產生器150改變在電漿處理期間輸送至邊緣電極115之脈衝電壓波形的一或更多個特性。

在一些實施例中，RF產生器組件160將RF訊號輸送至支撐底座107（例如，電源電極或陰極），其可用以在安置於基板支撐組件136與腔室蓋123之間的處理區域129中產生（維持及/或點燃）電漿101。在一些實施例中，RF產生器118經配置以將RF訊號輸送至支撐底座107，該RF訊號具有大於1 MHz或更大或約為2 MHz或更大（如，約13.56 MHz或更大）之頻率。

在一些實施例中，RF產生器118及RF產生器組件160經配置以基於自系統控制器126提供之控制訊號，以期望的大體固定之正弦波形頻率將期望量的連續波(continuous wave; CW)或脈衝式RF功率（本文中時常稱作「源功率」）輸送至基板支撐組件136之支撐底座107。在處理期間，RF產生器118及RF產生器組件160經配置以將RF功率（例如，RF訊號）輸送至安置成接近基板支撐件105且在基板支撐組件136內之支撐底座107。輸送至支撐底座107之RF功率經配置以點燃並維持含有安置在處理區域129內之處理氣體的電漿101。在一些實施例中，RF產生器組件160可替代地經配置以將RF訊號輸送至腔室蓋123以點燃並維持含有安置在處理區域129內之處理氣體的電漿101。

第1圖示出訊號偵測模組388與節點N之間的電連接、連接點，及偏置電極104、第一PV模組196，及靜電卡盤夾持網路116。為了減少視覺混亂，在第1圖中僅繪示出一個PV波形產生器150，然而，應注意，在本文實施例中，訊號偵測模組388經配置以經由至節點N之電連接、連接點及在偏置模組198內之元件接收電訊號。

如所示出，訊號偵測模組388藉由使用複數條訊號線387電耦接至處理腔室100內出現之個別電部件。該複數條訊號線387包括多條訊號跡線392，其耦接至處理腔室100內之各種電部件且經配置以將電訊號輸送至訊號偵測模組388內出現之訊號偵測元件。大體而言，訊號偵測模組388包括一或更多個輸入通道372及快速資料獲取模組320。一或更多個輸入通道372各自經配置以自訊號跡線392接收電訊號，且電耦接至快速資料獲取模組320。已接收到的電訊號可包括由PV波形產生器150及/或RF功率供應器118建立之波形的一或更多個特性。

快速資料獲取模組320包括一或更多個獲取通道322，該一或更多個獲取通道322經由訊號線387及一或更多個輸入線172自處理腔室100a之個別部件接收訊號資訊。快速資料獲取模組320處理已接收到的訊號資訊以決定偏置模組所產生之波形的一或更多個特性，且將經處理之訊號資訊傳達至系統控制器126。

通常，訊號偵測模組388包括多個輸入通道372，其各自電耦接至快速資料獲取模組320之對應獲取通道322。如第1圖中所示，多個輸入通道372耦接至連接點，該等連接點定位在偏置模組198及夾持網路116的多個部分，以在處理期間量測並收集來自此些連接點或節點N之電資料。在一些實施例中，多個輸入通道372亦可耦接至各種電感測元件（諸如，一或更多個電流感測器），其經配置以在處理腔室100內之各個點處量測並收集電資料。

在此，快速資料獲取模組320包括複數個獲取通道322、資料獲取控制器323及記憶體324（例如，非揮發性記憶體）。資料獲取控制器323電耦接至獲取通道322中之每一者的輸出，且經配置以自獲取通道322中之每一者接收數位化電壓波形。另外，儲存在資料獲取控制器323之記憶體324內的演算法經調適以藉由分析數位化電壓波形中之每一者來決定波形中之每一者的一或更多個波形特性。該分析可包括比較在數位化電壓波形中接收到之資訊與關於儲存在記憶體324中之一或更多個已儲存波形特性的資訊，如以下進一步論述。

資料獲取控制器323可包括類比至數位轉換器(analog-to-digital converter; ADC)（未示出）、處理器321、通訊介面（未示出）、時鐘（未示出）及可選驅動器（未示出）中之一或更多者。該處理器可為任何通用計算處理器。另外，該處理器可為場可程式化閘極陣列(Field Programmable Gate Array; FPGA)。該ADC將輸出波形內之訊號自類比域轉換至數位域，且ADC之輸出數位訊號被提供給處理器321以用於處理。處理器321藉由分析自ADC提供之輸出數位訊號來決定輸出波形之一或更多個波形特性。

記憶體324可為任何非揮發性記憶體。資料獲取控制器323可與記憶體324電耦接，且經配置以導致波形特性被儲存在記憶體324內。在各種實施例中，記憶體324包括可由資料獲取控制器323執行之指令，以導致資料獲取控制器323分析已接收到的輸出波形及/或基於對已接收到的輸出波形之分析來傳輸對應於已決定的波形特性之資訊。儲存在記憶體324中之波形分析器包括可由資料獲取控制器323執行之指令，且該等指令在被執行時導致資料獲取控制器323分析輸出波形以決定波形特性。

可接著將關於經分析的波形特性之資訊傳輸至反饋處理器325及/或系統控制器126中之一或更多者。資料獲取控制器323所執行之分析可包括比較該等波形特性與儲存在記憶體324中之一或更多個波形特性臨限值。在一些實施例中，該分析係基於處理腔室100的已知且儲存在記憶體中之一或更多個電特性。

在製程腔室100之一些實施例中，感測器組件170係安置在PV波形產生器150與偏置電極104中的一或更多者之間。感測器組件170包括電流感測器，其可為內聯電流感測器或安置在PV波形產生器150內。

通常，PV波形產生器150所產生之PV波形經配置以在PV波形循環的實質性部分（例如，第2圖中之「離子電流階段」）期間提供幾乎恆定之鞘電壓，該鞘電壓與鞘厚度相組合使得能夠在基板103之表面處形成理想的離子能量分佈函數(IEDF)。如在以下方法中所描述，補償PV波形以慮及偏置電極104處之電壓衰減的能力使得能夠精細調諧、控制及定製基板103之表面上的處理結果。

在處理期間，藉由偏置模組198之PV波形產生器150將複數個PV波形提供至偏置電極104，並最終提供至處理腔室100內之複合負載。如以下所論述，藉由使用自訊號偵測模組388及/或系統控制器126提供之訊號來控制對自PV波形產生器150輸送PV波形的總體控制。示例電壓波形

第2圖根據本揭示案之某些實施例繪示在電漿處理期間建立在基板上的欠補償電壓波形之實例。在一些實施例中，波形可作為叢發被給出，而非在基板上所執行之電漿處理製程的執行期間持續地施加。脈衝200A之叢發為由於藉由PV波形產生器150將電壓波形輸送至偏置電極104而在基板103處建立的單個脈衝叢發之實例。在一些實施例中，基板103可為基板103之有線版本，在本文中稱作「有線晶圓」。有線晶圓可用以偵測波形之一或更多個特性及在電漿處理期間在晶圓上建立之電漿特性。在一些實施例中，有線晶圓可經由配線392A耦接至訊號偵測模組388，以使得可在電漿處理腔室內決定關於一或更多個電漿處理特性（例如，基板電壓）之資訊，如在第1圖中所示。波形200B繪示在脈衝200A之叢發的一部分內產生之兩個脈衝，及在該兩個脈衝的任一側上之相鄰脈衝的部分之實例。在一些實施例中，波形200B為PV波形，其包括在包括正斜率（例如，每單位時間之電壓）之每一脈衝內的第一部分（例如，在T₁與T₂之間的204部分，及在T₃與T₄之間的206部分），該正斜率與基板上所建立之電壓的「下垂」有關。該正斜率係在PV波形之離子電流階段期間在基板上形成。波形200B之部分204、206繪示在基板上建立之欠補償電壓波形的實例，該等波形係藉由使用有線晶圓來量測。電壓衰減梯級計數或階梯狀斜坡包括諸多梯級（例如，≥2個梯級），其以固定梯級電壓施加至PV波形以形成負電壓斜坡，該負電壓斜坡用以補償電壓衰減或下垂所形成之正電壓斜坡。電壓衰減梯級計數可能尚未施加至波形200B，且波形200B可能未經補償。

在一些實施例中，第2圖中之波形200B的部分204、206表示示例取樣窗口，該等示例取樣窗口由訊號偵測模組388用以偵測及/或決定由於PV波形產生器150所產生之電壓波形而在基板103上建立之電壓波形內的「下垂」之特性。在一個實例中，取樣窗口包括400 kHz脈衝式波形的約50%與約90%之間。數個參數可能影響400 kHz「下垂」，包括電漿密度/物種、基線脈衝電壓(PV)設定點、溫度及PV開啟時間。數個參數可能影響叢發形狀/散佈，包括叢發開啟時間、源L2L脈衝化。

波形200B內之脈衝大體包括兩個主要階段：離子電流階段及鞘塌陷階段。在第2圖中示出波形之離子電流階段及鞘塌陷階段部分（其建立在基板103上）。在離子電流階段開始時，由於PV波形產生器150輸送被提供至偏置電極104之PV波形的負部分（例如，離子電流部分），因此在基板103處形成了電壓降，其在基板103上方形成了高電壓鞘。該高電壓鞘允許電漿產生之正離子朝向經偏置基板加速。隨著更多正離子轟擊基板表面，會隨著時間在基板103之表面上累積一定量的正電荷。基板表面上正電荷的增加會逐漸增加基板之電壓或「基板電位」，並因此形成「下垂」。如第2圖中所見，波形200B之電壓逐漸地且非所期望地自離子電流階段開始時之較大負電壓增加至離子電流階段之稍後部分期間的較小負電壓。若不加控制，則基板表面上正電荷的逐漸累積會導致高電壓鞘及卡盤電容之逐漸放電，從而緩慢降低鞘電壓並使基板電位更接近於零。離子電流階段的開始與結束之間的電壓差決定離子能量分佈函數(IEDF)之寬度。電壓差愈大，IEDF寬度便愈寬，此由於諸多原因而為非所期望的，使得可靠地形成高深寬比特徵更為困難。處理監控及控制實例

第3圖為根據本揭示案之某些實施例之繪示波形產生的方法300之製程流程圖。如以上所述，可藉由使用系統控制器126來執行方法300之方塊。方法300可允許波形產生器150補償基板103上所見之電壓衰減，如在第4圖中所繪示之電壓波形實例中所繪示。方法300包括將具有相關聯設定點之第一波形輸送至製程腔室內之電極，偵測所輸送之第一波形的至少一個特性，估計在將第一波形輸送至電極期間之脈衝的一部分期間之電壓衰減，計算補償因數，及施加補償因數以校正被輸送至電極之後續波形內的電壓衰減。

第4圖根據本揭示案之某些實施例繪示由於將電壓波形輸送至安置成與基板相鄰之電極（例如，偏置電極104）而在基板103上建立之經補償電壓波形的實例。脈衝400A之叢發為在基板處建立之經補償電壓波形的脈衝叢發之實例，其可藉由使用有線晶圓來量測。波形400B繪示在脈衝400A的叢發內形成之兩個脈衝及在該兩個脈衝的任一側上之相鄰脈衝的部分之實例。在一些實施例中，藉由波形400B所繪示之經補償電壓波形在已經調整之每一脈衝內具有區域402或區域404，以便補償類似於波形200B中所繪示的電壓衰減之電壓衰減。

為了在基板處所建立之電壓波形的離子電流階段期間實現單能離子及更窄的IEDF寬度，執行操作以補償離子電流階段期間之變化的基板電位，並在電漿處理期間創建基板所經歷之已建立的電壓波形之大體上平直形狀的區域（例如，接近於零斜率）。藉由第4圖中之波形400B的離子電流階段部分來繪示電漿處理期間基板所經歷之電壓波形的實例。為了在基板處所建立之電壓波形中建立起大體上平直形狀的區域，可藉由PV波形產生器150將在離子電流階段（即，第4圖中出現之離子電流部分）期間包括負斜率之波形輸送至偏置電極104。驅動及/或實施偏置電極104處之負電壓斜率亦稱作電流補償，可藉由使用耦接至偏置電極104之電流源來創建該電流補償。藉由增大PV波形產生器150提供至偏置電極104之電子的量，以抵消原本由於傳入離子在電漿處理期間撞擊基板而由累積正電荷所引起之增大的場，由此創建在波形400B的離子電流部分期間實施之負電壓斜率。因此，藉由使用本文所述之方法決定在基板103處建立之電壓波形的斜率(dV/dt)，系統控制器126可調整電流源所提供之電流及/或變更能量源（例如，PV波形產生器150）所產生之PV波形的特性，以藉此在基板103處所建立之波形的離子電流階段全程維持恆定的鞘電位。在一些實施例中，直流(DC)供應電流用於實施在離子電流階段期間具有期望斜率之斜坡。

在方塊302處，將具有相關聯設定點之第一波形自能量源（例如，PV波形產生器150）輸送至電極。在一些實施例中，該第一波形可為高電壓脈衝波形，且第一波形可建立電漿鞘101a。該相關聯設定點可為基線製程，其包括在將波形（例如，波形400B）輸送至電極之一或更多個階段期間的波形電壓設定點、製程壓力設定點、RF功率設定點及基板溫度設定點，且可包括PV波形開啟時間設定點（例如，波形之離子電流階段的長度）。

在方塊304處，感測器（例如，感測器組件170中之電流感測器）可偵測PV波形產生器150所產生之第一波形的至少一個特性。該至少一個特性可為電流感測器所偵測之電流的量值（例如，自感測器獲取之電流變換器讀數）。在一些實施例中，感測器可為安置在能量源（例如，PV波形產生器150）與偏置電極104之間的內聯感測器。

在方塊306處，可估計在輸送第一波形期間形成之脈衝的一部分期間之電壓衰減。估計電壓衰減可視情況包括藉由使用已偵測到之至少一個特性及儲存在系統控制器126之記憶體192中的至少一個已儲存之電壓衰減值函數來決定在第一波形內形成之脈衝的一部分期間之電壓衰減值，及藉由使用已偵測到之至少一個特性及至少一個已儲存之鞘耦合電壓值函數來決定在第一波形之該脈衝的該部分期間之鞘耦合電壓值。鞘耦合電壓值為憑經驗決定之值，其表示由於將電壓波形自能量源（例如，PV波形產生器150）輸送至電極引起之有線晶圓與偏置電極之間的電容性耦合。據信，鞘耦合電壓值將根據一或更多個電漿處理參數而變化，其可包括但不限於在脈衝期間輸送之已施加電壓的量值、製程壓力及處理腔室中之硬體的特性（例如，安置在基板與電極之間的介電層之電容）。對於多腔室電漿處理系統內之每一製程腔室，可由系統控制器藉由使用憑經驗導出之函數或值表來決定鞘耦合電壓值，該等值係藉由在電漿處理期間在製程腔室內對先前已處理之基板進行量測而預先決定的。在一些實施例中，藉由使用有線晶圓進行量測，該有線晶圓能夠在製程腔室中所執行之電漿處理配方期間至少偵測在基板上建立之電壓。

在方法300之一些實施例中，已儲存之電壓衰減值函數及已儲存之鞘耦合電壓值函數可均已在先前決定及/或經程式化並儲存在記憶體192中，且因此可自記憶體192擷取以用於估計並校正基板在製程腔室中所執行之電漿處理配方的執行期間所經歷之電壓衰減。在方法300之一些實施例中，如以下將論述，可使用有線晶圓決定已儲存之電壓衰減值函數及已儲存之鞘耦合電壓值函數。已儲存之電壓衰減值函數及已儲存之鞘耦合電壓值函數可各自包括一個值，或可各自包括一個以上值。已儲存之電壓衰減值函數及已儲存之鞘耦合電壓值函數可各自形成資料之庫或儲存庫，該資料與給定處理腔室之多個製程條件及配方相關聯。

第5A圖及第5B圖繪示根據本揭示案之某些實施例藉由使用有線晶圓及在感測器組件170內出現之感測元件在基板103上建立之電壓波形的脈衝之特性。脈衝500A及502A之叢發為用以特徵化在基板103處建立之脈衝叢發的電學性質之兩個不同量測值的實例。脈衝500A之叢發包括由於藉由PV波形產生器150將脈衝叢發內之電壓波形輸送至電極（例如，偏置電極104）而在基板上形成的已偵測到之變化的經建立電壓。脈衝502A之叢發包括由於藉由PV波形產生器150將電壓脈衝叢發內之電壓波形輸送至電極而在電極與PV波形產生器150之間流動的已偵測到之變化電流。波形500B（第5A圖）繪示在脈衝500A之已偵測到的叢發內形成之脈衝的一部分期間所量測之時變電壓，且波形502B（第5B圖）繪示在脈衝502A之已偵測到的叢發內形成之脈衝的該部分期間所量測之時變電流。在一些實施例中，藉由使用有線晶圓在基板103上量測波形500B。在一些實施例中，期望在電漿處理系統內之每一製程腔室中執行類似量測以特徵化每一製程腔室之實際電學特性。在其他實施例中，期望在電漿處理系統內之一個製程腔室中執行量測，並接著利用彼製程腔室之經量測電學特性作為電漿處理系統中之其他製程腔室的代表性電學特性。

方法300可視情況包括創建涉及至少一個電壓衰減值之函數，及用以決定在電漿製程期間與基板相關聯的至少一個鞘耦合電壓之函數。在一些實施例中，方法300可包括偵測初始電壓值及在電漿製程期間產生之脈衝叢發（例如，第5A圖中之脈衝500A的叢發）的脈衝（例如，第5A圖中之波形500B）的一部分期間在基板103上建立之最終電壓值，以決定至少一個電壓衰減值。可藉由使用一或更多個感測元件來偵測該至少一個電壓衰減值，該一或更多個感測元件耦接至與基板103耦接之一或更多個電壓感測元件。電壓波形之脈衝的該部分可為波形500B之脈衝內的時間間隔（例如，在T₁與T₂之間），且可對應於波形500B之離子電流階段的一部分或全部。在一些實施例中，可選擇波形之脈衝的該部分以便避免脈衝之過渡時間，諸如，鞘塌陷階段與離子電流階段（例如，第5A圖中恰好在時間T₁前之離子電流階段的部分）之間的過渡。舉例而言，如第5A圖中所示，被量測之脈衝的該部分在離子電流階段開始後很短時間內開始，其通常限定在電壓脈衝之鞘形成階段已發生後（即，恰好在離子電流階段開始之前的垂直下降）。在一些實施例中，離子電流階段期間之初始電壓值為PV波形產生器150所設定之電壓波形設定點的函數。方法300亦可包括藉由使用已建立之初始電壓值及基板103上之最終電壓值量測電壓來決定脈衝的一部分期間之電壓德爾塔值（例如，最終電壓減去初始電壓）。

方法300可視情況包括藉由使用感測器（例如，感測器組件170中之電流感測器）偵測在波形502B（第5B圖）之脈衝的一部分期間之至少一個經量測電流值（例如，C₁），該感測器經配置以偵測在PV波形產生器150與偏置電極104之間流動的電流。波形之脈衝的該部分可在波形502B內之初始時間點（例如，T₁）處被量測，且可對應於波形502B之離子電流階段的開始。在一些實施例中，電流感測器可為安置在能量源（例如，PV波形產生器150）與偏置電極104之間的內聯感測器，或安置在能量源內之電力輸送電路系統內的感測器。

方法300可視情況包括儲存複數個電壓衰減值，其為已產生之經量測電流值（例如，C₁）的函數。如第6A圖中所繪示，經儲存之複數個電壓衰減值可用以形成曲線602，該曲線602表示基板上之電壓變化（即，下垂），其作為在電壓波形之離子電流階段的一部分期間已偵測到之經量測電流值（例如，C₁）的函數。可藉由使用有線晶圓在不同電漿處理條件（如，諸由PV波形產生器施加至電極之不同脈衝電壓偏置位準）下在處理腔室內在複數個已偵測到之經量測電流值處量測基板上所建立之電壓的電壓變化（即，下垂）的實際量，來預定該等電壓衰減值。

在一些實施例中，方法300可包括將複數個鞘耦合值儲存在記憶體中。該等鞘耦合電壓表示當藉由PV波形產生器150將電壓波形施加至電極（例如，偏置電極）時基板與偏置電極之間的電容性耦合之關係。鞘耦合值為在基板上建立之電壓相對於在經量測電流值（例如，第5B圖中在T₁處量測之C₁）的一時刻施加至電極的電壓而言的差的量測值。已發現，鞘耦合值將作為經量測電流值及施加至電極之電壓的量值（例如，在時間T₁量測之初始電壓）的函數而變化。所產生之初始電壓值為PV設定點的函數。舉例而言，第6B圖中之每一曲線（例如，604、606、608、610、612、614）與不同PV設定點相關聯。可藉由量測有線晶圓上之電壓、比較已量測電壓與輸送至電極之電壓及亦注意到同一時刻之已產生的經量測電流值（例如，C₁）來決定鞘耦合值。將注意，經量測電流值C₁係基於電漿處理腔室對已施加的PV設定點及用以產生電漿之已施加的源功率之響應或受其影響。

可將電壓衰減值及鞘耦合值儲存在（例如）系統控制器126之記憶體192中。該至少一個電壓衰減值及該至少一個鞘耦合值可（例如）以表、圖表、方程式或用於記錄關係之任何其他可用手段的形式被儲存。舉例而言，第6A圖及第6B圖根據本揭示案之某些實施例繪示實例，該等實例表示與如在基板103上量測之波形量測值（例如，電壓德爾塔、經量測電流值）相關聯的電壓衰減值及鞘耦合值。

在第6A圖中，圖表600A繪示電壓衰減值（即，離子電流階段期間之電壓的斜率(dV/dt)）與經量測電流值（例如，C₁）之間的關係（例如，電壓下垂）。在一些實施例中，決定第一波形期間之脈衝的一部分期間之電壓衰減值（參見方塊306）包括找到第一波形之匹配值偵測特性（諸如，圖表600A上之經量測電流值，或電流C₁），並接著基於曲線602所設定之關係找到對應的電壓衰減值（例如，DV₁）。如上所述，電壓衰減值（其作為經量測電流值的函數被儲存在記憶體192中）可以表、圖表或方程式被儲存，以使得當與經量測電流值C₁比較時，可決定電壓衰減值DV₁。大體而言，單個電壓衰減值為基於經量測電流值在電壓脈衝之離子電流階段期間對基板電壓的投影衰減（即，下垂）速率之量測。在一些實施例中，已決定之電壓衰減值DV₁可直接在後續補償因數決定行為（方塊308）期間使用。在一些其他實施例中，基於已決定之電壓衰減值DV₁，可藉由將已決定之電壓衰減值DV₁乘以離子電流階段（在其中量測該經量測電流值C₁）的已知長度來決定電壓德爾塔(ΔV)。離子電流階段之長度與電壓脈衝之PV開啟時間相關聯。

在第6B圖中，圖表600B繪示對於用以找到鞘耦合電壓值之各種PV設定點而言初始電壓與經量測電流值(current_i)之間的關係。曲線604、606、608、610、612及614中之每一者表示單個PV設定點，且因此可藉由知曉已知PV設定點處之經量測電流值（即，X軸）來決定鞘耦合電壓值（即，Y軸）。在第6B圖中所繪示之實例中，將注意，用以產生曲線604、606、608、610、612及614之PV設定點的量值（例如，離子電流階段期間之離子電流電壓的量值）在量值方面自曲線604至曲線614降低。在一個實例中，可藉由偵測經量測電流值C₁（安培）及使用鞘耦合圖表600B中之曲線614所繪示的已知PV設定點找到對應的鞘耦合值DV₂（伏特）來決定第一波形之脈衝的該部分期間之鞘耦合電壓值（參見方塊306）。如上所述，鞘耦合值（其作為經量測電流值的函數被儲存在記憶體192中）可以表、圖表或方程式被儲存，以使得當與經量測電流值C₁比較時，可決定單個鞘耦合值。在一些實施例中，曲線之多個不同集合（如，曲線604、606、608、610、612及614之兩個或更多個集合）可儲存在記憶體中並基於對一或更多個不同電漿處理參數的調整被使用及/或被選擇，諸如，源功率、PV脈衝之百分比開啟時間、脈衝頻率或將影響鞘耦合值的其他電漿處理參數。

在對基板執行之一些電漿處理製程中，理想的係調整PV設定點以實現在所施加PV脈衝之離子電流階段期間基板上的期望電壓。在一些情形下，實現期望電壓及製程結果所需要之實際期望PV設定點可能與已產生之曲線604、606、608、610、612及614中之一者不吻合，該等已產生曲線被儲存在記憶體中並用以決定鞘耦合值DV₂（伏特）。在一些實施例中，如第6B圖中所繪示，理想的係將PV設定點調整至落在兩個已知曲線（如，曲線612及614）之間的值，以在對基板執行之電漿製程期間實現基板上的期望製程結果。在第6B圖中將新PV設定點繪示為曲線613，其可藉由在經量測電流值C₁'處內插在兩個已知曲線612及614之間的點而決定。因此，藉由使用新PV設定點處之經量測電流值C₁'（第6B圖）並使用系統控制器126找到內插的PV設定點值，可決定新鞘耦合值DV₂'（第6B圖）。使用此技術，可針對任何期望的PV設定點決定新鞘耦合值DV₂'。

在方塊308處，可基於已決定之電壓德爾塔(ΔV)來計算補償因數，該電壓德爾塔(ΔV)係自電壓衰減值DV₁及已決定的鞘耦合值DV₂決定。補償因數係基於電壓德爾塔(ΔV)計算，且已決定的鞘耦合電壓值DV₂係自藉由偵測在已產生波形內之一或更多個脈衝期間的經量測電流值C₁而接收到之資訊決定的。在一些實施例中，補償因數用以基於自電壓衰減值DV₁決定之預期斜率及自鞘耦合值DV₂決定之預期電壓偏移來調整作為時間的函數之在離子電流階段期間所施加的電壓之量值。舉例而言，如上所述，第4圖繪示經由實施電壓衰減梯級計數在基板103上建立之經最佳補償的電壓波形（例如，402、404）之實例。

第7圖示出將方塊308中所決定之補償因數施加至藉由使用系統控制器126施加至電極（如，第1圖中所示的偏置電極104）之電壓波形的效應之實例。第7圖中所示之波形實例大體包括兩個主要階段（離子電流階段，及施加至電極之鞘塌陷階段/離子中和階段）。在離子電流階段開始處，所施加電壓之下降在基板上方建立起高電壓鞘，其導致電漿中所形成之正離子流至基板103的表面。如先前所論述，由於正離子流向基板表面，因此基板表面的充電產生了電壓下垂。

因此，藉由施加在方塊308中決定之補償因數，可調整在離子電流階段期間在基板上建立之波形的斜率，以使得其為零或接近於零，以改良在電漿製程期間創建之離子能量分佈函數(IEDF)。在第4B圖中示出經補償波形之實例。自電源供應器（例如，波形產生器150）輸送至偏置電極104之電壓波形的經補償部分可包括在第7圖中藉由線712、714、716表示之波形部分。

在一些實施例中，計算補償因數包括使用電壓德爾塔(ΔV)及已決定之鞘耦合電壓值DV₂，連同在電壓波形之脈衝內出現的已知PV開啟時間。在一些實施例中，將波形之PV設定點開啟時間儲存在記憶體192中，且其可連同已決定之電壓衰減值DV₁及鞘耦合電壓值DV₂一起用以計算補償因數。已決定之鞘耦合電壓值DV₂設定在電漿處理期間在基板103處建立之電壓的偏移，其如第7圖中所示（例如）包括增大的電壓降（例如，更負），其量等於來自在先前脈衝中使用之鞘形成階段期間所形成的原始電壓降(V₀)之鞘耦合電壓值DV₂的量值。舉例而言，可將鞘耦合電壓值DV₂施加至電源供應器所產生之初始已施加電壓V₀，以使電壓移位至經補償電壓值（例如，V₀+DV₂）以使得能夠在離子電流階段開始時施加更最佳化之負電壓。電壓衰減值DV₁亦乘以PV設定點開啟時間值（秒），以決定在PV開啟時間之長度上所需的電壓德爾塔(ΔV)補償（例如，曲線712、714、716之必要斜率），以實現補償電壓衰減（例如，下垂）之更最佳化IEDF。因此，在一些情形下，補償因數將包括由於決定鞘耦合電壓值DV₂及自已決定的電壓衰減值DV₁所導出之已決定的電壓德爾塔(ΔV)而形成之校正量。

雖然在第7圖中將在離子電流階段期間施加之電壓德爾塔(ΔV)補償繪示為線性曲線（例如，一階曲線），但此配置並不意欲限制本文所提供之本揭示案的範疇，因為在離子電流階段期間提供之補償可包括非線性形狀，此係由於需要更佳地調整在PV脈衝的此階段期間所執行之電漿製程。在一些實例中，在離子電流階段期間提供之電壓德爾塔(ΔV)補償可包括二階、三階、四階或更高階的校正（例如，N階）。在另一實例中，在離子電流階段期間提供之電壓德爾塔(ΔV)補償可包括將離子電流階段期間所提供之補償分解成一連串互連的子梯級，其形成階梯、樣條或其他期望的曲線形狀。在此實例中，該等互連的子梯級中之每一者可包括一階、二階、三階、四階或N階校正。

在方塊310處，施加補償因數以校正波形的後續部分內（諸如，在一或更多個電壓脈衝期間）之電壓衰減。校正後續波形內之電壓衰減可包括使用補償因數調整至少一個特性（例如，偏置電壓、電流C₁）。在一些實施例中，可將補償因數作為連續斜率來施加。在一些實施例中，替代於在離子電流階段期間形成線性斜坡，已計算出之補償因數可用以決定電壓衰減梯級之階梯狀數目，及在每個脈衝之離子電流階段施加的每個梯級之長度及/或大小以便校正電壓衰減。換言之，可按梯級施加補償因數，作為連續電壓斜坡或非線性電壓斜坡。在一些實施例中，可將補償因數作為電壓衰減梯級計數（例如，階梯狀斜坡校正）施加至後續波形。在第4B圖中示出在基板處建立之包括三個梯級的經補償波形之實例。

在一些實施例中，可在晶圓（例如，基板103）的處理期間估計電壓衰減，且可施加補償因數以針對晶圓校正後續脈衝叢發內之電壓衰減。在其他實施例中，可在晶圓的處理期間估計電壓衰減，且可施加補償因數以校正後續叢發內之電壓衰減。

在一些實施例中，可在晶圓（例如，基板103）的處理期間估計電壓衰減，且可施加補償因數以校正在後續晶圓上之後續波形內的電壓衰減。然而，由於已儲存之電壓衰減值及鞘耦合值，因此後續晶圓不需要為有線晶圓，可依賴先前已儲存之電壓衰減值及鞘耦合值來計算補償因數。

在一些實例中，如第7圖中所繪示，可以頻率(1/T_p)輸送電壓波形，該頻率在約50 kHz與1000 kHz之間。在電極處建立之電壓波形可具有大於50%或大於70%（如，在80%與95%之間）的開啟時間，其被定義為離子電流時間週期（例如，離子電流階段的長度）與波形週期T_p之比率。具有波形循環（其具有週期T_p（例如，約2.5 μs））之電壓波形可在波形叢發內連續地重複，該波形叢發具有在約100微秒(μs)與約10毫秒(ms)之間的叢發週期。PV波形之叢發可具有叢發工作週期，其在約5%至100%之間，諸如，在約50%與約95%之間，其中該工作週期為叢發週期除以叢發週期加上分隔該等叢發週期之非叢發週期（即，不產生PV波形）的比率。如所示出，鞘塌陷階段可具有為T_SH之持續時間（例如，關閉時間），其可為約200 ns。額外考慮事項

如本文中所使用，術語「耦接」用以代表兩個對象之間的直接或間接耦接。舉例而言，若對象A在實體上接觸對象B且對象B接觸對象C，則對象A及C可仍被視為彼此耦接-即使對象A及C並未直接在實體上彼此接觸。舉例而言，第一對象可耦接至第二對象，即使第一對象從未直接在實體上與第二對象接觸。

雖然前文針對本揭示案之實施例，但可在不脫離本揭示案之基本範疇的情況下設計本揭示案之其他及另外實施例，且本揭示案之範疇由以下申請專利範圍決定。

5A:波形500B圖 5B:波形502B圖 6B:新鞘耦合值DV2'圖 100:處理/製程腔室 101:電漿 103:基板 104:偏置電極 105:基板支撐件 107:支撐底座 115:邊緣電極 116:靜電卡盤夾持網路 118:RF產生器/RF電源供應器 123:腔室蓋 126:系統控制器 129:處理區域 136:基板支撐組件 150:PV波形產生器 160:RF產生器組件 170:感測器組件 172:輸入線 190:處理器 192:記憶體 194:支援電路 196:第一PV模組 198:偏置模組 204:部分 206:部分 300:方法 302:方塊 304:方塊 306:方塊 308:方塊 310:方塊 320:資料獲取模組 321:處理器 322:獲取通道 323:資料獲取控制器 324:記憶體 325:反饋處理器 372:輸入通道 387:訊號線 388:訊號偵測模組 392:訊號跡線 402:區域 404:區域 602:曲線 604:曲線 606:曲線 608:曲線 610:曲線 612:曲線 613:曲線 614:曲線 712:曲線 714:曲線 716:曲線 100a:處理腔室 101a:電漿鞘 200A:脈衝 200B:波形 400A:脈衝 400B:波形 500A:脈衝 500B:波形 502A:脈衝 502B:波形 600A:圖表 600B:鞘耦合圖表

因此，可詳細理解本揭示案之上述特徵的方式，可藉由參考實施例來獲得以上簡要概述的本揭示案之更特定描述，在附加圖式中繪示出該等實施例中的一些實施例。然而，應注意，附加圖式僅繪示例示性實施例，且因此不應視為對其範疇的限制，且可允許其他同等有效之實施例。

第1圖為根據本揭示案之某些實施例的處理系統及訊號偵測模組之簡化示意性橫截面圖。

第2圖繪示根據本揭示案之某些實施例建立在基板上的欠補償電壓波形之實例。

第3圖為根據本揭示案之某些實施例之繪示波形產生的方法之製程流程圖。

第4圖繪示根據本揭示案之某些實施例的建立在基板上的經補償電壓波形之實例。

第5A圖繪示根據本揭示案之某些實施例表示在電壓波形之脈衝叢發內形成的已偵測到之電壓脈衝的曲線，及表示在脈衝叢發期間偵測到之電壓的一部分之曲線圖的曲線。

第5B圖繪示根據本揭示案之某些實施例表示在輸送形成於第5A圖的電壓波形之脈衝叢發內的電壓脈衝期間所偵測到之電流的曲線，及表示在第5A圖的脈衝叢發的該部分期間所偵測到之該電流之曲線圖的曲線。

第6A圖繪示根據本揭示案之某些實施例的波形的電壓衰減值曲線。

第6B圖繪示根據本揭示案之某些實施例的複數個電漿鞘耦合曲線。

第7圖示出如施加至電壓波形之示例補償因數。

為了便於理解，儘可能使用相同元件符號來表示諸圖中共同的相同元件。預期一個實施例之元件及特徵可有益地併入其他實施例中而無需進一步敘述。

712:曲線

714:曲線

716:曲線

Claims (20)

1. 一種用於波形產生之方法，包括以下步驟： 自一能量源輸送具有一相關聯設定點之一第一波形； 使用至少一個感測器偵測該第一波形之至少一個特性； 藉由使用該經偵測之至少一個特性及至少一個已儲存之電壓衰減值函數來決定該第一波形內所提供之一脈衝的一部分期間之一電壓衰減值； 藉由使用該經偵測之至少一個特性及至少一個已儲存之鞘耦合電壓值函數來決定該第一波形之該脈衝的該部分期間之一鞘耦合電壓值； 基於該經決定之電壓衰減值及該經決定之鞘耦合電壓值計算一補償因數；及 藉由將該已計算之補償因數施加至該第一波形之該至少一個特性來調整該第一波形之至少一個特性。
2. 如請求項1所述之方法，其中該第一波形為一高電壓脈衝波形，並建立一鞘。
3. 如請求項1所述之方法，其中該相關聯設定點為一基線製程、電壓及溫度(PVT)設定點。
4. 如請求項1所述之方法，其中該至少一個特性為一電流感測器度量。
5. 如請求項1所述之方法，其中該至少一個感測器為一內聯感測器，且被包括在一電流變換器中。
6. 如請求項1所述之方法，進一步包括以下步驟： 藉由使用耦接至一有線晶圓之至少一個第二感測器來偵測在該第一波形之該脈衝的該部分期間與一初始電壓相關聯之至少一個值及與一最終電壓相關聯之至少一個值； 藉由使用與一初始電壓相關聯之該至少一個值及與一最終電壓相關聯之該至少一個值來決定至少一個電壓德爾塔值； 藉由使用該至少一個感測器來偵測在該第一波形之該脈衝的該部分期間之至少一個經量測電流值；及 儲存該至少一個已儲存之電壓衰減值，其表示該至少一個電壓德爾塔值與該至少一個經量測電流值之間的一關係。
7. 如請求項6所述之方法，進一步包括以下步驟： 儲存該至少一個已儲存之鞘耦合電壓值，其表示與一初始電壓相關聯之該至少一個值與該至少一個經量測電流值之間的一第二關係。
8. 如請求項1所述之方法，其中已知該第一波形之一製程、電壓及溫度(PVT)開啟時間。
9. 如請求項1所述之方法，其中該補償因數為一電壓衰減梯級計數。
10. 如請求項1所述之方法，其中調整該第一波形之該至少一個特性之步驟包括以下步驟：將一連續電壓斜坡施加至該脈衝的一部分。
11. 一種波形產生器，包括： 一感測器組件，耦接至一脈衝器之一輸出，其中該感測器組件包括至少一個感測器，其經配置以偵測該波形產生器所產生之一第一波形的至少一個特性；及 一系統控制器，耦接至該波形產生器，其中該系統控制器包括： 一處理器及記憶體，其中該記憶體包括指令，該等指令在由該處理器執行時會導致： 使用至少一個已儲存之電壓衰減值函數來決定該第一波形期間之一脈衝的一部分內之一電壓衰減量； 使用至少一個已儲存之鞘耦合電壓值函數來決定該第一波形之一脈衝的該部分內之一鞘耦合電壓的一量； 基於該經決定之電壓衰減量及該經決定之鞘耦合電壓量計算一補償因數；及 基於該補償因數的一施加調整該第一波形之該至少一個特性。
12. 如請求項11所述之波形產生器，其中： 該第一波形為一高電壓脈衝波形，且 該第一波形建立一鞘。
13. 如請求項11所述之波形產生器，其中該第一波形具有一相關聯設定點，且該相關聯設定點為一基線製程、電壓及溫度(PVT)設定點。
14. 如請求項11所述之波形產生器，其中該至少一個特性為一電流感測器度量。
15. 如請求項11所述之波形產生器，其中該至少一個感測器為一內聯感測器。
16. 如請求項11所述之波形產生器，其中該記憶體包括其他指令，該等指令在由該處理器執行時會導致： 藉由使用耦接至一有線晶圓之至少一個第二感測器來決定在該第一波形的該部分期間與一初始電壓相關聯之至少一個值及與一最終電壓相關聯之至少一個值； 藉由使用與一初始電壓相關聯之該至少一個值及與一最終電壓相關聯之該至少一個值來決定至少一個電壓德爾塔值； 使用該至少一個感測器來決定在該第一波形的該部分期間之至少一個經量測電流值；及 將該至少一個已儲存之電壓衰減值函數儲存在該記憶體中，該至少一個已儲存之電壓衰減值函數表示該至少一個電壓德爾塔值與該至少一個經量測電流值之間的一關係。
17. 如請求項16所述之波形產生器，其中該記憶體包括其他指令，該等指令在由該處理器執行時會導致： 將該至少一個已儲存之鞘耦合電壓值公式儲存在該記憶體中，該至少一個已儲存之鞘耦合電壓值公式表示與一初始電壓相關聯之該至少一個值與該至少一個經量測電流值之間的一第二關係。
18. 如請求項11所述之波形產生器，其中已知該第一波形之一製程、電壓及溫度(PVT)開啟時間。
19. 如請求項11所述之波形產生器，其中該補償因數為一電壓衰減梯級計數。
20. 如請求項11所述之波形產生器，其中補償因數係作為一連續電壓斜坡或一非線性電壓斜坡來施加。