WO1994015370A1 - Structure de diode metal-isolant-metal et son procede de fabrication - Google Patents

Structure de diode metal-isolant-metal et son procede de fabrication Download PDF

Info

Publication number
WO1994015370A1
WO1994015370A1 PCT/KR1993/000117 KR9300117W WO9415370A1 WO 1994015370 A1 WO1994015370 A1 WO 1994015370A1 KR 9300117 W KR9300117 W KR 9300117W WO 9415370 A1 WO9415370 A1 WO 9415370A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
metal layer
metal
mim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR1993/000117
Other languages
English (en)
French (fr)
Inventor
Sung Hwan Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orion Electric Co Ltd Korea
Original Assignee
Orion Electric Co Ltd Korea
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orion Electric Co Ltd Korea filed Critical Orion Electric Co Ltd Korea
Priority to EP94903110A priority Critical patent/EP0629008A4/en
Publication of WO1994015370A1 publication Critical patent/WO1994015370A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Definitions

  • This invention relates to a liquid crystal display device of an active matrix type, particularly a structure of a metal-insulator-metal (MIM) diode used as a switching element of the liquid crystal display device. And its manufacturing method.
  • MIM metal-insulator-metal
  • Liquid crystal display devices that use liquid crystal materials whose light transmittance or refractive index changes due to changes in the electric field, magnetic field, or temperature can be driven not only small and light, but also at low voltage, and have low power consumption. Various.
  • a typical liquid crystal display is configured in a matrix system.
  • X electrode and scanning electrode (Y electrode) are cross-arranged and a voltage is applied between the two electrodes.
  • Liquid crystal molecules are selected and driven in a time-sharing manner.
  • such a simple matrix method is a so-called crosstalk in which a voltage is applied even at non-selected intersections as the number of scanning electrodes increases.
  • an active matrix type liquid crystal display device in which switching elements for switching liquid crystal molecules are arranged in a matrix form has been developed.
  • the active matrix method is roughly divided into a method using thin film transistors and a method using a diode.
  • the MIM diode structure is widely used in the diode method.
  • MIM Daio - de structure thin film formed on the oxide tantalum TA20 5 current is very non-linear - using points having conductive Rin characteristics or, as shown in ⁇ 1, MIM Daio -.
  • De D is The element is switched by the signal electrode X and the scanning electrode Y, and switching is performed so that the liquid crystal molecules of the element are excited only when a predetermined critical voltage or more is applied.
  • the liquid crystal plays the role of a capacitor and has a memory capacity to store an S image until the application of the second driving force.
  • FIG. 2 An active matrix type liquid crystal display device using a general MIM diode structure is shown in Fig. 2. As shown in Fig. 2, indium tin oxide (Indium oxide) for forming a window element is used.
  • the transparent electrode 7 composed of Tin Oxide (IT0) is applied to the lead-in electrode 3 of the data bus (DB) through the diode D.
  • an insulating film 5 made of tantalum oxide is formed on the upper part of the drawing electrode 3. Is formed, and a contact electrode 8 using chromium Cr is formed on the upper part of the whole structure, thereby forming a MIM diode.
  • an object of the present invention is to provide a diode structure capable of reducing the parasitic capacitance and capable of forming a large uniform film, and a method of manufacturing the same.
  • the structure of the MIM diode of the present invention is characterized in that a porous aluminum oxide layer is formed between the insulating layer and the metal layer for the contact electrode. .
  • the manufacturing method of the MIM diode of this invention is to form a puffer layer on a substrate. Stacking a first metal layer and a second metal layer on the buffer layer and etching them in the form of a data path and a drawing electrode to form a pattern. gold ⁇ by oxidizing pattern - forming an emission reduction expired was first gold ⁇ double insulation ⁇ top to Ta 2 0 5 layer and ⁇ - ⁇ 1 2 0 3 layer, IT0 layer on the Ze' layer Forming a transparent electrode by depositing and etching a third metal layer on the double insulating layer and the transparent electrode, and patterning into a contact electrode form by etching. It is characterized by becoming.
  • Figure 1 shows an equivalent circuit for an active matrix liquid crystal display.
  • Fig. 2 shows a flat field of a liquid crystal display using a general MIM diode structure.
  • Figure 3 shows a section of the MIM diode following the X-X line in Figure 2.
  • Fields 4A through 4J are cross-sections to illustrate an embodiment of this invention.
  • Fields 5A and 5B are cross-sections to illustrate other embodiments of the invention.
  • Fields 4A to 4J are cross-sections for clarifying the method of manufacturing the MIM diode according to this invention.
  • ⁇ 4A is using the oxide tantalum Ta 2 0 5 on the substrate 1 ivy buffer ⁇ 2 thermal
  • the cross section of the state formed by the growth process is shown in FIG. 4B.
  • the first metal scrap 3 for the drawing electrode using tantalum Ta is formed on the upper part of the above-mentioned buffer 2 with a thickness of, for example, 20 nm. It is a cut of the state that was done.
  • the 4C is a cross section of a state where the first metal layer 3 is patterned by a masking process and an etching process.
  • the etching process is a dry etching process such as a plasma etching or an electron beam etching. A method is preferred, but a wet etching method can also be used.
  • 4D shows a state in which a second metal slug 4 using aluminum A1 is formed to a thickness of, for example, 400 nm on the exposed buffer layer 2 and the patterned first metal layer 3. It is a cross section.
  • An orchard 4E is a cut-off field in which the second metal layer 4 is patterned by a masking step and an etching step, and a field 4F is the first and second metal layers 3 which have been patterned. and 4 is oxidized pattern - emissions reduction has been the first ⁇ the top to the oxidation of the gold exhibition layer 3 tantalum Ta 2 0 5 layer and the oxidation of the porous Aruminiumu p-A1 2 0 3 layer 5 and 6 is made form It is a cross section.
  • the oxidation step A method of putting the 4 phosphate solution is applied to Denrin to the first gold ⁇ 3 is desired, it can also be used ⁇ acid aqueous solution.
  • the formed by the oxidation process the [rho-[alpha] 1 2
  • the thickness of the third layer 6 is preferably, for example, 500 nm, and the thickness of the layer & 20 layer 5 formed by oxidizing from the surface of the patterned first metal layer 3 is ⁇ - [alpha] 1 2 0 is about 1/10 of the three layers 6, for example, 50 nm is desirable.
  • ⁇ 4G is the exposed upper portion of the buffer layer 2 and the ⁇ - ⁇ 1 2 0 3 layer 6 This is a cross section of the state where the ITO layer 7 was formed.
  • # 4 is a cross section of the state where the IT0 layer 7 was patterned by a masking process and an etching process.
  • the exposed puffer layer 2 pattern - third gold ⁇ 8 for contact slow electrostatic ffi such as emission reduction has been IT0 layer 7 and the .rho. [alpha] 1 2 0 3 layer 6 upper chromium Cr in Is a cut-off field in which the was formed.
  • 5A and 5B are cross-sectional plots for explaining another embodiment of the present invention.
  • 5A shows a buffer layer 2, a first gold layer 3 and a third metal layer 4 on a substrate 1.
  • 5B is a cross-sectional view of a state in which the first and second metal slaughters 3 and 4 have formed a predetermined pattern by a masking process and an etching process. ⁇ After the patterning process shown in 5B, the oxidation process shown in 4F proceeds.
  • the two layers can be simultaneously etched to form an insulating layer.
  • parasitic capacitance: 1 is slightly increased compared to the solid 4A to ⁇ 4J embodiments, but the top surface with a large contact area is dielectric. since the rate is Ze' small P- A1 2 0 3 carcass 6 Metsujiru this addition, the parasitic capacitance as compared to obey ⁇ surgery Akira al.
  • the parasitic capacitance of the diode structure is significantly reduced, and the response speed of Huawei is fast, preventing the sudden change of power.
  • the structure of the diode of this invention is A liquid crystal display device with niche quality and high information density can be configured.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Description

明 細 書
MIMダイォ-ドの構造およびその製造方法
技術分野
この發明は， ァクチプマト リクス（active matrix )形の液晶表示裝 置（Liquid Crystal Display )に關し，特に液晶表示裝釁のスィッチン グ素子と使われる MIM( Metal -Insulator-Metal )ダイォ-ドの構造及び その製造方法に關する.
背景技術
電界， 磁界または温度變化により光透過率または屈折率が變える液 晶物質を用いた液晶表示装置は， 小さく輕ぃだけでなく低電壓に驅動 が可能し， 消費電力が少ないのでその應用分野が多樣する.
液晶表示装置を用いて精細な癍像を表示するためには， 多數の富素 (pixel )が必要するので通常の液晶表示装置はマト リクス方式に構成 される. この方式は， 多數の信號電極（X電極）と走査電極（Y電極）を交 叉配列して兩電極間に電壓を印加することにより， その交点上
の液晶分子が時分割的に選擇驅動される.
ところで， このような單純マト リクス方式は. 走査電極數が增加 すれば， 非選擇交点でも 電廛が印加される所謂クロスト-ク
( cross_-talk )現象が發生されるのでデュ-亍ィサイクルの增加が不可 能して精細な窬像の表示が不可能である .
だから， 液晶分子をスイッチングするためのスイッチング素子をマ ト リクス形態に配列したァクチブマト リクス方式の液晶表示装置が開 發された. ァクチブマト リクス方式は，大きく薄膜トランジスタを用 いる方式とダイォ-ドを用いる方式に大別されるが， ダイォ-ド方式に おいては MIMダイォ-ド構造がひろく用いられる.
MIMダイォ-ド構造は， 酸化タンタラム Ta205に形成された薄膜が非 常に非線形的である電流-電厘特性を持つ点を用いる. すなわち， 圔 1 に示されたごとく， MIMダイォ-ド Dは信號電極 X及び走査電極 Yにより 該當窬素が選揮されて所定の臨界電壓以上が印加された時にのみ該當 騫素の液晶分子が勵起されるようにスィツチングする.
また， 非選揮された騫素の抵抗が非常に大きくなるので液晶がコン デンサ -役割をするようになって二の次驅動電厘の印加の時まで S像 を貯蔵する記憶能力を持つ.
一般的な MIMダイォ-ドの構造を用いたァクチブマト リクス形の液晶 表示装置が闉 2に示されている. 圖 2に示されたごとく， 窗素を構成す るための酸化朱錫インジウム（Indium Tin Oxide: IT0 )と構成された透 明電極 7は， ΜΙΜダイォ-ド Dを通じてデ-タパス（data bus : DB )の引き こみ電極 3に接績される.
闉 3は， 圃 2の線 X-Xを切斷した狀態の斷面圃である. 園 3に示された ごとく， 基板 1上に蝕刻障壁層に使うための酸化タンタラム Ta205を使 つたバッファ層 2が形成きれ，パッフマ層 2の上部に酸化朱錫ィンジゥ ムを使った透明電極 7， タンタラム Taを使った引きこみ電極 3が所定の 間隔に離隔されて形成される.
また， 前記引きこみ電極 3の上部に酸化タンタラムを使った絶緣膜 5 が形成され， 全體構造の上部にクロム Crを使った接績電極 8が形成さ れ， これによつて MIMダイォ-ドが構成される.
ところで， このような Ta-Ta205-Cr積層構造の MIMダイォ-ドは， 絶 緣層 6に使われる酸化タンタラム Ta205の誘電率（ S r=26 )が高くて寄生 コンデンサ-を形成するようになる.だから寄生コンデンサ-を充電す る時間が所要されるので虜素の動作速度が低下されるだけでなく窬素 の顦動電厘の變化がはげしいようになる.
このような. 問題点は， 結果的に MINIダイォ-ドの構造と構成された 液晶表示装置の窟質を劣化させ， 表示情報の高密度化に制限をかかせ るようになる. このような問題点を解決するために誘電率が高い酸化 タンタラム Ta205層代わりボリイミドを絶緣層に使つて寄生容量を低 下させた側面 MIMダイォ-ドの構造が提案されたが， ボリイミド はその製造上大面積を均一な厚さで形成することが難しくため大形表 示裝笸を製造することに適合しない.
從つて， この發明の目的は， 寄生容量を低下させることができ， 大 形の均一な成膜が可能した ΝΠΜダイォ-ド構造及びその製造方法を提供 することを目的とする.
發明の開示
前記目的を達成するために. この發明の MIMダイォ-ドの構造は， 絶 緣層と接綾電極用金屬層との間に多孔の酸化アルミ二ゥム層が形成さ れることを特徴とする.
この發明の MIMダイォ -ドの製造方法は , 基板上にパッファ層を形成 する段階と， 前記バッファ層上に第 1金屬層と第 2金属屠を積層し， デ -タパス及び引きこみ電極の形態に蝕刻してバタ-ン化する段階と， 前 記第 1及び第 2金屬層を酸化させてパタ-ン化きれた第 1金屬厣の上部に Ta205層と ρ-Α1203層の二重絶緣層を形成する段階と， 前記絶緣 層上に IT0層を稹層し蝕刻して透明電極を形成する段階と， 前記二重 絶緣層と前記透明電極上に第 3金屬層を積層し蝕刻して接績電極の形 態にパタ-ン化する段階からなることを特徴とする.
園面の簡單な説明
闉 1は，ァクチプマト リクス形液晶表示装置の等價回路園である.
圊 2は，一般的な MIMダイォ-ドの構造を用いた液晶表示装置の平面圃で ある.
圇 3は，圖 2の X-X線を沿つて截取した狀態の從來の MIMダイォ-ドの斷面 阖である.
圔 4A乃至圃 4Jは .この發明の實施例を説明するための斷面闉である . 圃 5A及び圖 5Bは，この發明の他の實施例を説明するための斷面圖であ る.
發明を實施するための最良の形態
以下， 添付した圃面を參照してこの發明による望ましい實施例を詳細 に説明する.
圃 4A乃至圔 4Jは， この發明による MIMダイォ-ドの製造方法を說明す るための斷面圔である.
圃 4Aは， 基板 1上に酸化タンタラム Ta205を使つたバッファ曆 2が熱 成長工程により形成された狀態の斷面圚である. 闉 4Bは， 前記パッフ ァ屠 2の上部にタンタラム Taを使った引きこみ電極用の第 1金屬屑 3が 例えば， 20nmの厚さで形成された狀態の斷面闉である.
圔 4Cは， 前記第 1金屬層 3がマスク工程及び蝕刻工程によりパタ-ン化 された狀態の斷面闉である. 前記蝕刻工程は， プラズマエッチングま たは電子ビ-ムエッチングなどの乾式蝕刻方法が望ましいが. 濕式蝕 刻方法も使われることができる.
闉 4Dは， 露出された前記バッファ層 2及びパタ-ン化された前記第 1金 屬層 3の上部にアルミニウム A1を使つた第 2金屬屠 4が例えば， 400nm厚 さで形成された狀態の斷面圔である .
園 4Eは， 前記第 2金屬層 4がマスク工程及び蝕刻工程によりパタ-ン化 された狀態の斷面圃であり， 圃 4Fは， 前記パタ-ン化された第 1及び第 2金屬層 3及び 4を酸化させてパタ-ン化された第 1金展層 3の上部に酸化 タンタラム Ta205層及び多孔の酸化アルミニゥム p- A1203層 5及び 6が形 成された狀態の斷面圚である.
前記酸化工程は. 4 の燐酸水溶液に入れて前記第 1金屬層 3に電厘を 印加する方法が望ましいが， 枸椽酸水溶液を使うこともできる. 前記酸化工程により形成された ρ-Α1203層 6の厚さは例えば， 500nmが 望ましく， 前記パタ-ン化された第 1金羼層 3の表面から酸化されて形 成された丁&20 層 5の厚さは前記 ρ-Α1203層 6の約 1 /10である例えば， 50nmが望ましい.
圃 4Gは， 露出された前記バッファ層 2及び前記 ρ-Α1203層 6の上部に ITO層 7を形成した狀態の斷面闉であり， 阖 4Ηは， 前記 IT0層 7がマスク 工程及び蝕刻工程によりバタ-ン化された狀態の斷面圃である.
岡 41は， 前記露出されたパッファ層 2, パタ-ン化された IT0層 7及び 前記 Ρ- Α1203層 6の上部にクロム Crのような接緩電 ffi用の第 3金屬層 8が 形成された狀態の斷面圃であり， 圚 4Jは，
前記パタ-ン化された IT0曆 7上部の前記第 3金眉層 8の一部を除去した 狀態の斷面圖である.
前記第 1金屬層 3と前記 IT0曆 7を電氣的に連結すれば， MIMダイオ-ド が完成される.
阖 5A及び圖 5Bは， この發明の他の實施例を説明するための斷面圃で ある. 圔 5Aは， 基板 1上にバッファ層 2, 第 1金眉層 3及び第 3金属層 4を 順次的に形成した狀態の斷面圔であり， 圔 5Bは， マスク工程及び蝕刻 工程により前記第 1及び第 2金属屠 3及び 4が所定のパタ-ンを形成し た狀態の斷面圖である. 圔 5Bに示されたパタ-ン化工程後， 闉 4Fに示 された酸化工程が進行される.
この發明の實施例で説明したごとく . 前記 p- A1203層 6が Ta205層 5を 完全に廻る二重構造の絶緣層が形成される. このような構造を形成す るためには， 前記 ρ-Α1203層 6を形成する第 2金屬層 4は第 1金屬層 3と別 個の工程により形成させることが望ましいが， 圔 5A及び圃 5B
に示された實施例のように， 第 1金属層 3と第 2金屬層 4を順次的に積層 させたあとに兩層を同時に蝕刻させて絶緣層を形成させることもでき る. この ¾明の實施例で接績電極用の第 3金屬厣 8と引きこみ電極用の第 1金屬層 3との間には，大きな接解面積を持つ上面では厚い P- A1203層 6 と薄い Ta205層 5に絶緣され， 比皎的小さな接 »面を持つ側面では厚い Ta205屠 5により絶緣が成る.
圃 5A及び躕 5Bから説明したこの發明の他の實施例は. 固 4A乃至圔 4J の實施例に比べて寄生容： 1：が若干増加になるが，大きな接解面積を持 つ上面が誘電率が小さな P- A1203屠 6に絶緣されているのでこの又， 從 來技術に比べて寄生容量が顯著に滅じる.
産業上の利用可能性
前述したごとく， この發明の MIMダイォ-ドは， 誘電率が高い Ta205 ( δ r=26)屠の誘電率が低く， 相對的に厚い P-A1203( d r=7)屠により取 り卷かれるようになるので， ΜΙΜダイォ-ド構造の寄生靜電容量が顯著 に減らして寰素の應答速度が速く躍勦電厘の變化も防止される.
また， ボリイミド構造とは異なり均一な厚さで大面積を成膜させる ことができるので，大形液晶表示裝笸の製造が可能する. その上に， この發明の ΜΙΜダイォ-ドの構造は， 髙龕質及び高情報密度の液晶表示 裝貴を構成することができる.
正された^紙 (規則 91

Claims

請求の範圃
1. デ-タパスに連結きれる引きこみ電極用の金届層と. 憲素を 構成するための透明電極用の IT0層と，前記引きこみ電極用金属層と前 記 ΠΌ層を接績するための接績電極用金屬層が形成され前記引きこみ 電極用金屬層と接續電 S用金属展との間に絶緣屠が形成される MIM ダイォ-ド構造において，
前記絶緣厣と前記接續電極用金屬屠との間に多孔の酸化アルミニゥ ム P-A1203層が形成されることを特徼とする MIMダイォ-ドの構造.
2. 前記酸化アルミ二ゥム屠が前記接績電極用金屬屑の全て接瀕面 を包みかくすように形成されることを特徴とする請求項 1記載の MINIダ ィォ -ドの構造.
3. 前記酸化アルミニゥム層が前記接績電極用金屬屠と前記絶緣層 との間の接解面中に上面にのみ形成されることを特徴とする請求項 1 記載の MIMダイォ-ドの構造.
4. 基板上にバッファ層を形成する段階と，
前記パ ファ層上に第 1金屬屠と第 2金屬層とを稹屠し， デ -タパス及 び引きこみ電極の形態に蝕刻してパタ-ン化する段階と，
前記第 1及び第 2金屬屠を酸化させてバタ-ン化された第 1金展層の上 部に Ta205屠と P- A1203層との二重絶緣層を形成する段階と.
前記絶緣曆上に IT0曆を稹屠し蝕刻して透明電極を形成する段階と， 前記二重絶緣屠と前記透明電極上に第 3金屬麿を積屠し蝕刻して接 綾電極の形態にパタ-ン化する段階からなることを特徵とする MIMダイ
I了正された用紙 (規則 9 ォ-ドの製造方法.
5. 前記第 1金屬屠が積層され， パタ-ン化された後， 前記第 2金屬層 が積層されパタ-ン化されることを特徵とする請求項 4記載の MIMダイ オ-ドの製造方法.
6. 前記蝕刻工程は，乾式蝕刻からなることを特徴とする請求項 4乃 至 5記載の MIMダイォ-ドの製造方法.
7. 前記第 1金展層と第 2金属層の厚さがそれぞれ 200nm及び 400nmで あることを特徴とする請求項 4記載の MIMダイォ-ドの製造方法.
8. 前記 P- A1203層が 500nmに形成され， 前記 Ta205屠が 50nmからな ることを特徴とする請求項 4記載の MIMダイォ-ドの製造方法.
9. 前記第 1金展層と第 2金属層との表面酸化が 4%燐酸水溶液の雰国 氣內で遂行されることを特徵とする請求項 4記載の MIMダイォ-ドの製 造方法.
PCT/KR1993/000117 1992-12-28 1993-12-28 Structure de diode metal-isolant-metal et son procede de fabrication Ceased WO1994015370A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP94903110A EP0629008A4 (en) 1992-12-28 1993-12-28 STRUCTURE OF A MIM DIODE AND METHOD FOR THEIR PRODUCTION.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992/25683 1992-12-28
KR1019920025683A KR950011960B1 (ko) 1992-12-28 1992-12-28 엠아이엠(mim) 다이오드 구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO1994015370A1 true WO1994015370A1 (fr) 1994-07-07

Family

ID=19346817

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR1993/000117 Ceased WO1994015370A1 (fr) 1992-12-28 1993-12-28 Structure de diode metal-isolant-metal et son procede de fabrication

Country Status (3)

Country Link
EP (1) EP0629008A4 (ja)
KR (1) KR950011960B1 (ja)
WO (1) WO1994015370A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0345932A (ja) * 1989-07-13 1991-02-27 Citizen Watch Co Ltd アクティブマトリクス液晶表示パネルの製造方法
JPH04223335A (ja) * 1990-12-26 1992-08-13 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE633414A (ja) * 1962-06-18 1900-01-01
FI91575C (fi) * 1986-12-08 1994-07-11 Rca Corp Diodi, jossa on sekaoksidieristin

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0345932A (ja) * 1989-07-13 1991-02-27 Citizen Watch Co Ltd アクティブマトリクス液晶表示パネルの製造方法
JPH04223335A (ja) * 1990-12-26 1992-08-13 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0629008A4 *

Also Published As

Publication number Publication date
KR950011960B1 (ko) 1995-10-12
EP0629008A4 (en) 1996-12-27
EP0629008A1 (en) 1994-12-14
KR940015622A (ko) 1994-07-21

Similar Documents

Publication Publication Date Title
US5731216A (en) Method of making an active matrix display incorporating an improved TFT
EP0171599B1 (en) Displays and subassemblies having optimized capacitance
JPH0135352B2 (ja)
EP0395161B1 (en) Mim devices, their method of fabrication and display devices incorporating such devices
US5274485A (en) Liquid crystal display
US5258864A (en) Method of fabricating MIM device arrays using a single exposure and lift-off process
WO1994015370A1 (fr) Structure de diode metal-isolant-metal et son procede de fabrication
US5119217A (en) Active matrix substrate for liquid crystal device
JPH01270027A (ja) 液晶表示装置
JP3306923B2 (ja) 液晶装置の製造方法
JPH03212621A (ja) 液晶表示装置
JPWO1994015370A1 (ja) Ｍｉｍダイオードの構造およびその製造方法
JP2695635B2 (ja) 液晶表示装置
KR100272512B1 (ko) 티에프티-엘씨디의 스토리지 캐패시터 구조
JPH11249177A (ja) アクティブマトリクス基板およびその製造方法ならびに液晶表示パネル
JPH0345930A (ja) ２端子型非線形素子
JPH0254894A (ja) 薄膜ｅｌ表示素子
JP3166317B2 (ja) 電気装置の製造方法
JP2859304B2 (ja) 非線形抵抗素子の製造方法
JPH06308539A (ja) マトリクスアレイ基板の製造方法
JP3341346B2 (ja) 非線形素子の製造方法
JPH0346633A (ja) 非線形素子の製造方法
JPH0540279A (ja) 液晶表示装置
JPH0210923B2 (ja)
JPH04318524A (ja) 液晶表示装置およびシリアルｍｉｍスイッチング素子とその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1994903110

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1994903110

Country of ref document: EP

ENP Entry into the national phase

Ref country code: US

Ref document number: 1995 295722

Date of ref document: 19950207

Kind code of ref document: A

Format of ref document f/p: F

WWW Wipo information: withdrawn in national office

Ref document number: 1994903110

Country of ref document: EP