WO2000005934A1 - Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof - Google Patents

Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof Download PDF

Info

Publication number
WO2000005934A1
WO2000005934A1 PCT/JP1999/003908 JP9903908W WO0005934A1 WO 2000005934 A1 WO2000005934 A1 WO 2000005934A1 JP 9903908 W JP9903908 W JP 9903908W WO 0005934 A1 WO0005934 A1 WO 0005934A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper foil
nickel
layer
base
clad plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1999/003908
Other languages
English (en)
French (fr)
Inventor
Kinji Saijo
Kazuo Yoshida
Shinji Ohsawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Kohan Co Ltd
Original Assignee
Toyo Kohan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co Ltd filed Critical Toyo Kohan Co Ltd
Priority to EP99931469A priority Critical patent/EP1111975B1/en
Priority to US09/744,333 priority patent/US6730391B1/en
Priority to AU47985/99A priority patent/AU4798599A/en
Priority to DE69938456T priority patent/DE69938456T2/de
Publication of WO2000005934A1 publication Critical patent/WO2000005934A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12931—Co-, Fe-, or Ni-base components, alternative to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Definitions

  • the present invention relates to a clad plate for a printed circuit board, a multilayer printed circuit board using the same, and a method for manufacturing the same.
  • the present invention relates to a multilayer printed wiring board capable of coping with multi-integration of a semiconductor and a method of manufacturing the same.
  • multi-layering by a so-called build-up method has been developed and widely performed.
  • This method is a method of laminating an insulating layer and a circuit, and the connection between the layers is performed by photo-etching the insulating layer, forming a via hole, and plating the surface, Lasers may be used to form via holes.
  • Japanese Patent Application Laid-Open No. H8-2646491 discloses a method of manufacturing a multilayer printed wiring board using such a build-up method. This manufacturing method will be briefly described with reference to FIG. Then, it becomes as follows.
  • the first resin layer 53 is formed in the pattern non-formation region 52 on the inner substrate 51 having the inner conductor pattern 50.
  • the first resin layer 53 is formed so as to maintain a predetermined clearance 54 between the first resin layer 53 and the side surface of the inner conductor pattern 50.
  • a second resin layer 55 constituting an insulating layer is formed by applying and curing a resin varnish.
  • the second resin layer 55 fills the clearance 54 and covers the inner conductor pattern 50 and the first resin layer 53.
  • the second resin layer 55 After the formation of the adhesive layer 56, the surface is roughened, and an outer conductor pattern 57 is formed on the adhesive layer 56 by electroless plating.
  • the first resin layer 53 Complicated processes such as formation, application of resin varnish, formation of second resin layer 55 by curing, and formation of adhesive layer 56 are required, so that the cost of build-up multilayer printed wiring boards is reduced.
  • the first resin layer 53 Complicated processes such as formation, application of resin varnish, formation of second resin layer 55 by curing, and formation of adhesive layer 56 are required, so that the cost of build-up multilayer printed wiring boards is reduced.
  • Another method for manufacturing a multilayer printed wiring board is to deposit a metal thin film by a vapor deposition method.
  • a metal thin film for example, several /
  • pores are formed.
  • it is easily formed and is thick for example, 10 / m or more
  • workability is poor and cost is increased.
  • the present invention is intended to solve such a problem, and can be manufactured at low cost.
  • An object of the present invention is to provide a clad plate for a print substrate, which has good characteristics, and a multilayer printed wiring board using the same, and a method for manufacturing the same.
  • the clad plate for a printed circuit board according to claim 1 is characterized by being manufactured by pressing a copper foil material and a nickel foil material at a rolling reduction of 0.1 to 30%.
  • the clad plate according to claim 2 wherein a copper foil material provided with nickel plating on one or both sides thereof and another copper foil material or a copper foil material provided with nickel plating on one side are provided with a rolling reduction of 0.1 to 3%. And manufactured by pressing.
  • the clad plate according to claim 3 is characterized in that it has five layers of copper Z nickel / copper / nickel / copper.
  • the multilayer printed wiring board of claim 4 is a printed circuit board according to claim 1 or 2.
  • the lad plate is selectively etched to form a base having an inner conductor layer, an insulating layer and an outer conductor layer are formed on the surface of the base, and the outer conductor layer is patterned.
  • An external conductor layer is electrically connected via a columnar conductor formed in the base by etching.
  • the method for manufacturing a multilayer printed wiring board is characterized in that a copper foil material for forming a conductor layer and a nickel foil material for forming an etching stop layer or Nigger plating are laminated together with 0.1 to 3%.
  • a multilayer printed wiring board is manufactured by electrically connecting a body layer and an external conductor layer via a columnar conductor formed in the base by etching.
  • the printed circuit board clad plate after previously activating the bonding surface of the copper foil and the nickel foil or Nigger plating in a vacuum chamber, laminating the copper foil and the nickel foil material or nickel plating. 0.
  • FIG. 1 is a process explanatory diagram of a method for manufacturing a multilayer printed wiring board according to one embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a multilayer printed wiring board according to an embodiment of the present invention. It is process explanatory drawing of the manufacturing method.
  • FIG. 3 is an explanatory diagram showing steps of a method for manufacturing a multilayer printed wiring board according to one embodiment of the present invention.
  • FIG. 4 is a process explanatory diagram of a method for manufacturing a multilayer printed wiring board according to one embodiment of the present invention.
  • FIG. 5 is an explanatory process diagram of a method for manufacturing a multilayer printed wiring board according to one embodiment of the present invention.
  • FIG. 6 is a process explanatory diagram of a method for manufacturing a multilayer printed wiring board according to an embodiment of the present 5 ′′ invention.
  • FIG. 7 is a diagram illustrating a method of manufacturing a multilayer printed wiring board according to an embodiment of the present invention.
  • Fig. 8 is a cross-sectional front view of a manufacturing apparatus for a clad metal plate, and
  • Fig. 9 is a front view of a conventional multilayer printed wiring board.
  • both surfaces of an internal conductor layer 10 made of copper foil are coated with etching stopper layers 11 and 12 made of nickel (for example, having a thickness of 0. 5 to 3 m) are joined to form the core of the base.
  • outer conductor layers 15, 16 (for example, 10 to 100 m thick) made of copper are formed via insulating layers 13, 14 made of resin. I have.
  • the inner conductor layer 10 and the outer conductor layers 15 and 16 are electrically connected by columnar conductors 17 and 18 C (for example, 10 to 100 m thick) made of copper to form a base.
  • columnar conductors 17 and 18 C for example, 10 to 100 m thick
  • nickel plating 20 which becomes the etching stopper layers 11 and 12 on both sides of the copper foil 19 (for example, thickness 10 to 100 m) which becomes the internal conductor layer 10 when a multilayer printed wiring board is manufactured.
  • 21 to produce nickel-plated copper foil material 22 ( refer graph1) .
  • the nickel-plated copper foil material 22 is wound around a rewind reel 23 in the clad plate manufacturing apparatus shown in FIG. Further, the copper foil material 24 to be the columnar conductor 17 is rewound around the reel 25.
  • the nickel-plated copper foil material 22 and the copper foil material 24 are simultaneously rewound from the rewind reels 23, 25 and a part of them is wound around the electrode rolls 27, 28 projecting into the etching chamber 26. Then, in the etching chamber 26, a sputter etching process is performed to activate it.
  • the activation processing as the applicant has disclosed (0 Hei 1 one 2 2 4 1 8 4 JP above, 1 1 X 1 0- 1 ⁇ 1 X 1 0- 4 Torr of In an extremely low-pressure inert gas atmosphere, (2) Nickel-plated copper foil material 22 and copper foil material 24 with bonding surfaces are each grounded to one electrode A, and between electrode A and the other electrode B that is insulated and supported. Apply an alternating current of 1 to 50 MHz to cause a glow discharge, and 3 and the area of the electrode exposed in the plasma generated by the glow discharge is 1 Z 3 or less of the area of the electrode B. 4 Sputtering 15 "This is performed by a touching process.
  • the pressure is cold-pressed by a rolling unit 30 provided in a vacuum chamber 29, and the printed board clad plate 31 having a three-layer structure is wound around a winding roll 32.
  • the clad plate 31 for a printed circuit board having the three-layer structure is wound again on the reel 23.
  • the copper foil material 33 (see FIG. 1) that becomes the columnar conductor 18 is wound around the rewind reel 25.
  • the clad plate 31 and the copper foil material 33 are rewound from the rewind reels 23, 25, respectively, and a part thereof is wound around the electrode rolls 27, 28 protruding into the etching chamber 26, thereby forming the etching chamber 26. Inside, it is activated by sputter etching.
  • activation treatment likewise, 1 1 X 1 0- 1 ⁇ 1 X 1 0- 4 Torr at very low ⁇ inert gas atmosphere, for printed circuit boards clad plate 3 having 2 bonding surface 1 and copper foil material 3 3 is one electrode A grounded, and the other electrode is insulated and supported An AC of 1 to 50 MHz is applied between B and B to cause a glow discharge, and 3 and the area of the electrode exposed in the plasma generated by the glow discharge is 1 of the area of the electrode B. 3 and below, a sputtering etching process is performed to produce a clad plate 34 for a printed circuit board having a five-layer structure as shown in FIG.
  • three or more rewinding reels are provided, and copper or nickel foil is installed on these reels.
  • copper or nickel foil is installed on these reels.
  • a multilayer printed wiring board is manufactured through the following steps described with reference to FIGS. 2 to 7. As shown in (1), after the photoresist films 35 and 36 are formed on the surfaces of the copper foil members 24 and 33, exposure and development are performed.
  • the copper foils 24 and 33 are selectively etched, and the copper foils 24 and ⁇ 033 are removed while leaving the columnar conductors 17 and 18.
  • a photoresist film 37 is formed on the surface of the nickel plating 20 and exposed and developed, and a resin 38 for forming an insulating layer 14 on the surface of the nickel plating 21 is formed. Is applied. Polishing to make the resin surface even
  • nickel plating 20, copper foil 19, and nickel plating 21 are etched using ferric chloride, sulfuric acid + hydrogen peroxide, etc. to form internal conductor layer 10 To achieve.
  • a resin 39 for forming the insulating layer 13 is applied to the surface of the internal conductor layer 10 and is polished to make the resin surface uniform. At this time, the head of the columnar conductor 17 is exposed on the surface.
  • the copper foil material and the nickel foil material are pressure-welded, or a copper foil material having nickel plating on one or both surfaces
  • the clad plate for printed circuit boards is manufactured by pressing with the other copper foil material or another copper foil material with nickel plating on one side laminated.
  • the pressure at the interface reduces the stress at the joint interface, so that the flatness of the joint interface can be maintained, and no heat treatment is required to recover the workability, and no alloy layer is formed at the interface.
  • the base plate is formed by selectively etching the above-mentioned clad board for a printed board, patterning is performed on the surface of the base, and electrical connection between the conductive layers is performed. Since the multilayer printed wiring board is manufactured by performing the etching through the 2 ⁇ columnar conductor formed by etching the conductive layer, a high density multilayer printed wiring board can be manufactured efficiently and inexpensively. it can.
  • the board is selectively etched to produce a base, and the surface of the base is coated with resin, plated and patterned, and the electrical connection between the conductor layers is formed by etching the conductor layer to form a column. Since the multi-layer printed wiring board is manufactured by using a conductor, a high-density multi-layer printed wiring board can be manufactured efficiently and at low cost. 7.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明 細
プリント基板用クラッド板、 それを用いた多層プリント配線基板及びその製造方 法 技術分野
5" 本発明は、 半導体の多集積化に対応できる多層プリント配線基板及びその製造 方法に関する。 背景技術
近年、 半導体デバイスの高集積化、 多ピン化、 小型化、 また、 電子機器の小型 ( 0 '軽量化に伴い、 高密度の実装基板が要求されるようになってきており、 それを 可能にするために、 配線基板の多層化、 配線密度の向上に関する研究，開発が行 われてきた。
そして、 多層化する方式の一つとして、 いわゆるビルドアップ方式による多層 化が開発され広く行われている。 この方法は、 絶縁層と回路を積層させていく方 5- 法で、 層間の接続は、 絶縁層にフォトエッチングを施し、 バイァホールを形成し 、 その表面にめっきを施すことによって行うものであり、 バイァホールの形成に 、 レーザを用いる場合もある。
特開平 8— 2 6 4 9 7 1号公報にこのようなビルドアップ方式を用いて多層プ リント配線基板の製造方法が開示されており、 この製造方法を図 9を参照して簡 2.0 単に説明すると以下のごとくなる。
まず、 内層導体パターン 5 0を有する内層基板 5 1上におけるパターン非形成 領域 5 2に、 まず、 第 1の樹脂層 5 3を形成する。 第 1の樹脂層 5 3は、 内層導 体パターン 5 0の側面との間に所定のクリアランス 5 4を保持するように形成さ れる。 次に、 樹脂ワニスを塗布、 硬化によって、 絶縁層を構成する第 2の樹脂層 5 5を形成する。 第 2の樹脂層 5 5は、 クリアランス 5 4を埋めかつ内層導体パ ターン 5 0及び第 1の樹脂層 5 3を被覆する。 さらに、 第 2の樹脂層 5 5上に接 着剤層 5 6を形成した後粗化を行い、 無電解めつきにより接着剤層 5 6上に外層 導体パターン 5 7を形成する。
しかし、 上記したビルドアップ多層プリント配線基板は、 未だ、 以下の解決す べき課題を有していた。
ζ 即ち、 上記した方法においては、 内層導体パターン 5 0を有する内層基板 5 1 の両側に外層導体パターン 5 7を積層して多層プリント配線板を製造するに際し て、 第 1の樹脂層 5 3の形成、 樹脂ワニスの塗布、 硬化による第 2の樹脂層 5 5 の形成、 さらに接着剤層 5 6の形成といった複雑な工程を必要とするため、 ビル ドアップ多層プリント配線基板の低コスト化を図ることができなかった。
[ 0 また、 多層プリント配線基板の製造する他の方法として金属薄膜を蒸着法によ つて被着する方法があるが、 この方法では、 被膜の形成が薄い （例えば数/ ) 場合にはポアが生じやすく、 厚い （例えば 1 0 / m以上） 場合には作業性が 悪く、 コストが高くなるという問題があった。
本発明は、 このような課題を解決しょうとするものであり、 安価に製造するこ
/S" とができかつ良好な特性を有するプリン卜基板用クラッド板、 それを用いた多層 プリント配線基板及びその製造方法を提供することを目的とする。 発明の開示
請求項 1のプリント基板用クラッド板は、 銅箔材とニッケル箔材を 0 . 1 ~ 3 ュ 0 %の圧下率で圧接して製造されることを特徴とする。
請求項 2のクラッド板は、 片面又は両面にニッケルめっきを具備する銅箔材と 、 他の銅箔材又は片面にニッケルめっきを具備する銅箔材とを、 0 . 1〜3 %の 圧下率で圧接して製造されることを特徴とする。
請求項 3のクラッド板は、 銅 Zニッケル/銅/ニッケル/銅の 5層であること ^ を特徴とする。
請求項 4の多層プリント配線基板は、 請求項 1又は 2記載のプリント基板用ク ラッド板を選択的にエッチングして内部導体層を有するベースを形成し、 該ベー スの表面に絶縁層及び外部導体層を形成し、 該外部導体層にパターニングを行い 、 さらに、 内部導体層と外部導体層を該ベース内にエッチングによって形成した 柱状導体を介して電気的に接続した構成を有することを特徴とする。
5" 請求項 5多層プリント配線基板の製造方法は、 導体層等を形成する銅箔材とェ ッチングストップ層を形成するニッケル箔材又は二ッゲルめつきを積層すると共 に 0 . 1〜3 %の圧下率で圧接してプリント基板用クラッド板を形成し、 該多層 クラッド板を選択的にエッチングしてベースを製造し、 該ベースの表面に絶縁層 及び外部導体層を形成し、 該外部導体層にパターニングを行い、 さらに、 内部導
(0 体層と外部導体層を該ベース内にエッチングによって形成した柱状導体を介して 電気的に接続することによって多層プリン卜配線板を製造することを特徴とする 請求項 6の製造方法は、 前記プリント基板用クラッド板が、 真空槽内で前記銅 箔と前記二ッケル箔又は二ッゲルめつきの接合面を予め活性化処理した後、 前記 銅箔と前記ニッケル箔材又はニッケルめっきを積層して 0 . 1〜3 %の圧下率で 冷間圧接することによって形成し、 その際、 前記活性化処理を、 ① 1 X 1 0―1〜 1 X 1 0— 4 Torrの極低圧不活性ガス雰囲気中で、 ②接合面を有する前記銅箔と 前記ニッケルめっきをそれぞれアース接地した一方の電極 Aとし、 絶縁支持され た他の電極 Bとの間に 1〜5 0 MHzの交流を印加してグロ一放電を行わせ、 ③ J.0 かつ、 前記グロ一放電によって生じたプラズマ中に露出される電極の面積が、 電 極 Bの面積の 1 3以下で、 ④スパッ夕エッチング処理することによって行うよ うにされたことを特徴とする。 図面の簡単な説明
Γ 図 1は、 本発明の一実施の形態に係る多層プリント配線基板の製造方法の工程 説明図である。 図 2は、 本発明の一実施の形態に係る多層プリント配線基板の製 造方法の工程説明図である。 図 3は、 本発明の一実施の形態に係る多層プリント 配線基板の製造方法の工程説明図である。 図 4は、 本発明の一実施の形態に係る 多層プリント配線基板の製造方法の工程説明図である。 図 5は、 本発明の一実施 の形態に係る多層プリント配線基板の製造方法の工程説明図である。 図 6は、 本 5" 発明の一実施の形態に係る多層プリント配線基板の製造方法の工程説明図である 。 図 7は、 本発明の一実施の形態に係る多層プリント配線基板の製造方法の工程 説明図である。 図 8は、 クラッド金属板の製造装置の断面正面図である。 図 9は 、 従来の多層プリント配線板の正面図である。
10 発明を実施するための最良の形態
以下、 添付図に示す一実施の形態を参照して、 本発明を具体的に説明する。 まず、 本発明の一実施の形態に係る多層プリント配線基板の構造について、 図 7を参照して説明する。
図示するように、 銅箔からなる内部導体層 1 0 (例えば厚み 1 0〜 1 0 0 /Z / m ) の両面にはニッケルめつきからなるエッチングストッパー層 1 1、 1 2 ( 例えば厚み 0 . 5〜 3 m ) が接合され、 ベースのコアを形成している。 内部 導体層 1 0の両面には樹脂からなる絶縁層 1 3、 1 4を介して銅めつきからなる 外部導体層 1 5、 1 6 (例えば厚み 1 0〜 1 0 0 m ) が形成されている。 そ して、 内部導体層 1 0と外部導体層 1 5、 1 6は銅からなる柱状導体 1 7、 1 8 C (例えば厚み 1 0〜 1 0 0 m ) によって電気的に接続することによってベー スを形成している。 そして、 この外部導体層 1 5、 1 6の表面にパターニングを 行うことで、 多層プリント配線基板を形成している。
次に、 上記した多層プリント配線基板の製造方法について説明する。
まず、 多層プリント配線基板を製造した際に内部導体層 1 0となる銅箔 1 9 ( 例えば厚み 1 0〜 1 0 0 m ) の両面にエッチングストッパー層 1 1、 1 2と なるニッケルめっき 2 0、 2 1を施してニッケルめっき銅箔材 2 2を製造する （ 図 1参照） 。
ニッケルめっき銅箔材 2 2を、 図 8に示すクラッド板製造装置における巻き戻 しリール 2 3に巻き付ける。 また、 柱状導体 1 7となる銅箔材 2 4を巻き戻しリ ール 2 5に巻き付ける。
~ 巻き戻しリール 2 3、 2 5からニッケルめっき銅箔材 2 2と銅箔材 2 4を同時 に巻き戻し、 その一部をエッチングチャンバ 2 6内に突出した電極ロール 2 7、 2 8に巻き付け、 エッチングチャンバ 2 6内において、 スパッ夕エッチング処理 して活性化する。
この際、 活性化処理は、 本出願人が先に特開平 1一 2 2 4 1 8 4号公報で開示 ( 0 したように、 ① 1 X 1 0―1〜 1 X 1 0— 4 Torrの極低圧不活性ガス雰囲気中で、 ②接合面を有するニッケルめっき銅箔材 2 2と銅箔材 2 4をそれぞれアース接地 した一方の電極 Aとし、 絶縁支持された他の電極 Bとの間に 1〜5 0 MHzの交 流を印加してグロ一放電を行わせ、 ③かつ、 前記グロ一放電によって生じたブラ ズマ中に露出される電極の面積が、 電極 Bの面積の 1 Z 3以下で、 ④スパッタエ 15" ツチング処理することによって行う。
その後、 真空槽 2 9内に設けた圧延ユニット 3 0によって冷間圧接し、 3層構 造を有するプリント基板用クラッド板 3 1を巻き取りロール 3 2に巻き取る。 次に、 この 3層構造を有するプリント基板用クラッド板 3 1を再度巻き戻しリ ール 2 3に卷き付ける。 また、 柱状導体 1 8となる銅箔材 3 3 (図 1参照） を巻 0 戻しリール 2 5に巻き付ける。 巻き戻しリール 2 3、 2 5からクラッド板 3 1と 銅箔材 3 3をそれぞれ巻き戻し、 その一部をエッチングチャンバ 2 6内に突出し た電極ロール 2 7、 2 8に巻き付け、 エッチングチャンバ 2 6内において、 スパ ッ夕エッチング処理され活性化する。
この場合も、 活性化処理は、 同様に、 ① 1 X 1 0―1〜 1 X 1 0— 4 Torrの極低 ^ 圧不活性ガス雰囲気中で、 ②接合面を有するプリント基板用クラッド板 3 1と銅 箔材 3 3をそれぞれアース接地した一方の電極 Aとし、 絶縁支持された他の電極 Bとの間に 1〜5 0 MHzの交流を印加してグロ一放電を行わせ、 ③かつ、 前記 グロ一放電によって生じたプラズマ中に露出される電極の面積が、 電極 Bの面積 の 1 3以下で、 ④スパッ夕エッチング処理することによって行い、 図 1に示す ように、 5層構造を有するプリント基板用クラッド板 3 4を製造する。
5" なお、 上記においては、 銅箔材に予めニッケルめっきをしたものを圧接する例 を説明したが、 ニッケルめっきに代えて上記設備を用いて銅箔材にニッケル箔を 圧接したものを用いることもできる。 この場合銅箔材の両面にニッケル箔を圧接 したものも適用できる。
また、 上記設備を使用して圧接を繰返し行うことにより、 銅/ニッケル 銅 Z \ 0 ニッケル 銅という順番で、 銅層を表裏層に設け、 中間層にニッケル層を介した 多層のクラッド板を製造することができる。
さらに、 上記巻き戻しリ一ルを 3台以上設けこれらのリールに銅箔材ゃニッケ ル箔材などを設置し、 3台以上のリールから箔材の供給を同時に受けることによ り、 1回の圧接で多層構造のクラッド板を製造することができる。
( " 次に、 プリント基板用クラッド板 3 4を所望の大きさに切断した後、 図 2〜図 7を参照して説明する以下の工程を経て多層プリント配線基板を製造する。 まず、 図 2に示すように、 銅箔材 2 4、 3 3の表面にフォトレジスト膜 3 5、 3 6を形成した後、 露光 ·現像する。
図 3に示すように、 銅箔材 2 4、 3 3の選択エッチングを行い、 銅箔材 2 4、 ^0 3 3を柱状導体 1 7、 1 8を残して除去する。
図 4に示すように、 ニッケルめっき 2 0の表面にフォトレジスト膜 3 7を形成 すると共に露光、 現像を行い、 また、 ニッケルめっき 2 1の表面に絶縁層 1 4を 形成するための樹脂 3 8を塗布する。 さらに樹脂面を均一にするため研磨を行う
^ 図 5に示すように、 塩化第二鉄や硫酸 +過酸化水素等を用いてニッケルめっき 2 0、 銅箔 1 9、 ニッケルめっき 2 1をエッチング処理し、 内部導体層 1 0を形 成する。
図 6に示すように、 内部導体層 1 0の表面に絶縁層 1 3を形成するための樹脂 3 9を塗布すると共に樹脂面を均一にするため研磨を行う。 このとき、 柱状導体 1 7の頭部が表面に露出するようにする。
^ 図 7に示すように、 樹脂 3 8、 3 9 (図 6参照） の表面に粗化処理を行った後 、 銅の無電解めつき又は/及び電気めつきによって、 その表面に外部導体層 1 6 、 1 5を形成する。 外部導体層 1 5、 1 6にパ夕一ニングを施し、 回路を形成す る。
[ Ό 産業上の利用可能性
以上説明してきたように、 請求項 1〜 3記載のプリント基板用クラッド板にお いては、 銅箔材とニッケル箔材を圧接したり、 片面又は両面にニッケルめっきを 具備する銅箔材と、 他の銅箔材又は片面にニッケルめっきを具備する他の銅箔材 を積層した状態で圧接することによってプリント基板用クラッド板を製造するよ (5" うにしているので、 蒸着法におけるポアの発生をなくすことができ品質を向上で きると共に、 積層して圧接するだけで製造できるのでプリント基板用クラッド板 の製造コストの低減も図ることができる。 また、 0 . 1〜 3 %の低圧下率で圧接 するため、 接合界面のストレスを低く抑えることによって接合界面の平坦度を保 持でき、 かつ、 加工性回復のための熱処理も不要であり界面に合金層は生成しな ュ〇 いので、 このプリント基板用クラッド板を用いて選択エッチング性に優れた多層 プリント配線基板を製造することができる。
請求項 4記載の多層プリント配線基板においては、 上記したプリン卜基板用ク ラッド板を選択的にエッチングしてベースを形成し、 ベースの表面にパターニン グを施すと共に、 導体層間の電気的接続を、 該導体層をエッチングして形成した 2^ 柱状導体を介して行うことによって多層プリント配線基板を製造するようにして いるので、 高密度の多層プリント配線基板を効率よくかつ安価に製造することが できる。
請求項 5記載の多層プリント配線基板の製造方法においては、 導体層を形成す る銅箔とエッチングストップ層を形成するニッケルめっきを積層すると共に圧接 してプリント基板用クラッド板を形成し、 多層クラッド板を選択的にエッチング ^ してべ一スを製造し、 ベースの表面に樹脂塗布、 めっき及びパ夕一ニングを施す と共に、 前記導体層間の電気的接続を導体層をエッチングして形成した柱状導体 を介して行うことによって多層プリント配線基板を製造するようにしているので 、 高密度の多層プリント配線基板を効率よくかつ安価に製造することができる。 請求項 6記載の多層プリント配線基板の製造方法においては、 多層クラッド基 ( 0 板を真空槽内で銅箔とニッケルめっきの接合面を予め活性化処理した後、 銅箔と 前記ニッケルめっきを重合して 0 . 1〜3 %の圧下率で冷間圧接することによつ て形成するようにしたので、 接合界面のストレスを低く抑えることによって接合 界面の平坦度を保持でき、 かつ、 加工性回復のための熱処理も不要であり界面に 合金層は生成しないので、 この多層クラッド基板を用いて選択エッチング性に優 ! 5" れた多層プリント配線基板を製造することができる。

Claims

請求の範囲
1 . 銅箔材とニッケル箔材を 0 . 1〜3 %の圧下率で圧接して製造されるプリ ント基板用クラッド板。
2 . 片面又は両面にニッケルめっきを具備する銅箔材と、 他の銅箔材又は^ 面 にニッケルめっきを具備する銅箔材とを、 0 . 1〜3 %の圧下率で圧接して製造 されるプリン卜基板用クラッド板。
3 . 前記クラッド板が、 銅 ニッケルノ銅 Zニッケル 銅の 5層である請求項 1又は 2のクラッド板。
[ 0 4 . 請求項 1又は 2記載のプリント基板用クラッド板を選択的にエッチングし て内部導体層を有するベースを形成し、 該ベースの表面に絶縁層及び外部導体層 を形成し、 該外部導体層にパターニングを行い、 さらに、 内部導体層と外部導体 層を該ベース内にエッチングによって形成した柱状導体を介して電気的に接続し た構成を有する多層プリント配線基板。
( 5 . 導体層等を形成する銅箔材とエッチングストップ層を形成するニッケル箔 材又はニッケルめっきを積層すると共に 0 . 1〜3 %の圧下率で圧接してプリン ト基板用クラッド板を形成し、 該多層クラッド板を選択的にエッチングしてベー スを製造し、 該ベースの表面に絶縁層及び外部導体層を形成し、 該外部導体層に パターニングを行い、 さらに、 内部導体層と外部導体層を該ベース内にエツチン θ-ο グによって形成した柱状導体を介して電気的に接続することによって多層プリン ト配線板を製造する多層プリント配線基板の製造方法。
6 . 前記プリン卜基板用クラッド板は、 真空槽内で前記銅箔と前記ニッケル箔 又はニッケルめっきの接合面を予め活性化処理した後、 前記銅箔と前記ニッケル 箔材又はニッケルめっきを積層して 0 . 1〜3 %の圧下率で冷間圧接することに 2ζ よって形成し、 その際、 前記活性化処理を、 ① 1 X 1 0―1〜 1 X 1 0— 4 Torrの 極低圧不活性ガス雰囲気中で、 ②接合面を有する前記銅箔と前記ニッケルめっき をそれぞれアース接地した一方の電極 Aとし、 絶縁支持された他の電極 Bとの間 に 1〜5 0 MHzの交流を印加してグロ一放電を行わせ、 ③かつ、 前記グロ一放 電によって生じたプラズマ中に露出される電極の面積が、 電極 Bの面積の 1 / 3 以下で、 ④スパッ夕エツチング処理することによって行うようにしたことを特徴 とする請求項 4記載の多層プリント配線基板の製造方法。
PCT/JP1999/003908 1998-07-23 1999-07-22 Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof Ceased WO2000005934A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP99931469A EP1111975B1 (en) 1998-07-23 1999-07-22 Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof
US09/744,333 US6730391B1 (en) 1998-07-23 1999-07-22 Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof
AU47985/99A AU4798599A (en) 1998-07-23 1999-07-22 Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof
DE69938456T DE69938456T2 (de) 1998-07-23 1999-07-22 Kaschierte platte für eine leiterplatte, mehrschichtige leiterplatte und verfahren zu deren herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22244998 1998-07-23
JP10/222449 1998-07-23

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/744,333 A-371-Of-International US6730391B1 (en) 1998-07-23 1999-07-22 Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof
US10/184,968 Division US6579565B2 (en) 1998-07-23 2002-07-01 Clad sheet for printed circuit board, a multilayered printed circuit board using thereof and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO2000005934A1 true WO2000005934A1 (en) 2000-02-03

Family

ID=16782590

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/003908 Ceased WO2000005934A1 (en) 1998-07-23 1999-07-22 Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof

Country Status (9)

Country Link
US (2) US6730391B1 (ja)
EP (1) EP1111975B1 (ja)
KR (1) KR100615382B1 (ja)
CN (2) CN1234262C (ja)
AU (1) AU4798599A (ja)
DE (1) DE69938456T2 (ja)
MY (1) MY124084A (ja)
TW (1) TW585813B (ja)
WO (1) WO2000005934A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080639A1 (en) * 2001-03-28 2002-10-10 North Corporation Multilayer wiring board, method for producing multilayer wiring board, polisher for multilayer wiring board, and metal sheet for producing wiring board
EP1248503A4 (en) * 1999-12-22 2006-08-09 Toyo Kohan Co Ltd MULTILAYER PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME
US7175919B2 (en) * 2000-10-18 2007-02-13 Toyo Kohan Co., Ltd. Multilayered metal laminate and process for producing the same
JP2007329514A (ja) * 2002-02-13 2007-12-20 Tessera Interconnect Materials Inc 多層配線回路形成用基板と、その製造方法
JP4408009B2 (ja) * 1999-06-10 2010-02-03 東洋鋼鈑株式会社 半導体装置用インターポーザの製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610417B2 (en) * 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
KR100449156B1 (ko) * 2002-05-09 2004-09-18 엘지전선 주식회사 솔더 범프용 동박의 제조방법
US20050005436A1 (en) * 2003-07-09 2005-01-13 Jung-Chien Chang Method for preparing thin integrated circuits with multiple circuit layers
JP2006108211A (ja) 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
TWI334324B (en) * 2007-09-19 2010-12-01 Unimicron Technology Corp Printed circuit board and method of fabricating the same
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
KR101108690B1 (ko) * 2009-12-24 2012-01-25 희성금속 주식회사 다층 금속 클래드재를 제조하는 방법 및 다층 금속 클래드재 및 전지 내 리드재
JP6100605B2 (ja) * 2013-05-17 2017-03-22 昭和電工株式会社 多層クラッド材の製造方法
KR102124324B1 (ko) * 2018-11-14 2020-06-18 와이엠티 주식회사 도금 적층체 및 인쇄회로기판
US11610935B2 (en) 2019-03-29 2023-03-21 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
EP4088555A1 (en) * 2020-01-07 2022-11-16 Lumileds LLC Ceramic carrier and build up carrier for light-emitting diode (led) array
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224184A (ja) * 1988-03-02 1989-09-07 Toyo Kohan Co Ltd クラッド金属板の製造法及びその装置
JPH0415993A (ja) * 1990-05-09 1992-01-21 Fujikura Ltd 多層プリント配線板の製造方法
JPH05291744A (ja) * 1992-04-10 1993-11-05 Hitachi Chem Co Ltd 多層配線板の製造法および多層金属層付絶縁基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818145B2 (ja) * 1988-02-26 1996-02-28 株式会社神戸製鋼所 電子部品用積層材の製造方法
US4896813A (en) * 1989-04-03 1990-01-30 Toyo Kohan Co., Ltd. Method and apparatus for cold rolling clad sheet
JPH03188660A (ja) * 1989-12-19 1991-08-16 Toppan Printing Co Ltd 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
US5108541A (en) * 1991-03-06 1992-04-28 International Business Machines Corp. Processes for electrically conductive decals filled with inorganic insulator material
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
DE69218344T2 (de) * 1991-11-29 1997-10-23 Hitachi Chemical Co., Ltd., Tokio/Tokyo Herstellungsverfahren für eine gedruckte Schaltung
JPH085664A (ja) * 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01224184A (ja) * 1988-03-02 1989-09-07 Toyo Kohan Co Ltd クラッド金属板の製造法及びその装置
JPH0415993A (ja) * 1990-05-09 1992-01-21 Fujikura Ltd 多層プリント配線板の製造方法
JPH05291744A (ja) * 1992-04-10 1993-11-05 Hitachi Chem Co Ltd 多層配線板の製造法および多層金属層付絶縁基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1111975A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408009B2 (ja) * 1999-06-10 2010-02-03 東洋鋼鈑株式会社 半導体装置用インターポーザの製造方法
EP1248503A4 (en) * 1999-12-22 2006-08-09 Toyo Kohan Co Ltd MULTILAYER PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME
US7175919B2 (en) * 2000-10-18 2007-02-13 Toyo Kohan Co., Ltd. Multilayered metal laminate and process for producing the same
WO2002080639A1 (en) * 2001-03-28 2002-10-10 North Corporation Multilayer wiring board, method for producing multilayer wiring board, polisher for multilayer wiring board, and metal sheet for producing wiring board
JP2007329514A (ja) * 2002-02-13 2007-12-20 Tessera Interconnect Materials Inc 多層配線回路形成用基板と、その製造方法

Also Published As

Publication number Publication date
DE69938456T2 (de) 2009-04-09
MY124084A (en) 2006-06-30
KR20010071675A (ko) 2001-07-31
KR100615382B1 (ko) 2006-08-25
US6730391B1 (en) 2004-05-04
AU4798599A (en) 2000-02-14
CN1612678A (zh) 2005-05-04
TW585813B (en) 2004-05-01
EP1111975A1 (en) 2001-06-27
US6579565B2 (en) 2003-06-17
CN1234262C (zh) 2005-12-28
US20020166840A1 (en) 2002-11-14
CN100596263C (zh) 2010-03-24
EP1111975A4 (en) 2005-10-26
CN1311977A (zh) 2001-09-05
DE69938456D1 (de) 2008-05-15
EP1111975B1 (en) 2008-04-02

Similar Documents

Publication Publication Date Title
WO2000005934A1 (en) Clad board for printed-circuit board, multilayered printed-circuit board, and method of manufacture thereof
EP1332867B1 (en) Film with multilayered metal and process for producing the same
JP4110440B2 (ja) リードフレーム用クラッド板の製造方法及びリードフレームの製造方法
JPWO2000019533A1 (ja) リードフレーム用クラッド板、それを用いたリードフレーム及びその製造方法
JP4408009B2 (ja) 半導体装置用インターポーザの製造方法
JP4195162B2 (ja) 多層プリント配線板及びその製造方法
JPWO2000077850A1 (ja) 半導体装置用インターポーザ形成用クラッド板、半導体装置用インターポーザ及びそれらの製造方法
JP4409137B2 (ja) プリント配線板の製造方法
WO2001047330A1 (en) Multilayer printed wiring board and method of manufacturing the same
JP5105625B2 (ja) 半導体パッケージユニットの製造方法
JP4623622B2 (ja) 半導体パッケージ用クラッド材の製造方法および半導体パッケージの製造方法
WO2000078108A1 (fr) Materiel de montage, circuit de montage et carte imprimee utilisant ce materiel
JP4050943B2 (ja) 抵抗層接合材の製造方法および抵抗層接合材を用いた部品の製造方法
JPWO2000005934A1 (ja) プリント基板用クラッド板、それを用いた多層プリント配線基板及びその製造方法
JP2003236679A (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP4190955B2 (ja) 選択エッチング加工用導電板積層材の製造方法
JP3857273B2 (ja) 抵抗膜積層材、抵抗膜積層材の製造方法、抵抗膜積層材を用いた部品および抵抗膜積層材を用いた部品の製造方法
JP2003243202A (ja) 抵抗層積層材および抵抗層積層材を用いた部品
JP2002329972A (ja) 多層プリント配線基板の製造方法および多層プリント配線基板
JPWO2001009950A1 (ja) 半導体パッケージユニット
JP2003019767A (ja) 樹脂付き積層金属板の製造方法及び樹脂付き積層金属板
JP2004174896A (ja) 混在層積層体および混在層積層体を用いた部品
JPWO2001047330A1 (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99809113.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020007014957

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1999931469

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2000 561803

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 09744333

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWP Wipo information: published in national office

Ref document number: 1999931469

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007014957

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020007014957

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999931469

Country of ref document: EP