WO2000008761A1 - Rationaler frequenzteiler - Google Patents

Rationaler frequenzteiler Download PDF

Info

Publication number
WO2000008761A1
WO2000008761A1 PCT/DE1999/002409 DE9902409W WO0008761A1 WO 2000008761 A1 WO2000008761 A1 WO 2000008761A1 DE 9902409 W DE9902409 W DE 9902409W WO 0008761 A1 WO0008761 A1 WO 0008761A1
Authority
WO
WIPO (PCT)
Prior art keywords
counter
frequency
value
divider
rational
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1999/002409
Other languages
English (en)
French (fr)
Inventor
Dirk Schnabel
Gerhard Quirmbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to US09/762,451 priority Critical patent/US6445227B1/en
Priority to EP99952267A priority patent/EP1110324B1/de
Priority to DE59903576T priority patent/DE59903576D1/de
Publication of WO2000008761A1 publication Critical patent/WO2000008761A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer

Definitions

  • the present invention relates to a rational frequency divider for generating an integer frequency from a rational frequency.
  • integer frequencies are required for other functions such as the operation of a real-time clock or the calculation of fee data in switching systems.
  • a quartz generator which generates vibrations of an integer frequency is conventionally used to achieve an integer frequency.
  • the disadvantage of this is the emergence of an asynchronous interface that is difficult to operate.
  • the object of the invention is therefore to provide a rational frequency divider in which the disadvantages described above do not occur, or to provide a corresponding method.
  • a rational frequency divider for generating an integer frequency from a rational frequency, comprising: a memory for storing first and second divider constants; a selection device for selecting one of the stored divider constants; a first counter, which counts in time with the oscillations of the rational frequency; a comparison device which compares the value of the first counter with the selected division constant; a second counter, which is coupled to the selection device and the comparison device and counts a number of predetermined time slots; and pulse generating means for forming the integer frequency by generating a pulse in response to a signal from the comparing means.
  • the device according to the invention provides a rational frequency divider, which is suitable for generating an integer frequency from a rational frequency, with little circuit complexity.
  • the rational frequency divider according to the invention is designed such that it generates an integer frequency from a rational frequency according to the relationship
  • g g is suitable, where f g is the integer frequency, f 0 is the rational frequency, g is a first division constant, z is a division constant counter and n is the number of time slots, and g, z and n are natural numbers.
  • the memory has areas for storing nz first and z second divider constants g and g + 1;
  • the selection device is designed in such a way that the stored divider constants are selected once during operation within a cycle of n time slots;
  • the first counter is designed in such a way that it is reset to the value 1 in response to a signal from the comparison device which indicates the equality of the value of the first counter with the selected division constant;
  • the second counter is designed such that it is increased by the value 1 in response to a signal from the comparison device which indicates the equality of the value of the first counter with the selected division constant and is reset from n to 1 after the value has been reached.
  • Divider constant counter and n represent the number of time slots and g, z and n are natural numbers, and the
  • Size g + 1 which represents a second divider constant
  • Vibrations of the rational frequency counts, and a second counter, which counts the time slots, to the value 1; c] choosing the first or second divider constant; d] counting the first counter in time with the oscillations of the rational frequency; e] Detect the equality of the value of the first
  • FIG. 1 shows a diagram which schematically shows the generation of an integer frequency from a rational frequency using the rational frequency divider according to the invention and an integer divider according to the prior art;
  • FIG. 4 shows a pulse diagram of the rational divider according to the invention shown in FIG. 3.
  • the rational frequency divider is determined by not dividing over the entire period by a divider constant, but over n time slots by one of two divider constants g or g + 1. G divides (n-z) times, while g + 1 divides z times.
  • Fig. 2 shows a general implementation of the rational frequency divider.
  • reference numeral 16 denotes a first counter, which is connected to the rational frequency generator 12 at its input and to a comparison device 20 at its output.
  • the first counter 16 counts a number QZ in time with the oscillation with the frequency f 0 .
  • a memory 24 consisting of n memory parts for storing nz first and z second divider constants g and g + 1 is connected to a first input of a selection device 22, the second input of which is connected to a second counter (time slot counter which counts n time slots in one cycle) 18 and the output of which is connected to the comparison device 20.
  • a pulse generating device not shown, for generating an oscillation with the integer frequency f g is coupled to the comparison device 20.
  • the memory contains three memory parts (equal to the value of n), the contents of which are 3 (g + 1 for the first time), 2 (g) and 3 (g + 1 for the second time).
  • the first counter 16 counts according to the clock of the rational frequency supplied to it from 1 to a maximum of g or g + 1 and supplies this value to the comparison device 20 as the quantity QZ. Reaching the final value g or g + 1 (corresponding to a selected division constant described below) is detected by the comparison device 20, which then resets the counter 16 to the initial value in the next cycle by applying a reset signal. Furthermore, when the end value of the first counter 16 is reached, the comparison device 20 causes the time slot counter 18 to continue counting and to be activated by the pulse generation device (not shown) Pulse is generated that defines the integer frequency f g .
  • the time slot counter 18 counts within a cycle from 1 to n, where n is the number of predetermined time slots that are required to generate exactly one integer frequency.
  • the time slot counter selects a divider constant g or g + 1 stored in the partial memories of the memory 24 via the selector 22, which is passed on from the selector to the comparison device as a variable QK.
  • the time slot counter is reset to the value 1 and the next cycle is started.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

Ein rationaler Frequenzteiler zur Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz enthält einen Speicher zur Speicherung von ersten und zweiten Teilerkonstanten; eine Wähleinrichtung zur Auswahl einer der gespeicherten Teilerkonstanten; einen ersten Zähler, welcher im Takt der Schwingungen der rationalen Frequenz zählt; eine Vergleichseinrichtung, welche den Wert des ersten Zählers mit der gewählten Teilerkonstanten vergleicht; einen zweiten Zähler, welcher an die Wähleinrichtung und die Vergleichseinrichtung gekoppelt ist und eine Anzahl vorbestimmter Zeitschlitze zählt; und eine Impulserzeugungseinrichtung zur Bildung der ganzzahligen Frequenz durch Erzeugen eines Impulses im Ansprechen auf ein Signal der Vergleichseinrichtung.

Description

Beschreibung
Rationaler Frequenzteiler
Die vorliegende Erfindung betrifft einen rationalen Frequenzteiler zur Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz.
Derzeit häufig verwendete Prozessoren wie der Pentium und der Pentium-II von Intel oder der K6 von 7AMD benötigen für die
Bedienung der Systembusse (Speicher, PCI) eine rationale Frequenz (beispielsweise von 200/3 MHz = 66,6 MHz. Durch eine derartige Frequenzwahl erzielt man ganzzahlige Speicherzyklus-Zeiten (15 ns bei 66,6 MHz; 30 ns bei 33,3 MHz). Eine Abweichung beispielsweise von der rationalen Frequenz 66,6
MHz auf die ganzzahlige Frequenz 66,0 oder 67,0 MHz ist dabei nicht zulässig, da in diesem Fall die Funktion der Prozessoren nicht sichergestellt werden kann.
Für andere Funktionen wie beispielsweise den Betrieb einer Echtzeituhr oder die Berechnung von Gebührendaten bei Ver- mittlungssystemen werden jedoch ganzzahlige Frequenzen erfordert.
Zur Erzielung einer ganzzahligen Frequenz wird herkömmlicherweise ein Quarz-Generator verwendet, der Schwingungen einer ganzzahligen Frequenz erzeugt. Nachteilig dabei ist jedoch das Entstehen einer schlecht zu bedienenden asynchronen Schnittstelle .
Des weiteren ist es bekannt, zur Erzielung einer ganzzahligen Frequenz die rationale Prozessorfrequenz durch eine ganze Zahl, genauer gesagt durch eine natürliche Zahl, (z.B. durch 66 oder 67) zu teilen. Nachteilig ist dabei jedoch das Ent- stehen einer hohen Toleranz, aufgrunddessen die Echzeituhr häufig korrigiert werden muß und für jede Gebührenerfassung eine zusätzliche Korrektur erfordert wird. Aufgabe der Erfindung ist es daher, einen rationalen Frequenzteiler zu schaffen, bei welchem die oben beschriebenen Nachteile nicht auftreten, bzw. ein entsprechendes Verfahren vorzusehen.
Die Aufgabe wird gelöst durch die Merkmale der unabhängigen nebengeordneten Ansprüche.
Dementsprechend wird ein rationaler Frequenzteiler zur Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz bereitgestellt mit: einem Speicher zur Speicherung von ersten und zweiten Teilerkonstanten; einer Wähleinrichtung zur Auswahl einer der gespeicherten Teilerkonstanten; einem ersten Zähler, welcher im Takt der Schwingungen der rationalen Frequenz zählt; einer Vergleichseinrichtung, welche den Wert des ersten Zählers mit der gewählten Teilerkonstanten vergleicht; einem zweiten Zähler, welcher an die Wähleinrichtung und die Vergleichseinrichtung gekoppelt ist und eine An- zahl vorbestimmter Zeitschlitze zählt; und einer Impulserzeugungseinrichtung zur Bildung der ganzzahligen Frequenz durch Erzeugen eines Impulses im Ansprechen auf ein Signal der Vergleichseinrichtung. Durch die erfindungsgemäße Vorrichtung wird mit einem geringen Schaltungsaufwand ein rationaler Fre- quenzteiler bereitgestellt, der zur Erzeugung einer ganzzah- lichen Frequenz aus einer rationalen Frequenz geeignet ist.
Entsprechend einer bevorzugten Ausführungsform ist der erfindungsgemäße rationale Frequenzteiler derart ausgestaltet, daß er zur Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz entsprechend der Beziehung
g g geeignet ist, wobei fg die ganzzahlige Frequenz, f0 die rationale Frequenz, g eine erste Teilerkonstante, z einen Tei- lerkonstantenzähler und n die Anzahl von Zeitschlitzen darstellen und g, z und n natürliche Zahlen sind. Insbesondere weist der Speicher Bereiche zur Speicherung von n-z ersten und z zweiten Teilerkonstanten g bzw. g+1 auf; ist die Wähleinrichtung derart ausgebildet, daß während des Betriebs innerhalb eines Zyklus von n Zeitschlitzen die gespeicherten Teilerkonstanten jeweils einmal gewählt werden; ist der erste Zähler derart ausgebildet, daß er im Ansprechen auf ein Signal der Vergleichseinrichtung, welches die Gleichheit des Werts des ersten Zählers mit der gewählten Teilerkonstanten anzeigt, auf den Wert 1 zurückgesetzt wird; und ist der zweite Zähler derart ausgebildet, daß er im Ansprechen auf ein Signal der Vergleichseinrichtung, welches die Gleichheit des Werts des ersten Zählers mit der gewählten Teilerkonstanten anzeigt, um den Wert 1 erhöht und nach Erreichen des Werts von n auf 1 zurückgesetzt wird.
Darüber hinaus wird durch die vorliegende Erfindung ein Verfahren zur Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz geschaffen, mit den Schritten: a] Bestimmen und Abspeichern der Größen g, z, und n entsprechend der Beziehung f = — ^y , wobei fg die ganzzahlige Frequenz, f0 die g g ^/n rationale Frequenz, g eine erste Teilerkonstante, z einen
Teilerkonstantenzähler und n die Anzahl von Zeitschlitzen darstellen und g, z und n natürliche Zahlen sind, und der
Größe g+1, welche eine zweite Teilerkonstante darstellt; b] Initialisieren eines ersten Zählers, welcher im Takt der
Schwingungen der rationalen Frequenz zählt, und eines zweiten Zählers, welcher die Zeitschlitze zählt, auf den Wert 1; c] Wählen der ersten oder zweiten Teilerkonstante; d] Zählen des ersten Zählers im Takt der Schwingungen der rationalen Frequenz; e] Erfassen der Gleichheit des Werts des ersten
Zählers und der gewählten Teilerkonstante; f] Erzeugen eines Impulses auf das Erfassen der Gleichheit des Werts des ersten Zählers und der gewählten Teilerkonstante zur Bildung der ganzzahligen Frequenz; g] Rücksetzen des ersten Zählers auf den Wert 1; h] Erhöhen des zweiten Zählers um 1; i] Wiederholen der Schritte c] bis h] , wobei während eines Zyklus von n Zeitschlitzen [n-z]-mal die erste Teilerkonstante und z-mal die zweite Teilerkonstante gewählt wird; und k] Rücksetzen des zweiten Zählers auf den Wert 1, nachdem der zweite Zähler den Wert von n erreicht hat und die Schritte c] bis g] n-mal ausgeführt worden sind. Jeweils unmittelbar nach dem n- ten Zeitschlitz besitzt die nach dem erfindungsgemäßen Verfahren erzeugte Schwingung die exakte vorbestimmte ganzzahlige Frequenz.
Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt ein Diagramm, welches schematisch die Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz un- ter Verwendung des erfindungsgemäßen rationalen Frequenzteilers und eines ganzzahligen Teilers nach dem Stand der Technik darstellt;
Fig. 2 zeigt ein Blockschaltdiagramm des erfindungsgemäßen rationalen Teilers, welcher zur Frequenzteilung entsprechend der Beziehung fQ = — °—r geeignet ist; y /n
Fig. 3 zeigt ein Blockschaltdiagramm des erfindungsgemäßen rationalen Teilers von Fig. 2 für den Spezialfall g=2, z=2 und n=3; und
Fig. 4 zeigt ein Impulsdiagamm des in Fig. 3 dargestellten erfindungsgemäßen rationalen Teilers.
Die Frequenzteilung wird sowohl im Hinblick auf den allgemeinen Fall, bei welchem eine beliebige rationale Frequenz durch geeignete Wahl einer rationalen Zahl r in eine beliebige ganzzahlige Frequenz geteilt wird, als auch für den Spezialfall beschrieben, bei welchem eine rationale Frequenz von f0 = 200/3 MHz durch die rationale Zahl r = g z/n = 2 /2 3 in die ganzzahlige Frequenz fg = f0/r = 25 MHz geteilt wird. Gemäß Fig. 1 wird von einem, rationalen Frequenzgenerator 12 eine Schwingung mit der rationalen Frequenz f0 von beispielsweise 200/3 MHz erzeugt und von einem rationalen Frequenztei- 1er 10 durch eine rationale Zahl r = 2 ^ in eine Schwingung
200 / 3 mit der ganzzahligen Frequenz fg = -— MHz = 25 MHz ge- 73 teilt. Die ganzzahlige Frequenz fg = 25 MHz kann anschließend mittels eines herkömmlichen ganzzahligen Frequenzteiler (14) durch eine ganze, genauer gesagt durch eine natürliche Zahl, weiter geteilt werden, und es ergibt sich beispielsweise bei einer Teilung durch 25 eine genaue Zeitbasis von lμs.
Der rationale Frequenzteiler ist dadurch bestimmt, daß nicht über den gesamten Zeitraum durch eine Teilerkonstante, son- dern über n Zeitschlitzen durch jeweils eine von zwei Teilerkonstanten g bzw. g+1 geteilt wird. Durch g wird (n-z)-mal geteilt, während durch g+1 z-mal geteilt wird.
Die rationale Zahl r läßt sich somit wie folgt ersetzen: r = g z/ = • g + — (g + 1), d.h. im Falle g=2, z=2 und n=3
' n n n ergibt sich r = g z/n = -2 + -- (2 + 1) = 2^.
Darüber hinaus ist eine andere Festlegung der Teilerkonstanten sowie der Größen z und n zur Erzielung desselben Ergeb- nisses möglich, d.h. die Festlegung der Teilerkonstanten und der Größen z und n ist willkürlich.
Fig. 2 zeigt eine allgemeine Realisierung des rationalen Frequenzteilers. Dementsprechend bezeichnet Bezugszeichen 16 ei- nen ersten Zähler, der an seinem Eingang mit dem rationalen Frequenzgenerator 12 und an seinem Ausgang mit einer Vergleichseinrichtung 20 verbunden ist. Der ersten Zähler 16 zählt im Takt der Schwingung mit der Frequenz f0 eine Zahl QZ. Ein Speicher 24 bestehend aus n Speicherteilen zur Spei- cherung n-z erster und z zweiter Teilerkonstanten g bzw. g+1 ist an einen ersten Eingang einer Wähleinrichtung 22 angeschlossen, deren zweiter Eingang an einen zweiten Zähler (Zeitschlitzzähler, welcher in einem Zyklus n Zeitschlitze zählt) 18 und deren Ausgang an die Vergleichseinrichtung 20 angeschlossen sind. Eine nichtdargestellte Impulserzeugungseinrichtung, zur Erzeugung einer Schwingung mit der ganzzahligen Frequenz fg ist an die Vergleichseinrichtung 20 gekoppelt.
Fig. 3 stellt einen Spezialfall des rationalen Frequenzteilers von Fig. 2 dar, welcher zur Frequenzteilung mit der rationalen Zahl r = 2% (g=2, z=2, n=3) vorgesehen ist. Bei dieser Ausführungsform enthält der Speicher drei Speicherteile (gleich dem Wert von n) , deren Inhalt 3 (g+1 zum ersten Mal), 2 (g) bzw. 3 (g+1 zum zweiten Mal) beträgt.
Im folgenden wird die Funktion des rationalen Frequenzteilers entsprechend der in Fig. 3 dargestellten Ausführungsform anhand des in Fig. 4 dargestellten Impulsdiagramms dargestellt. Es wird dabei eine Frequenzteilung entsprechend der Beziehung fa = dahingehend durchgeführt, daß zur Erlangung der
Figure imgf000008_0001
ganzzahligen Frequenz die rationale Frequenz f0 durch die rationale Zahl r = 2% (g=2, z=2, n=3) geteilt wird.
Der erste Zähler 16 zählt entsprechend dem Takt der ihm zugeführten rationalen Frequenz von 1 bis maximal g bzw. g+1 und führt diesen Wert als Größe QZ der Vergleichseinrichtung 20 zu. Ein Erreichen des Endwerts g bzw. g+1 (entsprechend einer unten beschriebenen gewählten Teilerkonstante) wird von der Vergleichseinrichtung 20 erfaßt, die daraufhin den Zähler 16 im nächsten Takt durch Anlegen eines Rücksetzsignals auf den Anfangswert zurücksetzt. Des weiteren veranlaßt die Vergleichseinrichtung 20 auf das Erreichen des Endwerts des ersten Zählers 16, daß der Zeitschlitzzähler 18 weiterzählt und durch die nichtdargestellte Impulserzeugungseinrichtung ein Impuls erzeugt wird, der die ganzzahlige Frequenz fg definiert.
Der Zeitschlitzzähler 18 zählt innerhalb eines Zyklus von 1 bis n, wobei n die Anzahl von vorbestimmten Zeitschlitzen ist, die benötigt wird, um genau eine ganzzahlige Frequenz zu erzeugen. In jedem der n Zeitschlitze wählt der Zeitschlitzzähler über die Wähleinrichtung 22 eine in den Teilspeichern des Speichers 24 gespeicherte Teilerkonstante g oder g+1 aus, die von der Wähleinrichtung an die Vergleichseinrichtung als Größe QK weitergeleitet wird. Während eines Zyklus, d.h. während n=3 Zeitschlitzen, wird die erste Teilerkonstante g einmal (n-z=3-2=l) und die zweite Teilerkonstante g+1 zweimal (z=2) gewählt. Hier werden der Reihe nach die Teilerkonstan- ten g+l=3 (Select=l), g=2 (Select=2) und g+l=3 (Select=3) gewählt und an die Vergleichseinrichtung 20 angelegt. Vorteilhaft wird mit der Wahl der Teilerkonstanten begonnen, die der rationalen Zahl r am nächsten liegt, um die /Abweichung der augenblicklichen ganzzahligen Frequenz fg innerhalb eines nicht abgeschlossenen Zyklus von der genauen ganzzahligen
Frequenz am Ende eines jeden Zyklus klein zu halten. Am Ende eines jeden Zeitschlitzes hat sich die augenblickliche ganzzahlige Frequenz fg weiter der genauen ganzzahligen Frequenz am Ende eines jeden Zyklus angenähert. Nach Durchführung des n-ten Arbeitstaktes wird der Zeitschlitzzähler auf den Wert 1 zurückgesetzt und mit der Durchführung des nächsten Zyklus begonnen.

Claims

Patentansprüche
1. Rationaler Frequenzteiler zur Erzeugung einer ganzzahligen Frequenz (fg) aus einer rationalen Frequenz (f0) , mit einem Speicher (24) zur Speicherung von ersten und zweiten Teilerkonstanten (g bzw. g+1) ; einer Wähleinrichtung (22) zur Auswahl einer der gespeicherten Teilerkonstanten; einem ersten Zähler (16) , welcher im Takt der Schwingun- gen der rationalen Frequenz zählt; einer Vergleichseinrichtung (20) , welche den Wert des ersten Zählers mit der gewählten Teilerkonstanten vergleicht; einem zweiten Zähler (18), welcher an die Wähleinrichtung und die Vergleichseinrichtung gekoppelt ist und eine An- zahl vorbestimmter Zeitschlitze zählt; und einer Impulserzeugungseinrichtung zur Bildung der ganzzahligen Frequenz durch Erzeugen eines Impulses im /Ansprechen auf ein Signal der Vergleichseinrichtung.
2. Rationaler Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß Mittel zur Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz entsprechend der Beziehung
Figure imgf000010_0001
g 9 a>fyn vorgesehen sind, wobei fg die ganzzahlige Frequenz, f0 die rationale Frequenz, g eine erste Teilerkonstante, z einen Teilerkonstantenzähler und n die Anzahl von Zeitschlitzen darstellen und g, z und n natürliche Zahlen sind, der Speicher (24) Bereiche zur Speicherung von n-z ersten und z zweiten Teilerkonstanten g bzw. g+1 aufweist; die Wähleinrichtung (22) derart ausgebildet ist, daß während des Betriebs innerhalb eines Zyklus von n Zeitschlitzen die gespeicherten Teilerkonstanten jeweils einmal gewählt werden; der erste Zähler (16) derart ausgebildet ist, daß er im Ansprechen auf ein Signal der Vergleichseinrichtung, welches die Gleichheit des Werts des ersten Zählers mit der gewählten Teilerkonstanten anzeigt, auf den Wert 1 zurückgesetzt wird; und der zweite Zähler (18) derart ausgebildet ist, daß er im Ansprechen auf ein Signal der Vergleichseinrichtung, welches die Gleichheit des Werts des ersten Zählers mit der gewählten Teilerkonstanten anzeigt, um den Wert 1 erhöht und nach Er- reichen des Werts von n auf 1 zurückgesetzt wird.
3. Verfahren zur Erzeugung einer ganzzahligen Frequenz aus einer rationalen Frequenz, mit den Schritten a] Bestimmen und Abspeichern der Größen g, z, und n entsprechend der Beziehung
g gZ n
wobei fg die ganzzahlige Frequenz, f0 die rationale Frequenz, g eine erste Teilerkonstante, z einen Teilerkonstantenzähler und n die Anzahl von Zeitschlitzen darstellen und g, z und n natürliche Zahlen sind, und der Größe g+1, welche eine zweite Teilerkonstante darstellt; b] Initialisieren eines ersten Zählers (16), welcher im Takt der Schwingungen der rationalen Frequenz zählt, und eines zweiten Zählers (18), welcher die Zeitschlitze zählt, auf den Wert 1; c] Wählen der ersten oder zweiten Teilerkonstante; d] Zählen des ersten Zählers im Takt der Schwingungen der rationalen Frequenz; e] Erfassen der Gleichheit des Werts des ersten Zählers und der gewählten Teilerkonstante; f] Erzeugen eines Impulses auf das Erfassen der Gleich- heit des Werts des ersten Zählers und der gewählten Teilerkonstante zur Bildung der ganzzahligen Frequenz; g] Rücksetzen des ersten Zählers auf den Wert 1; h] Erhöhen des zweiten Zählers um 1; i] Wiederholen der Schritte c] bis h] , wobei während eines Zyklus von n Zeitschlitzen [n-z]-mal die erste Teilerkonstante und z-mal die zweite Teilerkonstante gewählt wird; und k] Rücksetzen des zweiten Zählers auf den Wert 1, nachdem der zweite Zähler den Wert von n erreicht hat und die Schritte c] bis g] n-mal ausgeführt worden sind.
PCT/DE1999/002409 1998-08-06 1999-08-02 Rationaler frequenzteiler Ceased WO2000008761A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/762,451 US6445227B1 (en) 1998-08-06 1999-08-02 Rational frequency divider
EP99952267A EP1110324B1 (de) 1998-08-06 1999-08-02 Rationaler frequenzteiler
DE59903576T DE59903576D1 (de) 1998-08-06 1999-08-02 Rationaler frequenzteiler

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19835640.4 1998-08-06
DE19835640A DE19835640A1 (de) 1998-08-06 1998-08-06 Rationaler Frequenzteiler

Publications (1)

Publication Number Publication Date
WO2000008761A1 true WO2000008761A1 (de) 2000-02-17

Family

ID=7876724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/002409 Ceased WO2000008761A1 (de) 1998-08-06 1999-08-02 Rationaler frequenzteiler

Country Status (5)

Country Link
US (1) US6445227B1 (de)
EP (1) EP1110324B1 (de)
DE (2) DE19835640A1 (de)
ES (1) ES2189505T3 (de)
WO (1) WO2000008761A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10118471A1 (de) * 2001-04-12 2002-09-26 Siemens Ag Vorrichtung zur Ermittlung eines Taktsignals niedrigerer Frequenz aus einem Taktsignal höherer Frequenz
US7358782B2 (en) * 2005-08-17 2008-04-15 Broadcom Corporation Frequency divider and associated methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824378A (en) * 1972-09-13 1974-07-16 Presin Co Inc Electronic counter
US4084082A (en) * 1976-10-12 1978-04-11 Fairchild Camera And Instrument Corporation Programmable counter
US4296407A (en) * 1979-05-14 1981-10-20 Matsushita Electric Industrial Co. Digital frequency synthesizer with frequency divider programmable in response to stored digital control signal
JPS5715536A (en) * 1980-07-02 1982-01-26 Nec Corp Rectangular wave output circuit
EP0351212A2 (de) * 1988-07-13 1990-01-17 Nec Corporation Zähler mit einer Vielzahl von vorwählbaren Werten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697322B2 (ja) 1991-02-21 1998-01-14 富士通株式会社 位相同期回路
JPH0795052A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 周波数同期回路
JP3467880B2 (ja) * 1994-12-26 2003-11-17 ソニー株式会社 クロック信号発生装置
JP3388527B2 (ja) 1995-03-06 2003-03-24 日本電信電話株式会社 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ
JP3536073B2 (ja) 1995-05-24 2004-06-07 アジレント・テクノロジーズ・インク 分周器
KR100217279B1 (ko) * 1997-06-20 1999-09-01 전주범 Pdp-tv시스템의 계조처리를 위한 메인클럭 분리적용 방법.
JPH11312026A (ja) * 1998-04-28 1999-11-09 Nec Corp クロック信号切替方法およびクロック信号切替システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824378A (en) * 1972-09-13 1974-07-16 Presin Co Inc Electronic counter
US4084082A (en) * 1976-10-12 1978-04-11 Fairchild Camera And Instrument Corporation Programmable counter
US4296407A (en) * 1979-05-14 1981-10-20 Matsushita Electric Industrial Co. Digital frequency synthesizer with frequency divider programmable in response to stored digital control signal
JPS5715536A (en) * 1980-07-02 1982-01-26 Nec Corp Rectangular wave output circuit
EP0351212A2 (de) * 1988-07-13 1990-01-17 Nec Corporation Zähler mit einer Vielzahl von vorwählbaren Werten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 006, no. 077 (E - 106) 14 May 1982 (1982-05-14) *

Also Published As

Publication number Publication date
DE59903576D1 (de) 2003-01-09
EP1110324A1 (de) 2001-06-27
EP1110324B1 (de) 2002-11-27
DE19835640A1 (de) 2000-02-10
US6445227B1 (en) 2002-09-03
ES2189505T3 (es) 2003-07-01

Similar Documents

Publication Publication Date Title
DE2536585C3 (de) Anordnung zur statistischen Signalanalyse
DE2255198C2 (de) Impulsfrequenzteilerkreis
EP0084592A1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE10392225T5 (de) Prüfvorrichtung
DE3332152C2 (de)
DE19822027A1 (de) Abtastzeitbasissystem
DE69120207T2 (de) Frequenzmessung aus einer konstanten Zahl von Ereignissen mit einer schnellen Schaltung zur Bestimmung des Kehrwertes
DE2948330A1 (de) Frequenzmessgeraet
DE69024533T2 (de) Schnelle Empfangssignalpegelangabe
DE69517604T2 (de) Zeitgeber mit mehreren kohärenten synchronisierten takten
DE2809633A1 (de) Gesteuerter erzeuger von perioden- signalbildern
DE3715227A1 (de) Digitalzeitverzoegerung
DE4437069C2 (de) Taktgenerator für Halbleiter-Prüfgerät
DE10016611A1 (de) Prüfsystem
DE3801993C2 (de) Zeitgebersystem
DE2943912A1 (de) Frequenzsyntheseanordnung
DE112006000788T5 (de) Taktübertragungsvorrichtung und Prüfvorrichtung
DE69419906T2 (de) Vorrichtung zur regelung der ausgangsleistung des generators eines fahrzeuges
EP1110324B1 (de) Rationaler frequenzteiler
DE102006021821A1 (de) Einstellbarer Zeitakkumulator
DE3743434C2 (de)
DE3633461A1 (de) Taktsignalgebervorrichtung
DE10393489B4 (de) Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung
EP0242446B1 (de) System zur Messung des Tastverhältnisses von Impulsen veränderlicher Frequenz

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR CN ID US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999952267

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09762451

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999952267

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1999952267

Country of ref document: EP