WO2003024009A1 - Radio mobile device - Google Patents

Radio mobile device Download PDF

Info

Publication number
WO2003024009A1
WO2003024009A1 PCT/JP2001/007661 JP0107661W WO03024009A1 WO 2003024009 A1 WO2003024009 A1 WO 2003024009A1 JP 0107661 W JP0107661 W JP 0107661W WO 03024009 A1 WO03024009 A1 WO 03024009A1
Authority
WO
WIPO (PCT)
Prior art keywords
delay profile
delay
profile
mobile device
wireless mobile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2001/007661
Other languages
English (en)
French (fr)
Inventor
Yuji Kakehi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to US10/363,263 priority Critical patent/US20040029547A1/en
Priority to EP01961361A priority patent/EP1424797A4/en
Priority to CNA018151175A priority patent/CN1533645A/zh
Priority to PCT/JP2001/007661 priority patent/WO2003024009A1/ja
Priority to JP2003527932A priority patent/JP3989900B2/ja
Publication of WO2003024009A1 publication Critical patent/WO2003024009A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7113—Determination of path profile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers

Definitions

  • the present invention relates to a wireless mobile device, and more particularly, to a path search circuit in a mobile phone of a code division multiple access system (hereinafter referred to as a CDMA communication system).
  • a CDMA communication system a code division multiple access system
  • FIG. 11 is a schematic diagram of a system of the CDMA communication system.
  • base stations 11, 12, and 13 each cover a predetermined area, and this area is referred to as a cello.
  • the mobile device 1 enters one of the cells of the plurality of base stations 11, 12, and 13, it receives the radio wave transmitted from the corresponding base station and transmits the radio wave to the base station. Since there is a reflective object such as a television or an obstacle between the mobile device 1 and the base stations 11, 12, 13, the communication between the mobile device 1 and the base stations 11, 12, 13 is difficult. Between them, there are reflected waves and diffracted waves as well as straight waves. For this reason, there are a plurality of radio wave propagation paths (multipaths), and the receiving unit of the mobile device 1 receives a composite wave of radio waves passing through the multipath.
  • multipaths radio wave propagation paths
  • the concept of handover is used, in which a mobile station switches between base stations with which to communicate according to the reception level of the base station.
  • the communication area of the mobile device can be expanded.
  • a mobile phone cannot cover the entire communication area with only one base station cell.
  • base station 11 moves to base stations 12 and 13 Is switched to the other station.
  • the reception level of each cell received by the mobile station 1 changes, and according to the movement, an area capable of receiving only the signal of the base station 11 and the base station 12
  • the area where both cells of base stations 11 and 12 overlap and overlap is called a handover area.
  • FIG. 12 is a block diagram showing the overall configuration of a mobile device of the CDMA system.
  • the RF transceiver 102 converts the high-frequency signal received by the antenna 101 into a baseband signal by filtering, down-conversion, etc., and outputs the signal from the modulation unit 110.
  • the baseband signal is up-converted, raised to a high-frequency signal, and transmitted from the antenna 101.
  • the baseband received signal output from the RF transceiver 102 is converted into a digital signal by the AD converter 103 and provided to the demodulation unit 104.
  • the demodulation unit 104 includes a finger / combiner unit 105 and a search unit 106, detects the desired signal timing from the received signal, and demultiplexes the symbol data by despreading in-phase synthesis (RAKE synthesis). Then, it is output to the channel codec 107.
  • the search unit 106 includes a RAKE path detector 120 described later.
  • Channel codec section 107 includes a channel decoder section 108 for performing error correction and error detection from received symbols to estimate original data, and a channel recorder section 109.
  • Channel coder section 109 performs redundant coding on transmission information to improve error resilience, and outputs transmission symbols to modulation section 110.
  • the modulator 110 performs primary modulation (data modulation) and secondary modulation (spread modulation) on the transmission symbol, and performs filtering to suppress intersymbol interference.
  • the transmission baseband signal modulated by the modulator 110 is converted into an analog signal by the DZA converter 111 and supplied to the RF transceiver 102.
  • the timing signal generation circuit 112 generates various timing signals.
  • the baseband control unit 113 controls the timing of the demodulation unit 104, the modulation unit 110, and the channel codec unit 107 according to the timing signal from the timing signal generation circuit 112. .
  • the sequence control unit 114 controls communication with the base station.
  • the adapter 115 connects to user interfaces such as voice calls and key operations, and to peripheral devices (such as personal computers).
  • FIG. 13 is a block diagram showing an example of the RAKE path detector shown in FIG. 12, which is described in Japanese Patent Application Laid-Open No. 11-22593.
  • This RAK E pass [0107661]
  • a plurality of detectors 120 are provided for observing the delay profile from the digitized received signal and detecting an effective path for a plurality of channels and base stations at the same time. These RAKE path detectors 120 observe radio waves from a plurality of base stations 11, 12, and 13 shown in FIG. 1, observe effective paths, and use them for soft handover.
  • Each RAKE path detector 120 includes a matched filter 121, a delay profile generation circuit 122, a memory 123, and an effective path detection circuit 1
  • h ( ⁇ ) ⁇ s * (T s - ⁇ ) ( ⁇ is an arbitrary constant and * is a complex co-reduction).
  • a filter having such an impulse response is called a matched filter for the signal s (t).
  • FIG. 15 shows the delay profile.
  • FIG. 11 when there are a plurality of propagation paths (multipaths) between the base stations 11, 12, and 13 and the mobile station 1, the propagation times on the respective propagation paths are different.
  • multipaths propagation paths
  • the characteristic representing the delay time versus the strength of the desired signal is delayed:
  • the delay profile fluctuates dynamically.
  • the first strong peak a in Fig. 15 indicates the timing when a strong radio wave arrives
  • the next weak peak b indicates that a weak radio wave arrives with a delay
  • the next peak c further delays This indicates the incoming radio wave.
  • the matched filter 121 of the RAKE path detector 120 observes the strength of the radio wave with respect to the delay time shown in FIG. 1
  • the output of the filter 122 is converted into a delay profile and stored in the memory 123.
  • the valid path detection circuit 124 detects a valid path from the delay profile stored in the memory.
  • the path assignment control circuit 125 assigns the timing of the path detected by the effective path detection circuit 124 to the finger and the complier 105 as the arrival timing of radio waves.
  • other RAKE detectors observe the delay profiles of other base stations and detect effective paths.
  • the rake path detectors 120 need to be provided for each base station. That is, in order to observe the delay profiles of N base stations, it is necessary to use N matched filters.
  • the matched filter has a large circuit scale, which limits the number of base stations to be observed.If the number of base stations to be observed is increased, the circuit scale becomes large, the configuration becomes complicated, and the number of parts increases.
  • the number of Disclosure of the invention there was a drawback that the number of Disclosure of the invention
  • a main object of the present invention is to provide a wireless mobile device capable of increasing the number of base stations that can be observed at one time without increasing the circuit scale.
  • a receiving unit receives a high-frequency signal from a base station and outputs a baseband signal
  • a profile measuring unit measures a delay profile of a signal from the base station based on the baseband signal. Controls the delay profile measurement unit to measure the delay profile for the base station or one of the signals in a time-division manner, and the path detection unit uses the measured delay profile to determine the valid Find the path.
  • the delay profile of a plurality of base stations can be measured at once without increasing the circuit scale by measuring the delay port files for signals from a plurality of base stations by time division. .
  • control unit varies the number of time divisions and each operation time.
  • the profile measurement unit generates a delay profile based on the intensity of the signal with respect to the delay time observed by the matched filter and the matched filter that observes the intensity of the signal with respect to the delay time based on the baseband signal.
  • Delay A mouth file generation circuit.
  • M profile measurement units are provided, and observe the delay profile of N (M ⁇ N) base stations.
  • an averaging circuit is provided for multiplying the measured delay profile by a predetermined number less than one and adding it to the newly measured delay profile to perform delay profile averaging.
  • a memory for storing the measured delay profile is provided, and the contents of the memory are cleared by setting the predetermined number of averaging circuits to 0.
  • control unit changes the measurement cycle or Z and the measurement timing for measuring the delay profile based on the measured delay spread.
  • FIG. 1 is a block diagram of a RAKE path detector according to an embodiment of the present invention.
  • FIG. 2 is a diagram for explaining a method of storing a delay profile in the memory in the memory.
  • 3A to 3E are timing charts for explaining the operation of one embodiment of the present invention.
  • FIG. 4 is a flowchart for explaining an operation for reducing power consumption.
  • FIG. 5 is a block diagram showing another embodiment of the present invention.
  • 6A to 6D are timing charts for explaining the operation of the embodiment shown in FIG.
  • FIG. 7 is a block diagram showing still another embodiment of the present invention.
  • FIG. 8 is a timing chart for explaining the operation of still another embodiment of the present invention.
  • FIG. 9 is a view for explaining still another embodiment of the present invention.
  • FIG. 1 is a diagram showing the relationship between the delay profile and the required observation period.
  • FIG. 11 is a schematic diagram of a CDMA communication system to which the present invention is applied.
  • FIG. 12 is a block diagram showing the overall configuration of a mobile device of the CDMA system.
  • Fig. 13 is a block diagram showing an example of the path detector shown in Fig. 12.
  • FIG. 14 is a diagram for explaining the operation of the matched filter.
  • FIG. 15 is a diagram for explaining a delay profile.
  • FIG. 1 is a block diagram of a RAKE path detector according to an embodiment of the present invention.
  • the RAKE path detector 130 is provided by providing a plurality of memories in the RAKE path detector 120 shown in FIG. 13 and controlling the profile measurement circuit 1338 in a time-division manner. Thus, the configuration is simplified.
  • the RAKE path detector 130 is composed of a matched filter 131, a delay profile generator 1332 and a code generator 1337, a profile measuring circuit 1338, a demultiplexer 1333, and a memory. .., 14 N, a maniplexer 13 4, an effective path detection circuit 13 5, and a time division control circuit 13 6.
  • the code generator 1337 generates a code for searching each base station and supplies it to the multi-filter 1311.
  • the time division control circuit 1336 sequentially switches between the demultiplexer 133 and the multiplexer 134 each time the profile of each base station is measured.
  • FIG. 2 is a diagram for explaining a method of storing a delay profile in a memory
  • FIGS. 3A to 3E are timing diagrams for explaining the operation of one embodiment of the present invention.
  • code generator 13 37 When simply measuring the profile of base station 11 only, code generator 13 37 generates a code corresponding to that base station, and matched filter 13. 1, as shown in FIG.
  • the time-sharing control circuit 13 6 controls the demultiplexer 13 3 so that the delay profile generated by the delay profile generation circuit 13 2 is stored in the memory 14 1
  • the multiplexer 134 is controlled so that the stored delay profile is supplied to the effective path detection circuit 135.
  • the code generator 13 7 When measuring the profiles of the base stations 11 and 12, the code generator 13 7 The codes of the base stations 1 and 1 are generated alternately.
  • the matched filter 13 1 and the delay profile generating circuit 13 2 alternately measure the delay profile based on the radio waves from the base stations 11 and 12 as shown in FIG. 3B.
  • the time-division control circuit 1336 controls the demultiplexer 1 so that the delay profiles from the base stations 11 and 12 are stored in the memories 14 1 and 14 2 and supplied to the effective path detector 13 5.
  • 3 3 and the multiplexer 1 3 4 are time-divisionally controlled.
  • the code generator 13 37 When measuring the profiles of the base stations 11 1, 12, and 1 IN, the code generator 13 37 sequentially generates the codes of the base stations 11, 12 1 N.
  • the matched filter 13 1 and the delay profile generation circuit 13 2 measure the delay profile based on the radio waves from the base stations 11 1, 1 2... 1 N in a time division manner as shown in Fig. 3C.
  • the time-division control circuit 1336 stores the delay profiles from the base stations 11 and 12 to 1N in the memories 14 1 and 14 2 to 1 and detects the valid path.
  • the demultiplexer 13 3 and the multiplexer 13 4 are time-divisionally controlled as provided to the multiplexer 13 5.
  • FIG. 4 is a flowchart for explaining an operation for reducing power consumption.
  • the fading pitch and the path stability are evaluated. If the evaluation value is larger than the stability threshold, the pause period is increased, and if the evaluation value is smaller than the unstable threshold, the pause period is increased. It reduces the period. That is, if the fading pitch is fast, it is considered that the mobile device 1 is moving fast, and the propagation environment is also changed. Therefore, the pause period is reduced and the measurement time is increased. Conversely, if the fading pitch is very loose, the moving speed of the mobile unit 1 is considered to be very slow or almost stationary.By increasing the pause period, the operating rate is optimized and the power consumption is reduced. To reduce.
  • the delay profile is determined by the predetermined unit processing time as shown in Fig. Is measured. That is, the time-division control circuit 1336 measures the delay profile of only the base station 11 for the unit measurement time shown in FIG. The filter is generated and given to the matched filter 1 3 1. Demultiplexers 13 and 3 The manoplexer 134 operates the memory 141 for the unit measurement time to store the delay profile under the control of the time division control circuit 136, and performs time division control so as to be supplied to the effective path detection circuit 135. After the unit measurement time elapses, the pause period starts.
  • the delay profile is measured again.
  • the actual measurement time can be shortened as compared to the apparent measurement time, and during that time, the RAKE path detector 130 does not need to be operated, and power consumption can be reduced.
  • the delay profile of the base station 11 is measured for one unit measurement time as shown in Figure 3E.
  • the delay profile of the base station 12 is measured for one unit measurement time.
  • a pause period is set, and after the pause period, the delay profile of the reproduction base station 11 is measured for one unit measurement time.
  • the multiplexing number is made variable by the time division operation of the profile measurement circuit 138 with respect to the number of cells whose delay profile is to be measured, and the number of cells to be measured is small, or When the delay profile is stable, an operation stop period can be provided to reduce the operation rate of the circuit and reduce power consumption.
  • FIG. 5 is a block diagram showing another embodiment of the present invention.
  • a plurality of delay profiles are measured by one matched filter 131.However, as the number of cells increases, the measurement time per cell decreases, and the performance may be degraded. .
  • the delay profile of six cells is measured, so the performance of time division control is 1Z6. Therefore, in the embodiment shown in FIG. 5, in order to measure the delay profiles of N cells (for example, 6 cells), M «N (for example, 2) matched filters and N (for storing the delay profiles) (6) storage memories.
  • FIG. 6A to 6D are timing charts for explaining the operation of the embodiment shown in FIG. 6A to 6D, when only the cell 1 is received, only the multiplexer 18 1 is operated by the matched filter 15 1 and the code generator 16 1 by the time division control circuit 13 36, Other matched filters, etc. are turned off (off) as shown in Fig. 6B.
  • the delay profile of cell 1 is constantly measured.
  • the delay profile of cell 1, cell 2, and cell 3 should be measured sequentially by matched filter 15 1.
  • Time-division control is performed, and time-division control is performed so that the delay profiles of cell 4, cell 5, and cell 6 are sequentially measured by the matched filter 15M.
  • FIG. 7 is a block diagram showing still another embodiment of the present invention
  • FIG. 8 is a timing chart for explaining the operation.
  • an averaging circuit 161 is provided between the output of the delay profile generating circuit 132 of the embodiment of FIG. 1 and the demultiplexer 133.
  • the delay profile changes every moment depending on the propagation environment such as fading. For this reason, the strength and timing of the path fluctuate with time. Since there is control to determine the actual demodulation timing after observing the delay profile, the response time is delayed. Because of this, the path chosen is only the result observed before it was actually used, and there is no guarantee that it will be optimal when assigned to a finger.
  • an averaging circuit 161 is provided in this embodiment. Ideally, it is preferable to measure and average the delay profile of, for example, 80 milliseconds, but the memory capacity becomes enormous and the configuration becomes complicated.
  • the delay profile measured immediately before is smaller than “1”.
  • a technique of multiplying by a forgetting factor and adding to the newly measured delay profile is adopted. .
  • the averaging circuit 16 1 includes an adder 16 2 and a coefficient unit 16 3 .
  • the coefficient unit 16 3 multiplies the contents of the memory output from the multiplexer 13 4 by a forgetting factor smaller than “1”. Then, the signal is supplied to the adder 162 via the switch circuit 164.
  • the adder 16 2 adds the old delay profile generated by the delay profile generation circuit 13 2 and corresponding to the read delay profile cell and weighted by the forgetting factor to the new delay profile.
  • the averaging circuit 16 1 was provided, and the delay profile stored in the memory 14 1, 14 2-14 N was fed back to the coefficient unit 16 3, multiplied by the forgetting factor, and newly measured. Since it is added to the delay profile, the effect of the response time delay for the control that actually determines the demodulation timing after observing the delay profile can be reduced, and the S / A The N ratio can be improved.
  • the memory to switch the observation cell is used.
  • profile 1 is written to addresses 0 to 1A of the storage memory
  • profile 2 is written to addresses 1A to 2A
  • profile N is written to addresses 1A to 2
  • the original profile 2 data must be cleared.
  • clearing a memory requires a dedicated circuit for writing 0 to each memory area, but it not only takes time but also increases power consumption.
  • the output of the coefficient unit 16 3 shown in FIG. 7 is given to one input of the switch circuit 16 4, “0” is given to the other input, and the output of the switch circuit 16 4 is Perform the configuration given in 3.
  • the input of switch circuit 16 4 is to the other side, and set the forgetting factor to “0” during the unit observation time shown in FIG. Is set. This leaves the memory A new delay profile can be written while clearing the current value. That is, the same effect as the memory clear can be obtained, and it does not require much time for the memory clear, and the circuit scale and the power consumption do not increase.
  • FIGS. 10 to 10C are diagrams showing the observation cycle of the delay profile.
  • the measurement When measuring the delay profile, if the measurement is always performed with the width of the maximum observation period (observation window) as shown in Figure 1 OA, the measurement will be performed with the delay profile where no effective path appears and the power consumption will increase. However, the used memory area becomes larger. At this time, if the delay profile is observed only in the range where the effective path appears, the effective path can be measured efficiently. For example, for a certain observation window, the delay spread (the time difference between the path with the minimum delay and the path with the maximum delay) indicating the range (spread) over which the effective path is washed out is measured. The observation window should be made smaller, and if necessary, the timing of the observation window should be shifted.
  • the size and timing of the observation window for observing the delay profile based on the delay spread are made variable. That is, the unit width of the observation window is determined by the hardware configuration of the matched filter 131, and the matched filter 131 is configured such that the unit width is reduced. As observation window for observing every unit measuring time for a matched filter 1 3 1 is specified and controlled in a time division profile measuring circuit 1 3 8.
  • the observation window of the delay profile generation circuit 13 2 is set large when the delay spread is large as shown in Figure 1OA.
  • the delay time is controlled so as to measure 0 to 199 chips, and one delay profile from 0 to 399 chips is observed in 4 unit measurement times. So that When the delay spread is small as shown in Figs. 10B and 10C, the observation window is set small, and the first unit measurement time has a delay time of 100 to 199.
  • control is performed so that the measurement of 200 chips to 299 chips is performed, and one delay profile file of 100 to 299 chips is measured in two unit measurement times. Make sure that nodding is measured.
  • the same control is performed to set a smaller observation window for each cell and reduce the amount of memory for storing the delay profile per cell. .
  • signals having the same content are received from a plurality of base stations, a sufficient reception gain can be obtained even if the observation window is reduced, and an increase in the total memory size can be suppressed. vice versa,
  • the delay profiles of a plurality of base stations are stored in a plurality of memories by operating the matched filter in a time-division manner.
  • the profile can be observed, and it can be used for wireless mobile devices such as mobile phones that perform wireless communication.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

明細書
技術分野
この発明は無線移動機に関し、 特に、 符号分割多元接続方式 （以下、 C DMA 通信方式と称する） の携帯電話機におけるパスサーチ回路に関する。 背景技術
図 1 1は C DMA通信方式のシステムの概略図である。 図 1 1において、 基地 局 1 1， 1 2 , 1 3はそれぞれ所定のエリアをカバーしており、 このエリアをセ ノレと称する。 移動機 1は複数の基地局 1 1， 1 2 , 1 3のいずれかのセルに入る と、 対応する基地局から送信された電波を受信し、 その基地局に対して電波を送 信する。 移動機 1と基地局 1 1， 1 2， 1 3との間には、 ビ などの反射物や障 害物などがあるため、 移動機 1と基地局 1 1， 1 2， 1 3との間には直進する電 波のみならず、 反射波や回折波も存在する。 このため、 複数の電波伝搬路 （マル チパス） が存在し、 移動機 1の受信部はマルチパスを通過した電波の合成波を受 信する。
移動通信では、 移動機における基地局の受信レベルに応じて通信する基地局を 切替えるハンドオーバという概念が用いられている。 これにより移動機の通信ェ リアの拡大が図られる。 すなわち、 携帯電話機では 1つの基地局のセルだけです ベての通信エリアをカバーできるわけでなく、 移動機 1の移動に伴って、 たとえ ば基地局 1 1から基地局 1 2， 1 3というように通信する相手局が切替られる。 このとき、 図 1 1に示すように、 移動機 1によって受信される各セルの受信レべ ルが変化し、 その移動に応じて基地局 1 1のみの信号を受信できるエリァ， 基地 局 1 2のみの信号を受信できるエリァおよび基地局 1 1と 1 2の両方の信号を受 信できるエリアなどが存在する。 基地局 1 1 , 1 2の両方のセルがオーバラップ して重なっているエリアはハンドオーバエリアと称されている。
C DMA方式においては、 複数の基地局からの電波を受信して合成するソフト ハンドオーバという手法により、 瞬断が起こらないよいうに制御される。 この制 御はパスサーチ回路およびフィンガ， コンパイナ回路によって行なわれる。 図 1 2は C DMA方式の移動機の全体構成を示すプロック図である。 図 1 2に おいて、 R F送受信機 1 0 2はアンテナ 1 0 1で受信した高周波信号をフィルタ リング、 ダウンコンバートなどによりベースバンド帯域の信号に変換し、.変調部 1 1 0から出力されるベースバンド信号をアップコンバートして高周波信号にま で引き上げてアンテナ 1 0 1から送信する。
R F送受信機 1 0 2から出力されるベースバンドの受信信号は、 A D変換器 1 0 3によってデジタル信号に変換されて復調部 1 0 4に与えられる。 復調部 1 0 4はフィンガ， コンバイナ部 1 0 5とサーチ部 1 0 6とを含み、 受信信号から 所望の信号タイミングを検出し、 逆拡散おょぴ同相合成 （RAK E合成） により シンポルデータを得てチャネルコーデック部 1 0 7に出力する。 サーチ部 1 0 6 は後述する RAK Eパス検出器 1 2 0を含む。 チャネルコーデック部 1 0 7は、 受信シンボルから誤り訂正， 誤り検出を行なって原データを推定するチャネルデ コーダ部 1 0 8と、 チヤネノレコーダ部 1 0 9とを含む。
チャネルコーダ部 1 0 9は、 送信情報に対して誤り耐性を向上させるために冗 長な符号化を行なって、 変調部 1 1 0に送信シンボルを出力する。 変調部 1 1 0 は送信シンボルを 1次変調 （データ変調） ， 2次変調 （拡散変調） し、 符号間干 渉を抑えるフィルタリングを施す。 変調部 1 1 0で変調された送信ベースバンド 信号は DZA変換器 1 1 1によってアナログ信号に変換されて R F送受信機 1 0 2に与えられる。
タイミング信号発生回路 1 1 2は各種タイミング信号を発生する。 ベースバン ド制御部 1 1 3は、 タイミング信号発生回路 1 1 2からのタイミング信号に応じ て、 復調部 1 0 4と、 変調部 1 1 0と、 チヤネ コーデック部 1 0 7のタイミン グ制御を行う。 シ^"ケンス制御部 1 1 4は基地局との通信制御を行う。 アダプタ 1 1 5は音声通話， キー操作などのユーザインタフェースや周辺機器 （パーソナ ルコンピュータなど） との接続を行う。
図 1 3は図 1 2に示した RAKEパス検出器の一例を示すブロック図であり、 特開平 1 1 - 2 2 5 0 9 3号公報に記載されている例である。 この R AK Eパス 0107661 検出器 120は、 デジタル化された受信信号から遅延プロファイルを観測し、 有 効パスを検出することを、 同時に複数のチャネルや基地局に対して行うために複 数設けられている。 これらの RAKEパス検出器 120は、 図 1に示した複数の 基地局 1 1， 12， 13からの電波を観測して有効なパスを観測し、 ソフトハン ドオーバに利用する。 各 RAKEパス検出器 120は、 マッチドフィルタ 121 と、 遅延プロファイル生成回路 122と、 メモリ 123と、 有効パス検出回路 1
24とを含む。
マッチドフィルタ 121は、 図 14に示すように信号 s (t) に雑音 n (t) が加わったとき、 インパルス応答が h (τ) となり、 r ( t) = s (t) + n (t) を入力とすると、 このフィルタの時刻 T sの出力における信号対雑音比が 最大になるように設計したものである。 このとき、 雑音 n (t) が白色である場 合、
h (τ) =λ s* (T s -τ) (λは任意の定数， *は複素共約） となることが知られている。 このようなインパルス応答を持ったフィルタを信号 s (t) に対するマッチドフィルタという。 このようなマッチドフィルタを使用 することにより、 電波の到来時間を精度よく求めることができる。
図' 1 5は遅延プロファイルを説明するための図である。 図 11に示したように、 基地局 1 1， 12， 13から移動機 1の間に複数の伝搬路 (マルチパス） が存在 する場合、 各々の伝搬路における伝搬時間が異なる。 このようなマルチパスを通 つた信号をマッチドフィルタで観測すると、 観測周期の間に遅延時間に応じた複 数のピークが観測される。
図 1 5に示すように遅延時間対所望信号の強度を表わす特性を遅延：
ルという。 移動体通信においては、 一般にフエ、
などで遅延プロフアイルがダイナミックに変動する。 図 15の最初の強いピーク aは、 強い電波が到来するタイミングを示しており、 次の弱いピーク bは弱い電 波が遅延して到来していることを示し、 さらに次のピーク cはさらに遅延して到 来する電波を示している。
RAKEパス検出器 120のマッチドフィルタ 121は図 15に示す電波の遅 延時間に対する強度を観測し、 遅延プロファイル生成回路 12 1 ルタ 1 2 1の出力を遅延プロファイルに変換して、 メモリ 1 2 3に記憶させ、 有 効パス検出回路 1 2 4はメモリに記憶した遅延プロファイルから有効パスを検出 する。 パス割当制御回路 1 2 5は有効パス検出回路 1 2 4が検出したパスのタイ ミングを電波の到来タイミングとして、 フィンガ、 コンパイナ部 1 0 5に割当て る。 他の RAK E検出器も同様にして、 他の基地局の遅延プロファイルを観測し、 有効パスを検出する。
このため、 R AKEパス検出器 1 2 0はそれぞれの基地局に対応して設ける必 要がある。 すなわち、 N個の基地局の遅延プロファイルを観測するために、 N個 のマッチドフィルタを使用する必要がある。 ところが、 マッチドフィルタは回路 規模が大きいため、 観測する基地局の数が制限されており、 観測する基地局を増 やそうとすれば、 回路規模が大きくなつてしまい、 構成が複雑になり部品点数も 多くなつてしまうという欠点があった。 発明の開示
それゆえに、 この発明の主たる目的は、 回路規模を増加させず、 1度に観測で きる基地局数を増やすことが可能な無線移動機を提供することである。
この発明は、 受信部が基地局からの高周波信号を受信してベースバンド信号を 出力し、 そのベースバンド信号に基づいてプロファイル測定部が基地局からの信 号の遅延プロファイルを測定し、 制御部は復数の基地局あるいはそのいずれかの 信号に対する遅延プロファイルを時分割で測定するように遅延プロファイル測定 部を制御し、 パス検出部は測定された遅延プロファイルに基づいて基地局との有 効なパスを検出する。
したがって、 この発明にしたがえば、 複数の基地局からの信号に対する遅延プ 口ファイルを時分割で測定するごとにより、 回路規模を増加させずに 1度に複数 の基地局の遅延プロファイルを測定できる。
より好ましくは、 制御部は、 時分割数とそれぞれの動作時間を可変する。
また、 プロファイル測定部は、 ベースバンド信号に基づいて信号の遅延時間に 対する強度を観測するマツチドフィルタと、 マッチドフィルタによつて観測され た信号の遅延時間に対する強度に基づいて、 遅延プロファイルを生成する遅延プ 口ファイル生成回路とを含む。
さらに、 プロファイル測定部は M個設けられ、 N (M< N) 基地局の遅延プロフ アイルを観測する。
さらに、 測定された遅延プロファイルに 1より小さい所定数を乗じ、 それを新 たに測定された遅延プロファイルに加えることにより遅延プロファイル 平均化 を行う平均化回路を含む。
さらに、 測定された遅延プロファイルを記憶するメモリを備え、 平均化回路の 所定数を 0として、 メモリの内容をクリアする。
さらに、 制御部は、 測定した遅延スプレッドに基づいて遅延プロファイルを測 定する測定周期または Zおよび測定タイミングを変更する。 図面の簡単な説明
図 1はこの発明の一実施例の R AK Eパス検出器のプロック図である。
図 2はメモリへの遅延プロファイルをメモリに記憶させる方法を説明するため の図である。
図 3 A〜図 3 Eはこの発明の一実施例の動作を説明するためのタイミング図で める。
図 4は低消費電力化を図る動作を説明するためのフローチャートである。 図 5はこの発明の他の実施例を示すプロック図である。
図 6 A〜図 6 Dは図 5に示した実施例の動作を説明するためのタイミング図で ある。
図 7はこの発明のさらに他の実施例を示すブロック図である。
図 8はこの発明のさらに他の実施例の動作を説明するためのタイミング図であ る。
図 9はこの発明のさらに他の実施例を説明するための図である。
図 1 O A〜l O Cは遅延プロファイルと必要な観測周期との関係を示す図であ る。
図 1 1はこの発明が適用される C DMA通信方式のシステムの概略図である。 図 1 2は C DMA方式の移動機の全体構成を示すプロック図である。 画 1/07661 図 1 3は図 1 2に示したパス検出器の一例を示すブロック図である。
図 1 4はマッチドフィ タの動作を説明するための図である。
図 1 5は遅延プロファイルを説明するための図である。 発明を実施するための最良の形態
図 1はこの発明の一実施例の RAK Eパス検出器のプロック図である。 図 1に おいて、 RAK Eパス検出器 1 3 0は図 1 3に示した RAK Eパス検出器 1 2 0 に複数のメモリを設け、 プロファイル測定回路 1 3 8を時分割制御することによ り、 その構成を簡略化したものである。
すなわち、 RAK Eパス検出器 1 3 0はマッチドフィルタ 1 3 1、 遅延プロフ アイル生成回路 1 3 2およびコード生成器 1 3 7からなるプロファイル測定回路 1 3 8と、 デマルチプレクサ 1 3 3と、 メモリ 1 4 1， 1 4 2 ··· 1 4 Nと、 マノレ チプレクサ 1 3 4と、 有効パス検出回路 1 3 5と、 時分割制御回路 1 3 6とを含 む。
コード生成器 1 3 7は各基地局をサーチするためのコードを発生して、 マヅチ ドフィルタ 1 3 1に与える。 時分割制御回路 1 3 6は各基地局のプロファイルを 測定するごとに、 デマルチプレクサ 1 3 3とマルチプレクサ 1 3 4とを順次切換 える。
図 2はメモリに遅延プロフアイルを記憶させる方法を説明するための図であり、 図 3 A〜図 3 Eはこの発明の一実施例の動作を説明するためのタイミング図であ る。
単に基地局 1 1のみのプロファイルを測定する場合は、 コード生成器 1 3 7は その基地局に対応したコードを発生し、 マッチドフィルタ 1 3. 1は図 3 Aに示す ように、 その基地局のプロフアイルのみを測定し、 時分割制御回路 1 3 6は遅延 プロフアイル生成回路 1 3 2で生成された遅延プロフアイルがメモリ 1 4 1に記 憶されるようにデマルチプレクサ 1 3 3を制御し、 また記憶した遅延プロフアイ ルが有効パス検出回路 1 3 5に与えられるようにマルチプレクサ 1 3 4を制御す る。
基地局 1 1， 1 2のプロファイルを測定するときは、 コード生成器 1 3 7が基 地局 1 1， 1 2のそれぞれのコードを交互に発生する。 マッチドフィルタ 1 3 1 および遅延プロファイル生成回路 1 3 2は、 図 3 Bに示すように基地局 1 1， 1 2からの電波に基づく遅延プロフアイルを交互に測定する。 時分割制御回路 1 3 6は基地局 1 1， 1 2からの遅延プロファイルのそれぞれがメモリ 1 4 1， 1 4 2に記憶されかつ有効パス検出器 1 3 5に与えられるようにデマルチプ^クサ 1 3 3とマルチプレクサ 1 3 4とを時分割制御する。
基地局 1 1， 1 2、 一I Nの各プロファイルを測定するときは、 コード生成器 1 3 7が基地局 1 1， 1 2 1 Nのそれぞれのコードを順次発生する。 マッチド フィルタ 1 3 1および遅延プロファイル生成回路 1 3 2は、 図 3 Cに示すように 基地局 1 1， 1 2… 1 Nからの電波に基づく遅延プロファイルを時分割で測定す る。 時分割制御回路 1 3 6は基地局 1 1 , 1 2〜 1 Nからの遅延プロファイルの それぞれが図 2に示すように、 メモリ 1 4 1， 1 4 2〜 1 に記憶されかつ有 効パス検出器 1 3 5に与えられるようにデマルチプレクサ 1 3 3とマルチプレク サ 1 3 4とを時分割制御する。
図 4は低消費電力化を図る動作を説明するためのフローチャートである。 この 図 4に示した実施例は、 フェージングピッチやパス安定度を評価し、 その評価値 が安定しきい値よりも大きければポーズ期間を増やし、 評価値が不安定しきい値 よりも小さければポーズ期間を減らすものである。 すなわち、 フェージングピッ チが速ければ移動機 1が速く移動している場合と考えられ、 伝搬環境も変わりや すので、 ポーズの期間を減らし、 測定時間を増やす。 逆に、 フェージングピッチ が非常にゆつくりであれば移動機 1の移動速度も非常に緩やかあるいはほとんど 静止している状態と考えられるのでポーズ期間を増やすことにより、 動作率を最 適化して消費電力を低減する。
より具体的に説明すると、 ある程度受信した電波が強かったり、 伝搬環境に変 化がない場合には常時プロファイルを測定する必要はないので、 図 3 Dに示すよ うな予め定める単位処理時間だけ遅延プロファイルの測定が行なわれる。 すなわ ち、 時分割制御回路 1 3 6は図 3 Dに示す単位測定時間だけ基地局 1 1のみの遅 延プロファイルを測定するために、 コード生成器 1 3 7によって基地局 1 1のコ ードを発生してマッチドフィルタ 1 3 1に与える。 デマルチプレクサ 1 3 3およ ぴマノレチプレクサ 134は、 時分割制御回路 136の制御により前記単位測定時 間だけメモリ 141を動作させて遅延プロファイルを記憶させるとともに、 有効 パス検出回路 135に与えられるように時分割制御する。 単位測定時間経過後は ポーズ期間となり、 ポーズ期間経過後の単位測定時間になると、 再び遅延プロフ アイルの測定が行なわれる。 これにより見かけ上の測定時間に比べて実 の測定 時間を短くでき、 その時間は RAKEパス検出器 130を動作させる必要がなく、 低消費電力化を図ることができる。 - 同様にして、 基地局 11, 12の 2つの基地局の遅延プロファイルを低消費電 力で測定するときは、 図 3 Eに示すように基地局 11の遅延プロファイルが 1単 位測定時間測定され、 その後基地局 12の遅延プロファイルが 1単位測定時間測 定される。 その後はポーズ期間とされ、 ポーズ期間経過後は、 再ぴ基地局 1 1の 遅延プロフアイルが 1単位測定時間測定される。
したがって、 この実施例によれば、 遅延プロファイルを測定すべきセルの数に 対して、 プロフアイル測定回路 138の時分割動作で多重数を可変にし、 また測 定すべきセルの数が少ない、 または遅延プロファイルが安定している場合は、 動 作停止期間を設けて回路の動作率を下げて低消費電力化を図ることができる。 図 5はこの発明の他の実施例を示すプロック図である。 図 1に示した実施例で は、 複数の遅延プロファイルを 1つのマッチドフィルタ 131で測定するように したが、 セルが増えると 1セルあたりの測定時間が減少し、 性能が劣化するおそ れがある。 規格上では 6つのセルの遅延プロファイルを測定することになつてい るため、 時分割制御では性能が 1Z6になってしまう。 そこで、 図 5に示した実 施例では、 Nセル （たとえば 6セル） の遅延プロファイルを測定するために、 M «N) 個 （たとえば 2個） のマッチドフィルタと遅延プロファイルを記憶する N個 （6個） の記憶メモリが用いられる。
より具体的に説明すると、 マッチドフィルタ 15 "15Mと、 コード生成器 161-16Mと、 遅延プロファイル生成回路 1 Ί "17Mと、 デマルチプレ クサ 18 "18Mは、 それぞれ M個 （2個） 設けられており、 その他のメモリ 141, 142—14Nと、 マルチプレクサ 134と、 有効パス検出器 135と、 時分割制御回路 136は図 1と同様にして構成される。 図 6 A〜図 6 Dは図 5に示した実施例の動作を説明するためのタイミング図で ある。 図 6 A〜図 6 Dにおいて、 セル 1のみを受信するときは時分割制御回路 1 3 6によってマッチドフィルタ 1 5 1とコード生成器 1 6 1とでマルチプレクサ 1 8 1のみが動作状態にされ、 それ以外のマッチドフィルタなどは図 6 Bに示す ように非動作状態 （オフ） にされる。 その結果、 図 6 Aに示すように、 セル 1の 遅延プロファイルが常時測定される。
Nセル （たとえば 6セル） の遅延プロファイルを測定するときは、 図 6 Cに示 すようにマッチドフィルタ 1 5 1によりセル 1， セル 2， セル 3の遅延プロファ ィルが順次測定されるように時分割制御され、 マッチドフィルタ 1 5 Mによりセ ル 4、 セル 5， セル 6の遅延プロファイルが順次測定されるように時分割制御さ れる。
したがって、 この実施例によれば、 たとえば 2つのマッチドフィルタ 1 5 1， 1 5 Mにより 6つのセルの遅延プロフアイルを時分割制御で測定することにより、 各セルごとにマツチドフィルタを設ける場合に比べて性能的には 1 Z 3になるが、 マッチドフィルタや遅延プロファイル生成回路は 2個設けるだけで済み、 構成を 簡略化できるとともに消費電力も軽減できる。
図 7はこの発明のさらに他の実施例を示すブロック図であり、 図 8は動作を説 明するためのタイミング図である。 この実施例は、 図 1の実施例の遅延プロファ ィル生成回路 1 3 2の出力と、 デマルチプレクサ 1 3 3との間に平均化回路 1 6 1を設けたものである。
—般に、 遅延プロファイルはフェージングなど伝搬環境によって時々刻々変化 している。 このため、 パスの強さやタイミングが時間変動することになる。 遅延 プロフアイルを観測してから実際に復調のタイミングを決める制御があるために、 応答時間の遅延が生じる。 このため、 選択されたパスは実際に使われる前に観測 された結果に過ぎず、 フィンガに割当てられたときに最適である保証はない。 そ の影響を軽減するために、 この実施例では平均化回路 1 6 1を設ける。 理想的に はたとえば 8 0ミリ秒間の遅延プロファイルを測定して平均するのが好ましいが、 メモリ容量が膨大になり、 構成も複雑になってしまう。
そこで、 この実施例では直前に測定した遅延プロファイルに 「1」 より小さな 忘却係数を乗じて新たに測定した遅延プロファイルに加算する手法を採用してい る。 . .
すなわち、 メモリ 1 4 1 , 1 4 2〜 1 4 Nに記憶している遅延プロファイルは マルチプレクサ 1 3 4により時分割的に読み出されて平均化回路 1 6 1に与えら れる。 平均化回路 1 6 1は、 加算器 1 6 2と係数器 1 6 3とを含み、 係数器 1 6 3はマルチプレクサ 1 3 4から出力されたメモリの内容に 「1」 より小さな忘却 係数を掛けて、 スィツチ回路 1 6 4を介して加算器 1 6 2に与える。 加算器 1 6 2は遅延プロファイル生成回路 1 3 2で生成され、 読み出された遅延プロフアイ ルのセルに対応する新たな遅延プロファイルに忘却係数で重み付された今までの 遅延プロフアイを加算してデマルチプレクサ 1 3 3に与える。
このように、 平均化回路 1 6 1を設け、 メモリ 1 4 1、 1 4 2—1 4 Nに記憶 した遅延プロファイルを係数器 1 6 3にフィードバックして忘却係数を掛けて、 新たに測定した遅延プロファイルに加算するようにしたので、 遅延プロファイル を観測してから実際に復調のタイミングを決める制御のための応答時間の遅延に よる影響を軽減することができ、 力つ平均化利得により S /N比を向上すること ができる。
ところで、 ソフトハンドオーバで通信する基地局を切替える場合や、 周辺セル モニタでもユタするセルを切替える場合には、 観測セルを切替えるためにメモリ
1 4 1， 1 4 2〜 1 4 Nをクリアする必要がある。 たとえば、 図 9に示すように 記憶メモリのァドレス 0〜1 Aにプロファイル 1が書込まれていて、 ァドレス 1 A〜2 Aにプロファイル 2が書込まれており、 プロファイル Nをァドレス 1 A〜 2 Aに書込もうとすれば、 もとのプロファイル 2のデータをクリアする必要があ る。 一般に、 メモリのクリアには各メモリエリアに 0を書込むための専用回路が 必要となるが、 時間を要するばかりでなく消費電力も増加してしまう。
そこで、 図 7に示す係数器 1 6 3の出力がスィッチ回路 1 6 4の一方の入力に 与えられ、 他方の入力に 「0」 が与えられ、 スィッチ回路 1 6 4の出力がデマル チプレクサ 1 3 3に与えられる構成を実施する。 メモリ 1 4 1， 1 4 2 ··· 1 4 N をクリアするとき、 スィッチ回路 1 6 4の入力を他方側に切換えて、 図 8に示す 単位観測時間の間、 忘却係数を 「0」 が設定される。 これにより、 メモリに残つ ている値をクリ了しながら新たな遅延プロファイルを書込むことができる。 すな わち、 メモリクリアと同様の効果を得ることができ、 メモリクリアに時間を要し ない上、 回路規模および消費電力ともに増加することがない。
図 1 0 〜図1 O Cは遅延プロファイルの観測周期を示す図である。
遅延プロファイルを測定する場合、 図 1 O Aに示すように常に最大の観測周期 (観測窓） の幅で測定すれば、 有効なパスが現われていない遅延プロフアイノレで 測定することになって消費電力が増大し、 使用するメモリ領域も大きくなる。 このとき、 有効なパスが現れる範囲だけ遅延プロファイルを観測するようにす れば、 効率よく有効なパスを測定することができる。 たとえば、 ある観測窓に対 して、 有効なパスが洗われる範囲 （広がり） を示す遅延スプレッド （最小遅延の パスと最大遅延のパスの時間差） を測定し、 これが +分小さければ、 これに基づ き観測窓を小さくし、 さらに必要であれば観測窓のタイミングをずらすようにす ればよい。
そこで、 この実施例では、 遅延スプレッドに基づき遅延プロファイルを観測す る観測窓の大きさ、 タイミングを可変にする。 すなわち、 観測窓の単位幅はマツ チドフィルタ 1 3 1のハード構成によって決定されるが、 この単位幅が小さくな るようにマッチドフィルタ 1 3 1が構成される。 そして、 マッチドフィルタ 1 3 1に対して単位測定時間毎に観測する観測窓が指定されるように、 プロファイル 測定回路 1 3 8が時分割で制御される。
たとえば、 単位幅を 1 0 0チップとなるようにマッチドフィルタ 1 3 1を構成 すると、 図 1 O Aに示すように遅延スプレツドが大きい場合には遅延プロフアイ ル生成回路 1 3 2の観測窓が大きく設定され、 1つ目の単位測定時間には遅延時 間 0〜 1 9 9チップの測定を行うように順次制御され、 4単位測定時間で 0〜 3 9 9チップまでの 1つの遅延プロファイルが観測されるようにする。 また、 図 1 0 Bおよび図 1 0 Cに示すように遅延スプレツドが小さい場合には観測窓が小さ く設定され、 1つ目の単位測定時間には遅延時間 1 0 0〜 1 9 9.チップ、 次の単 位測定時間には 2 0 0チップ〜 2 9 9チップの測定が行われるように制御され、 2単位測定時間で 1 0 0〜 2 9 9チップまでの 1つの遅延プ口ファイルフアイノレ が測定されるようにする。 また、 複数のセルでソフトハンドオーバを行っている場合には、 同様の制御を 行うことでそれぞれのセルに割当てる観測窓が小さく設定され、 1セルあたりの 遅延プロファイルを記憶するメモリ量が削減される。 この場合、 複数の基地局か ら同一の内容の信号を受信しているので、 観測窓を小さくしても十分な受信利得 を得ることができ、 トータルのメモリサイズの増加を抑えることができる。 逆に、
1つのセルの信号を受信する場合には、 観測窓を大きく設定して、 受信利得の確 保を図るよう制御することが可能となる。 産業上の利用可能性
この発明によれば、 マッチドフィルタを時分割に動作させて複数の基地局の遅 延プロフアイルを複数のメモリに記憶させることにより、 回路規模を増加させず に 1度に複数の基地局の遅延プロファイルを観測可能にでき、 携帯電話機などの 無線通信を行う無線移動機に利用可能である。

Claims

請求の範囲
1. 基地局からの高周波信号を受信してベースバンド信号を出力する受信部 (102) 、
前記受信部から出力されるベースバンド信号に基づいて、 前記基地局 _からの信 号の遅延プロファイルを測定するプロファイル測定部 （138) 、
復数の基地局のそれぞれからの信号に対する複数の遅延プロファイルを時分割 で測定するように前記遅延プロファイル測定部を制御する制御部 (136) 、 お ょぴ
前記測定された遅延プロファイルに基づいて前記基地局との有効なパスを検出 するパス検出部 （135) を備えることを特徴とする無線移動機。
2. 前記制御部は、 時分割数とそれぞれの動作時間を可変できることを特徴と する、 請求項 1に記載の無線移動機。
3. 前記プロフアイル測定部は、
前記べースバンド信号に基づいて信号の遅延時間に対する強度を観測するマ ツチドフィルタ （131, 151〜15M) と、
前記マツチドフィルタによつて観測された信号の遅延時間に対する強度に基 づいて、 前記遅延プロファイルを生成する遅延プロファイル生成回路 （132， 171— 17M) とを含むことを特徴とする、 請求項 1に記載の無線移動機。
4. 前記プロファイル測定部は M個設けられ、 N (Mく N) 基地局の遅延プロ フアイルを観測することを特徴とする、 請求項 1に記載の無線移動機。
5. さらに、 測定された遅延プロファイルに 1より小さい所定数を乗じ、 それ を新たに測定された遅延プロファイルに加えることにより遅延プロファイルの平 均化を行う平均化回路 （161) を含むことを特徴とする、 請求項 1に記載の無
6. さらに、 測定された遅延プロファイルを記憶するメモリ （141〜14 N) を備え
前記平均化回路の所定数を 0として、 前記メモリの内容をクリァすることを特 徴とする、 請求項 5に記載の無線移動機。
7. 前記制御部は、 測定した遅延スプレッドに基づいて遅延プロファイルを測 定する測定周期または/およぴ測定タイミングを変更することを特徴とする、 請 求項 1に記載の無線移動機。 '
8. 基地局からの高周波信号を受信してベースバンド信号を出力する受信部 (102) 、
前記受信部から出力されるベースバンド信号に基づいて、 前記基地局からの信 号の遅延プロファイルを測定するプロファイル測定部 （138) 、
1つの基地局からの信号の遅延プロファイルを時分割で間欠的に測定するよう に前記遅延プロファイル測定部を制御する制御部 （136) 、 および
前記測定された遅延プロファイルに基づいて前記基地局との有効なパスを検出 するパス検出部 （135) を備えることを特徴とする無線移動機。
9. 前記制御部は、 時分割数とそれぞれの動作時間を可変できることを特徴と する、 請求項 8に記載の無線移動機。
10. 前記プロフアイル測定部は、
前記ベースバンド信号に基づいて信号の遅延時間に対する強度を観測するマ ツチドフィルタ （131, 151〜15M) と、
前記マッチドフィルタによって観測された信号の遅延時間に対する強度に基 づいて、 前記遅延プロファイルを生成する遅延プロファイル生成回路 （132，
171— 17M) とを含むことを特徴とする、 請求項 8に記載の無線移動機。
1 1. 前記プロファイル測定部は M個設けられ、 （M<N) 基地局の遅延プロ ファイルを観測することを特徴とする、 請求項 8に記載の無線移動機。
12. さらに、 測定された遅延プロファイルに 1より小さい所定数を乗じ、 そ れを新たに測定された遅延プロファイルに加えることにより遅延プロファイルの 平均化を行う平均化回路 （161) を含むことを特徴とする、 請求項 8に記載の 無線移動機。
13. さらに、 測定された遅延プロファイルを記憶するメモリ （141— 14 N) を備え
前記平均化回路の所定数を 0として、 前記メモリの内容をタリァすることを特 徴とする、 請求項 12に記載の無線移動機。
1 4 . 前記制御部は、 測定した遅延スプレツドに基づいて遅延プロファイルを 測定する測定周期または Zおよび測定タイミングを変更することを特徴とする、 請求項 8に記載の無線移動機。
PCT/JP2001/007661 2001-09-04 2001-09-04 Radio mobile device Ceased WO2003024009A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US10/363,263 US20040029547A1 (en) 2001-09-04 2001-09-04 Radio mobile device
EP01961361A EP1424797A4 (en) 2001-09-04 2001-09-04 RADIOMOBILE DEVICE
CNA018151175A CN1533645A (zh) 2001-09-04 2001-09-04 无线移动机
PCT/JP2001/007661 WO2003024009A1 (en) 2001-09-04 2001-09-04 Radio mobile device
JP2003527932A JP3989900B2 (ja) 2001-09-04 2001-09-04 無線移動機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/007661 WO2003024009A1 (en) 2001-09-04 2001-09-04 Radio mobile device

Publications (1)

Publication Number Publication Date
WO2003024009A1 true WO2003024009A1 (en) 2003-03-20

Family

ID=11737701

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/007661 Ceased WO2003024009A1 (en) 2001-09-04 2001-09-04 Radio mobile device

Country Status (5)

Country Link
US (1) US20040029547A1 (ja)
EP (1) EP1424797A4 (ja)
JP (1) JP3989900B2 (ja)
CN (1) CN1533645A (ja)
WO (1) WO2003024009A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080742A (ja) * 2004-09-08 2006-03-23 Matsushita Electric Ind Co Ltd パスサーチ処理装置および処理方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042411A1 (en) * 2002-08-30 2004-03-04 Erik Dahlback Method and apparatus for controlling the rate of path searching in a communications system
JP2006101308A (ja) * 2004-09-30 2006-04-13 Fujitsu Ltd 無線基地局装置及びパスサーチ方法
US7848388B2 (en) * 2006-08-08 2010-12-07 Sony Ericsson Mobile Communications Ab Minimizing estimation time for rake fingers with help of a speed sensor
JP4836829B2 (ja) * 2007-02-26 2011-12-14 富士通株式会社 Ｃｄｍａ方式の基地局で使用される受信装置、パス検出装置、方法及びコンピュータプログラム
US9276629B2 (en) * 2011-11-17 2016-03-01 Intel Deutschland Gmbh Rake receiver circuit and method for operating a rake receiver circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274982A (ja) * 1998-03-26 1999-10-08 Sony Corp 復調装置及び復調方法
JP2000151558A (ja) * 1998-11-16 2000-05-30 Fujitsu Ltd Ｃｄｍａ通信において使用される受信装置
JP2000278176A (ja) * 1999-03-19 2000-10-06 Sanyo Electric Co Ltd 遅延プロファイル測定装置
JP2000286768A (ja) * 1999-03-29 2000-10-13 Kokusai Electric Co Ltd Ｃｄｍａ移動局装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370134B1 (en) * 1997-07-17 2002-04-09 Matsushita Electric Industrial Co., Ltd. CDMA radio communication apparatus
FI19992734L (fi) * 1999-12-20 2001-06-21 Nokia Networks Oy Menetelmä hajaspektrisignaalin vastaanottamiseksi ja vastaanotin

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274982A (ja) * 1998-03-26 1999-10-08 Sony Corp 復調装置及び復調方法
JP2000151558A (ja) * 1998-11-16 2000-05-30 Fujitsu Ltd Ｃｄｍａ通信において使用される受信装置
JP2000278176A (ja) * 1999-03-19 2000-10-06 Sanyo Electric Co Ltd 遅延プロファイル測定装置
JP2000286768A (ja) * 1999-03-29 2000-10-13 Kokusai Electric Co Ltd Ｃｄｍａ移動局装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1424797A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080742A (ja) * 2004-09-08 2006-03-23 Matsushita Electric Ind Co Ltd パスサーチ処理装置および処理方法

Also Published As

Publication number Publication date
JP3989900B2 (ja) 2007-10-10
EP1424797A4 (en) 2006-08-02
US20040029547A1 (en) 2004-02-12
EP1424797A1 (en) 2004-06-02
JPWO2003024009A1 (ja) 2004-12-24
CN1533645A (zh) 2004-09-29

Similar Documents

Publication Publication Date Title
JP3292979B2 (ja) ダイバーシチ受信機装置を有する二重モード無線加入者ユニットおよびその方法
AU756272B2 (en) Cellular system, mobile portable apparatus, base station apparatus, optimum path detecting method, and apparatus thereof
AU756608B2 (en) Multipath propagation delay determining means using periodically inserted pilot symbols
JP3335858B2 (ja) 無線加入者ユニット内でダイバーシチ受信機装置を制御する方法
EP1719258B1 (en) Method and apparatus for finger placement in a rake receiver
JPH09181664A (ja) 切換アンテナ・ダイバーシチ装置を有する無線加入者ユニットおよびその方法
EP1381169B1 (en) Method of and apparatus for path search
JP3369513B2 (ja) 通信端末装置及び無線受信方法
US5903596A (en) Spread spectrum demodulation unit
JP2002164815A (ja) Ｃｄｍａ受信機のマルチパス検出方法および回路
EP1279239B1 (en) Matched filter and receiver for mobile radio communication system
JP3943305B2 (ja) スペクトル拡散受信装置、およびスペクトル拡散受信方法
CN1274489A (zh) 用于移动通信系统基站的限制天线发送功率的时分交换发送分集发射机及其控制方法
JP3482931B2 (ja) Ｄｓ／ｃｄｍａ移動体通信システムの無線通信装置およびサーチャ制御方法
JP3989900B2 (ja) 無線移動機
KR20010078096A (ko) 저역 통과 필터를 갖는 레이크 수신기
JPH10271034A (ja) Ｃｄｍａ移動体通信受信装置
JP3292186B2 (ja) Ｃｄｍａ受信装置及びそのマルチパスのフィンガ割り当て方法並びにその制御プログラムを記録した記録媒体
JP3719997B2 (ja) 直接スペクトラム拡散通信の受信装置
JP4406529B2 (ja) パスタイミング検出装置及び受信装置
KR20030058915A (ko) 이동통신 단말기의 채널보상장치 및 방법
WO2004112270A1 (ja) 受信装置
JP2007116732A (ja) 移動速度に基づく通信制御装置および方法
JP2003298472A (ja) 移動無線端末装置
JP2007151029A (ja) 同期追跡回路及びｃｄｍａ受信装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 01815117.5

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2003527932

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2001961361

Country of ref document: EP

Ref document number: 10363263

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2001961361

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001961361

Country of ref document: EP