WO2003100546A3 - Commande de redemarrage de processeur - Google Patents

Commande de redemarrage de processeur Download PDF

Info

Publication number
WO2003100546A3
WO2003100546A3 PCT/GB2003/002301 GB0302301W WO03100546A3 WO 2003100546 A3 WO2003100546 A3 WO 2003100546A3 GB 0302301 W GB0302301 W GB 0302301W WO 03100546 A3 WO03100546 A3 WO 03100546A3
Authority
WO
WIPO (PCT)
Prior art keywords
processor
initialisation
commands
start control
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/GB2003/002301
Other languages
English (en)
Other versions
WO2003100546A2 (fr
Inventor
Regis Adjamah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sendo International Ltd
Original Assignee
Sendo International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0212143.2A external-priority patent/GB0212143D0/en
Application filed by Sendo International Ltd filed Critical Sendo International Ltd
Priority to AU2003241016A priority Critical patent/AU2003241016A1/en
Publication of WO2003100546A2 publication Critical patent/WO2003100546A2/fr
Publication of WO2003100546A3 publication Critical patent/WO2003100546A3/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/724—User interfaces specially adapted for cordless or mobile telephones

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

L'invention concerne un procédé (300) de commande de redémarrage d'un premier processeur (110) dans un système biprocesseur, ce système comprenant un premier processeur (110) exécutant un premier ensemble de fonctions couplé fonctionnel à un second processeur (120) exécutant un second ensemble de fonctions. Le procédé comprend les étapes consistant à stocker (240) une ou plusieurs commandes d'initialisation et/ou de configuration dans un élément de mémoire, ces commandes étant envoyées par le second processeur (120) à un premier processeur (110) en vue de régler une fonction de ce premier processeur. Un message (310) provenant du premier processeur (110) indique une opération de réinitialisation du premier processeur, en réponse à laquelle une ou plusieurs commandes de démarrage ou de configuration sont extraites (350) de l'élément de mémoire (140). Le premier processeur (110) est ensuite redémarré avec, de préférence, les réglages de démarrage ou de configuration les plus récents de sorte que l'état de fonctionnement du premier processeur (110), après redémarrage, soit tel que prévu par le second processeur (120).
PCT/GB2003/002301 2002-05-27 2003-05-27 Commande de redemarrage de processeur Ceased WO2003100546A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003241016A AU2003241016A1 (en) 2002-05-27 2003-05-27 Processor re-start control

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GBGB0212143.2A GB0212143D0 (en) 2002-05-27 2002-05-27 Processor Monitor
GB0212143.2 2002-05-27
GB0214194.3 2002-06-19
GB0214194A GB2384333B (en) 2002-05-27 2002-06-19 Processor re-start control

Publications (2)

Publication Number Publication Date
WO2003100546A2 WO2003100546A2 (fr) 2003-12-04
WO2003100546A3 true WO2003100546A3 (fr) 2004-09-16

Family

ID=29585824

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/GB2003/002301 Ceased WO2003100546A2 (fr) 2002-05-27 2003-05-27 Commande de redemarrage de processeur

Country Status (2)

Country Link
AU (1) AU2003241016A1 (fr)
WO (1) WO2003100546A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007081218A1 (fr) * 2006-01-10 2007-07-19 Cupp Computing As Système informatique double mode à économie d'énergie
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795800A (en) * 1972-09-13 1974-03-05 Honeywell Inf Systems Watchdog reload initializer
EP0397471A2 (fr) * 1989-05-09 1990-11-14 Fujitsu Limited Système et méthodes d'initialisation pour unités de traitement d' entrée/sortie
EP0421615A2 (fr) * 1989-10-03 1991-04-10 International Business Machines Corporation Méthode de traitement de données et appareil pour vérifier les choix dans une description de fichier d'un adapteur
US5748880A (en) * 1994-03-15 1998-05-05 Fujitsu Limited Computer-supervising system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795800A (en) * 1972-09-13 1974-03-05 Honeywell Inf Systems Watchdog reload initializer
EP0397471A2 (fr) * 1989-05-09 1990-11-14 Fujitsu Limited Système et méthodes d'initialisation pour unités de traitement d' entrée/sortie
EP0421615A2 (fr) * 1989-10-03 1991-04-10 International Business Machines Corporation Méthode de traitement de données et appareil pour vérifier les choix dans une description de fichier d'un adapteur
US5748880A (en) * 1994-03-15 1998-05-05 Fujitsu Limited Computer-supervising system

Also Published As

Publication number Publication date
WO2003100546A2 (fr) 2003-12-04
AU2003241016A1 (en) 2003-12-12
AU2003241016A8 (en) 2003-12-12

Similar Documents

Publication Publication Date Title
WO2005008612A3 (fr) Programmation a distance d'un appareil commande par programme
WO2004029748A3 (fr) Systeme et procede pour l'application de donnees correspondant a l'utilisation de cles dans la configuration d'un dispositif de commande a distance
WO2004051463A3 (fr) Mecanisme de virtualisation de processeur au moyen d'une restauration amelioree d'etats a architecture dure
WO2004081700A3 (fr) Appareil et procede pour la commande de transfert de ressources dans un systeme informatique a partition logique
WO2001057658A3 (fr) Systeme et procede permettant de modifier une sequence de demarrage de systeme d'exploitation avant le chargement dudit systeme d'exploitation
WO2004068251A3 (fr) Systeme de controle integre pour le controle de dispositifs a distance adressables
TW200602867A (en) Incremental merge methods and memory systems using the same
WO2006120679A3 (fr) Methode et systeme pour faciliter une activation rapide d'un systeme de memoire flash
KR20100101652A (ko) 모바일 네트워크 장치 배터리 보존 시스템 및 방법들
WO2005008504A8 (fr) Procede d'execution automatique utilisant des dispositifs de stockage a semi-conducteurs
WO1999012101A3 (fr) Procede, logiciel et dispositif permettant de sauvegarder, utiliser et recuperer des donnees
US20110154475A1 (en) Modem and method for conserving power consumption of an electronic device
WO2006010812A3 (fr) Procede de gestion d'un processus logiciel, procede et systeme de redistribution ou de continuite de fonctionnement dans une architecture multi-ordinateurs
EP1074797A4 (fr) Procede de commande pour systeme de climatisation et systeme de climatisation
BRPI0705156A (pt) dispositivo de transmissão, sistema de ajuste de dispositivo de transmissão, método de ajuste de dispositivo de transmissão e meio de armazenagem
WO2006078562A3 (fr) Systeme, noeud, et procede d'optimisation de connexions de donnees pour services par paquets
EP1400978A3 (fr) Mémoire à semiconducteurs et sa méthode de contrôle
US20100188685A1 (en) Communication Device
EP1758377A3 (fr) Procédé et système de contrôle à base du mode préréglé
TWI549058B (zh) 電子裝置及其作業系統喚醒方法
CN111930222A (zh) 一种控制方法、装置及电子设备
WO2004057551A3 (fr) Systeme a macrocommandes
WO2005008509A3 (fr) Procede de gestion des composants logiciels integres dans un systeme embarque
WO2003100546A3 (fr) Commande de redemarrage de processeur
US20010023470A1 (en) Programmable controller

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP