WO2003100615A1 - Signal processor - Google Patents

Signal processor Download PDF

Info

Publication number
WO2003100615A1
WO2003100615A1 PCT/JP2002/005186 JP0205186W WO03100615A1 WO 2003100615 A1 WO2003100615 A1 WO 2003100615A1 JP 0205186 W JP0205186 W JP 0205186W WO 03100615 A1 WO03100615 A1 WO 03100615A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal processing
processing device
data
debug information
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2002/005186
Other languages
English (en)
French (fr)
Inventor
Naohito Tomoe
Toyohisa Tanaka
Yoshihiro Obase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to PCT/JP2002/005186 priority Critical patent/WO2003100615A1/ja
Priority to US10/508,846 priority patent/US20050195890A1/en
Priority to EP02733237A priority patent/EP1508857A4/en
Priority to CNA028290348A priority patent/CN1628288A/zh
Priority to JP2004508000A priority patent/JPWO2003100615A1/ja
Publication of WO2003100615A1 publication Critical patent/WO2003100615A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Prevention of errors by analysis, debugging or testing of software
    • G06F11/362Debugging of software
    • G06F11/3648Debugging of software using additional hardware

Definitions

  • the present invention is used in a mobile communication system, and includes a plurality of function blocks for performing signal processing such as modulation, demodulation, error correction coding, and error correction decoding.
  • the purpose of the present invention is to facilitate debugging of a signal processing device composed of
  • signal processing such as modulation, demodulation, error correction coding, and error correction decoding.
  • Another problem is that it is difficult to determine the timing of occurrence of a defect.
  • FIG. 2 is a diagram illustrating a configuration of a conventional signal processing device.
  • the 100 is a signal processing device in the mobile communication system.
  • the signal processing device 100 is composed of a transmitting unit and a receiving unit.
  • the transmission section has an error correction code section 102 and a modulation section 104.
  • the error correction coding unit 102 uses the transmission data to be coded 101 as input data and performs error correction coding as signal processing for enabling correction of an error bit generated during wireless transmission. . Then, error correction encoding section 102 outputs encoded data sequence 103. Correction of error bits is necessary to improve the quality of wireless links.
  • Modulation section 104 performs modulation using coded data sequence 103 as input data. As a result, the coded data sequence 103 is converted, and the transmission modulation data 105 is obtained.
  • modulation section 104 outputs transmission modulation data 105.
  • Transmission Modulation Data 105 is transmitted via a wireless transmission path. Modulation is performed to reduce the effects of interference and interference caused by changes in the transmission path.
  • the receiving section has a demodulation section 202 and an error correction decoding section 204.
  • the demodulation section 202 receives the demodulated data 201 received via the wireless transmission path as input data, I do. As a result, the received modulated data 201 is converted, and a demodulated data sequence 203 is obtained. Then, demodulation section 202 outputs demodulated data sequence 203.
  • Demodulation is an inverse conversion of the modulation, and is a process of reproducing data.
  • Error correction decoding section 204 performs error correction decoding using demodulated data sequence 203 as input data. As a result, error bits caused by the deterioration of the radio channel quality are corrected. Then, the decoded data 205 obtained by the correction is output.
  • the error correction coding unit 102, the modulation unit 104, the demodulation unit 202, and the error correction decoding unit 204 are configured as functional blocks. These functional blocks are provided by devices such as DSP (Digital Signal Processing) ⁇ LSI (Large Scale Integration) and FPGA (Field Program mm ab 1 e Gate Array). Be composed. In addition, these function blocks operate in various operation modes under the control of an MPU (Micro Processing Unit) 302.
  • MPU Micro Processing Unit
  • radio channel information such as a spreading code is transmitted to the modulator 104 and the demodulator 202 as an operation mode. Is transmitted.
  • the coding method if the mobile communication system is compatible with both the convolutional code and the Turbo code, information such as coding method ⁇ ⁇ ⁇ coding rate and the like are used as the operation mode in the error correction coding unit 102 and the error correction coding unit 102. It is transmitted to error correction decoding section 204.
  • the transmission is performed via the input / output signal line 305. Further, when transmitting the operation mode from the MPU 302 to the modulation unit 104, the operation mode is transmitted via the input / output signal line 303, the error correction code unit 102, and the input / output signal line 304. When transmitting the operation mode from the MPU 302 to the demodulation unit 202, the operation mode is transmitted via the input / output signal line 305, the error correction decoding unit 204, and the input / output signal line 303.
  • the signal processing device of the mobile communication system is configured by complexly combining functional blocks having various operation modes. If a failure occurs in such a signal processing device, W
  • the defect is, for example, a phenomenon that the transmission modulation data 105 ⁇ decoded data 205 does not match the assumed data.
  • the analyst obtains debug information such as input data and / or output data relating to an arbitrary function block using an externally provided debugging device. This makes it possible to select functional blocks.
  • the MPU 302 when acquiring debug information from outside the conventional signal processing device shown in FIG. 7, externally, the MPU 302 is connected to the MPU 302 via the input / output signal line 301 connected to the MPU 302. Instructs memory read of debug data such as input data and Z or output data for any functional block. In response to this instruction, the MPU 302 uses the input / output signal lines 303 to 306 used in the transmission of the operation mode to input necessary signals from a memory provided inside or outside any functional block. Reads data and debug information such as data or output data. Then, using the input / output signal line 301, the read debug information is output.
  • CFN Connection Frame Number
  • UE User E
  • W_CDMA Wideband Code Division Multiple Access
  • UT RAN UMTS Terrestrial Radio Access Necessary rk
  • a dedicated output path for transmitting debug information which is used for debugging the signal processing device and is obtained from each functional block.
  • the dedicated output path is characterized by transmitting the debug information continuously.
  • the debug information is characterized by including at least input data to any of the functional blocks.
  • the debug information is characterized by including at least output data from any of the function blocks.
  • the above-mentioned debug information is characterized in that it is data of an arbitrary length (size).
  • the signal processing device is a device used in a mobile communication system, and any one of the functional blocks receives encoded transmission data as input data, performs error correction coding as the signal processing, and outputs It is characterized in that it is an error correction coding unit that outputs a coded data sequence as data.
  • the signal processing device is a device used in a mobile communication system, and any one of the functional blocks inputs an encoded data sequence as input data, performs modulation as the signal processing, and outputs data.
  • the modulation section outputs transmission modulation data.
  • the signal processing device is a device used in a mobile communication system, and any one of the functional blocks inputs received modulation data as input data, performs demodulation as the signal processing, and demodulates as output data. It is a demodulation unit that outputs a data sequence.
  • the signal processing device is a device used for a mobile communication system, and any one of the functional blocks inputs a demodulated data sequence as input data, and performs error bit correction as the signal processing. It is an error correction decoding unit that outputs decoded data as output data.
  • the signal processing device further includes:
  • a selective multiplex output unit that acquires an external instruction, selects debug information according to the acquired instruction, inputs the selected debug information through the dedicated output path, and outputs the input debug information to the outside.
  • the selective multiplex output unit selects a plurality of pieces of debug information according to the instruction, inputs a plurality of pieces of debug information, multiplexes a plurality of pieces of debug information, and outputs the multiplexed depack information to the outside. .
  • the plurality of pieces of debug information are obtained from different function blocks.
  • the selective multiplex output unit performs time multiplexing.
  • the debug information is characterized in that time information is added.
  • the time information is added by the functional block.
  • the time information includes a plurality of frame counters having different periods.
  • the plurality of frame counts are characterized by CFN (connection frame number counter) and BFN (node B frame number count).
  • FIG. 1 is a configuration diagram showing a configuration of a signal processing device of a mobile communication system according to a first embodiment.
  • Figure 2 is a diagram showing an example of the output form when only one piece of debug information is output from an arbitrary functional block.
  • FIG. 3 is a diagram illustrating an example of a multiplexed output form when a plurality of pieces of debug information are output from an arbitrary functional block.
  • FIG. 4 is a diagram showing an example of an output form in which time information is added to debug information when only one input data or debug information including output data is output from an arbitrary functional block.
  • FIG. 5 is a diagram showing an example of a multiplexed output form in which time information is added to debug information when a plurality of debug information is output from one or a plurality of arbitrary functional blocks.
  • Figure 6 is a diagram showing an automation algorithm for identifying the cause of a defect using a debugging device.
  • FIG. 7 is a diagram showing a configuration of a conventional signal processing device. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a configuration diagram showing a configuration of a signal processing device of a mobile communication system according to Embodiment 1.
  • the 100 is a signal processing device in the mobile communication system.
  • the signal processing device 100 is composed of a transmitting unit and a receiving unit.
  • the transmission section has an error correction code section 102 and a modulation section 104.
  • the error correction coding unit 102 receives the coded transmission data 101 as an input data, and performs error correction, which is a signal processing for enabling correction of error bits generated during wireless transmission. Perform encoding. Then, error correction encoding section 102 outputs encoded data sequence 103. Correction of erroneous bits is a wireless line product Needed to improve quality.
  • Modulation section 104 performs modulation using coded data sequence 103 as input data. As a result, the coded data sequence 103 is converted, and the transmission modulation data 105 is obtained.
  • modulation section 104 outputs transmission modulation data 105.
  • the transmission modulation data 105 is transmitted via a wireless transmission path. Modulation is performed to reduce the effects of interference caused by interference and changes in the transmission path.
  • the receiving unit has a demodulating unit 202 and an error correction decoding unit 204.
  • the demodulating unit 202 performs demodulation using the received modulated data 201 received via the wireless transmission path as input data. As a result, the received modulated data 201 is converted, and a demodulated data sequence 203 is obtained. Then, demodulation section 202 outputs demodulated data sequence 203.
  • Demodulation is an inverse conversion of the modulation, and is a process of reproducing data.
  • Error correction decoding section 204 performs error correction decoding using demodulated data sequence 203 as input data. As a result, error bits caused by the deterioration of the radio channel quality are corrected. Then, the decoded data 205 obtained by the correction is output.
  • the error correction coding unit 102, the modulation unit 104, the demodulation unit 202, and the error correction decoding unit 204 are configured as functional blocks. These function blocks are composed of devices such as digital signal processor (DSP) ⁇ large scale integration (LSI), and field programmable gate array (FPGA). These function blocks operate in various operation modes under the control of the MPU (Micro Processing Unit) 302. For example, in the case of a signal processing device compatible with the CDMA (Code Division Multiple Access) system, radio channel information such as a spreading code is transmitted to the modulation unit 104 and the demodulation unit 202 as an operation mode. .
  • DSP digital signal processor
  • LSI large scale integration
  • FPGA field programmable gate array
  • the information such as the coding method ⁇ ⁇ ⁇ the coding rate is used as the operation mode in the error correction coding unit 102. And transmitted to the error correction decoding unit 204.
  • the transmission is performed via the input / output signal line 305. Further, when transmitting the operation mode from the MPU 302 to the modulation unit 104, the operation mode is transmitted via the input / output signal line 303, the error correction code unit 102, and the input / output signal line 304. When transmitting the operation mode from the MPU 302 to the demodulation unit 202, the operation mode is transmitted via the input / output signal line 305, the error correction decoding unit 204, and the input / output signal line 303.
  • This signal line is an example of a dedicated output path. Alternatively, this signal line carries debug information continuously.
  • the signal lines 404 (1) to 404 (I) transmit the input data and output data of the error correction code section 102 as debug information.
  • the error correction code section 102 which is a functional block, is composed of a plurality of lower functional blocks. Each signal line is connected to each lower functional block.
  • Signal lines 405 (1) to 405 (J) transmit the input data and output data of the modulator 104 as debug information.
  • the modulating unit 104 which is a functional block further includes It is assumed that it is composed of lower functional blocks. Each signal line is connected to each lower function block.
  • Signal lines 406 (1) to 406 (K) transmit the input data and output data of demodulation section 202 as debug information.
  • the demodulation unit 202 which is a functional block, further includes a plurality of lower functional blocks. Each signal line is connected to each lower function block.
  • the signal lines 407 (1) to 407 (L) (subscript L is a positive integer of 2 or more) transmit the input data and output data of the error correction decoding unit 407 as debug information.
  • the error correction decoding unit 407 which is a function block, further includes a plurality of lower function blocks. Each signal line is connected to each lower functional block.
  • Signal lines 404 (1) to 404 (I), 405 (1) to 405 (J), 406 (1) to 406 (K), and 407 (1) ) To 407 (L) are connected to the selective multiplex output section 403. These signal lines can output debug information including input data and output data to the selective multiplex output unit 403 from an arbitrary functional block.
  • the selection multiplex output unit 403 is controlled from the MPU 302 via the input / output signal line 307. By this control, an external instruction is passed to the selective multiplex output unit 403.
  • the selection multiplex output unit 403 that has received the external instruction selects one or more input data and data or output data output by the arbitrarily designated functional block as debug information in accordance with the instruction. Select. Further, the selective multiplex output section 403 outputs the selected debug information to signal lines (1) to 404 (1), 405 (1) to 405 (J), and 406 (1). 406 (K) and 407 (1) to 407 (L). Then, the selective multiplex output unit 403 can output the input debug information to the outside of the signal processing device via the selective multiplex output signal line 402.
  • debugging including input data and / or output data related to an arbitrary functional block is performed on the MPU 302 via the input / output signal line 301 connected to the MPU 302. You can indicate that information should be output.
  • the selective multiplex output unit 403 can operate based on this instruction.
  • a debugging device 401 is connected outside the signal processing device.
  • the signal lines 404 (1) to 404 (1), 405 (1) to 405 (J), 406 (1) to 406 (K), and 407 (1) to 407 (L) are provided, and these are dedicated output paths for outputting debug information obtained from each function block to the outside of the signal processing device.
  • a selection multiplex output unit 403 having a selection function and a time multiplexing function is provided as an output terminal of debug information to the outside of the signal processing device.
  • the signal lines constituting the interface with the outside of the signal processing device are fixed. Can be maintained.
  • FIG. 2 is a diagram illustrating an example of an output form when only one piece of debug information is output from an arbitrary functional block.
  • FIG. 3 is a diagram illustrating an example of a multiplexed output mode when a plurality of pieces of debug information are output from an arbitrary functional block.
  • the debug information is 16 bits.
  • the debug information includes a data head flag and a data length as shown in the figure.
  • the data head flag indicates the break of the debug information.
  • the data length indicates the length of the subsequent data from data # 1 to data # ⁇ (or data # 1 to data # 111), which is the subsequent debug information.
  • two pieces of debug information are time-multiplexed. As a result, the debug information a and the debug information are output alternately and continuously. These pieces of debug information may be obtained from different function blocks.
  • FIG. 4 is a diagram showing an example of an output form in which time information is added to debug information when only one input data or debug information including output data is output from an arbitrary functional block. The addition of the time information to the debug information is performed by the arbitrary functional block.
  • FIG. 9 is a diagram illustrating an example of a multiplexed output form in which time information is added to debug information when outputting is performed. This addition is also performed by the arbitrary functional block.
  • the examples in FIGS. 4 and 5 assume that the debug information is 16 bits.
  • the debug information includes a data head flag and a data length as shown in the figure.
  • the data head flag indicates the break of the debug information.
  • the data length indicates the length of data from data # 1 to data #n (or data # 1 to data #m), which are the subsequent debug information.
  • An example in which information is time-multiplexed is shown.
  • debug information a and debug information b of an arbitrary length (size) are output alternately and continuously.
  • CFN Connectiom Framme Numb e r Cou n t e r
  • BFN Node B F Rame Numb e r Cou n t e r
  • CFN is used for synchronization between UE (Us- er Equipment) and UTRAN (UMTS Terrestria 1 Radio Access Network).
  • the operation mode of the signal processing device changes according to the timing by the CFN. Then, it is assumed that a failure occurs with the change of the operation mode.
  • time information in a time unit with a larger cycle (BFN represented by 12 bits) is used as debug information. By giving this, it is also possible to determine the CFN timing of which cycle after the operation mode change instruction is issued from the MPU 302 to any functional block. Thereby, the accuracy as time information is improved.
  • the debug device shown in FIG. 1 has a function of instructing the MPU 302 to output debug information to an arbitrary functional block via the input / output signal line 301.
  • the MPU 302 controls the selective multiplex output unit 403 via the input / output signal line 307 based on this instruction.
  • the debug device has a function of capturing debug information output as a result of the control via the selective multiplex output signal line 402.
  • FIG. 6 is a diagram illustrating an automation algorithm for identifying a cause of a defect using a debugging device. Specifically, the function block having the failure factor and its timing are specified by this algorithm.
  • the debug device (410) instructs the MPU (302) via the input / output signal line 301 to start outputting debug information to any functional block. Is output and the instruction is written to memory. However, if this processing is performed for the second time or later, an instruction to start outputting debug information is directed to functional blocks that have not yet been subjected to the determination of 605.
  • the MPU (302) is connected to the signal lines 404 (1) to 404 (1), 405 (1) to 405 (J), and 406 (1) to 406 (K ) And 407 (1) to 407 (L), and a control command for selecting whether to perform time multiplexing and outputting, through an input / output signal line 307. (403).
  • the debugging device (401) receives the debugging information output from the signal processing device (100) via the selective multiplexed output signal line 402 and writes the information into the internal memory of the debugging device (401). .
  • the debug device (401) outputs an instruction to the MPU (302) via the input / output signal line 301 to stop outputting debug information to an arbitrary functional block. Write the instructions to memory.
  • the debug information output from the signal processing device (100), which is the debug information, including the input data and / or the output data of an arbitrary function block, is compared with the simulation data prepared in advance. I do. If they match, the processing moves to another function block. If they do not match, the cause of the failure is identified, and the process ends.
  • a dedicated output path for continuously transmitting debug information obtained from the function block is provided, so that necessary debug information can be obtained without depending on the memory capacity.
  • time information is added to the debug information, it is easy to identify the timing of the occurrence of a defect.
  • frame counters with different periods are added as time information, it is possible to specify timing in a long range.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

技術分野
この発明は、 移動通信システムに用いられ、 変調、 復調、 誤り訂正符 号化、 及び誤り訂正復号化のような信号処理を行う複数の機能プロック 明
から構成された信号処理装置に係り、 デバッグを容易にすることを目的 細
とする。 特に、 信号処理装置の構成、 及び外部デバッグ装置の動作に関 する。 背景技術
移動通信システムに用いられ、 変調、 復調、 誤り訂正符号化、 及び誤 り訂正復号化のような信号処理を行う複数の機能ブロックから構成され た信号処理装置のデバッグについて説明する。 デバッグの際、 信号処理 装置の不良発生箇所を特定するためには、 しばしば、 任意の機能ブロッ クのメモリから、 データをリードすることが必要になる。 このメモリは 、 機能ブロックの内部あるいは外部に設けられている。 このような場合 のメモリリードは、 通常 MPU (M i c r o P r o c e s s i n g Un i t ) 部を介して行われる。
しかしながら、 このようなメモリの容量には制限があるため、 デバッ グに必要な情報量が得られないことがある。 これにより、 デバッグ情報 が不足する。
また、 不良発生のタイミングの特定が困難であるという別の問題もあ る。
以下に、 従来の信号処理装置の構成と動作について説明する。 図 7は 、 従来の信号処理装置の構成を示す図である。
1 0 0は、 移動通信システムにおける信号処理装置である。 信号処理 装置 1 0 0 0は、 送信部と受信部とから構成されている。
送信部は、 誤り訂正符号部 1 0 2と、 変調部 1 0 4とを有する。 誤り訂正符号部 1 0 2は、 被符号化送信データ 1 0 1を入力データと して、 無線伝送中に生じる誤りビヅトの訂正を可能にするための信号処 理である誤り訂正符号化を行う。 そして、 誤り訂正符号部 1 0 2は、 符 号化データ系列 1 0 3を出力する。 誤りビットの訂正は、 無線回線の品 質を向上させるために必要となる。
変調部 1 0 4は、 符号化データ系列 1 0 3を入力データとして、 変調 を行う。 これにより、 符号化データ系列 1 0 3を変換し、 送信変調デ一 夕 1 0 5を得る。
そして、 変調部 1 0 4は、 送信変調デ一夕 1 0 5を出力する。 送信変調 デ一夕 1 0 5は無線伝送路を介して送信される。 変調は、 妨害や、 伝送 路の変化によって生じる干渉の影響を小さくするために行われる。 一方、 受信部は、 復調部 2 0 2と、 誤り訂正復号部 2 0 4とを有する 復調部 2 0 2は、 無線伝送路を介して受信した受信変調データ 2 0 1 を入力データとして、 復調を行う。 これにより、 受信変調データ 2 0 1 を変換し、 復調データ系列 2 0 3を得る。 そして、 復調部 2 0 2は、 復 調データ系列 2 0 3を出力する。 復調は、 前記変調の逆変換であって、 データを再生する処理である。
誤り訂正復号部 2 0 4は、 復調データ系列 2 0 3を入力データとして 、 誤り訂正復号化を行う。 これにより、 無線回線品質の劣化によって起 こった誤りビットの訂正を行う。 そして、 訂正により得られた復号デ一 夕 2 0 5を出力する。 誤り訂正符号部 1 0 2、 変調部 1 04、 復調部 20 2、 及び誤り訂正 復号部 2 04は、 機能ブロックとして構成されている。 これらの機能ブ ロックは、 D S P (D i g i t a l S i g n a l P r o c e s s〇 r) ^ L S I (L a r g e S c a l e I n t e g r a t i o n) 、 及び F P GA (F i e l d P r o g r a mm a b 1 e Ga t e A r r a y) 等のデバイスにより構成される。 また、 これらの機能プロッ クは、 MPU (M i c r o P r o c e s s i n g Un i t) 3 02 の制御により、 様々な動作モードで動作する。
例えば、 CDMA (C o d e D i v i s i o n Mu l t i p l e Ac c e s s) 方式に対応した信号処理装置の場合には、 拡散コード 等の無線チャネル情報が、 動作モ一ドとして変調部 1 04及び復調部 2 0 2に伝達される。 また、 符号化方式についても、 畳込み符号と Tu r b o符号の両方に対応した移動通信システムであれば、 符号化方式ゃ符 号化レート等の情報が、 動作モードとして誤り訂正符号部 1 02及び誤 り訂正復号部 204に伝達される。
これら伝達の経路について説明する。 MPU 30 2から誤り訂正符号 部 1 02への伝達の場合には、 入出力信号線 30 3を介して伝達する。
MPU 3 02から誤り訂正復号部 2 04への伝達の場合には、 入出力信 号線 30 5を介して伝達する。 更に、 MPU 302から変調部 1 04へ 動作モードを伝達する場合には、 入出力信号線 3 03、 誤り訂正符号部 1 0 2、 及び入出力信号線 304を介して伝達する。 MPU30 2から 復調部 2 02へ動作モードを伝達する場合には、 入出力信号線 30 5、 誤り訂正復号部 204、 及び入出力信号線 3 06を介して伝達する。 上述のように、 移動通信システムの信号処理装置は、 様々な動作モー ドを有する機能ブロックが複雑に組み合わさって構成されている。 この ような信号処理装置において不具合が発生した場合には、 不具合要因で W
4 ある機能ブロックを特定する必要が生じる。 不具合とは、 例えば、 送信 変調デ一夕 1 0 5ゃ復号データ 205が、 想定されるデータと一致しな いというような現象である。 不具合要因である機能ブロックを特定のた めに、 解析者は、 外部に設けられたデバッグ装置を用いて、 任意の機能 プロックに関する入力データ及び/又は出力データ等のようなデバッグ 情報を取得する。 これにより、 機能プロックの選別が可能となる。
このように、 図 7に示す従来の信号処理装置の外部からデバッグ情報 を取得する場合には、 外部より、 MPU 302と接続する入出力信号線 30 1を介して、 MPU 3 02に対して、 任意の機能ブロックに関する 入力データ及び Z又は出力デ一夕等であるデバッグ情報のメモリリード を指示する。 この指示に応じて、 MPU 30 2は、 動作モードの伝達で も用いた入出力信号線 30 3〜306を用いて、 任意の機能ブロックの 内部あるいは外部に設けられたメモリから、 必要とする入力データ及び ノ又は出力データ等であるデバッグ情報を読み込む。 そして、 入出力信 号線 30 1を用いて、 読み込んだデバッグ情報を出力する。
しかしながら、 信号処理装置が极うシンポルレートが高くなればなる ほど、 また、 機能が複雑になればなるほど、 デバッグに必要とする情報 量は増える。 これに対して、 機能ブロックの内部あるいは外部に設けら れたメモリの容量には限りがある。 そのために、 デバッグに必要な情報 量を確保できないという問題がある。
また、 3 GPP (3 r d Ge n e r a t i o n P a r t n e r s h i p P r o j e c t) で規程されている W_ C D MA方式に対応し た移動通信システムのように、 CFN (C o n n e c t i o n F r a me Numb e r) を UE (U s e r E q u i pme n t) と UT RAN (UMTS Te r r e s t r i a l R a d i o Ac c e s s Ne two r k) との間の同期に用いているような場合は、 0〜2 5 5のフレームカウンタである C F Nの夕イミングに基づいて、 信号処 理装置の動作モードが変化する。 そして、 この変化に付随して不具合が 発生することがある。
このようにして発生した不具合については、 デバッグ情報に時間情報 が付与されていなければ、 その発生のタイミングと要因の特定が困難で あるという問題もある。 発明の開示
本発明に係る信号処理装置は、
以下の要素を有することを特徴とする
( 1 ) 信号処理を行う複数の機能ブロック
( 2 ) 上記信号処理装置のデバッグに用いられるデバッグ情報であつて 、 それぞれの機能ブロックから得られるデバッグ情報を、 伝える専用の 出力経路。 上記専用の出力経路は、 連続的に上記デバッグ情報を伝えることを特 徵とする。 上記デバッグ情報は、 少なくとも、 いずれかの機能ブロックへの入力 デ一タを含むことを特徴とする。 上記デバッグ情報は、 少なくとも、 いずれかの機能プロックからの出 力データを含むことを特徴とする。 上記デバッグ情報は、 任意の長さ (大きさ) のデータであることを特 徴とする。 上記信号処理装置は、 移動通信システムに用いられる装置であって、 いずれかの機能ブロックは、 入力データとして、 被符号化送信データ を入力し、 上記信号処理として、 誤り訂正符合化を行い、 出力データと して、 符号化データ系列を出力する誤り訂正符号化部であることを特徴 とする。 上記信号処理装置は、 移動通信システムに用いられる装置であって、 いずれかの機能ブロックは、 入力データとして、 符号化データ系列を 入力し、 上記信号処理として、 変調を行い、 出力デ一夕として、 送信変 調データを出力する変調部であることを特徴とする。 上記信号処理装置は、 移動通信システムに用いられる装置であって、 いずれかの機能ブロックは、 入力データとして、 受信変調データを入 力し、 上記信号処理として、 復調を行い、 出力データとして、 復調デー 夕系列を出力する復調部であることを特徴とする。 上記信号処理装置は、 移動通信システムに用いられる装置であって、 いずれかの機能ブロックは、 入力データとして、 復調デ一夕系列を入 力し、 上記信号処理として、 誤りビットの訂正を行い、 出力データとし て、 復号データを出力する誤り訂正復号部であることを特徴とする。 上記信号処理装置は、 更に、
外部からの指示を取得し、 取得した指示に従つてデバッグ情報を選択 し、 選択したデバッグ情報を上記専用の出力経路を介して入力し、 入力 したデバッグ情報を外部へ出力する選択多重出力部を有することを特徴 とする。 上記選択多重出力部は、 上記指示に従って複数のデバッグ情報を選択 し、 複数のデバッグ情報を入力し、 複数のデバッグ情報を多重化し、 多 重化したデパッグ情報を外部へ出力することを特徴とする。 上記複数のデバッグ情報は、 異なる機能プロックから得られることを 特徴とする。 上記選択多重出力部は、 時間多重化を行うことを特徴とする。 上記デバッグ情報は、 時間情報を付加されていることを特徴とする。 上記時間情報は、 上記機能ブロックにより付加されることを特徴とす る。 上記時間情報は、 周期の異なる複数のフレームカウンタを含むことを 特徴とする。 上記複数のフレームカウン夕は、 C F N (コネクションフレームナン バ一カウンタ) と、 B F N (ノード Bフレームナンバーカウン夕) とで あることを特徴とする。 図面の簡単な説明
図 1は、 実施の形態 1における移動通信システムの信号処理装置の構 成を示す構成図。 図 2は、 任意の機能ブロックから 1つだけデバッグ情報を出力させた 場合の出力形態の例を示す図。
図 3は、 任意の機能ブロックから複数のデバッグ情報を出力させた場 合の多重化出力形態の例を示す図。
図 4は、 任意の機能ブロックから 1つだけ入力デ一夕又は出力データ を含めたデバッグ情報を出力させる場合において、 デバッグ情報に時間 情報を付加した出力形態の例を示す図。
図 5は、 一つ又は複数の任意の機能ブロックから複数のデバッグ情報 を出力させる場合において、 デバッグ情報に時間情報を付加した多重化 出力形態の例を示す図。
図 6は、 デバッグ装置を用いた不具合要因特定のための自動化ァルゴ リズムを示す図。
図 7は、 従来の信号処理装置の構成を示す図。 発明を実施するための最良の形態
実施の形態 1 .
以下、 図を用いて実施の形態 1について説明する。
図 1は、 実施の形態 1における移動通信システムの信号処理装置の構 成を示す構成図である。
1 0 0は、 移動通信システムにおける信号処理装置である。 信号処理 装置 1 0 0 0は、 送信部と受信部とから構成されている。
送信部は、 誤り訂正符号部 1 0 2と、 変調部 1 0 4とを有する。 誤り訂正符号部 1 0 2は、 被符号化送信デ一夕 1 0 1を入力デ一夕と して、 無線伝送中に生じる誤りビットの訂正を可能にするための信号処 理である誤り訂正符号化を行う。 そして、 誤り訂正符号部 1 0 2は、 符 号化データ系列 1 0 3を出力する。 誤りビットの訂正は、 無線回線の品 質を向上させるために必要となる。
変調部 1 04は、 符号化データ系列 1 03を入力データとして、 変調 を行う。 これにより、 符号化デ一夕系列 103を変換し、 送信変調デー 夕 1 0 5を得る。
そして、 変調部 1 04は、 送信変調データ 1 0 5を出力する。 送信変調 データ 1 0 5は無線伝送路を介して送信される。 変調は、 妨害や、 伝送 路の変化によって生じる千渉の影響を小さくするために行われる。
一方、 受信部は、 復調部 202と、 誤り訂正復号部 204とを有する 復調部 202は、 無線伝送路を介して受信した受信変調データ 2 0 1 を入力デ一夕として、 復調を行う。 これにより、 受信変調データ 2 0 1 を変換し、 復調データ系列 203を得る。 そして、 復調部 202は、 復 調データ系列 203を出力する。 復調は、 前記変調の逆変換であって、 データを再生する処理である。
誤り訂正復号部 204は、 復調データ系列 203を入力データとして 、 誤り訂正復号化を行う。 これにより、 無線回線品質の劣化によって起 こった誤りビットの訂正を行う。 そして、 訂正により得られた復号デ一 夕 2 05を出力する。
誤り訂正符号部 1 0 2、 変調部 1 04、 復調部 20 2、 及び誤り訂正 復号部 2 04は、 機能ブロックとして構成されている。 これらの機能ブ ロックは、 DS P (D i g i t a l S i n a l P r o c e s s o r) ^ L S I (L a r g e S c a l e I n t e g r a t i o n) 、 及び F P G A (F i e l d P r o g r a mm a l e G a t e A r r a y) 等のデバイスにより構成される。 また、 これらの機能ブロッ クは、 MPU (M i c r o P r o c e s s i n g Un i t) 302 の制御により、 様々な動作モードで動作する。 例えば、 CDMA (C o d e D i v i s i o n Mu l t i p l e Ac c e s s) 方式に対応した信号処理装置の場合には、 拡散コード 等の無線チャネル情報が、 動作モードとして変調部 1 04及び復調部 2 02に伝達される。 また、 符号化方式についても、 畳込み符号と Tu r b o符号の両方に対応した移動通信システムであれば、 符号化方式ゃ符 号化レート等の情報が、 動作モードとして誤り訂正符号部 1 0 2及び誤 り訂正復号部 204に伝達される。
これら伝達の経路について説明する。 MPU 3 02から誤り訂正符号 部 1 02への伝達の場合には、 入出力信号線 3 03を介して伝達する。
MPU 302から誤り訂正復号部 204への伝達の場合には、 入出力信 号線 305を介して伝達する。 更に、 MPU 3 02から変調部 1 04へ 動作モードを伝達する場合には、 入出力信号線 3 03、 誤り訂正符号部 1 0 2、 及び入出力信号線 304を介して伝達する。 MPU3 02から 復調部 202へ動作モードを伝達する場合には、 入出力信号線 30 5、 誤り訂正復号部 2 04、 及び入出力信号線 3 06を介して伝達する。 次に、 それぞれの機能ブロックから得られるデバッグ情報を伝える信 号線について説明する。 この信号線は、 専用の出力経路の例である。 ま たは、 この信号線は、 連続的にデバッグ情報を伝える。
信号線 404 (1) 〜404 ( I) (添え字 Iは、 2以上の正の整数 )、は、 誤り訂正符号部 1 0 2の入力デ一夕と出力データを、 デバッグ情 報として伝える。 この例では、 機能ブロックである誤り訂正符号部 10 2が、 複数の下位機能ブロックから構成されていることを想定している 。 各信号線は、 各下位機能ブロックに接続されている。
信号線 40 5 (1) 〜40 5 ( J) (添え字 Jは、 2以上の正の整数 ) は、 変調部 1 04の入力デ一夕と出力データを、 デバッグ情報として 伝える。 この例では、 機能ブロックである変調部 1 04が、 更に、 複数 の下位機能ブロックから構成されていることを想定している。 各信号線 は、 各下位機能ブロックに接続されている。
信号線 4 0 6 ( 1) 〜4 0 6 (K) (添え字 Kは、 2以上の正の整数 ) は、 復調部 2 0 2の入力データと出力データを、 デバッグ情報として 伝える。 この例では、 機能ブロックである復調部 2 0 2が、 更に、 複数 の下位機能ブロックから構成されていることを想定している。 各信号線 は、 各下位機能ブロックに接続されている。
である。
信号線 4 0 7 ( 1) 〜4 0 7 (L) (添え字 Lは、 2以上の正の整数 ) は、 誤り訂正復号部 40 7の入力データと出力データを、 デバッグ情 報として伝える。 この例では、 機能プロックである誤り訂正復号部 40 7が、 更に、 複数の下位機能ブロックから構成されていることを想定し ている。 各信号線は、 各下位機能ブロックに接続されている。
各機能ブロックと接続されている信号線 404 (1) 〜404 ( I) 、 40 5 ( 1) 〜40 5 ( J ) 、 40 6 ( 1) 〜40 6 (K) 、 及び 4 0 7 (1) 〜40 7 (L) は、 選択多重出力部 40 3と接続している。 これらの信号線は、 任意の機能ブロックから、 入力デ一夕と出力データ を含めたデバッグ情報を選択多重出力部 40 3に対して出力することが 可能である。
選択多重出力部 40 3は、 MPU 3 0 2から入出力信号線 3 0 7を介 して制御される。 この制御により、 外部からの指示が、 選択多重出力部 40 3へ渡される。 外部からの指示を取得した選択多重出力部 40 3は 、 この指示に従って、 任意に指定された機能ブロックが出力する 1つま たは複数の入力デ一タ及びノ又は出力データを、 デバッグ情報として選 択する。 更に、 選択多重出力部 40 3は、 選択したデバッグ情報を信号 線 (1) 〜4 04 ( 1) 、 40 5 (1) 〜40 5 (J) 、 40 6 ( 1) 〜406 (K) 、 40 7 (1) 〜40 7 (L) から入力する。 そして、 選択多重出力部 403は、 入力したデバッグ情報を、 選択多重出力信号 線 402を介して信号処理装置の外部へ出力することができる。
また、 信号処理装置の外部より、 MPU 3 02とつながっている入出 力信号線 3 0 1を介して、 MPU 3 02に対して、 任意の機能ブロック に関する入力データ及び/又は出力データを含めたデバッグ情報を出力 することを指示することができる。 前述の通り、 選択多重出力部 403 は、 この指示に基づいて動作することができる。 信号処理装置の外部に は、 例えば、 デバッグ装置 40 1が接続されている。
本実施の形態では、 上述のように、 各機能ブロックと接続されている 信号線 404 (1) 〜404 ( 1) 、 405 (1) 〜40 5 (J) 、 4 06 ( 1) 〜40 6 (K) 、 及び 407 ( 1 ) 〜40 7 (L) を設け、 これらを、 各機能プロックから得られるデバッグ情報を信号処理装置の 外部に出力する専用の出力経路とする。
これにより、 機能ブロックの内部あるいは外部に設けられたメモリの 容量の制限に関わらず、 デバッグに必要な多量の情報を出力することが できる。 つまり、 任意の機能ブロックから、 連続的に信号処理装置の外 部に入力データ及びノ又は出力データを含めた任意の長さ (大きさ) の デバッグ情報を出力し続けることが可能となる。
従って、 デバッグに必要な情報が不足するという問題を解決すること ができる。
また、 本実施の形態では、 信号処理装置の外部へのデバッグ情報の出 力端として、 選択機能と時間多重化機能を備えた選択多重出力部 403 を設ける。
この選択機能により、 各機能ブロックと接続されている信号線 404 (1) 〜404 ( 1) 、 405 (1) 〜40 5 ( J ) 、 406 (1) 〜 4 0 6 ( K) 、 及び 4 0 7 ( 1 ) 〜4 0 7 ( L ) の本数に関わらず、 信 号処理装置の外部とのィンタフヱ一スを構成する信号線を、 固定の本数 とすることが可能となる。
更に、 この時間多重化機能により、 一つ又は複数の任意の機能ブロッ クから複数のデバッグ情報を出力させる場合においても、 信号処理装置 の外部とのィン夕フェースを構成する信号線を、 固定の本数として維持 することができる。
図 2は、 任意の機能ブロックから 1つだけデバッグ情報を出力させた 場合の出力形態の例を示す図である。
図 3は、 任意の機能ブロックから複数のデバッグ情報を出力させた場 合の多重化出力形態の例を示す図である。 この例は、 デバッグ情報を 1 6ビットと想定している。 デバッグ情報は、 図に示すようにデータ先頭 フラグとデータ長とを含んでいる。 データ先頭フラグは、 デバッグ情報 の区切りを示している。 また、 データ長は、 後続のデバッグ情報である データ # 1〜データ # η (あるいはデータ # 1〜デ一夕# 111 ) までのデ —夕の長さを示している。 また'、 この例では、 2つのデバッグ情報が時 間多重化されている。 これにより、 デバッグ情報 aとデバッグ情報 が 交互に、 かつ連続的に出力されている。 これらのデバッグ情報は、 異な る機能プロックから得られるものであっても構わない。
実施の形態 2 .
次に、 図を用いて実施の形態 2について説明する。
図 4は、 任意の機能ブロックから 1つだけ入力デ一夕又は出力データ を含めたデバッグ情報を出力させる場合において、 デバッグ情報に時間 情報を付加した出力形態の例を示す図である。 このデバッグ情報に対す る時間情報の付加は、 当該任意の機能ブロックで行われる。
図 5は、 一つ又は複数の任意の機能プロックから複数のデパッグ情報 を出力させる場合において、 デバッグ情報に時間情報を付加した多重化 出力形態の例を示す図である。 この付加も、 当該任意の機能ブロックで 行われる。
図 4及び図 5の例は、 デバッグ情報を 1 6ビッ卜と想定している。 デ バッグ情報は、 図に示すようにデータ先頭フラグとデータ長とを含んで いる。 データ先頭フラグは、 デバッグ情報の区切りを示している。 また 、 データ長は、 後続のデバッグ情報であるデータ # 1〜データ #n (あ るいはデータ # 1〜データ #m) までのデータの長さを示しめしている 図 5においては、 2つのデバッグ情報が時間多重化されている例を示 している。 これにより、 任意の長さ (大きさ) のデバッグ情報 aとデバ ッグ情報 bが交互にかつ連続的に出力されている。
また、 図 4及び図 5の例ともに、 3 GP P (3 r d Ge n e r a t i o n P a r t n e r s h i p P r o j e c t) で規程されている W— CDMA方式に対応した移動通信システムにおける信号処理装置を 想定している。 の想定に従って、 時間情報として、 CFN (C o nn e c t i o n F r ame Numb e r Co u n t e r) 、 及び B FN (N o d e B F r ame Numb e r C o u n t e r) を デバッグ情報に付加している。 CFNは 0〜 25 5のフレ一ムカウン夕 であり、 BFNは 0〜40 9 5のフレームカウンタである。
3 GP Pで規程されている W— CDMA方式では、 UE (U s e r E q u i pme n t) と UTRAN (UMTS Te r r e s t r i a 1 R a d i o Ac c e s s N e t w o r k ) 間の同期に C F Nを 用いている。 この CFNによるタイミングに従って、 信号処理装置の動 作モードが変化する。 そして、 不具合がこの動作モードの変化に付随し て発生することが想定される。 上述の C F Nのように 8ビッ卜で表される周期の時間単位で動作する' システムにおいては、 これよりも大きな周期の時間単位 (1 2ビットで 表される B F N) による時間情報をデバッグ情報に付与することにより 、 動作モードの変更命令が M P U 3 0 2から任意の機能ブロックに対し て発行されてから何周期目の C F Nのタイミングかについても、 判定す ることができる。 これにより、 時間情報としての精度が向上する。
実施の形態 3 .
次に、 図を用いてこの発明の実施の形態 3を説明する。 実施の形態 3 では、 実施の形態 1または実施の形態 2で説明した機能を有する信号処 理装置に対して、 図 1に示すデバッグ装置 4 0 1を組み合わせる例につ いて説明する。 デバッグ装置 4 0 1を組み合わせることによって、 不具 合要因の特定を自動化できる効果を有する。
図 1に示すデバッグ装置は、 M P U 3 0 2に対して、 入出力信号線 3 0 1を介して、 任意の機能ブロックに向けてデバッグ情報の出力を指示 する機能を有する。 M P U 3 0 2は、 この指示に基いて、 入出力信号線 3 0 7を介して選択多重出力部 4 0 3を制御する。 そして、 デバッグ装 置は、 その制御の結果として出力されるデバッグ情報を、 選択多重出力 信号線 4 0 2を介して取り込む機能を有する。
図 6は、 デバッグ装置を用いた不具合要因特定のための自動化ァルゴ リズムを示す図である。 このアルゴリズムにより、 具体的には、 不良要 因を持つ機能プロック及びそのタイミングを特定する。
S 6 0 1では、 入出力信号線 3 0 1を介して、 デバッグ装置 (4 0 1 ) から M P U ( 3 0 2 ) に対して、 任意の機能ブロックに向けたデバッ グ情報の出力開始の指示を出力し、 その指示をメモリライトする。 ただ し、 本処理が 2回目以降である場合は、 まだ 6 0 5の判定の対象となつ ていない機能ブロックに向けて、 デバッグ情報の出力開始を指示する。 S 602では、 MPU ( 30 2) は、 各機能ブロックと接続されてい る信号線 404 ( 1) 〜404 ( 1 ) 、 405 (1) 〜405 (J) 、 40 6 (1) 〜406 (K) 、 及び 40 7 ( 1 ) 〜40 7 (L) のうち どれを選択するか、 また、 時間多重化して出力するかの制御命令を、 入 出力信号線 30 7を介して、 選択多重出力部 (403) に送信する。
S 603では、 デバッグ装置 (40 1) は、 信号処理装置 ( 1 0 0) より選択多重出力信号線 402を介して出力されるデバッグ情報を受信 し、 デバッグ装置 (40 1) の内部メモリに書き込む。
S 604では、 デバッグ装置 (40 1) から M P U ( 3 02 ) に対し て、 入出力信号線 30 1を介して、 任意の機能ブロックに向けたデバッ グ情報の出力停止の指示を出力し、 その指示をメモリライ卜する。
S 605では、 信号処理装置 (1 00) が出力したデバッグ情報であ る任意の機能プロックの入力デ一夕及び/又は出力データを含めたデバ ッグ情報と、 予め用意されたシミュレーションデータを比較する。 一致 する場合には、 他の機能ブロックの処理に移行する。 不一致の場合には 、 不具合要因が特定され、 処理が終了する。 産業上の利用可能性
上述の例では、 機能ブロックから得られるデバッグ情報を連続的に伝 える専用の出力経路を設けたので、 メモリの容量に依存することなく、 必要なデバッグ情報を取得することが可能となる。
また、 デバッグ情報を多重化するので、 外部とのインターフェースの 構成が単純化される。
時間情報をデバッグ情報に付加するので、 不具合発生のタイミングの 特定が容易になる。 特に、 周期の異なるフレームカウンタを時間情報と して付加するので、 長い範囲でのタイミングの特定が可能になる。

Claims

請求の範囲
1 . 以下の要素を有することを特徴とする信号処理装置 ( 1 ) 信号処理を行う複数の機能ブロック
( 2 ) 上記信号処理装置のデバッグに用いられるデバッグ情報であって 、 それぞれの機能ブロックから得られるデバッグ情報を、 伝える専用の 出力経路。
2 . 上記専用の出力経路は、 連続的に上記デバッグ情報を伝 えることを特徴とする請求項 1記載の信号処理装置。
3 . 上記デバッグ情報は、 少なくとも、 いずれかの機能プロ ックへの入力データを含むことを特徴とする請求項 1記載の信号処理装
4 . 上記デバッグ情報は、 少なくとも、 いずれかの機能プロ ックからの出力データを含むことを特徴とする請求項 1記載の信号処理
5 . 上記デバッグ情報は、 任意の長さ (大きさ) のデータで あることを特徴とする請求項 1記載の信号処理装置。
6 . 上記信号処理装置は、 移動通信システムに用いられる装 置であって、
いずれかの機能ブロックは、 入力データとして、 被符号化送信デ一夕 を入力し、 上記信号処理として、 誤り訂正符合化を行い、 出力データと して、 符号化データ系列を出力する誤り訂正符号化部であることを特徴 とする請求項 1記載の信号処理装置。
7 . 上記信号処理装置は、 移動通信システムに用いられる装 置であって、
いずれかの機能ブロックは、 入力データとして、 符号化データ系列を 入力し、 上記信号処理として、 変調を行い、 出力データとして、 送信変 調データを出力する変調部であることを特徴とする請求項 1記載の信号
8 . 上記信号処理装置は、 移動通信システムに用いられる装 置であって、
いずれかの機能ブロックは、 入力データとして、 受信変調データを入 力し、 上記信号処理として、 復調を行い、 出力デ一夕として、 復調デ一 夕系列を出力する復調部であることを特徴とする請求項 1記載の信号処
9 . 上記信号処理装置は、 移動通信システムに用いられる装 置であって、
いずれかの機能ブロックは、 入力データとして、 復調デ一夕系列を入 力し、 上記信号処理として、 誤りビットの訂正を行い、 出力データとし て、 復号デ一夕を出力する誤り訂正復号部であることを特徴とする請求 項 1記載の信号処理装置。
1 0 . 上記信号処理装置は、 更に、
外部からの指示を取得し、 取得した指示に従つてデバッグ情報を選択 し、 選択したデバッグ情報を上記専用の出力経路を介して入力し、 入力 したデバッグ情報を外部へ出力する選択多重出力部を有することを特徴 とする請求項 1記載の信号処理装置。
1 1 . 上記選択多重出力部は、 上記指示に従って複数のデバ ッグ情報を選択し、 複数のデバッグ情報を入力し、 複数のデバッグ情報 を多重化し、 多重化したデバッグ情報を外部へ出力することを特徴とす る請求項 1 0記載の信号処理装置。
1 2 . 上記複数のデバッグ情報は、 異なる機能ブロックから 得られることを特徴とする請求項 1 1記載の信号処理装置。
1 3. 上記選択多重出力部は、 時間多重化を行うことを特徴 とする請求項 1 0記載の信号処理装置。
14. 上記デバッグ情報は、 時間情報を付加されていること を特徴とする請求項 1記載の信号処理装置。
1 5. 上記時間情報は、 上記機能ブロックにより付加される ことを特徴とする請求項 14記載の信号処理装置。
1 6. 上記時間情報は、 周期の異なる複数のフレームカウン 夕を含むことを特徴とする請求項 1 5記載の信号処理装置。
1 7. 上記複数のフレームカウン夕は、 CFN (コネクショ ンフレームナンバーカウン夕) と、 B F N (ノード Bフレームナンバー カウンタ) とであることを特徴とする請求項 1 6記載の信号処理装置。
PCT/JP2002/005186 2002-05-29 2002-05-29 Signal processor Ceased WO2003100615A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2002/005186 WO2003100615A1 (en) 2002-05-29 2002-05-29 Signal processor
US10/508,846 US20050195890A1 (en) 2002-05-29 2002-05-29 Signal processor
EP02733237A EP1508857A4 (en) 2002-05-29 2002-05-29 SIGNAL PROCESSOR
CNA028290348A CN1628288A (zh) 2002-05-29 2002-05-29 信号处理装置
JP2004508000A JPWO2003100615A1 (ja) 2002-05-29 2002-05-29 信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/005186 WO2003100615A1 (en) 2002-05-29 2002-05-29 Signal processor

Publications (1)

Publication Number Publication Date
WO2003100615A1 true WO2003100615A1 (en) 2003-12-04

Family

ID=29561089

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/005186 Ceased WO2003100615A1 (en) 2002-05-29 2002-05-29 Signal processor

Country Status (5)

Country Link
US (1) US20050195890A1 (ja)
EP (1) EP1508857A4 (ja)
JP (1) JPWO2003100615A1 (ja)
CN (1) CN1628288A (ja)
WO (1) WO2003100615A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112104382A (zh) * 2020-09-10 2020-12-18 中国电子科技集团公司第五十八研究所 一种基于数字信号的并行数字下变频处理系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10075266B2 (en) * 2013-10-09 2018-09-11 Qualcomm Incorporated Data transmission scheme with unequal code block sizes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214819A (ja) * 1993-01-19 1994-08-05 Toshiba Corp 情報処理装置及びこの装置の評価システムならびに評価方法
JPH07260885A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 電子機器
JPH0964811A (ja) * 1995-08-28 1997-03-07 Sony Corp 送受信信号モニタ方法
JP2001154873A (ja) * 1999-10-01 2001-06-08 Hitachi Ltd 集積回路チップ
JP2002024201A (ja) * 2000-07-10 2002-01-25 Toshiba Corp 半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284464A (ja) * 1993-03-25 1994-10-07 Toshiba Corp デュアルモード無線通信装置
JPH09504673A (ja) * 1994-06-06 1997-05-06 エリクソン インコーポレイテッド 自己調節変調器
US5717695A (en) * 1995-12-04 1998-02-10 Silicon Graphics, Inc. Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
US5911082A (en) * 1997-02-25 1999-06-08 Audio Digitalimaging Inc. Parallel processing building block chip
IL128933A0 (en) * 1999-03-11 2000-02-17 Mango Computers Ltd A system for convertinog high-level computer languages into specific low-level languages of digital signal processors
JP2000349654A (ja) * 1999-03-31 2000-12-15 Matsushita Electric Ind Co Ltd 送信装置、受信装置及び送受信方法
US20020133794A1 (en) * 2001-02-24 2002-09-19 Ruban Kanapathippillai Method and apparatus for integrated circuit debugging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214819A (ja) * 1993-01-19 1994-08-05 Toshiba Corp 情報処理装置及びこの装置の評価システムならびに評価方法
JPH07260885A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 電子機器
JPH0964811A (ja) * 1995-08-28 1997-03-07 Sony Corp 送受信信号モニタ方法
JP2001154873A (ja) * 1999-10-01 2001-06-08 Hitachi Ltd 集積回路チップ
JP2002024201A (ja) * 2000-07-10 2002-01-25 Toshiba Corp 半導体集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1508857A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112104382A (zh) * 2020-09-10 2020-12-18 中国电子科技集团公司第五十八研究所 一种基于数字信号的并行数字下变频处理系统

Also Published As

Publication number Publication date
US20050195890A1 (en) 2005-09-08
CN1628288A (zh) 2005-06-15
EP1508857A1 (en) 2005-02-23
JPWO2003100615A1 (ja) 2005-09-29
EP1508857A4 (en) 2008-11-05

Similar Documents

Publication Publication Date Title
JP4087316B2 (ja) データ送信方法及び移動電話システム
EP2487808B1 (en) Wireless communication system, radio relay station apparatus, radio terminal station apparatus, and wireless communication method
JP5075155B2 (ja) Ttiバンドリング伝送を管理する方法及び通信装置
JP2003051807A (ja) 通信システムにおける送受信装置及び送受信方法
US7793189B2 (en) Error control apparatus
RU2005120004A (ru) Многоканальная передача и прием с блочным кодированием в системе связи
TW201448506A (zh) 藉遮罩來傳遞天線組態資訊之方法及裝置(一)
WO2000064058A1 (en) Encoder and decoder
EP1176748A2 (en) Method and apparatus for error correction
JP2006033156A (ja) 通信装置
WO2004019636A1 (ja) 無瞬断ハードハンドオーバ制御装置及び方法
EP1300976A1 (en) Method of blind transport format detection
US7024602B2 (en) Transmission format detection method
CN105612757A (zh) 包发送方法、内容再现方法、包发送系统以及终端
JP2005318626A (ja) Cdmaワイヤレス通信システムにおいてアップリンク・パケット・データ・チャネルを検出する方法および装置
JPWO2003100615A1 (ja) 信号処理装置
JP5938658B2 (ja) 無線通信端末及び通信制御方法
JP2004349763A (ja) Cdma受信装置
CN101026412B (zh) 高速下行分组接入的hs-scch信道编码装置
KR20040059165A (ko) 통신 시스템에서의 에뮬레이터
JP3625055B2 (ja) 非メモリ誤り訂正チャネルコーディングされた信号の反復伝送装置、受信装置及びその方法
JP4905720B2 (ja) Tfci復号装置および方法
JP2004282787A (ja) 信号送信装置および符号化装置
KR20010040855A (ko) 직교 레이트-의존 월쉬 커버링 코드들을 사용하여 레이트결정을 수행하는 방법 및 장치
JP4567571B2 (ja) マルチキャリア通信方法および通信装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004508000

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10508846

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002733237

Country of ref document: EP

Ref document number: 20028290348

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2002733237

Country of ref document: EP