WO2003104883A1 - 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ - Google Patents

半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ Download PDF

Info

Publication number
WO2003104883A1
WO2003104883A1 PCT/JP2003/007408 JP0307408W WO03104883A1 WO 2003104883 A1 WO2003104883 A1 WO 2003104883A1 JP 0307408 W JP0307408 W JP 0307408W WO 03104883 A1 WO03104883 A1 WO 03104883A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor
electrode
liquid crystal
switching transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/007408
Other languages
English (en)
French (fr)
Inventor
安部　仁
折井　俊彦
秋元　修
持田　利彦
中山　正大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1020047002005A priority Critical patent/KR100963815B1/ko
Priority to US10/485,634 priority patent/US7309877B2/en
Priority to EP03733360A priority patent/EP1513005B1/en
Priority to AU2003242279A priority patent/AU2003242279B2/en
Priority to DE60332017T priority patent/DE60332017D1/de
Publication of WO2003104883A1 publication Critical patent/WO2003104883A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Definitions

  • a large number of scanning lines 21 are arranged in the vertical direction of the display screen, and a large number of signal lines 23 are arranged in the horizontal direction of the display screen.
  • the portion is configured as a pixel P x as described above.
  • FIG. 5 is a connection diagram showing a circuit configuration of the reflection type liquid crystal display device of the present invention.
  • the switching transformer is placed on the insulating layer 14 on the insulating layer 12. 08
  • the bias semiconductor region 17 not only the bias semiconductor region 17 but also the signal storage key Since the semiconductor regions 15D and 15S constituting the capacitor 15 are also used as regions for applying a bias potential to the semiconductor substrate 11, the bias potential is applied to the semiconductor substrate 11 stably. The noise immunity is improved.
  • the switching transistor 13 has the same configuration as the examples in FIGS. 1 and 2, but the signal storage capacity 15 differs from the examples in FIGS. 1 and 2.
  • a channel 15c is formed immediately below the electrode 15G adjacent to the drain region 13D by applying an appropriate potential to the electrode 15G. And an electrical capacitance is formed.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

　ノイズ耐性を劣化させることなく画素の小面積化を実現できる半導体装置である。第１導電型の半導体基板（下地半導体領域）（１１）上に、画素Ｐｘとなる単位領域ごとに、スイッチング用トランジスタ（１３）および信号蓄積用キャパシタ（１５）を形成する。スイッチング用トランジスタ（１３）は、半導体基板（１１）上に第２導電型のソース領域（１３Ｓ）およびドレイン領域（１３Ｄ）を形成し、ソース領域（１３Ｓ）とドレイン領域（１３Ｄ）の間の領域上に絶縁層（１２ａ）を介してゲート電極（１３Ｇ）を形成して構成する。信号蓄積用キャパシタ（１５）は、半導体基板（１１）上に第１導電型の高濃度の半導体領域（１５Ｄ）および（１５Ｓ）を形成し、半導体領域（１５Ｄ），（１５Ｓ）間の領域上に絶縁層（１２ｂ）を介して電極（１５Ｇ）を形成して構成する。バイアス用半導体領域（１７）を形成しないで、半導体領域（１５Ｄ）および（１５Ｓ）をバイアス用半導体領域に兼ねさせることもできる。

Description

明細 半導体装置、 反射型液晶表示装置および反射型液晶プロジェクタ 技術分野
本発明は、 アクティブマ トリ クス表示の反射型液晶表示装置の アクティブマ トリクス駆動部を構成する半導体装置、 アクティ ブ マト リクス表示の反射型液晶表示装置、 およびアクティブマト リ クス表示の反射型液晶表示装置を用いた反射型液晶プロジェク 夕に関する。 背景技術
アクティ ブマトリクス表示の反射型液晶表示装置として、 第 7 図に示すものが考えられている。
この反射型液晶表示装置 9は、 全体として、 アクティブマトリ クス駆動部を構成する半導体装置部 5 0 と、 各画素に共通の対向 透明電極 3 1が形成された対向透明基板 3 2 との間に、 液晶が注 入され、 液晶層 3 3が形成されたものである。
半導体装置部 5 0は、 第 1導電型の、 例えば P型の、 シリコン 基板などの半導体基板 （下地半導体領域） 1 1上に、 画素 P xと なる単位領域ごとに、 スイ ッチング用 トランジスタ 1 3および信 号蓄積用キャパシタ 5 5が形成される。
スイッチング用 トランジスタ 1 3は、 半導体基板 1 1上に、 第 2導電型の、 すなわち半導体基板 1 1が P型である場合には N型 の、 ソース領域 1 3 Sおよびドレイン領域 1 3 Dが形成され、 こ のソース領域 1 3 S と ドレイン領域 1 3 Dの間の領域上に、 二酸 1 ィ匕シリ コンなどからなる絶縁層 1 2 の一部を構成する薄い絶縁 層 1 2 aを介して、 ポリシリ コンなどからなるゲ一 ト電極 1 3 G が形成されて、 M I S (M e t a l I n s u l a t o r S e m i c o n d u c t o r ) 型ないし M O S (M e t a l O x i d e S e m i c o n d u c t o r ) 型のトランジスタとして構 成される。
信号蓄積用キャパシ夕 5 5は、 半導体基板 1 1上に、 スィッチ ング用 トランジスタ 1 3 のソース領域 1 3 Sおよびド レイ ン領 域 1 3 Dと同じ第 2導電型の、 すなわち半導体基板 1 1 が P型で ある場合には N型の、 半導体領域 5 5 Dおよび 5 5 Sが形成され 半導体領域 5 5 D , 5 5 S間の領域上に、 絶縁層 1 2の一部を構 成する薄い絶縁層 1 2 bを介して電極 5 5 Gが形成されて、 M l S型ないし M〇 S型の トランジスタとして構成され、 半導体領域 5 5 Dおよび 5 5 Sに適当な電位が印加されることによって、 半 導体領域 5 5 D , 5 5 S間の電極 5 5 Gの直下部分に、 チャンネ レ 5 5 cが形成され、 電気的容量が形成される。
さ らに、 半導体基板 1 1上には、 画素 P Xとなる単位領域ごと に、 半導体基板 1 1 に接地電位などのバイアス電位を印加するた めの、 半導体基板 1 1 と同じ第 1導電型の、 すなわち半導体基板 1 1が P型である場合には P型の、 高濃度のバイアス用半導体領 域 5 7が形成される。
そして、 絶縁層 1 2上の絶縁層 1 4上に、 スイッチング用 トラ ンジス夕 1 3 のゲ一 卜電極 1 3 Gに接続されて走査線 （走査電 極） 2 1が形成され、 スイッチング用 トランジスタ 1 3 のソース 領域 1 3 Sに接続されて信号線 （信号電極） 2 3が形成され、 ス イ ッチング用 トランジスタ 1 3 の ド レイ ン領域 1 3 D と信号蓄 積用キャパシ夕 5 5 の電極 5 5 Gを互いに接続する配線 2 5が 形成され、 信号蓄積用キャパシ夕 5 5の半導体領域 5 5 D , 5 5 Sおよびバイアス用半導体領域 5 7 に接続されてバイアス用電 極 5 9が形成される。
さ らに、 絶縁層 1 4上の絶緣層 1 6上に、 配線 2 5に接続され て、 すなわちスイ ッチング用 トランジスタ 1 3のドレイン領域 1 3 Dおよび信号蓄積用キャパシタ 5 5 の電極 5 5 Gに接続され て、 画素電極となる反射電極 1 9が形成される。
反射型液晶表示装置 9は、 走査線 2 1が表示画面の垂直方向に 配列されて多数形成され、 信号線 2 3が表示画面の水平方向に配 列されて多数形成され、 それぞれの交差位置の部分が画素 P xと して上記のように構成される。
そして、 バイアス用電極 5 9が接地されて、 信号蓄積用キャパ シタ 5 5の半導体領域 5 5 D , 5 5 Sおよびバイアス用半導体領 域 5 7に接地電位が印加され、 かつ、 各画素に共通の対向透明電 極 3 1 に所定電位が印加された状態で、 走査線駆動回路によって 走査線 2 1が順次選択され、 その選択された走査線 2 1 に接続さ れた当該画素のスイ ッチング用 トランジスタ 1 3 のゲー ト電極 1 3 Gに所定電位が印加されることによって、 当該画素のスイツ チング用 トランジスタ 1 3がオンとなり、 信号線駆動回路によつ て信号線 2 3 を通じて当該画素のスイ ッチング用 トランジスタ 1 3 のソース領域 1 3 Sに信号電圧が印加されることによって、 当該画素のスイ ッチング用 トランジスタ 1 3 の ドレイ ン領域 1 3 Dを通じて当該画素の信号蓄積用キャパシタ 5 5 の電気的容 量に信号電荷が蓄積される。
その蓄積された信号電荷が当該画素の反射電極 1 9 に印加さ れて、 各画素に共通の対向透明電極 3 1 と当該画素の反射電極 1 9 との間に信号電圧に応じた電界が印加され、 これに応じて液晶 層 3 3 により当該画素の部分の光の旋光が制御される。 そして対 向透明基板 3 2の外側から反射型液晶表示装置 9 に入射し、 液晶 層 3 3の当該画素の部分を透過して反射電極 1 9で反射し、 再び 液晶層 3 3 の当該画素の部分を透過して対向透明基板 3 2 の外 側に出射する光が変調され、 所定の偏光方向の光を透過させるこ とにより、 反射型液晶表示装置 9に画像が—表示される。
しかしながら、 第 7図に示して上述した従来の反射型液晶表示 装置 9の半導体装置部 5 0は、 信号蓄積用キャパシ夕 5 5 を構成 する半導体領域 5 5 Dおよび 5 5 Sを、 半導体基板 （下地半導体 領域） 1 1 と異なる導電型、 すなわちスイッチング用 トランジス 夕 1 3 のソース領域 1 3 Sおよびドレイ ン領域 1 3 Dと同じ導 電型にするので、 スイッチング用 トランジスタ領域と信号蓄積用 キャパシ夕領域との分離のために、 スイッチング用 トランジスタ 領域と信号蓄積用キャパシタ領域との距離、 すなわちスィッチン グ用 トランジスタ 1 3 の ドレイ ン領域 1 3 Dと信号蓄積用キヤ パシタ 5 5 の半導体領域 5 5 Dとの距離 dを、 ある程度以上に大 きく しなければならず、 画素 P Xの面積が大きくなり、 所定サイ ズ内に形成できる画素数が少なくなる。
また、 信号蓄積用キャパシ夕 5 5 を構成する半導体領域 5 5 D および 5 5 Sを半導体基板 （下地半導体領域） 1 1 と異なる導電 型にするので、 半導体基板 1 1上に、 半導体基板 1 1 に接地電位 などのバイアス電位を印加するための、 半導体基板 1 1 と同じ導 電型のバイアス用半導体領域 5 7 を形成しなければならず、 その 分、 画素 P xの面積が大きくなり、 所定サイズ内に形成できる画 素数が少なくなる。
画素 P Xの大面積化を最小限に抑えるようにバイアス用半導 体領域 5 7 の面積を小さくすると、 半導体基板 1 1 にバイアス電 位が安定的に印加されなくなり、 ノィズ耐性が劣化する。
そこで、 本発明は、 ノイズ耐性を劣化させることなく画素の小 面積化を実現できるようにしたものである。 発明の開示
第 1の発明の半導体装置は、
第 1導電型の下地半導体領域上に、 画素となる単位領域ごとに スイ ッチング用 トランジス夕および信号蓄積用キャパシ夕が形 成され、
前記スィ ツチング用 トランジスタは、 前記下地半導体領域上に 第 2導電型のソース領域およびドレイン領域が形成され、 このソ ース領域と ドレイ ン領域の間の領域上に絶縁層を介してゲー ト 電極が形成されて構成され、
前記信号蓄積用キャパシ夕は、 前記下地半導体領域上に第 1導 電型の 2つの半導体領域が形成され、 この 2つの半導体領域の間 の領域上に絶縁層を介して電極が形成されて構成され、
前記スイ ッチング用 トランジスタの前記ゲー ト電極に接続さ れて走査線が形成され、 前記スイ ッチング用 トランジスタの前記 ソース領域に接続されて信号線が形成され、 前記スイッチング用 トランジスタの前記ドレイ ン領域および前記信号蓄積用キャパ シ夕の前記電極に接続されて、 画素電極となる反射電極が形成さ れたものである。
第 2の発明の半導体装置は、 第 1導電型の下地半導体領域上に、 画素となる単位領域ごとに スイ ッチング用 トランジスタおよび信号蓄積用キャパシ夕が形 成され、
前記スイ ッチング用 トランジスタは、 前記下地半導体領域上に 第 2導電型のソース領域およびドレイン領域が形成され、 このソ ース領域と ドレイ ン領域の間の領域上に絶縁層を介してゲー ト 電極が形成されて構成され、
前記信号蓄積用キャパシタは、 前記下地半導体領域の前記スィ ツチング用 トランジスタの前記ドレイ ン領域に隣接する領域上 に絶縁層を介して電極が形成されて構成され、
前記下地半導体領域上にバイアス用電極を介して前記信号蓄積 用キャパシ夕の前記電極に接続された第 1導電型のバイアス用 半導体領域が形成され、 前記スイッチング用 トランジスタの前記 ゲート電極に接続されて走査線が形成され、 前記スイ ッチング用 トランジスタの前記ソース領域に接続されて信号線が形成され、 前記スイ ッチング用 トランジスタの前記 ドレイ ン領域に接続さ れて、 画素電極となる反射電極が形成されたものである。
上記の構成の第 1 の発明の半導体装置では、 信号蓄積用キャパ シ夕を構成する半導体領域を、 下地半導体領域と同じ導電型、 す なわちスイ ッチング用 トランジスタのソース領域およびドレイ ン領域と異なる導電型にするので、 スイッチング用 トランジスタ 領域と信号蓄積用キャパシタ領域との分離のために、 スィ ッチン グ用 トランジスタ領域と信号蓄積用キャパシ夕領域との距離、 す なわちスイ ッチング用 ト ランジスタのドレイ ン領域と信号蓄積 用キャパシ夕のスイ ッチング用 トランジスタ側の半導体領域と の距離を、 十分に小さくすることができ、 画素を小面積化し、 所 定サイズ内に形成できる画素数を多くすることができる。 · この場合、 信号蓄積用キャパシ夕を構成する半導体領域とは別 に、 下地半導体領域上に第 1導電型のバイアス用半導体領域を形 成しても、 上記のように画素の小面積化を実現できるが、 信号蓄 積用キャパシタを構成する半導体領域は下地半導体領域と同じ 導電型にするので、 信号蓄積用キャパシタを構成する半導体領域 を下地半導体領域のバイアス用の半導体領域に兼ねさせること ができ、 そのように構成する場合には、 画素をより小面積化する ことができ、 所定サイズ内に形成できる画素数をより多くするこ とができる。
上記の構成の第 2の発明の半導体装置では、 信号蓄積用キャパ シ夕が、 下地半導体領域のスイ ッチング用 トランジスタのドレイ ン領域に隣接する領域上に絶縁層を介して電極が形成されて構 成され、 下地半導体領域上にスイッチング用 トランジスタのドレ イ ン領域とは別に信号蓄積用キャパシタを構成する半導体領域 を形成しないので、 下地半導体領域上にバイアス用半導体領域を 形成しても、 画素を小面積化することができ、 所定サイズ内に形 成できる画素数を多くすることができる。
また、 本発明の反射型液晶表示装置は、 上述の半導体装置と各 画素に共通の対向電極が形成された対向透明基板との間に液晶 層が形成されたものである。
さらに、 本発明の反射型液晶プロジェクタは、 上述の反射型液 晶表示装置を備え、 その反射型液晶表示装置により光源から発せ られた光を映像信号に基づき変調して出力された映像光を投射 レンズにより投射するものである。 図面の簡単な説明
第 1 図は、 本発明の反射型液晶表示装置の第 1 の例を示す断面 図である。
第 2 図は、 本発明の反射型液晶表示装置の第 2の例を示す断面 図である。
第 3図は、 本発明の反射型液晶表示装置の第 3の例を示す断面 図である。
第 4図は、 本発明の反射型液晶表示装置の概略構成を示す斜視 図である。
第 5 図は、 本発明の反射型液晶表示装置の回路構成を示す接続 図である。
第 6図は、 本発明の反射型液晶プロジェクタの一例を示す図で ある。
第 7図は、 従来の反射型液晶表示装置を示す断面図である。 発明を実施するための最良の形態
〔半導体装置および反射型液晶表示装置の実施形態： 第 1 図〜 第 5図〕
(第 1 の例 ： 第 1 図）
第 1 図は、 本発明の半導体装置の第 1 の例を半導体装置部とし て備える、 本発明の反射型液晶表示装置の第 1 の例を示す。
この例の反射型液晶表示装置 1 は、 全体として、 アクティ ブマ トリ クス駆動部を構成する半導体装置部 1 0 と、 各画素に共通の 対向透明電極 3 1が形成された対向透明基板 3 2 との間に、 液晶 が注入され、 液晶層 3 3が形成されたものである。
半導体装置部 1 0は、 第 1導電型の、 例えば P型の、 シリ コン 基板などの半導体基板 （下地半導体領域） 1 1上に、 画素 P xと なる単位領域ごとに、 スイッチング用 トランジスタ 1 3および信 号蓄積用キャパシ夕 1 5が形成される。
スイッチング用 トランジスタ 1 3は、 半導体基板 1 1上に、 第 2導電型の、 すなわち半導体基板 1 1が P型である場合には N型 の、 ソース領域 1 3 Sおよびドレイン領域 1 3 Dが形成され、 こ のソース領域 1 3 S と ドレイン領域 1 3 Dの間の領域上に、 二酸 化シリ コンなどからなる絶縁層 1 2 の一部を構成する薄い絶縁 層 1 2 aを介して、 ポリシリ コンなどからなるゲー ト電極 1 3 G が形成されて、 M I S型ないし M O S型のトランジスタとして構 成される。
信号蓄積用キャパシタ 1 5は、 半導体基板 1 1上に、 半導体基 板 1 1 と同じ第 1導電型の、 すなわち半導体基板 1 1が P型であ る場合には P型の、 高濃度の半導体領域 1 5 Dおよび 1 5 Sが形 成され、 半導体領域 1 5 D , 1 5 S間の領域上に、 絶緣層 1 2 の 一部を構成する薄い絶縁層 1 2 bを介して電極 1 5 Gが形成さ れて、 M I S型ないし M O S型の トランジスタとして構成され、 半導体領域 1 5 Dおよび 1 5 S に適当な電位が印加されること によって、 半導体領域 1 5 D , 1 5 S間の電極 1 5 Gの直下部分 に、 チャンネル 1 5 cが形成され、 電気的容量が形成される。
さらに、 この例では、 半導体基板 1 1上に、 画素 P x となる単 位領域ごとに、 半導体基板 1 1 に接地電位などのバイアス電位を 印加するための、 半導体基板 1 1 と同じ第 1導電型の、 すなわち 半導体基板 1 1が P型である場合には P型の、 高濃度のバイアス 用半導体領域 1 7が形成される。
そして、 絶縁層 1 2上の絶縁層 1 4上に、 スイッチング用 トラ 08
10 ンジス夕 1 3 のゲー ト電極 1 3 Gに接続されて走査線 （走査電 極） 2 1が形成され、 スイ ッチング用 トランジスタ 1 3のソース 領域 1 3 Sに接続されて信号線 （信号電極） 2 3が形成され、 ス イ ッチング用 トランジスタ 1 3 の ドレイ ン領域 1 3 Dと信号蓄 積用キャパシ夕 1 5 の電極 1 5 Gを互いに接続する配線 2 5が 形成され、 信号蓄積用キャパシタ 1 5の半導体領域 1 5 D , 1 5 Sおよびバイアス用半導体領域 1 7 に接続されてバイアス用電 極 2 7が形成される。
さらに、 絶縁層 1 4上の絶縁層 1 6上に、 配線 2 5 に接続され て、 すなわちスイ ッチング用 トランジスタ 1 3の ドレイン領域 1 3 Dおよび信号蓄積用キャパシタ 1 5の電極 1 5 Gに接続され て、 画素電極となる反射電極 1 9が形成される。
反射型液晶表示装置 1 は、 第 4図に示すように、 走査線 2 1が 表示画面の垂直方向に配列されて多数形成され、 信号線 2 3が表 示画面の水平方向に配列されて多数形成され、 それぞれの交差位 置の部分が画素 P Xとして上記のように構成される。
駆動回路としては、 第 5図に示すように、 バイアス用電極 2 7 が接地されて、 信号蓄積用キャパシ夕 1 5の半導体領域 1 5 D， 1 5 Sおよびバイァス用半導体領域 1 Ί に接地電位が印加され、 かつ、 各画素に共通の対向透明電極 3 1 に所定電位が印加された 状態で、 走査線駆動回路によって走査線 2 1が順次選択され、 そ の選択された走査線 2 1 に接続された当該画素のスイ ッチング 用 トランジスタ 1 3 のゲー ト電極 1 3 Gに所定電位が印加され ることによって、 当該画素のスイ ッチング用 トランジスタ 1 3が オンとなり、 信号線駆動回路によって信号線 2 3 を通じて当該画 素のスイッチング用 トランジスタ 1 3 のソース領域 1 3 S に信 号電圧が印加されることによって、 当該画素のスイ ッチング用 卜 ランジス夕 1 3 の ドレイ ン領域 1 3 Dを通じて当該画素の信号 蓄積用キャパシタ 1 5の電気的容量に信号電荷が蓄積される。
その蓄積された信号電荷が当該画素の反射電極 1 9 に印加さ れて、 各画素に共通の対向透明電極 3 1 と当該画素の反射電極 1 9 との間に信号電圧に応じた電界が印加され、 これに応じて液晶 層 3 3 の液晶容量 C xを有する当該画素の部分の液晶の旋光状 態が制御されて、 対向透明基板 3 2の外側から反射型液晶表示装 置 1 に入射し、 液晶層 3 3の当該画素の部分を透過して反射電極 1 9で反射し、 再び液晶層 3 3の当該画素の部分を透過して対向 透明基板 3 2 の外側に出射する光が変調され、 所定の偏光方向の 光を出力させることによ り反射型液晶表示装置 1 に画像が表示 される。
上述した第 1 図の例の反射型液晶表示装置 1 ないし半導体装 置部 1 0では、 信号蓄積用キャパシ夕 1 5 を構成する半導体領域 1 5 Dおよび 1 5 Sを、 半導体基板 （下地半導体領域） 1 1 と同 じ導電型、 すなわちスイ ッチング用 トランジスタ 1 3のソース領 域 1 3 Sおよびドレイン領域 1 3 Dと異なる導電型にするので、 スイ ッチング用 トランジスタ領域と信号蓄積用キャパシタ領域 との分離のために、 スイ ッチング用 トランジスタ領域と信号蓄積 用キャパシ夕領域との距離、 すなわちスイッチング用 トランジス 夕 1 3 の ドレイン領域 1 3 D と信号蓄積用キャパシ夕 1 5 の半 導体領域 1 5 Dとの距離 dを、 十分に小さくすることができ、 画 素 P xを小面積化し、 所定サイズ内に形成できる画素数を多くす ることができる。
しかも、 バイアス用半導体領域 1 7だけでなく、 信号蓄積用キ ャパシ夕 1 5 を構成する半導体領域 1 5 Dおよび 1 5 S も、 半導 体基板 1 1 にバイアス電位を印加する領域として用いられるの で、 半導体基板 1 1 にバイアス電位が安定的に印加され、 ノイズ 耐性が向上する。
なお、 信号蓄積用キャパシタ 1 5 の半導体領域 1 5 D， 1 5 S およびバイアス用半導体領域 1 7 に、 接地電位と異なるバイアス 電位を印加してもよい。
また、 第 1 図の例とは逆に、 半導体基板 （下地半導体領域） 1 1、 信号蓄積用キャパシタ 1 5の半導体領域 1 5 D， 1 5 S、 お よびバイアス用半導体領域 1 7 を N型とし、 スイッチング用 トラ ンジスタ 1 3 のソース領域 1 3 Sおよびド レイ ン領域 1 3 Dを P型としてもよい。
さらに、 半導体基板を直接、 下地半導体領域として、 これにス イ ッチング用 トランジスタのソース領域およびドレイン領域、 信 号蓄積用キャパシ夕を構成する半導体領域、 およびバイアス用半 導体領域を形成する代わりに、 例えば、 N型の半導体基板上に、 P型の下地半導体領域を形成し、 この P型の下地半導体領域上に スイ ッチング用 トランジスタの N型のソース領域およびドレイ ン領域、 信号蓄積用キャパシ夕を構成する P型の半導体領域、 お よび P型のバイアス用半導体領域を形成してもよい。
(第 2の例 ： 第 2図）
第 2図は、 本発明の半導体装置の第 2の例を半導体装置部として 備える、 本発明の反射型液晶表示装置の第 2の例を示す。
この例では、第 1 図の例のように半導体基板（下地半導体領域） 1 1上にスイ ッチング用 トランジスタ 1 3および信号蓄積用キ ャパシタ 1 5 を形成する場合に、 信号蓄積用キャパシタ 1 5 を構 成する、 半導体基板 1 1 と同じ導電型の高濃度の半導体領域 1 5 Dおよび 1 5 S とは別に、 半導体基板 1 1上にバイアス用半導体 領域を形成しないで、 その信号蓄積用キャパシ夕 1 5 を構成する 半導体領域 1 5 Dおよび 1 5 Sを、 半導体基板 1 1 にバイアス電 位を印加するためのバイアス用半導体領域に兼ねさせる。
そして、 この半導体領域 1 5 Dおよび 1 5 S に接続されて絶縁 層 1 4上にバイアス用電極 2 7が形成され、 このバイアス用電極 2 7が接地電位点などのバイアス電位点に接続されて、 半導体領 域 1 5 Dおよび 1 5 S に接地電位などのバイアス電位が印加さ れる。 その他は、 第 1 図の例と同じである。
したがって、 第 2図の例では、 第 1 図の例と同様に、 スィッチ ング用 トランジスタ領域と信号蓄積用キャパシ夕領域との分離 のために、 スイ ッチング用 トランジスタ領域と信号蓄積用キャパ シタ領域との距離、 すなわちスイ ッチング用 トランジスタ 1 3の ドレイン領域 1 3 D と信号蓄積用キャパシタ 1 5 の半導体領域 1 5 Dとの距離 dを、 十分に小さくすることができるだけでなく 第 1 図の例におけるバイアス用半導体領域 1 7 を形成する分を 画素領域からカッ トすることができるので、 第 1 図の例に比べて 画素 P xをより小面積化することができ、 所定サイズ内に形成で きる画素数をより多くすることができる。
しかも、 バイアス用半導体領域を兼ねる信号蓄積用キャパシ夕 1 5 の半導体領域 1 5 Dおよび 1 5 Sの面積を小さく しなくて も、 画素 P Xを十分に小面積化できるので、 半導体基板 1 1 にノ ィァス電位が安定的に印加され、 ノィズ耐性が向上する。
なお、 第 2図の例とは逆に、 半導体基板 （下地半導体領域） 1 1および信号蓄積用キャパシ夕 1 5の半導体領域 1 5 D， 1 5 S を N型とし、 スイ ッチング用 トランジスタ 1 3のソース領域 1 3 Sおよびドレイン領域 1 3 Dを P型としてもよい。
さ らに、 半導体基板を直接、 下地半導体領域として、 これにス イッチング用 トランジスタのソース領域およびドレイン領域、 お よび信号蓄積用キャパシ夕を構成する半導体領域を形成する代 わり に、 例えば、 N型の半導体基板上に、 P型の下地半導体領域 を形成し、 この P型の下地半導体領域上に、 スイッチング用 トラ ンジス夕の N型のソース領域およびドレイン領域、 および信号蓄 積用キャパシ夕を構成する P型の半導体領域を形成してもよい。
(第 3の例 ： 第 3図）
第 3図は、 本発明の半導体装置の第 3の例を半導体装置部として 備える、 本発明の反射型液晶表示装置の第 3の例を示す。
この例では、 スイッチング用 トランジスタ 1 3は、 第 1 図およ び第 2図の例と同じ構成とされるが、 信号蓄積用キャパシ夕 1 5 は、 第 1 図および第 2図の例と異なり、 半導体基板 （下地半導体 領域） 1 1 の、 スイッチング用 トランジスタ 1 3のドレイン領域 1 3 Dに隣接する領域上に、 絶縁層 1 2の一部を構成する薄い絶 緣層 1 2 bを介して電極 1 5 Gが形成されて構成され、 電極 1 5 Gに適当な電位が印加されることによって、 ドレイン領域 1 3 D に隣接する電極 1 5 Gの直下部分に、 チャンネル 1 5 cが形成さ れ、 電気的容量が形成される。
さ らに、 この例では、 半導体基板 1 1上に、 画素 P xとなる単 位領域ごとに、 半導体基板 1 1 に接地電位などのバイアス電位を 印加するための、 半導体基板 1 1 と同じ第 1導電型の、 すなわち 半導体基板 1 1が P型である場合には P型の、 高濃度のバイアス 用半導体領域 1 7が形成される。 そして、 絶縁層 1 2上の絶縁層 1 4上に、 スイッチング用 トラ ンジス夕 1 3 のゲー ト電極 1 3 Gに接続されて走査線 2 1 が形 成され、 スイッチング用 トランジスタ 1 3のソース領域 1 3 Sに 接続されて信号線 2 3が形成され、 信号蓄積用キャパシ夕 1 5 の 電極 1 5 Gおよびバイアス用半導体領域 1 7 に接続されてバイ ァス用電極 2 7が形成され、 絶縁層 1 4上の絶縁層 1 6上に、 ス イ ッチング用 トランジスタ 1 3 の ドレイ ン領域 1 3 Dに接続さ れて、 画素電極となる反射電極 1 9が形成される。
駆動回路としては、 第 5図に示すように、 バイアス用電極 2 7 が接地されて、 信号蓄積用キャパシタ 1 5の電極 1 5 Gおよびバ ィァス用半導体領域 1 7 に接地電位が印加され、 かつ、 各画素に 共通の対向透明電極 3 1 に所定電位が印加された状態で、 走査線 駆動回路によって走査線 2 1が順次選択され、 その選択された走 查線 2 1 に接続された当該画素のスイ ッチング用 トランジスタ 1 3のゲー ト電極 1 3 Gに所定電位が印加されることによって、 当該画素のスイッチング用 トランジスタ 1 3がオンとなり、 信号 線駆動回路によって信号線 2 3 を通じて当該画素のスィ ッチン グ用 ト ランジスタ 1 3 のソース領域 1 3 S に信号電圧が印加さ れることによって、 当該画素のスイ ッチング用 トランジスタ 1 3 の ドレイ ン領域 1 3 Dを通じて当該画素の信号蓄積用キャパシ 夕 1 5の電気的容量に信号電荷が蓄積される。
その蓄積された信号電荷が当該画素の反射電極 1 9 に印加さ れて、 第 1図および第 2図の例と同様に反射型液晶表示装置 1 に 画像が表示される。
上述した第 3図の例の反射型液晶表示装置 1 ないし半導体装 L 0では、 半導体基板 1 1上にスイッチング用 トランジスタ 8
16
1 3の ドレイ ン領域 1 3 D とは別に信号蓄積用キャパシタ 1 5 を構成する半導体領域を形成しないので、 半導体基板 1 1上にバ ィァス用半導体領域 1 7 を形成しても、 画素 P xを小面積化する ことができ、 所定サイズ内に形成できる画素数を多くすることが できる。
なお、 信号蓄積用キャパシ夕 1 5の電極 1 5 Gおよびバイアス 用半導体領域 1 7 に、 接地電位と異なるバイアス電位を印加して もよい。 また、 電極 1 5 Gとバイアス用半導体領域 1 7 とに、 互 いに異なるバイアス電位を印加するように構成してもよい。
また、 第 3図の例とは逆に、 半導体基板 （下地半導体領域） 1 1およびバイァス用半導体領域 1 7 を N型とし、 スイッチング用 トランジスタ 1 3 のソ一ス領域 1 3 Sおよびドレイン領域 1 3 Dを P型としてもよい。
さらに、 半導体基板を直接、 下地半導体領域として、 これにス イ ッチング用 トランジスタのソース領域およびドレイン領域、 お よびバイアス用半導体領域を形成する代わり に、 例えば、 N型の 半導体基板上に、 P型の下地半導体領域を形成し、 この P型の下 地半導体領域上に、 スィ ツチング用 トランジスタの N型のソース 領域およびドレイン領域、 および P型のバイアス用半導体領域を 形成してもよい。
〔反射型液晶プロジェクタの実施形態 ： 第 6図〕
上述した各例のような、 本発明の反射型液晶表示装置は、 一例と して、 反射型液晶プロジェクタ （投射型表示装置） に用いること ができる。
第 6図は、 このように、本発明の反射型液晶表示装置を用いた、 本発明の反射型液晶プロジェクタの一例を示す。 03 07408
17 この例の反射型液晶プロジェクタ 2では、 内部に白色光源を備 える照明ュニッ ト 3から、 光束中心に垂直な平面上の一定領域内 で均一な強度分布を有する、 平行光とされた無偏光の白色光が出 射する。
その出射した光束は、 偏光ビームスプリ ツ夕 4に入射して、 偏 光ビ一ムスプリ ッタ 4で反射する S偏光の光束と、 偏光ビームス プリ ッ夕 4を透過する P偏光の光束とに分離され、 偏光ビームス プリ ッタ 4で反射した S偏光の光束が、 赤反射ミラー 5に入射し て、 S偏光の光束中の赤色光が赤反射ミラー 5で反射し、 緑色光 および青色光が赤反射ミラ一 5を透過し、 さらに、 赤反射ミラ一 5 を透過した緑色光および青色光が、 青反射ミラー 6 に入射して 青色光が青反射ミラー 6で反射し、 緑色光が青反射ミラー 6 を透 過する。
そして、 赤反射ミラ一 5で反射した赤色光が、 赤用の反射型液 晶表示装置 1 Rに入射し、 青反射ミ ラー 6 を透過した緑色光が、 緑用の反射型液晶表示装置 1 Gに入射し、 青反射ミ ラ一 6で反射 した青色光が、 青用の反射型液晶表示装置 1 Bに入射する。
反射型液晶表示装置 1 R， 1 G , 1 Bは、 それぞれ第 1図、 第 2図または第 3図の例のように構成された、 本発明の反射型液晶 表示装置で、 それぞれ赤、 緑、 青の映像信号 （色信号） によって 画像データが書き込まれる。
反射型液晶表示装置 1 Rに入射した赤色光、 反射型液晶表示装 置 1 Gに入射した緑色光、 反射型液晶表示装置 1 Bに入射した青 色光は、それぞれ、映像信号に基づいて反射型液晶表示装置 1 R， 1 G， 1 Bで変調され、 反射して、 赤反射ミラ一 5及び青反射ミ ラー 6により再度合成された赤、 緑、 青の変調光のうち、 偏光ビ —ムスプリ ッタ 4で P偏光成分の光が画像光として透過し、 その 透過した画像光が、 投射レンズ 7 によってスク リ一ン 8上に拡大 投影される。
この例の反射型液晶プロジェクタ 2では、 上記のように反射型 液晶表示装置 1 R， 1 G , I Bの画素を小面積化することができ、 所定サイズ内に形成できる画素数を多くすることができるので、 反射型液晶表示装置 1 R， 1 G， 1 Bを所定サイズにする場合に は、 反射型液晶表示装置 1 R , 1 G , 1 Bの画素数を多く して、 スクリーン 8上に高解像度の画像を投影することができ、 反射型 液晶表示装置 1 R , 1 G , 1 Bを所定画素数にする場合には、 反 射型液晶表示装置 1 R， 1 G , 1 Bのサイズを小さく して、 反射 型液晶プロジェク夕 2を小型化することができる。
なお、 本発明の反射型液晶プロジェクタとしては、 図示した例 のものに限らず、 白色光源からの光を、 光束中心に垂直な平面上 の一定領域内で均一な強度分布を有する光束として出射する照 明光学系と、 その出射した光束を赤、 緑、 青などの複数色の色光 に分離する分解光学系と、 その分離された各色の色光が入射する 各色用の、 本発明の反射型液晶表示装置と、 その各色用の反射型 液晶表示装置を出射した各色の画像光を合成する合成光学系と、 その合成後の画像光をスク リーン上に投影する投射光学系とを 備えるものであればよい。 また、 上述の分解光学系と合成光学系 を用いず単板の反射型液晶表示装置により反射型液晶プロジェ クタを構成しても良い。 さらに、 第 6図の例のような前面投射型 ではなく、 背面投射型に構成することもできる。
上述したように、 本発明によれば、 ノイズ耐性を劣化させるこ となく画素の小面積化を実現することができる。

Claims

請求の範囲
1 . 第 1導電型の下地半導体領域の上に、 画素となる単位領域 ごとに、 スィ ツチング用 トランジスタおよび信号蓄積用キャパシ
5 夕を有する半導体装置において、
前記スイッチング用 トランジスタは、 前記下地半導体領域の上 に形成され双方が第 2導電型である ドレイ ン領域および信号線 ' に接続されたソース領域と、 走査線に接続され前記ソース領域と 前記 ドレイ ン領域の間の領域上に絶縁層を介して形成されたゲ 10 ―ト電極とを有し、 '
前記信号蓄積用キャパシタは、 前記下地半導体領域の上に形成 された第 1導電型の 2つの半導体領域と、 この 2つの半導体領域 の間の領域上に絶縁層を介して形成された電極とを有し、
前記スイ ッチング用 トランジスタの前記 ドレイ ン領域および 15 前記信号蓄積用キャパシ夕の前記電極に接続されて画素電極と なる反射電極が形成された半導体装置。
2 . 請求の範囲第 1項の半導体装置において、
前記信号蓄積用キャパシタを構成する半導体領域とは別に、 前 記下地半導体領域の上に第 1導電型のバイアス用半導体領域が 0 形成された半導体装置。
3 . 請求の範囲第 1項の半導体装置において、
前記信号蓄積用キャパシ夕を構成する半導体領域が、 バイアス 用電極に接続され、 前記下地半導体領域のバイアス用の半導体領 域を兼ねる半導体装置。
5 4 . 第 1導電型の下地半導体領域の上に、 画素となる単位領域 ごとに、 スイッチング用 トランジスタおよび信号蓄積用キャパシ 夕を有する半導体装置において、
前記スイッチング用 トランジスタは、 前記下地半導体領域の上 に形成され双方が第 2導電型である ドレイ ン領域および信号線 に接続されたソース領域と、 走査線に接続され前記ソース領域と 前記 ドレイ ン領域の間の領域の上に絶縁層を介してゲー ト電極 とを有し、
前記信号蓄積用キャパシタは、 前記下地半導体領域の前記スィ ツチング用 トランジスタの前記 ドレイ ン領域に隣接する領域の 上に絶縁層を介して形成された電極を有し、
バイアス用電極を介して前記信号蓄積用キャパシ夕の前記電 極に接続され前記下地半導体領域の上に形成された第 1導電型 のバイアス用半導体領域と、 前記スイ ッチング用 トランジスタの 前記ドレイン領域に接続されて、 画素電極となる反射電極とが形 成された半導体装置。
5 . 請求の範囲第 1項または第 4項のいずれかの半導体装置の 前記反射電極を有する面と、 その半導体装置に対向して配置され た対向透明基板の各画素に共通の対向透明電極が形成された面 との間に液晶層が形成された反射型液晶表示装置。
6 . 請求の範囲第 5項の反射型液晶表示装置を備え、 その反射 型液晶表示装置によ り光源から発せられた光を映像信号に基づ き変調して出力された映像光を投射レンズによ り投射する反射 型液晶プロジェクタ。
PCT/JP2003/007408 2002-06-11 2003-06-11 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ Ceased WO2003104883A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020047002005A KR100963815B1 (ko) 2002-06-11 2003-06-11 반도체 장치, 반사형 액정 표시 장치, 및 반사형 액정프로젝터
US10/485,634 US7309877B2 (en) 2002-06-11 2003-06-11 Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
EP03733360A EP1513005B1 (en) 2002-06-11 2003-06-11 Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
AU2003242279A AU2003242279B2 (en) 2002-06-11 2003-06-11 Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
DE60332017T DE60332017D1 (de) 2002-06-11 2003-06-11 Halbleiterbauelement, flüssigkristallanzeigebauelement des reflexionstyps und flüssigkristallprojektor des reflexionstyps

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002169861 2002-06-11
JP2002-169861 2002-06-11

Publications (1)

Publication Number Publication Date
WO2003104883A1 true WO2003104883A1 (ja) 2003-12-18

Family

ID=29727748

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007408 Ceased WO2003104883A1 (ja) 2002-06-11 2003-06-11 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ

Country Status (8)

Country Link
US (1) US7309877B2 (ja)
EP (1) EP1513005B1 (ja)
KR (1) KR100963815B1 (ja)
CN (1) CN100354741C (ja)
AU (1) AU2003242279B2 (ja)
DE (1) DE60332017D1 (ja)
TW (1) TWI229774B (ja)
WO (1) WO2003104883A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100432759C (zh) * 2005-01-07 2008-11-12 友达光电股份有限公司 具有相同信号延迟的平面显示面板及其信号线结构
US7286192B2 (en) * 2005-06-07 2007-10-23 Au Optronics Corporation Transflective liquid crystal display

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164876A (en) * 1979-06-08 1980-12-22 Tokyo Shibaura Electric Co Semiconductor memory device and liquid crystal display device using same
JPS61119072A (ja) * 1984-11-15 1986-06-06 Toshiba Corp 半導体容量装置
JPS6210619A (ja) * 1985-07-09 1987-01-19 Seiko Epson Corp アクテイブマトリクスパネル
JPH0232562A (ja) * 1988-07-22 1990-02-02 Rohm Co Ltd Ｃｍｏｓ半導体装置の製造方法
JPH1039332A (ja) * 1996-07-19 1998-02-13 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板並びに投射型表示装置
JPH10293323A (ja) * 1997-04-21 1998-11-04 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置
JPH1115021A (ja) * 1997-06-26 1999-01-22 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523189A (en) * 1981-05-25 1985-06-11 Fujitsu Limited El display device
US5245452A (en) 1988-06-24 1993-09-14 Matsushita Electronics Corporation Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes
JP3666893B2 (ja) * 1993-11-19 2005-06-29 株式会社日立製作所 半導体メモリ装置
JP2720862B2 (ja) 1995-12-08 1998-03-04 日本電気株式会社 薄膜トランジスタおよび薄膜トランジスタアレイ
JP3541650B2 (ja) * 1996-10-22 2004-07-14 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3739523B2 (ja) 1997-04-16 2006-01-25 富士写真フイルム株式会社 反射型２次元マトリクス空間光変調素子
JP3470586B2 (ja) 1997-06-25 2003-11-25 日本ビクター株式会社 表示用マトリクス基板の製造方法
CN1244890C (zh) * 1998-11-26 2006-03-08 精工爱普生株式会社 电光装置及其制造方法和电子装置
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002207213A (ja) * 2001-01-11 2002-07-26 Hitachi Ltd 液晶表示素子又はそれを用いた表示装置
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164876A (en) * 1979-06-08 1980-12-22 Tokyo Shibaura Electric Co Semiconductor memory device and liquid crystal display device using same
JPS61119072A (ja) * 1984-11-15 1986-06-06 Toshiba Corp 半導体容量装置
JPS6210619A (ja) * 1985-07-09 1987-01-19 Seiko Epson Corp アクテイブマトリクスパネル
JPH0232562A (ja) * 1988-07-22 1990-02-02 Rohm Co Ltd Ｃｍｏｓ半導体装置の製造方法
JPH1039332A (ja) * 1996-07-19 1998-02-13 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板並びに投射型表示装置
JPH10293323A (ja) * 1997-04-21 1998-11-04 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置
JPH1115021A (ja) * 1997-06-26 1999-01-22 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置

Also Published As

Publication number Publication date
US7309877B2 (en) 2007-12-18
EP1513005A4 (en) 2007-02-14
TW200408896A (en) 2004-06-01
CN100354741C (zh) 2007-12-12
KR20050007286A (ko) 2005-01-17
TWI229774B (en) 2005-03-21
EP1513005A1 (en) 2005-03-09
KR100963815B1 (ko) 2010-06-16
CN1556937A (zh) 2004-12-22
AU2003242279A1 (en) 2003-12-22
AU2003242279B2 (en) 2008-10-02
DE60332017D1 (de) 2010-05-20
EP1513005B1 (en) 2010-04-07
US20040232416A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
JP3571887B2 (ja) アクティブマトリクス基板及び液晶装置
JP6597768B2 (ja) 電気光学装置および電子機器
EP0837445A1 (en) Matrix substrate with row and column drivers for use in liquid crystal display
US9664947B2 (en) Liquid crystal display device and liquid crystal display
KR20180009827A (ko) 표시 장치
JPH11125804A (ja) マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
JP5239361B2 (ja) 投射型表示装置および映像表示方法
JP2012083513A (ja) 液晶装置および電子機器
WO2003104883A1 (ja) 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ
JP4501362B2 (ja) 半導体装置、反射型液晶表示装置および反射型液晶プロジェクタ
US8704992B2 (en) Electro-optic device and display unit
JPH11133457A (ja) マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置
US10908444B2 (en) Display device, method for producing display device, and display apparatus of projection type
JP2006072106A (ja) 反射型液晶表示装置
JP2017120434A (ja) 電気光学装置、投射型表示装置及び電子機器
JP2005326615A (ja) 反射型液晶表示装置
JP3630945B2 (ja) 液晶表示装置
JP2009071212A (ja) 半導体装置、半導体装置の製造方法、および電気光学装置
JP2008046458A (ja) 液晶表示装置及び液晶表示装置の駆動方法及びそれを用いたプロジェクション装置
JPWO2019235046A1 (ja) 液晶表示装置及び投射型表示装置
JP2005326608A (ja) 液晶表示装置
JPH11295650A (ja) 投影表示装置
JP5332841B2 (ja) 電気光学装置および電子機器
JP2000305105A (ja) 液晶表示素子
JP2000180837A (ja) 液晶装置およびこれを用いた液晶表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AU CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 2003242279

Country of ref document: AU

WWE Wipo information: entry into national phase

Ref document number: 2003733360

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020047002005

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20038010941

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10485634

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003733360

Country of ref document: EP