WO2004008530A1 - 半導体装置用部材 - Google Patents

半導体装置用部材 Download PDF

Info

Publication number
WO2004008530A1
WO2004008530A1 PCT/JP2003/008624 JP0308624W WO2004008530A1 WO 2004008530 A1 WO2004008530 A1 WO 2004008530A1 JP 0308624 W JP0308624 W JP 0308624W WO 2004008530 A1 WO2004008530 A1 WO 2004008530A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
resin
alloy
base material
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/008624
Other languages
English (en)
French (fr)
Inventor
Kazuya Kamitake
Yugaku Abe
Kenjiro Higaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CA002485419A priority Critical patent/CA2485419A1/en
Priority to AU2003281006A priority patent/AU2003281006A1/en
Priority to US10/520,923 priority patent/US20060102373A1/en
Priority to EP03741247A priority patent/EP1542280A4/en
Publication of WO2004008530A1 publication Critical patent/WO2004008530A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/17—Containers or parts thereof characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/254—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a member used for a heat sink, a heat radiating substrate, a housing, and the like constituting a semiconductor device, in particular, a member for a semiconductor device capable of good resin bonding, and a semiconductor device using the same.
  • the material forming the substrate which is one of the members for semiconductor devices, is required not to generate distortion due to thermal stress at the combination interface when other members for devices are combined. For this reason, it is required that the coefficient of thermal expansion of the substrate material does not greatly differ from the material constituting other device members such as semiconductor elements and packages.
  • a material for the heat dissipation board that has a high thermal conductivity and at the same time has a coefficient of thermal expansion that is not much different from that of semiconductor elements and packages, and is lightweight. .
  • an alloy or composite containing W and / or Mo and Cu as main components that is, a Cu—W or Cu—Mo alloy or composite.
  • a Cu—W or Cu—Mo alloy or composite is known.
  • Ni or Au which has been conventionally used as a plating layer, generally has poor bonding properties with a resin, and thus has a problem that a necessary bonding strength cannot be obtained.
  • temperature cycling tests which expose one another to temperatures of 65 ° C and + 150 ° C
  • PCT tests which are exposed to 121 ° C, 100% relative humidity (RH), 2 atmospheres, or temperature 131
  • HAST test which was exposed to the condition of ° C, 85% RH and 2 atm, the deterioration of resin bonding strength was remarkable.
  • metal materials with high resin bonding properties include A 1 and Cu, on which natural oxide films are easily formed.
  • A1 or Cu the bonding strength between the natural oxidized film of the bulk material and the resin is not sufficient particularly in the bonding strength after the various reliability tests described above.
  • alloys or composites containing W and Z or Mo and Cu as main components, such as Cu-W and Cu-Mo partially have a natural oxide film forming surface of Cu, but this alone is not sufficient for resin. Because of its low bonding strength, it was not possible to obtain satisfactory resin bonding strength by itself.
  • Japanese Patent Application Laid-Open No. 10-284643 discloses that a Cu—W or Cu—Mo alloy is coated with an A 1 coating layer composed of crystal particles having a particle size of 0.1 to 10 ⁇ m, and the A 1 coating layer It discloses a method for improving the resin bonding strength by forming an oxide layer having a thickness of 10 to 800 A on the surface of (1).
  • Patent Document 1
  • Patent Document 2
  • one of the members of the semiconductor device member having excellent resin bonding properties provided by the present invention is based on an alloy or a composite containing W and / or Mo and Cu as main components.
  • the alloy or composite containing W and / or Mo and Cu as main components weighs 5 to 40% by weight of Cu. / 0 is preferably contained.
  • another one of the members for a semiconductor device excellent in resin bonding provided by the present invention is a member for a semiconductor device based on an alloy or a composite mainly composed of A1-SiC.
  • the present invention is characterized in that the base material has a coating layer made of a hard carbon film on at least a surface of the base material to which another semiconductor device member is joined with a resin. Further, it is preferable that the alloy or the composite mainly composed of A1-Sic contains 10-70% by weight of Sic.
  • each of the coating layers is 0.1 to 10 ⁇ .
  • the surface of the base material on which the coating layer is formed preferably has a surface roughness of 0.1 to 20 / m in Rraax, and the depth of pores existing in the surface is 100 ⁇ m. It is preferably at most ⁇ . Further, it is preferable that a Ni plating layer is provided between the surface of the substrate on which the coating layer is formed and the coating layer.
  • the present invention also provides a semiconductor device using the above-described semiconductor device member of the present invention.
  • FIG. 3 is a graph showing the relationship between the coating layer provided on the substrate surface and the resin bonding strength.
  • the hard carbon film is an amorphous carbon film called diamond-like carbon, amorphous carbon, i-C, DLC (diamond-like carbon), or the like. Not crystal carbon such as graphite, but diamond itself.
  • the properties of this hard carbon film are similar to diamond in many respects, and in particular, it is a very hard material with a Knoop hardness of 2,000 to 10, OOO kg Zmm 2 .
  • any of W—Cu, Mo—Cu, A 1—Si C, or S i—S i C It is possible to increase the bonding strength between a resin for semiconductor devices consisting of an alloy or a composite base material containing the same as a main component and the resin, and to improve the resin bonding strength even after various reliability tests such as a temperature cycle test. Deterioration is small and high resin bonding strength can be maintained. It is considered that such excellent resin adhesive properties are due to the extremely low reaction rate between the hard carbon film and the resin component.
  • the thickness of the coating layer made of the hard carbon film is preferably in the range of 0.1 to 1 ⁇ , and more preferably in the range of 0.5 to L.5 zm. If the thickness of the hard carbon film is less than 0.1 ⁇ m, high resin adhesive strength cannot be obtained, and if it is 0.5; zm or more, particularly desirable resin adhesive strength can be obtained. On the other hand, if the thickness of the hard carbon film exceeds 1 ⁇ , productivity is lowered, which is not preferable. Since the hard carbon film has a large compressive stress, as the film thickness increases, the stress increases and the film is easily peeled off from the base material. Therefore, the film thickness is desirably 1.5 / xm or less.
  • a plasma CVD method or an ion beam evaporation method can be used.
  • the plasma CVD method is a method in which a raw material containing carbon is converted into plasma by the action of high-frequency discharge, DC discharge, microwave discharge, and the like, and is deposited on the surface of a substrate. According to this plasma CVD method, since the substrate is hit with plasma, the surface can be activated and activated, and the film can be formed at a lower temperature than the thermal CVD method.
  • a hydrocarbon such as methane is converted into plasma in an ion source, accelerated by an extraction electrode system to form an ion beam, and is irradiated on the surface of a base material to be deposited.
  • This ion beam deposition method has an advantage that carbon penetrates into the inside of the base material and has good adhesion to the base material compared to the normal deposition because the acceleration energy is large.
  • the source material is plasma
  • the plasma CVD method does not extract the plasma as an ion beam, but deposits it directly on the substrate in the same space. I do. That is, the deposition rate of the plasma CVD method is more than three times that of the ion beam deposition method, and the number of processes per batch is several times to several tens times.
  • both the plasma CVD method and the ion beam evaporation method can form a hard carbon film at a substrate temperature of 200 ° C or less, and can be formed at a low temperature, so there is no risk of altering the substrate. .
  • the base material for forming the coating layer of the hard carbon film is composed of an alloy or a composite mainly composed of W and Z or Mo and Cu, which has been conventionally used as a substrate material, or an Al-SiC as a main component.
  • Alloys or composites containing W and Z or Mo and Cu as main components are described in, for example, JP-A-59-21032 and JP-A-59-46050. Further, alloys or composites containing A 1 -SiC as a main component are described in Japanese Patent Application Laid-Open No. 10-335538 and the like.
  • Alloys or composites containing Si-SiC as a main component are described in JP-A-11-166214 and the like.
  • alloys or composites containing W and / or Mo and Cu as main components are obtained by sintering by adding Cu powder to W powder and Z or Mo powder. It can be manufactured by the infiltration method of infiltrating Cu into the obtained skeleton, or by the sintering method of sintering a compact of W powder and / or Mo powder and Cu powder.
  • An alloy or a composite containing A 1—Si C as a main component can be prepared by a sintering method, an impregnating method of impregnating A 1 in a preform of S i C, an A 1 powder and an S i C powder or A 1 powder.
  • It can be manufactured by the sintering method of sintering the compact of powder of SiC alloy or composite.
  • An alloy or a composite containing Si—SiC as a main component can be produced by a casting method, an impregnation method of impregnating Si into a preform of Si, a Si powder and a SiC powder or a Si— powder. It can be manufactured by a sintering method of sintering a compact of a powder of a SiC alloy or a composite.
  • alloys or composites have both a thermal expansion coefficient close to that of materials for semiconductor devices and packages, and excellent thermal conductivity.
  • the coefficient of thermal expansion is usually 5 ⁇ 1 2 X 1 0- 6 / ° C.
  • a 1 In the case of an alloy or a composite containing SiC as a main component, the thermal expansion coefficient is 8 to 20 X10 when the SiC content is in the range of 10 to 70% by weight. It will be 6 Z ° C.
  • S i, G e, the heat of G a A s consists like the current thermal expansion coefficient of 3 to 4 X 1 0 one 6 / ° C of about general semiconductor device, also the package member used bonded to the substrate Rise expansion coefficient is currently in the general purpose of the ceramic package 4 ⁇ 1 0 X 1 0- 6 / ⁇ : degree, plastic package with 7 ⁇ 1 3 X 1 0 one 6 /. It is about C. From these relations, the content of Cu in the alloy or composite containing W and / or Mo and Cu as main components is preferably in the range of 5 to 40% by weight.
  • the SiC content of the alloy or composite containing the main component is preferably in the range of 0 to 70% by weight, and the Si content of the alloy or composite containing Si—SiC as the main component is 1%. A range of 0 to 35% by weight is preferred.
  • the surface roughness be controlled in a range of 0.1 to 20 ⁇ m in terms of Rmax (maximum height) according to JIS regulations. If the surface roughness is less than Rmax of 0.1 ⁇ , it is difficult to obtain a sufficient anchor effect even if a hard carbon film coating layer is formed on the surface. If Rmax is greater than 20 ⁇ , the amount of adsorbed gas such as oxygen increases, and the amount of gas released during formation of the coating layer increases, making it difficult to obtain the degree of vacuum necessary for film formation. Or the adhesion between the substrate and the coating layer is low. However, usually, when Rmax is larger than 8 ⁇ m, voids tend to be formed between the luster and the substrate surface during resin joining, and the variation in resin joining strength increases. More preferably, the range is 0.1 to 8 Am.
  • the depth of the hole formed on the surface of the base material be 100 m or less. If the depth of the holes is greater than 100 m, the amount of gas adsorbed on the surface of the base material increases, and it becomes difficult to form a coating layer with a uniform thickness on the base material. Pits are likely to occur. Also, it is difficult for the resin for joining to sufficiently flow around, and sufficient resin joining strength is maintained. It becomes difficult.
  • an alloy or a composite mainly composed of W and / or Mo and Cu an alloy or a composite mainly composed of A1-Sic, or a composite mainly composed of Si-SiC.
  • a plating layer such as Ni can be previously formed on the surface of the substrate in order to impart corrosion resistance to the substrate and secure bonding strength with the hard carbon film.
  • an intermediate layer may be formed between the hard carbon film and a plating layer such as Ni provided on the substrate or the surface thereof.
  • the intermediate layer include amorphous silicon, polycrystalline silicon, Ge, and SiC.
  • the thickness of the intermediate layer is preferably about 5 to 500 nm. If the thickness is less than 5 nm, it is difficult to completely cover the surface of the base material, and the effect of the intermediate layer does not appear remarkably.
  • the upper limit of the film thickness may be a number: um, but is preferably 500 nm or less in consideration of productivity.
  • the intermediate layer it is possible to use any conventional film forming method such as, for example, the syrup method. In this case, it is effective to perform the formation of the intermediate layer and the formation of the hard carbon film continuously in the same vacuum chamber or multilayer vacuum device without returning the vacuum in the device to atmospheric pressure. . As a result, since the base material does not come into contact with the air, an improvement in the adhesion between the intermediate layer and the hard carbon film can be expected.
  • the resin bonding strength was The temperature was 1.5 kgf / mm 2 or less from the initial stage, and was only less than 1.0 kgf / mm 2 after the temperature cycle test, the PCT test, and the HAST test. Also, in Sample 19 was formed A 1 layer of Comparative Example, although the initial stage to after the temperature cycle test was filed at 1.0 kgf / mm 2 or more, after the PCT and HA ST test 1. O kgf / mm 2 Or less, and the resin bonding strength was significantly deteriorated. Industrial applicability
  • a Cu—W or Cu—Mo alloy or composite, an A 1 —SiC alloy or composite, or a Si—SiC alloy or composite excellent in thermal conductivity and thermal expansion coefficient With regard to semiconductor device members consisting of a body, the resin bonding strength when this member is bonded to another member such as a package using resin is improved and improved, and is high even after various reliability tests such as temperature cycle tests! It is possible to provide a semiconductor device member that can maintain resin bonding strength, and a semiconductor device using the same.

Landscapes

  • Laminated Bodies (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　基板等の半導体装置用部材について、樹脂との接合における接合強度を改善し、温度サイクル試験等の信頼性試験後においても高い樹脂接合強度を維持し得る、優れた樹脂接合性を有する部材を提供する。　Ｗ及び／又はＭｏとＣｕとを主成分とする合金又は複合体、Ａｌ−ＳｉＣを主成分とする合金又は複合体、又はＳｉ−ＳｉＣを主成分とする合金又は複合体を基材１とする半導体装置用部材であり、この基材１の少なくともパッケージ等の他の部材が樹脂を用いて接合される面に硬質炭素膜２からなる被覆層を有する。この基材１の表面粗さはＲmaxで０.１～２０μｍであることが好ましく、硬質炭素膜２の厚みは０.１～１０μｍであることが好ましい。

Description

明細書
半導体装置用部材 技術分野
本発明は、 半導体装置を構成するヒートシンク、 放熱基板、 ハウジング等に用 いられる部材、 特に良好な樹脂接合が可能な半導体装置用の部材、 及びこれを用 いた.半導体装置に関するものである。 背景技術
半導体装置用部材の一つである基板を構成する材料には、 他の装置用部材を組 み合わせた場合に、 組み合わせ界面において熱応力による歪みを発生しないこと が求められる。 そのため、 基板材料の熱膨張率は、 半導体素子やパッケージ等の 他の装置用部材を構成する材料と大きな差がないことが要求される。 特に、 最近 の半導体装置の小型軽量化に伴い、 放熱基板の材料としては、 熱伝導率が高く、 同時に熱膨張率が半導体素子やパッケージ等と大差なく、 しかも軽量な材料が要 求されている。
これらの要求を満たす有望な基板材料として、 W及び/又は M oと C uとを主 成分とする合金又は複合体、 即ち C u— W又は C u— M o合金又は複合体が知ら れている。 また、 A 1又は A 1合金中に S i Cを粒子状に分散させた、 A l— S i Cを主成分とする合金又は複合体、 並びに S i又は S i合金中に S i Cを粒子 状に分散させた、 S i— S i Cを主成分とする合金又は複合体についても知られ ている。
尚、 放熱基板を含めた半導体装置用部材には高度な耐食性が要求されるが、 こ れらを構成する合金又は複合体は裸材では耐食性が得られないため、 従来から表 面に N iや A u等のメツキが施されてきた。 これらのメツキ層は、 従来から行わ れている基板材料とパッケージ等の材料との半田付けの際に、 濡れ性や接合強度 を保っためにも必要であった。 .
し力 し、 近年においては、 放熱基板とパッケージ等の接合方法として、 半田付 けよりも低コストであり、 低い温度で接合が可能な、 樹脂を用いる接合が主流に PC漏 00雇 8624
2 なりつつある。 従来の樹脂を用いたパッケージ等においては、 メツキ前の放熱基 板とリードフレーム等の他の半導体装置用部材とをトランスファーモールド等の 方法で接合した後、 メツキを施していた。 しかし近年では、 放熱基板等に予めメ ツキを施した後、 エポキシ系、 ポリイミド系等の液状樹脂、 シート状樹脂等を用 いてパッケージ基板等に接合する方法が用いられるようになつてきた。
力かる樹脂接合法の場合、 従来からメツキ層として通常使用されている N iや A u.は一般的に樹脂との接合性が悪く、 必要な接合強度を得ることができないと いう問題が生じている。 特に、 一 65°Cと + 150°Cの温度に ¾互にさらす温度 サイクル試験や、 温度 121°C、 相対湿度 （RH) 100%、 2気圧の状態にさ らす PCT試験、 あるいは温度 131°C、 85%RH、 2気圧の状態にさらす H A S T試験等の各種信頼性試験後に、 樹脂接合強度の劣化が著しかつた。
一方、 樹脂接合性の高い金.属材料として、 自然酸化膜が形成されやすい A 1及 び Cuがある。 し力 し、 A1や Cuにおいても、 バルク材の自然酸ィ匕膜と樹脂と の接合強度は、 特に上記の各種信頼性試験後の接合強度において充分ではない。 また、 Cu— W及び Cu— Mo等の W及び Z又は Moと Cuとを主成分とする合 金又は複合体は、 部分的に Cuの自然酸化膜生成面が存在するが、 これだけでは 樹脂との接合強度が低いため、 単独では満足な樹脂接合強度を得ることができな かった。
そこで、 A 1や C u等の金属材料の樹脂接合性を改良することが試みられ、 各 種の方法が提案されている。 例えば、 特開昭 61 -295692号公報及ぴ特開 昭 61— 295693号公報には、 ィンバー板又は銅クラッドィンバー板の基材 の一面に厚みが 500 μ m程度までの A 1等を蒸着又はメツキし、 エポキシ樹脂 等の絶縁層を介して配線回路を形成することにより、 基材と樹脂絶縁層との接合 強度を改善する方法が開示されている。
また、 特開平 10— 284643号公報には、 C u— W又は C u— M o合金に 粒径 0. 1〜 10 μ mの結晶粒子からなる A 1被覆層を施し、その A 1被覆層の表 面に厚み 10〜 800 Aの酸化層を形成することにより、 樹脂接合強度を改善す る方法が開示されている。
しかしながら、 近年における半導体素子の高速化に伴い、 半導体素子からの発 熱がより一層大きくなつているため、 基板とパッケージとの間の樹脂接合強度を 従来よりも更に高めること、 特に HAST試験等の信頼性試験後においても樹脂 接合強度の劣化を少なくすることが要望されている。
特許文献 1
特開昭 61— 295692号公報
特許文献 2
特開昭 61— 295693号公報
特許文献 3
特開平 10— 284643号公報 発明の開示
本発明は、 上記した従来の事情に鑑み、 Cu—W^ Cu—Mo、 A 1 -S i C、 S i— S i C等の合金又は複合体からなる半導体装置用部材について、 樹脂 との接合における接合強度を改善し、 温度サイクル試験等の各種信頼性試験後に おいても高 V、樹脂接合強度を維持し得る、 優れた樹脂接合性を有する半導体装置 用部材、 及びこれを用いた半導体装置を提供することを目的とする。
上記目的を達成するために、 本発明が提供する樹脂接合性に優れた半導体装置 用部材の一^ 3は、 W及び/又は Moと C uとを主成分とする合金又は複合体を基 材とする半導体装置用部材であって、 該基材の少なくとも他の半導体装置用部材 を樹脂により接合する面に硬質炭素膜からなる被覆層を有することを特徴とする ものである。 前記 W及び/又は Moと C uとを主成分とする合金又は複合体は、 Cuを 5〜40重量。 /0含有することが好ましい。
また、 本発明が提供する樹脂接合性に優れた半導体装置用部材の他の一つは、 A 1— S i Cを主成分とする合金又は複合体を基材とする半導体装置用部林であ つて、 該基材の少なくとも他の半導体装置用部材を樹脂により接合する面に硬質 炭素膜からなる被覆層を有することを特徴どするものである。 また、 前記 A1— S i Cを主成分とする合金又は複合体は、 S i Cを 10〜70重量％含有するこ とが好ましい。
更に、 本発明が提供する樹脂接合性に優れた半導体装置用部材の他の一つは、 2003/008624
4
S i— S i Cを主成分とする合金又は複合体を基材とする半導体装置用部材であ つて、 該基材の少なくとも他の半導体装置用部材を樹脂により接合する面に硬質 炭素膜からなる被覆層を有することを特徴とするものである。 また、 前記 S i - S i Cを主成分とする合金又は複合体は、 S iを 1 0〜3 5重量％含有すること が好ましい。
上記本発明の各半導体装置用部材においては、 前記被覆層の厚みは、 いずれも 0 . 1 - 1 0 μ πιであることが好ましい。前記基材の被覆層を形成する面は、その 表面粗さが Rraaxで 0 . 1 ~ 2 0 / mであることが好ましく、また、その表面に存 在する孔の深さが 1 0 0 μ πι以下であることが好ましい。 更に、 前記基材の被覆 層を形成する面と該被覆層との間に、 N iのメツキ層を備えていることが好まし レ、。
また、 本発明は、 上記した本発明の半導体装置用部材を用いた半導体装置を提 供するものである。 図面の簡単な説明
図 1は、本発明による半導体装置用部材のー具体例を示す概略の断面図である。 図 2は、 図 1の半導体装置用部材をパッケージと樹脂接合した半導体装置を示 す概略の断面図である。
図 3は、 基材表面に設けた被覆層と樹脂接合強度の関係を示すグラフである。 発明の実施するための最良の形態
本発明においては、 半導体装置用部材の基材として、 W及び Z又は M oと C u とを主成分とする合金又は複合体力 A 1 - S i Cを主成分とする合金又は複合 体か、 又は S i— S i Cを主成分とする合金又は複合体を使用する。 これらの合 金又は複合体は、 半導体素子やパッケージ等の材料と近似した熱膨張率と、 優れ た熱伝導率とを兼ね備えている。 本発明においては、 これらの合金又は複合体で 構成された基材からなる半導体装置用部材について、 パッケージ等の他の部材と 樹脂で接合する際に、 その基材の少なくとも樹脂と接合すべき面に硬質炭素膜の 被覆層を設けることにより、 その樹脂接合強度を改善することができる。 硬質炭素膜とは、 ダイヤモンド状炭素、 アモルファスカーボン、 i一 C、 DL C (ダイヤモンドライクカーボン） などと呼ばれている、 ァモ ファス状のカー ボン膜である。 グラフアイトなどの結晶炭素ではなく、 ダイヤモンド自体でもな レ、。 この硬質炭素膜の特性はダイヤモンドに類似した点が多く、 特にヌープ硬度 が 2, 000〜 10, O O O k g Zmm2であって非常に硬い材料である。
カかる硬質炭素膜を上記合金又は複合体の基材の表面に被覆層として形成する ことによって、 W— Cuや Mo— Cu、 A 1— S i C、 又は S i— S i Cのいず れかを主成分とする合金又は複合体の基材からなる半導体装置用部材と樹脂との 接合強度を高めることができ、 しかも温度サイクル試験等の各種信頼性試験後に おいても樹脂接合強度の劣化が小さく、 高い樹脂接合強度を維持することができ る。 このように優れた樹脂接着特性は、 硬質炭素膜と樹脂成分との反応速度が極 めて小さいためと考えられる。
この硬質炭素膜からなる被覆層の膜厚については、 0. 1〜1 Ο μπιの範囲が好 ましく、 0. 5〜： L.5 zmの範囲が更に好ましい。硬質炭素膜の膜厚が 0. 1 μ m 未満では高い樹脂接着強度が得られず、 0. 5 ;zm以上とすることで特に望ましい 樹脂接着強度が得られる。 また、 硬質炭素膜の膜厚が 1 Ομΐηを超えると、 生産 性が低下するため好ましくない。 硬質炭素膜は大きい圧縮応力を持つので、 膜厚 が大きくなると応力が強くなり、基材から剥離しやすくなるため、 1. 5/xm以下 の膜厚とすることが望ましい。
硬質炭素膜の成膜には、 例えば、 プラズマ CVD法やイオンビーム蒸着法を用 いることができる。 プラズマ CVD法は、 高周波放電、 直流放電、 マイクロ波放 電等の作用により炭素を含む原料をプラズマとし、 基材表面に堆積させる方法で ある。 このプラズマ CVD法によれば、 プラズマで基材を叩くので表面を活 1·生化 でき、 熱 CVD法等に比べて低い温度で成膜できるという長所がある。 また、 ィ オンビーム蒸着法は、 メタン等の炭化水素をイオン源においてプラズマとし、 引 出電極系で加速してイオンビームとし、 基材表面に照射して堆積させるものであ る。 このイオンビーム蒸着法は、 加速エネルギーが大きいため ip常の蒸着に比べ て炭素が基材内部まで侵入し、 基材との接着性が良いとう利点がある。
プラズマ C V D法とィオンビーム蒸着法を比較すると、 原料をブラズマとする 点は同じであるが、 プラズマ CVD法では、 プラズマをイオンビームとして取り 出すのではなく、 同一空間内にある基材に直接堆積させるので成膜が迅速である ため、 生産性が飛躍的に向上する。 即ち、 プラズマ CVD法の成膜速度はイオン ビーム蒸着法の 3倍以上であり、 バッチ当たりの処理数は数倍〜数十倍である。 また、 プラズマ CVD法とイオンビーム蒸着法は、 ともに基材温度 200°C以下 で硬質炭素膜を成膜することができ、 低温での成膜が可能であるため基材を変質 させる恐れがない。
硬質炭素膜の被覆層を形成する基材は、 従来から基板材料等として使用されて いる W及び Z又は Moと Cuとを主成分とする合金又は複合体、 Al— S i Cを 主成分とする合金又は複合体、 若しくは S i— S i Cを主成分とする合金又は複 合体のいずれかである。 W及ぴ Z又は Moと C uとを主成分とする合金又は複合 体は、 例えば特開昭 59— 21032号公報や特開昭 59—46050号公報等 に記載されている。 また、 A 1— S i Cを主成分とする合金又は複合体は、 特開 平 10— 335538号公報等に記載されている。 S i— S i Cを主成分とする 合金又は複合体は、 特開平 11— 166214号公報等に記載されている。
これらの硬質炭素膜の製造方法については、 W及び/又は Moと Cuを主成分 とする合金又は複合体は、 W粉末及ぴ Z又は M o粉末に C u粉末を加えて焼結し、 得られたスケルトンに C uを溶浸する溶浸法による力、 又は W粉末及び/又は M o粉末と C u粉末の成形体を焼結する焼結法によって製造することができる。 ま た、 A 1— S i Cを主成分とする合金又は複合体は、 铸造法や、 S i Cのプリフ オームに A 1を含浸させる含浸法、 A 1粉末と S i C粉末若しくは A 1— S i C 合金又は複合体の粉末の成形体を焼結する焼結法等によって製造することができ る。 また、 S i— S i Cを主成分とする合金又は複合体は、 铸造法や、 S iじの プリフォームに S iを含浸させる含浸法、 S i粉末と S i C粉末若しくは S i - S i C合金又は複合体の粉末の成形体を焼結する焼結法等によって製造すること ができる。
これらの合金又は複合体は、 半導体素子ゃパッケージ等の材料と近似した熱膨 張率と、 優れた熱伝導率とを兼ね備えている。 例えば、 W及び/又は Moと Cu とを主成分とする合金又は複合体の場合、 C u含有量が 5〜 40重量％の範囲で、 熱膨張係数が通常 5 ~ 1 2 X 1 0— 6/°Cとなる。 A 1— S i Cを主成分とする合 金又は複合体の場合には、 S i C含有量が 1 0〜7 0重量％の範囲で、 熱膨張係 数が 8〜2 0 X 1 0一6 Z°Cとなる。 S i— S i Cを主成分とする合金又は複合体 の場合には、広い組成域にわたって熱膨張係数が 5 X 1 0— 6/°C以下のものが得 られるうえ、 特に S i含有量が 1 0〜3 5重量0 /0の範囲で 2 0 O W/m ' K以上 の高い熱伝導率のものが得られる。
一方、 S i、 G e、 G a A s等からなる現在汎用の半導体素子の熱膨張係数は 3〜4 X 1 0一6 /°C程度、 また基板に接合して用いられるパッケージ部材の熱膨 張係数は現在汎用のセラミックパッケージで 4〜1 0 X 1 0— 6/^：程度、プラス チックパッケージで 7〜1 3 X 1 0一6/。 C程度である。 これらの関係から、 W及 び/又は M oと C uを主成分とする合金又は複合体の C uの含有量は 5〜4 0重 量％の範囲が好ましく、 A 1— S i Cを主成分とする合金又は複合体の S i C含 有量は Γ0〜7 0重量％の範囲が好ましく、 S i— S i Cを主成分とする合金又 は複合体の S i含有量は 1 0〜 3 5重量％の範囲が好ましい。
硬質炭素膜の被覆層を形成する基材の表面性状としては、 表面粗さを J I S規 定における Rmax (最大高さ) で 0 . 1〜 2 0 μ mの範囲にコントロールすること が好ましい。表面粗さが Rmaxで 0 . Ι μ πιより小さいと、 その表面に硬質炭素膜 の被覆層を形成しても充分なアンカー効果を得ることが困難である。また、 Rmax が 2 0 μ πιより大きい場合には、 酸素等の吸着ガスが多くなり、 被覆層形成時に 放出されるガス量が多くなるため、 成膜に必要な真空度を得ることが困難になつ たり、 基材と被覆層の密着性が低くなつたりする。 しかしながら、 通常は Rmax が 8 μ mより大きくなると、 樹脂接合時に樹月旨と基材表面との間に空隙が生じや すくなり、樹脂接合強度のばらつきが大きくなるため、基材表面の Rmaxを 0 . 1 〜 8 A mの範囲とすることが更に好ましい。
また、 上記した基材の表面粗さの条件を満たすために、 基材表面に生じた孔の 深さを 1 0 0 ^ m以下にするこ'とが望ましい。 孔の深さが l O O mよりも深く なると、 前述の基材表面の吸着ガス量が多くなると共に、 基材上に被覆層を均一 な厚みで形成することが困難になるため、 被覆層表面にピットが生じやすい。 ま た、 接合のための樹脂が充分に回り込みにくくなり、 充分な樹脂接合強度を保つ ことが難しくなるからである。
尚、 W及び/又は M oと C uとを主成分とする合金又は複合体、 A 1— S i C を主成分とする合金又は複合体、 あるいは S i - S i Cを主成分とする合金又は 複合体からなる基材には、 基材に耐食性を与え、 硬質炭素膜との接合強度を確保 するために、 その表面に予め N i等のメツキ層を形成することができる。 具体的 には、 電解 N iメツキ、 あるいは無電解 N i一 P又は N i一 Bメツキを、 1〜2 μ mの膜厚で施すことが好ましい。
また、 硬質炭素膜の密着性を向上させるため、 基材又はその表面に設けた N i 等のメツキ層と硬質炭素膜との間に中間層を形成しても良い。 中間層としては、 例えば、 アモルファスシリコン、 多結晶シリコン、 G e、 S i Cなどが挙げられ る。 中間層の膜厚としては、 5〜5 0 0 n m程度が好ましい。 この膜厚が 5 n m 未満では基材表面を完全に覆うことが困難であり、 中間層の効果が顕著に現れな い。 膜厚の上限は数； u mであって良いが、 生産性を考慮すると 5 0 0 n m以下が 好ましい。
中間層の成膜には、 例えば、 卩¥0法ゃ〇¥0法など、 従来のあらゆる成膜法 を利用することが可能である。 その場合、 中間層の成膜と硬質炭素膜の成膜は、 同一の真空槽若しくは多層式の真空装置において、 装置内の真空を大気圧に戻す ことなく連続して行うのが効果的である。 これにより、 基材が大気に触れること がないため、 中間層と硬質炭素膜との間の密着性の向上も期待できる。
本発明の基材表面に硬質炭素膜を設けた半導体装置用部材とパッケージ等の他 の部材との接合に用いる樹脂としては、 例えば、 銀フイラ一やシリカ等のセラミ ッタフィラ一が添加されたエポキシ樹脂、 ヤング率を低下させるためにシリコー ン樹脂を添加したエポキシ樹脂、 これらの添加を行っていないエポキシ樹脂、 前 述のような添加を行ったポリイミド樹脂、 添加を行っていないポリイミド樹脂、 前述のような添加を行ったフエノール樹脂、添加を行っていないフエノール樹脂、 前述のような添加を行つたポリエステル樹脂、 添加を行つていないポリエステル 樹脂、 前述のような添加.を行ったシリコーン樹脂、 添加を行っていないシリコー ン樹脂等を挙げることができる。
本発明の基材表面に硬質炭素膜を設けた部材を用いて、 半導体装置を提供する ことができる。 例えば、 図 1に示すように、 基材 1の全面に厚み 1〜2 μ πιの N iメツキ層 3を形成した後、 素子搭載部を含む一面にプラズマ C VD法により硬 質炭素 （D L C ) 膜 2の被覆層を形成する。 硬質炭素膜の水素含有量は通常 3 0 〜4 0 a t m%の範囲である。 この基材 1の硬質炭素膜 2を設けた一面も中央部 に、 図 2に示すように、 半導体素子 4を搭載した後、 その硬質炭素膜膜 2を設け た一面の外縁部をセラミックスパッケ^"ジ 5の表面とエポキシ樹脂 7を用いて接 合する。 尚、 図 2の符号 6 aはセラミックスパッケージ 5の裏面に形成した半田 バンプ、 符号 6 bは半導体素子 4とセラミックスパッケージ 5を電気的に接続す る半田バンプである。 実施例
半導体装置用部材の基材材料として、 下記表 1に示す組成を有する各複合体を 製造した。 即ち、 〇11ー1^複合体及び。11—^10複合体は、 溶浸法により密度が 実質的に 1 0 0 %となるように製造した。 A 1— S i C複合体は、 焼結法により 製造した。 また、 S i— S i C複合体は、 溶浸法により製造した。
これらの複合体を、 縦 1 0 O mm X横 2 5 mm X厚み 2 mmの板状に加工した 後、表面に研削加工又はプラスト加工を施して、表面粗さが Rmaxで 0 . 5〜1 0 0 μ mの範囲内でそれぞれ下記表 1に示す値となるように加工した。 得られた各 基材の表面に、 下記表 1に示す膜厚を有する硬質炭素 （D L C ) 膜の被覆層をプ ラズマ C V D法により形成して、 本発明の試料 1〜1 7とした。 また、 比較例と して、 上記 D L C膜を形成する代りに、 試料 1 8については電解ニッケルメツキ により基材表面に N i層を形成し、 及び試料 1 9については蒸着法により基材表 面に A 1層を形成した。
このように作製した各試料の樹脂接合強度を測定するために、 J I S K 6 8 5 0に基づいて評価を行った。 使用した樹脂は銀フイラ一を 7 0重量％含有して いる液状のエポキシ樹脂であり、 図 3に示すように、 2つの試料基板 Aの各一端 に上記エポキシ樹月旨 Bを厚さ 2 5 x mとなるよう.に塗布し、 このエポキシ樹脂 B により 2つの試料基板 A同士を接合して、 1 8 0 °Cで 1時間硬化させた。 ェポキ シ樹脂 Bの硬化後、 1 5 0 °Cで 2 4時間の乾燥を施して試験片とした。 T/JP2003/008624
10 このようにして得られた J I S K 6850の各試験片について、 その初期接 合強度と共に、 温度サイクル試験後、 PCT試験 （P r e s s u r e C o o k e r T e s t ) 後、 及び HA S T試験 (H i g h l y Ac c e l e r a t e d S t r e s s T e s t) 後、 それぞれ接合強度を測定し、 その結果を下記表 1 に併せて示した。 尚、 温度サイクル試験は、 150°Cの雰囲気中に 30分及び一 65 °Cに 30分さらすサイクルを、 1000サイクル行った。 PCT試験は、 1 21°CX 100%RHX 2 a t mの不飽和型の P C T試験とし、 300時間行つ た。 また、 HAST試験は、 1 31°CX 85%RHX 2 a tmの試験条件とし、 300時間行った。
上記接合強度の測定は、 精密万能試験機 （オートグラフ） を用いて行った。 即 ち、 図 3に示すごとく、 2つの試料基板 Aを接合した試験片の両端に設けたつか み部 Cを試験機のつかみ具で把持し、 試験片の長軸とつかみ具の中心線が一直線 上になるように注意しながら、 5 Omm/m i nの速度で試験片を長軸方向に引 つ張った。 試験片が破壊するときの最大荷重を記録し、 この値を試験片の榭脂接 着部分の面積で割り、 接合強度とした。
3008624
11
Figure imgf000013_0001
(注） 表中の *を付した試料は比較例である < 樹脂接合強度として基本的に要求されるのは樹脂接合時の初期強度であり、 こ れが一般的に剪断強度で 1.5 k g fZmm 2以上であれば問題ない。 ただし、 こ れに加えて、 温度サイクル試験、 PCT試験、 HA S T試験での剪断強度が重要 となる。 例えば、 1000サイクルの温度サイクル試験の後、 若しくは 300時 間の PC T又は HAST試験の後において、 剪断強度で 1. Ok g f /mm 2以上 あれば全く問題がなく、 充分実用に供することができる。
本発明の各試料 1〜 17は、 上記表 1の結果から分かるように、 初期接合強度 及び各信頼性試験後の接合強度がいずれも上記剪断強度の条件を満たしており、 良好な樹脂接合強度を有していた。 .
—方、 比較例の試料については、 N i層を形成した試料 18では、 樹脂接合強 度が初期から 1. 5 k g f /mm2以下であり、 温度サイクル試験後、 PCT試験 後、 及び HAST試験後はいずれも 1. O k g f /mm2以下に過ぎなかった。 ま た、 比較例の A 1層を形成した試料 19では、 初期から温度サイクル試験後まで は 1.0 k g f /mm2以上であつたが、 P C T試験及び HA S T試験後には 1. O k g f /mm2又はそれ以下となり、 樹脂接合強度の劣化が著しかった。 産業上の利用可能性
本発明によれば、 熱伝導率と熱膨張率に優れた Cu—W又は Cu— Mo合金又 は複合体、 A 1— S i C合金又は複合体、 又は S i— S i C合金又は複合体から なる半導体装置用部材について、 この部材をパッケージ等の他の部材と樹脂を用 いて接合する際の樹脂接合強度が改善向上され、 温度サイクル試験等の各種信頼 性試験後においても高!/、樹脂接合強度を維持し得る半導体装置用部材、 及びこれ を用いた半導体装置を提供することができる。

Claims

請求の範囲
1 . W及び/又は M oと C uとを主成分とする合金又は複合体を基材とす る半導体装置用部材であって、 該基材の少なくとも他の半導体装置用部材を樹脂 により接合する面に硬質炭素膜からなる被覆層を有することを特徴とする半導体 装置用部材。
2 . 前記 W及び Z又は M oと C uとを主成分とする合金又は複合体は、 C uを 5〜 4 0重量％含有することを特徴とする、 請求項 1に記載の半導体装置用 部材。
3 . A 1— S i Cを主成分とする合金又は複合体を基材とする半導体装置 用部材であって、 該基材の少なくとも他の半導体装置用部材を樹脂により接合す る面に硬質炭素膜からなる被覆層を有することを特徴とする半導体装置用部材。
4 . 前記 A 1— S i Cを主成分とする合金又は複合体は、 S i Cを 1 0〜 7 0重量％含有することを特徴とする、 請求項 3に記載の半導体装置用部材。
5 . S i— S i Cを主成分とする合金又は複合体を基材とする半導体装置 用部材であって、 該基材の少なくとも他の半導体装置用部材を樹脂により接合す る面に硬質炭素膜からなる被覆層を有することを特徴とする半導体装置用部材。
6 . 前記 S i一 S i Cを主成分とする合金又は複合体は、 S iを 1 0〜3 5重量％含有することを特徴とする、 請求項 5に記載の半導体装置用部材。
7 . 前記被覆層の厚みが 0. 1〜1 0 i mであることを特徴とする、請求項
1〜 6のいずれかに記載の半導体装置用部材。
8 . 前記基材の被覆層を形成する面は、 その表面粗さが Rmaxで 0 . 1〜2 0 IX mであることを特徴とする、 請求項 1〜 7のいずれかに記載の半導体装置用 部材。
9 . 前記基材の被覆層を形成する面は、 その表面に存在する孔の深さが 1
0 0 μ ιη以下であることを特徴とする、 請求項 1〜 8のいずれかに記載の半導体 装置用部材。 ,
1 0 . 前記基材の被覆層を形成する面と該被覆層との間に、 N iのメツキ 層を備えていることを特徴とする、 請求項 1〜 9のいずれかに記載の半導体装置 用部材。
求項 1〜： L 0のいずれかに記載の半導体装置用部材を用いた半導 一 α
PCT/JP2003/008624 2002-07-17 2003-07-07 半導体装置用部材 Ceased WO2004008530A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CA002485419A CA2485419A1 (en) 2002-07-17 2003-07-07 Member for semiconductor device
AU2003281006A AU2003281006A1 (en) 2002-07-17 2003-07-07 Member for semiconductor device
US10/520,923 US20060102373A1 (en) 2002-07-17 2003-07-07 Member for semiconductor device
EP03741247A EP1542280A4 (en) 2002-07-17 2003-07-07 CONNECTED TO A SEMICONDUCTOR ELEMENT

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002207702 2002-07-17
JP2002/207702 2002-07-17
JP2003098759A JP2004104074A (ja) 2002-07-17 2003-04-02 半導体装置用部材
JP2003/098759 2003-04-02

Publications (1)

Publication Number Publication Date
WO2004008530A1 true WO2004008530A1 (ja) 2004-01-22

Family

ID=30117472

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/008624 Ceased WO2004008530A1 (ja) 2002-07-17 2003-07-07 半導体装置用部材

Country Status (9)

Country Link
US (1) US20060102373A1 (ja)
EP (1) EP1542280A4 (ja)
JP (1) JP2004104074A (ja)
KR (1) KR100981837B1 (ja)
CN (1) CN100343986C (ja)
AU (1) AU2003281006A1 (ja)
CA (1) CA2485419A1 (ja)
TW (1) TWI283463B (ja)
WO (1) WO2004008530A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4382547B2 (ja) * 2004-03-24 2009-12-16 株式会社アライドマテリアル 半導体装置用基板と半導体装置
EP1858078A4 (en) * 2005-01-20 2009-03-04 Almt Corp ELEMENT FOR A SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
US8266748B2 (en) * 2008-07-01 2012-09-18 Whirlpool Corporation Apparatus and method for controlling bulk dispensing of wash aid by sensing wash aid concentration
JP2012158783A (ja) * 2011-01-31 2012-08-23 Denki Kagaku Kogyo Kk アルミニウム−ダイヤモンド系複合体及びその製造方法
JP5893838B2 (ja) * 2011-03-18 2016-03-23 新光電気工業株式会社 放熱部品及びそれを有する半導体パッケージ、放熱部品の製造方法
CN103390596B (zh) * 2012-05-09 2017-03-01 旭宏科技有限公司 半导体的绝缘封装装置及其制造方法
KR102055361B1 (ko) 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
US20160021788A1 (en) * 2014-07-16 2016-01-21 General Electric Company Electronic device assembly
TWI570857B (zh) * 2014-12-10 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680618A (en) * 1982-09-09 1987-07-14 Narumi China Corporation Package comprising a composite metal body brought into contact with a ceramic member
JPH0517227A (ja) * 1991-07-02 1993-01-26 Agency Of Ind Science & Technol 炭化珪素／金属珪素複合体及びその製造方法
WO1995031006A1 (en) * 1994-05-05 1995-11-16 Siliconix Incorporated Surface mount and flip chip technology
WO1996002942A1 (en) * 1994-07-18 1996-02-01 Olin Corporation Molded plastic semiconductor package including heat spreader
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
JP2000297301A (ja) * 1999-04-15 2000-10-24 Sumitomo Electric Ind Ltd 炭化珪素系複合材料とその粉末およびそれらの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60128625A (ja) * 1983-12-15 1985-07-09 Sumitomo Electric Ind Ltd 半導体素子搭載用基板
US4725345A (en) * 1985-04-22 1988-02-16 Kabushiki Kaisha Kenwood Method for forming a hard carbon thin film on article and applications thereof
US5276351A (en) * 1988-10-17 1994-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
JPH02224265A (ja) * 1988-10-19 1990-09-06 Hitachi Ltd 半導体チップの冷却装置及びその製造方法
US5031029A (en) * 1990-04-04 1991-07-09 International Business Machines Corporation Copper device and use thereof with semiconductor devices
EP0878268B1 (en) * 1994-05-23 2002-03-27 Sumitomo Electric Industries, Ltd. Polishing apparatus and method for hard material-coated wafer
KR19990028818A (ko) * 1995-07-14 1999-04-15 와인스타인 폴 금속 볼 그리드 전자 패키지
US6404049B1 (en) * 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
US5858537A (en) * 1996-05-31 1999-01-12 The United States Of America As Represented By The Secretary Of The Navy Compliant attachment
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
KR100292681B1 (ko) * 1998-07-28 2001-11-22 박호군 반도체용열방산체및그의제조방법
JP3399371B2 (ja) * 1998-09-25 2003-04-21 日産自動車株式会社 自動変速機の変速制御装置
EP1114807B1 (en) * 1999-06-14 2005-07-27 Sumitomo Electric Industries, Ltd. Semiconductor device or heat dissipating substrate therefor using a composite material
EP1122780A3 (en) * 2000-01-31 2004-01-02 Ngk Insulators, Ltd. Laminated radiation member, power semiconductor apparatus and method for producing the same
KR101063575B1 (ko) * 2002-09-24 2011-09-07 미츠비시덴키 가부시키가이샤 고온부재의 슬라이딩면 코팅 방법 및 고온부재와 방전표면 처리용 전극
JP4572688B2 (ja) * 2004-04-27 2010-11-04 株式会社豊田中央研究所 低摩擦摺動部材
US7504344B2 (en) * 2004-08-09 2009-03-17 Asm Japan K.K. Method of forming a carbon polymer film using plasma CVD
US7296421B2 (en) * 2005-08-05 2007-11-20 Eminent Supply Corporation Protecting method of article

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680618A (en) * 1982-09-09 1987-07-14 Narumi China Corporation Package comprising a composite metal body brought into contact with a ceramic member
JPH0517227A (ja) * 1991-07-02 1993-01-26 Agency Of Ind Science & Technol 炭化珪素／金属珪素複合体及びその製造方法
WO1995031006A1 (en) * 1994-05-05 1995-11-16 Siliconix Incorporated Surface mount and flip chip technology
WO1996002942A1 (en) * 1994-07-18 1996-02-01 Olin Corporation Molded plastic semiconductor package including heat spreader
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
JP2000297301A (ja) * 1999-04-15 2000-10-24 Sumitomo Electric Ind Ltd 炭化珪素系複合材料とその粉末およびそれらの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1542280A4 *

Also Published As

Publication number Publication date
KR100981837B1 (ko) 2010-09-13
CA2485419A1 (en) 2004-01-22
TWI283463B (en) 2007-07-01
US20060102373A1 (en) 2006-05-18
CN100343986C (zh) 2007-10-17
EP1542280A4 (en) 2011-02-02
TW200409308A (en) 2004-06-01
CN1663042A (zh) 2005-08-31
JP2004104074A (ja) 2004-04-02
KR20050029128A (ko) 2005-03-24
EP1542280A1 (en) 2005-06-15
AU2003281006A1 (en) 2004-02-02

Similar Documents

Publication Publication Date Title
KR20110033117A (ko) 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
JP7471015B2 (ja) 複合材料およびこの複合材料を含む放熱部品
CN111403347A (zh) 一种高可靠性氮化硅覆铜陶瓷基板的铜瓷界面结构及其制备方法
US20160059535A1 (en) Conductive bond foils
EP3093882B1 (en) Electronic circuit device
WO2004008530A1 (ja) 半導体装置用部材
JP5133673B2 (ja) 接着フィルム及びその製造方法
JP4382547B2 (ja) 半導体装置用基板と半導体装置
JPWO2010087432A1 (ja) 放熱基体およびこれを用いた電子装置
JP2008044009A (ja) 熱膨張係数が異なる部材の接合方法
JP2010077013A (ja) 炭素−金属複合体およびこれを用いた回路部材または放熱部材
JP3814924B2 (ja) 半導体装置用基板
JP7141864B2 (ja) 電子部品搭載基板およびその製造方法
JPS58103156A (ja) 半導体素子塔載用基板
US6914330B2 (en) Heat sink formed of diamond-containing composite material with a multilayer coating
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP2003229508A (ja) 高放熱性絶縁基板及びこれを用いたモジュール
CN117923950B (zh) 一种陶瓷基复合材料散热基板及制备方法和应用
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JP4490723B2 (ja) 電子機器部品の放熱基板用の金属被覆炭素材料、及び、当該金属被覆炭素材料を用いた放熱基板
JP4876097B2 (ja) ヒートスプレッダとその製造方法および半導体装置
CN115446407B (zh) 一种高体积分数SiCp/Al基复合材料与AlN陶瓷的钎焊方法
JP2000191386A (ja) 金属被覆炭素材料
JPS6236090A (ja) 窒化アルミニウムの金属化方法
JP4048914B2 (ja) 回路基板の製造方法および回路基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2485419

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 20038140616

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020047020821

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006102373

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10520923

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003741247

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020047020821

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003741247

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10520923

Country of ref document: US