WO2004097914A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2004097914A1
WO2004097914A1 PCT/JP2004/005649 JP2004005649W WO2004097914A1 WO 2004097914 A1 WO2004097914 A1 WO 2004097914A1 JP 2004005649 W JP2004005649 W JP 2004005649W WO 2004097914 A1 WO2004097914 A1 WO 2004097914A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor substrate
mask layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/005649
Other languages
English (en)
French (fr)
Inventor
Kazuhiro Fujikawa
Shin Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to EP04728434A priority Critical patent/EP1619715A4/en
Priority to CA002500182A priority patent/CA2500182A1/en
Priority to US10/528,440 priority patent/US7364978B2/en
Priority to JP2005505848A priority patent/JPWO2004097914A1/ja
Publication of WO2004097914A1 publication Critical patent/WO2004097914A1/ja
Anticipated expiration legal-status Critical
Priority to US12/077,825 priority patent/US7759211B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device in which an impurity implantation region is formed on a surface of a semiconductor substrate by an ion implantation method. And a method of manufacturing a semiconductor device in which impurity ions are implanted.
  • Silicon carbide (S i C) has a wide band gap, and the maximum insulation electric field is about one order of magnitude larger than that of silicon (S i).
  • the carrier mobility is as large as Si
  • the electron saturation drift speed is as large as GaAs
  • the withstand voltage is large, so next-generation power devices such as high-speed switching devices or high-power devices This material is expected to be applied to semiconductor devices (especially junction field effect transistors (JFETs)).
  • JFETs junction field effect transistors
  • the crystal structure of S i C has a hexagonal close-packed structure and a cubic close-packed structure.
  • the hexagonal close-packed structure there are many structures with different repetition periods of layers.
  • Crystal polymorphs (polytypes) are known. Representative polytypes include 3C, 4H, 6H, and the like.
  • C means cubic
  • H means hexagonal
  • the number before it means the repetition period.
  • the cubic form is only 3 C, which is referred to as -S i C, and collectively as a-S i C.
  • S i C—vertical MOS semiconductor devices, S i C—JFET devices, etc. are expected to achieve very good characteristics, but in fact, good characteristics have been achieved. There are few reports that this has been achieved, and there are also few cases where it is actually manufactured. The cause is
  • a p-type impurity and an n-type impurity are selectively introduced using the same mask and are thermally diffused to achieve a precise channel density.
  • the dimensions of the channel which determines the characteristics of the semiconductor device such as JFET, can be very precisely controlled, and the semiconductor device such as JFET can be manufactured with high yield.
  • the activation rate of ion-implanted impurities is poor, and high-temperature ion implantation at 300 ° C. or higher may be performed in order to improve the activation rate.
  • the resist film cannot be suitably used as a mask layer for ion implantation.
  • the mask layer tends to crack or peel at high temperatures.
  • SiC semiconductor substrate also referred to as a SiC device in this specification
  • ion implantation in a high-temperature environment is performed to suppress crystal damage. is necessary.
  • the mask layer containing S i 0 2 as the material has excellent characteristics that can withstand the high Engineering Nerugi injected in a high-temperature environment. Using such characteristics, S I_ ⁇ 2 film was subjected to ion implantation with a mask layer, then a technique of forming a doped region of sufficient depth by thermal diffusion, JP-A 1 0 2 5 No.
  • impurity ions such as B are injected. Since the Si 2 film serves as a mask, impurity ions are implanted only into the opening of the Si 0 2 film. In ion implantation, ions of dopants obtained by discharging gases such as As H 3 , PH 3 , and BF 2 are accelerated from several 10 keV to several 100 keV and implanted into the substrate. Is the way. Next, after injecting impurities by thermal diffusion, the SiO 2 film is dissolved and removed with hydrofluoric acid. Thereafter, in the manufacturing process of the semiconductor device, such thin film formation, photolithography, etching and ion implantation are repeatedly performed.
  • the mask layer using the S i 0 2 since the restriction to the injection depth of ion implantation is a problem that arise, are manufactured in Ha Mari use of the semiconductor device using the S i C semiconductor substrate Not. Moreover, even if it is used, there is a problem that complicated processes are required to overcome the above drawbacks. Disclosure of the invention
  • An object of the present invention is to enable ion implantation at a high temperature by accelerating ions with high energy, and to easily perform region-selective and sufficient depth impurity implantation into a semiconductor substrate, particularly an ICS semiconductor substrate. It is an object of the present invention to provide a method of manufacturing a semiconductor device which can be carried out at any time.
  • a method of manufacturing a semiconductor device is a method of manufacturing a semiconductor device in which an impurity implantation region is formed on a surface of a semiconductor substrate by an ion implantation method.
  • another manufacturing method of the semiconductor device of the present invention is a method for manufacturing a semiconductor device for forming an injection area of impurities on the surface of the semiconductor substrate by ion implantation, the surface of the semiconductor base plate, S I_ ⁇ 2 A step of forming a mask layer including a film and a metal thin film; and a step of implanting impurity ions.
  • a SiC semiconductor substrate can be used as the semiconductor substrate. Impurity ions can be prevented from being implanted into a region of the semiconductor substrate where the mask layer is formed, and impurity ions can be implanted into a region where the mask layer is not formed.
  • the semiconductor substrate is heated to preferably at least 300 ° C., more preferably at least 500 ° C., and the impurity ions are implanted.
  • the polyimide resin film is preferably a photosensitive polyimide resin film, and the thickness of the polyimide resin film is determined by the depth of the impurity to be implanted in a region of the semiconductor substrate where the polyimide resin film is not formed. It is preferably at least twice as large as Po It is preferable that a metal thin film or a thin film made of SiO 2 be formed between the imide resin film and the semiconductor substrate.
  • S I_ ⁇ when forming the mask layer comprises 2 film and a metal thin film, a semiconductor substrate, preferably 3 0 0 ° C ⁇ 5 0 0 ° C, more preferably 5 0 0 ° C ⁇ 8 0 0
  • the mask layer is preferably composed of three or more layers, and the average thickness of the SiO 2 film and the average thickness of the metal thin film are each preferably 500 nm to 1.5 ⁇ m.
  • the mask layer is preferably provided with an S i or thin metal film as the lowermost film, or provided with a SiO 2 film or a metal thin film as the uppermost film.
  • Such S I_ ⁇ 2 film can be preferably formed by a SOG method.
  • FIGS. 1A to 1E are process diagrams showing a method for manufacturing a semiconductor device of the present invention.
  • FIG. 2 is a diagram showing the relationship between the thickness of the polyimide resin film and the depth of the impurity (A 1) to be implanted.
  • FIG. 3 is a cross-sectional view showing an embodiment of the present invention in which a thin film is formed between a polyimide resin film and a SiC semiconductor substrate.
  • 4A to 4E are process diagrams showing a method for manufacturing a semiconductor device of the present invention.
  • the method of manufacturing a semiconductor device includes a step of forming a mask layer having a polyimide resin film on the surface of the semiconductor substrate and then implanting impurity ions.
  • the semiconductor substrate used in the present invention is preferably a SiC semiconductor substrate among conventionally known semiconductor substrates.
  • Silicon carbide (SiC) has a wide band gap, The maximum insulation electric field is about one order of magnitude higher than that of silicon (Si), and the carrier mobility is as large as Si.
  • the saturation drift speed of the electrons is as high as that of GaAs, and it has excellent characteristics of high withstand voltage.
  • the mask layer of the present invention described below can perform high energy implantation in a high-temperature environment on a semiconductor substrate such as a SiC semiconductor substrate where the thermal diffusion of impurities is small. This is because it exhibits an excellent characteristic that the impurity can be implanted.
  • the SiC semiconductor substrate refers to a semiconductor substrate containing SiC as a material.
  • the SiC semiconductor substrate does not need to include only SiC as a material, and may include other components as a material as long as the excellent characteristics of SiC are not impaired.
  • the crystal structure of SiC used in the present invention is not particularly limited.
  • SiC having a hexagonal close-packed structure or a cubic close-packed structure can be used.
  • hexagonal close-packed structure of Si there are many structures with different layer repetition periods, and more than 100 types of polymorphs (polytypes) are known. It may be.
  • 3C, 4H, 6H and the like can be used as typical polytypes.
  • C means cubic
  • H means hexagonal
  • the number before it means the repetition period.
  • the cubic form is only 3C, which is called jS-SiC, and the others are collectively called Hi-SiC.
  • the semiconductor substrate used in the present invention is not particularly limited to the SiC semiconductor substrate, and any conventionally known semiconductor substrate can be used. Even when the mask layer used in the present invention is applied to a semiconductor substrate other than a SiC semiconductor substrate, the impurity can be implanted by high-energy ions at a high temperature, and a sufficient impurity implantation depth can be obtained. Because you can do it.
  • FIGS. 1A to 1E show a method of ion-implanting a SiC semiconductor substrate using a photosensitive polyimide resin film.
  • a photosensitive polyimide resin film 2 is formed on a SiC semiconductor substrate 1.
  • a light 4 is irradiated through a mask 3 having a predetermined pattern, developed, and baked to obtain a SiC semiconductor as shown in FIG. 1C.
  • the polyimide resin film 2a having a predetermined pattern can be easily formed on the substrate.
  • the ions 5 are implanted into the SiC semiconductor substrate 1 through a mask layer provided with a polyimide resin film to form an impurity region 1a.
  • a SiC semiconductor substrate 1 having an impurity region 1a as shown in FIG. 1E is obtained.
  • the implantation of the impurity ions is preferably carried out by heating the SiC semiconductor substrate to 300 ° C. or higher in order to suppress the crystal structure of the SiC semiconductor substrate from becoming amorphous. It is more preferable that the impurity ions are implanted by heating the substrate.
  • the substrate temperature is preferably 100 ° C. or lower, more preferably 800 ° C. or lower, for the purpose of preventing sublimation of SiC.
  • Polyimide is a condensation polymer synthesized from a bifunctional carboxylic anhydride and a primary diamine, and has an imido structure (one CO—NR—CO) in the main chain of the polymer skeleton.
  • aromatic heterocyclic polyimides are preferable because they have excellent mechanical properties and have high stability to heat and oxidation. Further, among aromatic heterocyclic polyimides, polyimides derived from aromatic diamines and aromatic dianhydrides are more preferable because they are stable to heat.
  • the polyimide resin film is preferably formed of a photosensitive polyimide resin in that a mask having a predetermined pattern can be easily formed on the SiC semiconductor substrate.
  • Photosensitive polyimide resin film can be formed by applying the S i C semiconductor substrate, such as when the S i 0 2 as a mask material, complex, including photolithography with the photoresists A simple process is not required, and region-selective ion implantation can be easily performed on the SiC semiconductor substrate.
  • the production efficiency is high because the CVD method and dry etching are not required.
  • the thickness of the polyimide resin film formed on the SiC semiconductor substrate is preferably at least twice the depth of the impurities implanted in the region of the SiC semiconductor substrate where the polyimide resin film is not formed. . 4 Acceleration energy for H—SiC semiconductor substrate 3 4 0 ke V, a dose of 1. 0 X 1 0 in 15 cm- 2, in case of implanting A 1 ions, figure relationship between the depth of the impurity (A 1) which is the thickness of the injection of the polyimide resin film 2 It is shown in
  • the impurity depth is 1. ⁇ ⁇ in the region where the polyimide resin film is not formed.
  • the depth of the impurity is 0.0 ⁇ m and the A1 ion is completely blocked. Therefore, according to the energy of the ions to be implanted, the implanted ions are completely blocked by forming a polyimide resin film having a thickness of at least twice the depth of the impurity region to be implanted. Thus, the selection of the ion implantation region can be ensured.
  • the polyimide resin film 32 and S between the i C semiconductor substrate 3 1, Shi preferred is a mode of forming a thin film 3 6 made of a metal thin film or S i 0 2 Re.
  • the thickness of the A 1 Ru metal film or S I_ ⁇ 2 Tona made of thin film, thin film in that it can easily remove the polyimide resin film by wet etching, 0. 0 2 im or more, 0 0 or more is more preferable.
  • the thickness of such a thin film is preferably 0.5 ⁇ or less, more preferably 0.2 ⁇ or less, in order to easily remove the thin film by etching and suppress side etching. Therefore, such a thin film, for example, embodiments of thickness 0. L M m extent form is preferred.
  • Thin film made of S i 0 2 before forming the polyimide resin film is formed into S i C semiconductor substrate, the exposure of the polyimide resin film, developing, after firing, the cavity of the polyimide resin film It is preferable to remove a thin film made of a certain SiO 2 or the like by photo-etching, since the ion implantation can proceed smoothly without being hindered by the thin film.
  • Another manufacturing method of the semiconductor device of the present invention includes a method of forming a mask layer including a SiO 2 film and a metal thin film on a surface of a semiconductor substrate. Forming a semiconductor substrate and implanting impurity ions into the surface of the semiconductor substrate.
  • Such a mask is Even at a thickness that can prevent ion implantation, cracks are unlikely to occur in the mask layer containing Si 2, and by using such a mask layer, a semiconductor substrate, such as a SiC semiconductor substrate, that has small thermal diffusion of impurities, In this case, ion implantation can be performed by high energy at a high temperature, and the impurity can be implanted to a sufficient depth.
  • FIG. 4A to 4E are process diagrams showing a method for manufacturing a semiconductor device of the present invention.
  • a composite film including a SiO 2 film and a metal thin film is formed as a mask layer on a surface of a semiconductor substrate.
  • FIG. 4A shows a step of forming a mask layer 103 in the method for manufacturing a semiconductor device of the present invention.
  • a mask layer 103 is formed on the surface of a semiconductor substrate 101.
  • the semiconductor substrate 101 including the SiC semiconductor is as described above. Further, in the example shown in FIG.
  • ion implantation through a mask layer is the only practical method for selectively introducing impurities.
  • implantation of impurity ions in a region where a mask is formed can be prevented, and impurity ions can be implanted only in a region where a mask is not formed.
  • a mask layer formed on the semiconductor substrate in order to select the area to be ion implantation, the S I_ ⁇ 2 film and metallic thin film as shown in FIG. 4 A By forming the film as a composite film, region-selective ion implantation can be performed on a semiconductor substrate such as a SiC semiconductor substrate having low thermal diffusion of impurities, while suppressing damage to the crystal structure.
  • the mask layer of the present invention is a mask layer used when impurity ions are implanted into a semiconductor substrate, and is a mask layer including a SiO 2 film and a metal thin film.
  • S i 0 2 film May be any oxide film containing Si 2 as a material. This is because an oxide film containing Sio 2 as a material has excellent characteristics that can withstand high energy injection in a high-temperature environment. Further, S io 2 film need not contain only S io 2 as a material, may contain other components as material within a range not to impair the S I_ ⁇ 2 of superior characteristics.
  • the SiO 2 film provided in the mask layer is not particularly limited, and can be formed by a conventionally known method.
  • a SiO 2 film can be formed by a SOG method.
  • the SOG method mainly refers to dissolving silanol [(OR) m R n S i (OH) 4 J in a solvent such as alcohol, spin-coating the solution on a wafer, and then heat curing the pure S i 0 (herein, also referred SOG film.) insulating layer near the second composition means the resulting Ru way.
  • the S I_ ⁇ 2 film includes SOG film.
  • the SOG film includes an inorganic SOG film and an organic SOG film depending on the type of the silanol compound.
  • the S ⁇ G method has an advantage in that a thin film can be formed using a liquid, so that the space between narrow wirings can be filled.
  • the average thickness of the SiO 2 film provided in the mask layer of the present invention is preferably 500 nm or more, more preferably 80 O nm or more. Further, the average thickness is preferably 1.5 ⁇ m or less, more preferably 1.2 ⁇ or less. If the average thickness of the S I_ ⁇ 2 film is less than 500 Itapaiarufa, the energy of ion implantation can be prevented by the S i 0 2 film is limited, there is a tendency that the implantation depth of I O emissions injection is reduced. Further, if the average thickness of the S I_ ⁇ 2 film exceeds 1. 5 m, cracks tend to occur in a high temperature environment to S I_ ⁇ 2 film.
  • the metal thin film provided on the mask layer may be a thin film containing metal as a material, but a metal vapor-deposited film is particularly preferable.
  • the metal deposited film can be easily obtained by depositing a metal on an oxide film containing Si 2 as a material or a SiC semiconductor substrate by a conventionally known method.
  • a metal vapor deposition method for example, it is preferable to form the metal thin film by EB vapor deposition.
  • the average thickness of the entire mask layer can be increased to 1.5 ⁇ or more without the average thickness of the SiO 2 film exceeding 1.5 ⁇ . It can be. Therefore, the SiO 2 film is less likely to crack even in a high temperature environment, and ion implantation of high energy can be prevented.
  • the metal thin film provided in the mask layer is not particularly limited, and any conventionally known metal may be used.
  • a thin film containing a metal as a material can be used.
  • a thin film containing a metal such as aluminum, nickel or gold as a material can be used.
  • the metal thin film does not need to include only metal as a material, and may include other components as a material as long as excellent properties of the metal thin film are not impaired. ⁇
  • the average thickness of the metal thin film provided in the mask layer is preferably 500 nm or more, more preferably 800 nm or more.
  • the average thickness is preferably 1.5 m or less, more preferably 1.2 ⁇ or less. If the average thickness of the metal thin film is less than 5 0 0 nm, cracks are likely to occur in the S I_ ⁇ 2 film in a high temperature environment, the ion Note input with high engineering Nerugi tends to become difficult. On the other hand, when the average thickness of the metal thin film is larger than 1.5 ⁇ , side etching tends to increase when patterning the mask.
  • the mask layer of the present invention is a mask layer used when impurity ions are implanted into a semiconductor substrate.
  • the mask layer may include a Si 2 film and a metal thin film. It may have a two-layer structure of a thin film and a ', or may have a structure of three or more layers. By having a structure of three or more layers, there is an advantage that the SiO 2 film does not easily crack even in a high-temperature environment, and ion implantation of high energy can be prevented by increasing the thickness of the entire mask layer.
  • the mask layer of the present invention includes an SiO 2 film as the lowermost film. With such a structure, it is possible to prevent metal ions derived from the metal thin film from contaminating the semiconductor substrate such as the SiC semiconductor substrate.
  • the mask layer is preferably provided with a metal thin film as the lowermost film. With such a structure, removal of the mask layer from the semiconductor substrate after ion implantation can be facilitated.
  • the mask layer of the present invention includes an SiO 2 film as the uppermost film.
  • SiO 2 film As the uppermost film.
  • the mask layer includes a metal thin film as an uppermost film. This structure, clad in S I_ ⁇ 2 film If any damage occurs, its effects can be minimized.
  • the mask layer of the present invention particularly preferably has a structure including a sio 2 film, a metal thin film, and a Si 2 film in order from the bottom layer.
  • the average thickness of the entire mask layer should be 1.5 ⁇ or more without the average thickness of the SiO 2 film exceeding 1.5 ⁇ . Can be. Therefore, the SiO 2 film is unlikely to crack even in a high temperature environment, and ion implantation of high energy can be prevented as a whole of the mask layer.
  • the semiconductor device 100 having the mask layer 103 formed in FIG. 4B is coated with a resist material on the mask layer 107a.
  • the resist material is cured by pattern exposure using the lath mask 111 to form a resist film 109.
  • the resist material is not particularly limited, and a conventionally known resist material can be selected and used according to conditions.
  • the glass mask is not particularly limited, and pattern exposure can be performed using a conventionally known glass mask.
  • the semiconductor device 100 having the resist film 109 formed in FIG. 4B is formed by a resist film 109 by RIE, wet etching, or the like.
  • the mask layer 103a patterned by etching is formed by utilizing the above.
  • the conditions for etching by the RIE method or the like are not particularly limited, and etching can be performed under conventionally known conditions. For example, etching can be performed using a parallel-plate-type RIE device, an acidic solution, or the like.
  • the semiconductor device 100 injects impurities into the SiC semiconductor substrate 101 by an ion implantation method.
  • the type of impurities used in the present invention is not particularly limited, and can be appropriately selected depending on the structure and purpose of the semiconductor device to be manufactured. For example, aluminum, boron, nitrogen, phosphorus, and the like can be selected.
  • the conditions for the ion implantation are not particularly limited, and the ion implantation can be performed under conventionally known conditions. However, as the device used for the ion implantation, a high-current ion implantation device or the like is preferably used.
  • the dose of the ion implantation in the present invention is preferably 1 ⁇ 10 15 cnT 2 or less.
  • the dose exceeds 1 X 1 0 15 cm- 2
  • newly NOTE-injected ions This is because the injected ions tend to collide and be pushed deeper.
  • the dose exceeds 1 ⁇ 10 17 cm— 2 , the SiC crystal is easily broken, and the crystal is easily formed into an amorphous state.
  • the substrate temperature at the time of ion implantation in the present invention is desirably 300 ° C. or higher, in order to suppress damage to the crystal structure (amorphization) of the SiC semiconductor substrate due to ion implantation. More preferably, it is 500 ° C. or higher. Further, the substrate temperature is preferably 100 ° C. or lower, more preferably 800 ° C. or lower, for the purpose of preventing sublimation of SiC.
  • the angle of ion implantation in the present invention is not particularly limited, and the ion implantation may be performed at any angle that has been employed in a conventionally known ion implantation method. For example, an angle perpendicular to the substrate may be used. It is preferable to perform ion injection.
  • the mask layer 103 a of the semiconductor device 100 into which the impurities are ion-implanted in FIG. 4D is removed.
  • the method for removing the mask layer is not particularly limited, and a conventionally known method for removing the mask layer can be used. For example, it is preferable to remove the mask layer by dissolving with an acidic solution.
  • Ion implantation method of impurities into the semiconductor substrate in the present invention the surface of the semiconductor substrate, forming a mask layer and a S I_ ⁇ 2 film and a metal thin film, the impurity ions are implanted on the front surface of the semiconductor substrate Performing the step.
  • the details of the method for injecting impurities into a semiconductor substrate according to the present invention are the same as the details of the method for manufacturing a semiconductor device according to the present invention.
  • a negative photosensitive polyimide resin (DuPont Microsystems, Inc.) is placed on a 4H—SiC semiconductor substrate 1 with a diameter of 5 inches and a thickness of 600 m. HD 410) was spin-coated and dried in an air atmosphere to form a photosensitive polyimide resin film 2 having a thickness of 3.0 ⁇ m.
  • the photosensitive polyimide resin 'film 2 is irradiated with light 4 through a mask 3 having a predetermined pattern, and then developed with a dedicated developer composed of an organic solvent.
  • a dedicated developer composed of an organic solvent.
  • a patterned polyimide resin film 2a was formed on a region of the SiC semiconductor substrate where impurities were not implanted.
  • the use of photosensitive polyimide resin makes it easier to form a mask than by photolithography. I was able to. 'Subsequently, the SiC semiconductor substrate 1 and the polyimide resin film are heated to 500 ° C., and as shown in FIG. 1D, A 1 ions 5 are passed through the patterned polyimide resin film 2a.
  • the impurity was implanted into the SiC semiconductor substrate 1 to form an impurity region 1a.
  • the A 1 ion was implanted at an acceleration energy of 340 keV and a dose of 1.0 ⁇ 10 15 c ⁇ 2 .
  • a 0.1 ⁇ thick metal thin film 36 made of A1 was formed between the polyimide resin film 32 and the SiC semiconductor substrate 31.
  • a SiC semiconductor substrate having an impurity region was manufactured. Since a metal thin film made of A1 was formed between the polyimide resin film and the SiC semiconductor substrate, when the polyimide resin film was wet-etched with phosphoric acid after ion implantation, the polyimide resin film became With one metal thin film as a boundary, it was easily removed from the SiC semiconductor substrate, and the production efficiency was improved.
  • the thin film made of A1 is formed on the SiC semiconductor substrate before the polyimide resin film is formed, and after the polyimide resin film is exposed, etched, and baked, the thin film of A1 is formed in the void portion of the polyimide resin film. Since the thin film consisting of was removed by wet etching, ion implantation was not hindered.
  • Thin film made of S i 0 2 before forming the polyimide resin film is formed into S i C semiconductor substrate, the exposure of the polyimide resin film, development, post-baking, the pores of the polyimide resin film Since the thin film composed of Si 2 in the above was removed by wet etching, ion implantation was not hindered.
  • a 1 cm square 4H—SiC substrate (surface orientation is inclined about 8 degrees from the 0001 plane) was prepared.
  • the Si ⁇ 2 films 107a and 107b were formed by the SOG method, and the A1 metal thin film 105 was formed by a metal vapor deposition method.
  • a resist material is applied on the SiO 2 film 107a, and the resist material is cured by pattern exposure using a glass mask 111 to form a resist film '109. did. Thereafter, the SiC semiconductor substrate 101 on which the resist film 109 was formed was etched via the resist film 109 by RIE to form a patterned mask layer 103a (FIG. 4C). Subsequently, as shown in FIG. 4D, Al ions were implanted into the SiC semiconductor substrate 101 as impurities by ion implantation into the SiC semiconductor substrate 101 via the mask layer 103a.
  • the SiC semiconductor substrate and the mask layer are heated to 500 ° C in advance, and the A1 ion implantation is performed at an acceleration energy of 340 keV and a dose of 1.0 ⁇ 10 15 cm— 2.
  • the patterned mask layer 103a was removed from the SiC semiconductor substrate 101 implanted with the impurity ions in FIG. 4D by dissolving with hydrofluoric acid (FIG. 4E).
  • the obtained SiC semiconductor substrate 101 was annealed in Ar at 1700 ° C. for 30 minutes and evaluated by SIMS, in the region covered with the patterned mask layer 103a.
  • the result showed that A 1 was not detected, indicating that injection of 340 keV of A 1 acceleration energy could be prevented.
  • the depth of the impurity region 115 was 1-1 Aim, and an impurity region having a depth that could not be reached by the conventional SiO 2 mask was obtained.
  • evaluation by Raman scattering measurement revealed that the crystal structure of the SiC semiconductor substrate 101 was not damaged.
  • the S i C semiconductor substrate except that a laminate of S i 0 2 film (average thickness 3 ⁇ ⁇ ) mask layer composed of only the A 1 ion implantation S i C semiconductor substrate in the same manner as in Example 4 Done.
  • the S i C semiconductor substrate implanted impurity ions it was evaluated in the same manner as in Example 4, cracks occur in the mask layer consisting of S I_ ⁇ 2 film (average thickness 3 m), from the portion A 1 was detected, and it was found that the mask layer consisting of only the SiO 2 film (average thickness 3 ⁇ ) could not sufficiently prevent the injection of the A 1 ion's acceleration energy of 340 keV. .
  • the crystal structure of the SiC semiconductor substrate 101 was not damaged.
  • the present invention it is possible to easily perform region-selective ion implantation of high energy enrichment on the surface of a semiconductor substrate such as a SiC semiconductor substrate while suppressing damage to the crystal structure, Impurity implantation at a sufficient depth is possible. Also, the mask layer does not crack even in a high temperature environment.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

高温下、イオンを高エネルギで加速して行なうイオン注入を可能とし、半導体基板（１，１０１）、特にＳｉＣ半導体基板への領域選択的で、十分な深さの不純物注入を簡便に行なうことのできる半導体装置の製造方法を提供することを目的とする。このため、本発明の半導体装置の製造方法は、半導体基板（１，１０１）の表面に、ポリイミド樹脂膜（２）、または、ＳｉＯ2膜（１０７ａ，１０７ｂ）と金属薄膜（１０５）を備えるマスク層を形成する工程と、不純物イオンの注入を行なう工程を備えることを特徴とする。

Description

明細書 半導体装置の製造方法 技術分野
本発明は、 イオン注入法により、 半導体基板の表面に不純物の注入領域を形成 する半導体装置の製造方法に関し、 さらに詳細には、 S i C半導体基板の表面に イオン注入用のマスクを形成した後、 不純物イオンの注入を行なう半導体装置の 製造方法に関する。 背景技術
炭化ケィ素（S i C ) は、バンドギャップが広く、最大絶縁電界がシリコン（S i ) に比較して約一桁大きい。 また、 キャリアの移動度が S iなみに大きく、 電 子の飽和ドリフト速度が G a A sなみに大きく、 かつ耐圧が大きいので、 高速ス イッチング素子または大電力用素子などの次世代の電力用半導体素子 （特に、 接 合型電界効果トランジスタ （ J F E T： Junction Field Effect Transistor ) など） への応用が期待される材質である。
S i Cの結晶構造には、 六方最密充填構造と立方最密充填構造とがあり、 六方 最密充填構造ではさらに層の繰返し周期の違うものが数多く存在し、 1 0 0種以 上の結晶多形（ポリタイプ）が知られている。代表的なポリタイプとして、 3 C、 4 H、 6 Hなどがある。 Cは立方晶を、 また Hは六方晶を意味し、 その前の数字 は繰り返し周期を表す。 立方晶形は 3 Cのみであり、 これを - S i C、 その他 をまとめて a - S i Cと呼んでいる。
最近では電力用素子としてショットキーダイオード、 縦型 M〇S F E T、 J F E T、 サイリスタなど、 あるいは、 最も汎用的な半導体装置である CMO S— I Cが試作され、 その特性から従来の S i半導体装置と比較して非常に良好な特性 を実現する可能性があることが示唆されている。
ところが、 S i C—縦型 MO S半導体素子、 S i C— J F E T素子などでは、 非常に優れた特性の実現が期待されるものの、 実際には、 これまで良好な特性が 実現した旨の報告は少なく、実際に製造されているケースも少ない。その原因は、
S i C半導体基板へのイオン注入などの工程において微細加工の制御が困難であ ることにある。
S i系半導体基板を用いる半導体素子では、 p型不純物と n型不純物とを同一 のマスクにより選択的に導入し、 熱拡散することによって、 精密なチャネル密度 が実現される。 すなわち J F E Tなどの半導体素子の特性を左右するチャネルの 寸法などが非常に精密に制御可能で、 歩留まり良く J F E Tなどの半導体素子の を作ることができる。
これに対し、 S i C半導体基板を用いる半導体素子では、 S i系半導体基板に 比べて不純物の拡散がほとんど起きないため、 S i系半導体基板を用いる半導体 素子のような精密なチャネル密度などの制御を実現することが難しレ、。そのため、 チヤネノレ抵抗などが大きくなり、 また、 そのばらつきも非常に大きなものとなつ てしまう傾向がある。 その結果、 期待されたような S i C半導体素子の特性が十 分に実現されていないのが現状である。
また、 S i C半導体基板を用いる半導体素子では、 イオン注入した不純物の活 性化率が悪く、 活性化率を向上するために、 3 0 0 °C以上での高温のイオン注入 を行なうこともあり、 レジスト膜をイオン注入のマスク層として好適に使用でき ないという問題がある。 さらに、 シリコン酸化膜やポリシリコン膜などをマスク 層として用いても、 高温によりマスク層のひび割れや剥離が起こる傾向があると いう問題がある。
上述のように、 S i C半導体基板を用いる半導体素子 （本明細書において、 S i Cデバイスとも記載する。） の製造の際には、結晶損傷の抑制のため高温環境下 でのィォン注入が必要である。
そこで、 高温環境下でのイオン注入においてマスク層として用いることのでき る材質の開発が求められており、関係各方面で技術開発が行われている。ここで、 S i 02を材質として含有するマスク層は、高温環境下での高工ネルギ注入に耐え 得る優れた特性を有する。 このような特性を利用して、 S i〇2膜をマスク層とし てイオン注入を行い、 その後、 熱拡散により十分な深さの不純物注入領域を形成 する技術が、 特開平 1 0— 2 5 6 1 7 3号公報および 「パワーデバイス 'パワー I Cハンドブック」 （電気学会高性能高機能パワーデバイス 'パワー I C調査専門 委員会編， コロナ社， 1 9 9 6年 7月， p . 3 8 - 4 1 ) に開示されている。 たとえば、 シリコン基板上に C V D法により S i〇2膜を全面に形成した後、 フ ォトリソグラフィ法によりマスクパターンを形成する。 フォトリソグラフィ法で は、 S i 02膜の全面にフォトレジストを形成し、 穴を開けたい部分にのみ光を当 て、 フォ トレジストを感光し、 感光した部分を現像により除去する。 つぎに、 残 つたフォトレジストの上から下地の S i〇2膜をドライエッチングにより開口し、 エッチングの後、 フォトレジス トを除去すると、 S i 02のマスクパターンが得ら れる。
つづいて、 Bなどの不純物ィオンを 1 X 1 0 14 c m— 2程度注入する。 S i〇2膜 がマスクとなるため、 S i 02膜の開口部にのみ不純物イオンが注入される。 ィォ ン注入は、 A s H3、 P H3、 B F2などのガスを放電して得られるドーパントのィ オンを、 数 1 0 k e V〜数 1 0 0 k e Vに加速して基板に打ち込む方法である。 つぎに、熱拡散により不純物を押し込んだ後、 S i 02膜をフッ酸で溶解して除去 する。 その後、 半導体装置の製造工程においては、 このような薄膜の形成、 フォ トリソグラフィ、 エッチングおよびイオン注入が繰り返し行なわれる。
しかし、 S i Cデバイスの製造の際には、 S i C半導体基板における不純物の 熱拡散が小さいため、 十分な深さの不純物注入を行なうためには、 高工ネルギで のイオン注入が必要である。 そして、 S i 02を用いるマスク層は、 Ι μ πιを超え る厚さになるとクラックが生じやすいため、 イオン注入のマスク層としては使用 しにくいという問題がある。
一方、 S i〇2を含有する酸化膜の厚さを 1 μ ιη以下とすると、 この酸化膜によ り阻止できるイオン注入のエネルギが小さくなるため、 イオンを高工ネルギで加 速できず、イオン注入の深さはせいぜい 0 . 3 μ πιにとどまる。 よって、一般に、 半導体装置に必要な 0 . 6 m〜l ^ mの注入深さを得ることが困難であり、 S i C半導体基板用のマスクとして S i〇2は好適に用いることができないという 問題がある。
また、 S i 02をマスク材料として利用するときは、 C V D法による S i〇2膜 の形成、 レジストを用いたフォトリソグラフィ、 ドライエッチングによる S i〇2 膜の開口、イオン注入および S i o2膜の除去という一連の複雑な工程が必要とな る。 さらに、 C V D法およびドライエッチングは、 真空引きをした反応炉内に半 導体基板を投入しなければならないため、 製造効率が低い。
このように、 S i 02を用いるマスク層には、 イオン注入の注入深さに制約が生 じるという問題があるため、 S i C半導体基板を用いる半導体素子の製造にはあ まり利用されていない。 また、 仮に利用されていたとしても、 以上の欠点を克服 するために複雑な工程が必要であるという問題を抱えている。 発明の開示
本発明の目的は、 高温下、 イオンを高工ネルギで加速して行なうイオン注入を 可能とし、 半導体基板、 特に S i C半導体基板への領域選択的で、 十分な深さの 不純物注入を簡便に行なうことのできる半導体装置の製造方法を提供することに ある。
かかる目的を達成するため、 本発明の半導体装置の製造方法は、 イオン注入法 により半導体基板の表面に不純物の注入領域を形成する半導体装置の製造方法で あって、 半導体基板の表面にポリイミ ド樹脂膜を備えるマスク層を形成する工程 と、 不純物イオンの注入を行なう工程を備えることを特徴とする。
また、 本発明の半導体装置の他の製造方法は、 イオン注入法により半導体基板 の表面に不純物の注入領域を形成する半導体装置の製造方法であって、 半導体基 板の表面に、 S i〇2膜と金属薄膜を備えるマスク層を形成する工程と、不純物ィ オンの注入を行なう工程を備えることを特徴とする。
半導体基板は、 S i C半導体基板を使用することができる。半導体基板のうち、 マスク層を形成した領域には、 不純物イオンの注入を行なわないようにすること ができ、不純物イオンはマスク層を形成していない領域に注入することができる。 ポリイミ ド樹脂膜を備えるマスク層を形成するときは、 半導体基板を、 好まし くは 3 0 0 °C以上、 より好ましくは 5 0 0 °C以上に加熱して、 不純物イオンの注 入を行なう態様が好ましい。 ポリイミ ド樹脂膜は、 感光性ポリイミ ド樹脂膜が好 適であり、 ポリイミ ド樹脂膜の厚さは、 半導体基板のうち、 ポリイミ ド樹脂膜を 形成していない領域において注入される不純物の深さの 2倍以上が好ましい。 ポ リイミ ド樹脂膜と半導体基板との間には、金属薄膜または S i o2からなる薄膜を 形成する態様が好ましい。
—方、 S i〇2膜と金属薄膜を備えるマスク層形成するときは、 半導体基板を、 好ましくは 3 0 0 °C〜5 0 0 °C、より好ましくは 5 0 0 °C〜8 0 0 °Cに加熱して、 不純物ィオンの注入を行なう態様が好ましい。 マスク層は、 3層以上の層からな るものが好適であり、 S i 02膜の平均厚さと、 金属薄膜の平均厚さは、 それぞれ 5 0 0 n m〜l . 5 μ mが好ましい。 マスク層は、 最下層膜として S i 莫もし くは金属薄膜を備える態様、または、最上層膜として S i 02膜もしくは金属薄膜 を備える態様が好ましレ、。 かかる S i〇2膜は、 S O G法により好ましく形成する ことができる。 図面の簡単な説明
図 1 A〜図 1 Eは、 本発明の半導体装置の製造方法を示す工程図である。
図 2は、 ポリイミド樹脂膜の厚さと注入される不純物 （A 1 ) の深さとの関係 を示す図である。
図 3は、 本発明における、 ポリイミ ド樹脂膜と S i C半導体基板との間に薄膜 が形成されている態様を示す断面図である。
図 4 A〜図 4 Eは、 本発明の半導体装置の製造方法を示す工程図である。 発明を実施するための最良の形態
(ポリイミ ド樹脂膜をマスクとして用いる半導体装置の製造方法）
本発明の半導体装置の製造方法は、 半導体基板の表面に、 ポリイミ ド樹脂膜を 備えるマスク層を形成した後、 不純物ィオンの注入を行なう工程を備えることを 特徴とする。 半導体基板に、 ポリイミ ド樹脂膜を形成し、 ポリイミド樹脂膜を半 導体基板用のマスクとして用いることにより、 高温下で、 高工ネルギのイオンに よる不純物の注入を行なうことができ、 S i C半導体基板においても不純物の十 分な注入深さを得ることができる。
本発明 用いる半導体基板は、 従来公知の半導体基板の中でも、 S i C半導体 基板である'ことが好ましい。 炭化ケィ素 （S i C ) は、 バンドギャップが広く、 最大絶縁電界がシリコン （S i ) に比較して約一桁大きく、 キャリアの移動度が S iなみに大きい。 また、 電子の飽和ドリフト速度が G a A sなみに大きく、 か つ耐圧が大きいという優れた特性を有するからである。
また、 後述する本発明のマスク層は、 S i C半導体基板をはじめとする不純物 の熱拡散が小さい半導体基板に対して、 高温環境下での高工ネルギ注入を行なう ことができ、 十分な深さの不純物注入を行なうことができるという優れた特性を 発揮するからである。
本明細書において、 S i C半導体基板とは、 S i Cを材質として含む半導体基 板を示すものとする。 ここで、 S i C半導体基板は、 S i Cのみを材質として含 む必要はなく、 S i Cの優れた特性を損なわない範囲で他の成分を材質として含 んでいてもよい。
本発明に用いる S i Cの結晶構造は、 特に限定されず、 たとえば六方最密充填 構造あるいは立方最密充填構造の S i Cを用いることができる。 また、 S i じの 六方最密充填構造ではさらに層の繰返し周期の違うものが数多く存在し、 1 0 0 種以上の結晶多形 （ポリタイプ） が知られているが、 いずれの種類の構造であつ てもよい。 たとえば代表的なポリタイプとして、 3 C、 4 H、 6 Hなどを用いる ことができる。 本明細書において、 Cは立方晶を、 また Hは六方晶を意味し、 そ の前の数字は繰り返し周期を表すものである。 これらの中で、 立方晶形は 3 Cの みであり、 これを jS - S i C、 その他をまとめて ひ- S i Cと呼ぶ。
もっとも、本発明に用いる半導体基板は、 S i C半導体基板に特に限定されず、 従来公知の任意の半導体基板を用いることができる。 本発明に使用するマスク層 は、 S i C半導体基板以外の半導体基板に適用した場合においても、 高温下、 高 エネルギのィオンによる不純物注入を行なうことができ、 不純物の十分な注入深 さを得ることができるからである。
本発明の製造方法の典型的な例として、 感光性ポリイミ ド樹脂膜を用い、 S i C半導体基板にイオン注入する方法を、 図 1 A〜図 1 Eに示す。 まず、 図 1 Aに 示すように、 S i C半導体基板 1上に感光性ポリイミド樹脂膜 2を形成する。 つ ぎに、 図 1 Bに示すように、 所定のパターンを有するマスク 3を介して、 光 4を 照射した後、 現像し、 焼成することにより、 図 1 Cに示すように、 S i C半導体 基板上に、 所定のパターンを有するポリイミ ド樹脂膜 2 aを容易に形成すること ができる。
つづいて、 図 1 Dに示すように、 ポリイミ ド樹脂膜を備えるマスク層を介して イオン 5を S i C半導体基板 1に打ち込み、不純物領域 1 aを形成する。最後に、 ポリイミ ド樹脂 Jliを除去すると、 図 1 Eに示すような、 不純物領域 1 aを有する S i C半導体基板 1が得られる。 所定のマスクを形成することにより、 マスクを 形成した領域における不純物イオンの注入を阻止することができ、 マスクを形成 していない領域にのみ不純物ィオンを注入することができる。
不純物イオンの注入は、 S i C半導体基板の結晶構造のアモルファス化を抑制 するために、 S i C半導体基板を 3 0 0 °C以上に加熱して行なう態様が好ましく、 5 0 0 °C以上に加熱して、 不純物イオンの注入を行なう態様がより好ましい。 ま た、 基板温度は、 S i Cの昇華を防ぐ理由から、 1 0 0 0 °C以下である態様が好 ましく、 8 0 0 °C以下がより好ましい。
ポリイミ ドは、 二官能カルボン酸無水物と、 第 1級ジァミンとから合成される 縮合重合物であり、 ポリマ骨格の主鎖にイミ ド構造 （一 C O— N R— C O) を有 する。ポリイミ ドのうち、芳香族複素環ポリイミ ドは、優れた機械的性質を有し、 熱および酸化に対する安定性が大きい点で好ましい。 また、 芳香族複素環ポリイ ミ ドのなかでも、 芳香族ジァミンと芳香族ジアンヒ ドリ ドから誘導されるポリイ ミ ドは熱に対して安定であるため、 より好ましい。
さらに、 ポリイミ ド樹脂膜は、 S i C半導体基板上に所定のパターンを有する マスクを容易に形成することができる点で、 感光性ポリイミ ド樹脂により形成す る態様が好ましい。 感光性ポリイミ ド樹脂膜は、 S i C半導体基板上に塗布する ことにより形成することができ、 S i 02をマスク材料とするときのように、 フォ トレジストを用いたフォトリソグラフィなどを含む複雑な工程は不要であり、 S i C半導体基板上に領域選択的なイオン注入を簡便に行なうことができる。 さら に、 C V D法およびドライエッチングなどが不要であるため、 製造効率が高い。
S i C半導体基板上に形成するポリイミ ド樹脂膜の厚さは、 S i C半導体基板 のうち、 ポリイミ ド樹脂膜を形成していない領域において注入される不純物の深 さの 2倍以上が好ましい。 4 H— S i C半導体基板に対して、 加速エネルギ 3 4 0 k e V、 ドーズ量 1 . 0 X 1 0 15 c m—2で、 A 1イオンを注入する場合における、 ポリイミ ド樹脂膜の厚さと注入される不純物 （A 1 ) の深さとの関係を図 2に示 す。
図 2の結果から明らかなとおり、 ポリイミ ド樹脂膜の形成されていない領域で は、 不純物の深さは 1 . Ι μ ιηである。 一方、 ポリイミ ド樹脂膜の厚さが 2 . 2 μ πιである領域では、 不純物の深さは 0 . 0 μ mであり、 A 1イオンは完全に遮 断されている。 したがって、 注入するイオンのエネルギに応じて、 注入を予定し ている不純物領域の深さの 2倍以上の厚さのポリイミ ド樹脂膜を形成することに より、 注入されるイオンを完全に遮断し、 イオン注入領域の選択を確実にするこ とができる。
ポリイミ ド樹脂膜は、 接着性および耐薬品性が大きいため、 イオン注入後のポ リイミ ド樹脂膜の除去を容易にする観点から、 図 3に示すように、 ポリイミ ド樹 脂膜 3 2と S i C半導体基板 3 1との間に、金属薄膜または S i 02からなる薄膜 3 6を形成する態様が好ましレ、。 A 1などからなる金属薄膜または S i〇2からな る薄膜の厚さは、 薄膜をウエットエッチングすることによりポリイミ ド樹脂膜を 容易に除去できる点で、 0 . 0 2 i m以上が好ましく、 0 . 0 以上がより 好ましい。 一方、 かかる薄膜の厚さは、 エッチングにより容易に薄膜を除去し、 また、 サイドエッチングを抑えるため、 0 . 5 μ ηι以下が好ましく、 0 . 2 μ πι 以下がより好ましい。 したがって、 かかる薄膜は、 たとえば、 厚さ 0 . l M m程 度形成する態様が好ましい。
S i 02などからなる薄膜は、ポリイミ ド樹脂膜を形成する前に、 S i C半導体 基板に形成し、 ポリイミ ド樹脂膜の露光、 現像、 焼成後、 ポリイミ ド樹脂膜の空 孔部にある S i 02などからなる薄膜をゥヱトエッチングにより除去しておくと、 イオン注入が薄膜により妨げられることなく、 イオン注入をスムーズに進めるこ とができる点で好ましい。
( S i 02膜と金属薄膜をマスクとして用いる半導体装置の製造方法） 本発明の半導体装置の他の製造方法は、半導体基板の表面に、 S i o2膜と金属 薄膜とを備えるマスク層を形成する工程と、 半導体基板の表面に不純物イオンの 注入を行なう工程とを備えることを特徴とする。 かかるマスクは、 高工ネルギの イオン注入を阻止できる厚さにおいても、 S i〇2を含有するマスク層にクラック が生じにくく、 かかるマスク層を用いることにより、 S i C半導体基板をはじめ とする不純物の熱拡散が小さい半導体基板に対しても、 高温下での高工ネルギに よるイオン注入を行なうことができ、 十分な深さの不純物注入を行なうことがで さる。
図 4 A〜図 4 Eは、 本発明の半導体装置の製造方法を示す工程図である。 本発 明の半導体装置の製造方法においては、 まず、 半導体基板の表面に、 マスク層と して、 S i 02膜と金属薄膜とを備える複合膜を形成する。 図 4 Aは、 本発明の半 導体装置の製造方法におけるマスク層 1 0 3の形成工程を示す。 本発明の半導体 装置 1 0 0 0は、 図 4 Aに示すように、 半導体基板 1 0 1の表面にマスク層 1 0 3を形成する。 S i C半導体をはじめとする半導体基板 1 0 1については前述の とおりである。 また、 図 4 Aに示す例では、 マスク層 1 0 3は、 S i〇2膜 1 0 7 aと、 金属薄膜 1 0 5と、 S i 02膜 1 0 7 bと、 を備える 3層構造からなる複合 膜である。 ―
ここで、 一般に半導体デバイス （半導体素子） の製造の際には、 決められた領 域のみに選択的に不純物を導入することが重要である。 選択的な不純物の導入を 可能にする手段の一つが、 マスク層を介してのイオン注入である。 特に、 S i C 半導体などの不純物の熱拡散が小さい半導体を材料とする半導体デバイスでは、 マスク層を介してのイオン注入は、 選択的に不純物を導入するほとんど唯一の実 用的な方法である。 所定のマスクを形成することにより、 マスクを形成した領域 における不純物イオンの注入を阻止し、 マスクを形成していない領域にのみ不純 物イオンを注入することができる。
本発明の半導体装置の製造方法においては、 イオン注入を行なう領域を選択す るために半導体基板上に形成するマスク層を、図 4 Aに示すように S i〇2膜と金 属薄膜との複合膜として形成することにより、 S i C半導体基板をはじめとする 不純物の熱拡散が小さい半導体基板に対する、 領域選択的なイオン注入を、 結晶 構造へのダメージを抑制しつつ行なうことができる。
'本発明のマスク層は、 半導体基板に不純物イオン注入を行なう際に用いるマス ク層であって、 S i 02膜と、 金属薄膜と、 を備えるマスク層である。 S i 02膜 は、 S i〇2を材質として含む酸化膜であればよい。 S i o2を材質として含む酸 化膜は、 高温環境下での高工ネルギ注入に耐え得る優れた特性を有するからであ る。 また、 S i o2膜は、 S i o2のみを材質として含む必要はなく、 S i〇2の優 れた特性を損なわない範囲で他の成分を材質として含んでいてもよい。
マスク層に備えられる S i 02膜は、特に限定せず、従来公知の方法で形成する ことができるが、 たとえば SO G法により S i〇2膜を形成することができる。 こ こで、 SOG法とは、 おもにシラノール [(OR) mRnS i (OH) 4 J をアル コールなどの溶剤に溶かしてウェハ上にスピン塗布した後に熱硬化させ、 純粋な S i 02の組成に近い絶縁膜 （本明細書において、 SOG膜とも記載する。） を得 る方法を意味する。 本明細書においては、 S i〇2膜には、 SOG膜が含まれる。 SOG膜には、 シラノール化合物の種類によって、 無機 SOG膜と有機 SOG膜 とがある。 S〇G法には、 液体を利用して膜を形成するため、 せまい配線間を埋 めることができるという利点がある。
本発明のマスク層に備えられる S i 02膜の平均厚さは 500 nm以上が好ま しく、 80 O nm以上がより好ましレ、。 また、 平均厚さは 1. 5 μ m以下が好ま しく、 1. 2 μπι以下がより好ましい。 S i〇2膜の平均厚さが 500 ηπα未満の 場合には、 この S i 02膜により阻止できるイオン注入のエネルギは限られ、 ィォ ン注入の注入深さが小さくなる傾向にある。 また、 S i〇2膜の平均厚さが 1. 5 mを超えると、 S i〇2膜に高温環境下でクラックが生じやすくなる。
マスク層に備えられる金属薄膜は、金属を材質として含む薄膜であればよいが、 金属蒸着膜が特に好ましい。金属蒸着膜は、 S i〇2を材質として含む酸化膜ある いは S i C半導体基板などに、 従来公知の方法で金属を蒸着させることにより容 易に得られる。 金属薄膜を金属蒸着法により形成するには、 たとえば、 EB蒸着 により形成することが好ましい。 金属蒸着膜をはじめとする金属薄膜をマスク層 に備えることにより、 S i 02膜の平均厚さが 1. 5 μπιを超えることなく、 マス ク層全体の平均厚さを 1. 5 μιη以上とすることができる。 そのため、 S i 02 膜が高温環境下でもクラックを生じにくく、 高工ネルギのイオン注入を阻止でき る。
マスク層に備えられる金属薄膜は、 特に限定されず、 従来公知の任意の金属を 材質として含む薄膜を用いることができるが、 たとえば、 アルミニウム、 ニッケ ノレ、 金などの金属を材質として含む薄膜を用いることができる。 これらの金属の 中でも、 薄膜の形成の容易さとコス ト面の理由から、 アルミニウムを材質として 含む薄膜を用いることが特に好ましい。 金属薄膜は、 金属のみを材質として含む ことは必要でなく、 金属薄膜の優れた特性を損なわない範囲で他の成分を材質と して含んでいてもよい。 ·
マスク層に備えられる金属薄膜の平均厚さは 5 0 0 n m以上が好ましく、 8 0 0 n m以上がより好ましい。 また、 この平均厚さは 1 . 5 m以下が好ましく、 1 . 2 μ πι以下がより好ましい。金属薄膜の平均厚さが 5 0 0 n m未満であると、 高温環境下で S i〇2膜にクラックが生じやすくなり、高工ネルギによるイオン注 入が困難となる傾向がある。 一方、 金属薄膜の平均厚さが 1 . 5 μ πιより厚くな ると、 マスクのパターユングを行なう際にサイドエッチングが大きくなる傾向が ある。
本発明のマスク層は、 半導体基板に不純物イオン注入を行なう際に用いるマス ク層であって、 S i 02膜と金属薄膜とを備えるマスク層であれば、 S i〇2膜と、 金属薄膜と、 'の二層構造であってもよく、 あるいは三層以上の構造であってもよ い。 三層以上の構造とすることにより、 S i 02膜が高温環境下でもクラックを生 じにくく、 マスク層全体の膜厚を増すことで高工ネルギのイオン注入を阻止でき る利点がある。
本発明のマスク層は、最下層膜として S i 02膜を備える態様が好ましい。 この ような構造により、 金属薄膜由来の金属イオンによる S i C半導体基板をはじめ とする半導体基板への汚染を防ぐことができる。 また、 マスク層は、 最下層膜と して金属薄膜を備える態様が好ましい。 このような構造により、 イオン注入後の 半導体基板からのマスク層の除去を容易にすることができる。
本発明のマスク層は、最上層膜として S i 02膜を備える態様が好ましい。 この ような構造により、金属蒸着膜をはじめとする金属薄膜が、 R I E ( Reactive Ion Etching ：反応性ィオンエツチング） 法などによりエッチングされる事態を回避 することができ、 パターン形成が容易になる。 また、 マスク層は、 最上層膜とし て金属薄膜を備える態様が好ましい。 このような構造により、 S i〇2膜にクラッ クが発生しても、 その影響を最小限に抑えることができる。
本発明のマスク層は、 これらの構造の中でも、 最下層から順に s i o2膜と、金 属薄膜と、 S i〇2膜と、 を備える構造が特に好ましい。 このような三層構造を有 するマスク層は、 S i 02膜の平均厚さが 1 . 5 μ πιを超えることなく、 マスク層 全体の平均厚さを 1 . 5 μ πι以上とすることができる。 そのため、 S i 02膜が高 温環境下でもクラックを生じにくく、 マスク層全体として高工ネルギのイオン注 入を阻止できる。
つぎに、 たとえば、 図 4 Βに示すように、 図 4 Αでマスク層 1 0 3を形成され た半導体装置 1 0 0 0は、 マスク層 1 0 7 a上にレジスト材料を塗布した後、 ガ ラスマスク 1 1 1を用いてパターン露光することにより、 レジスト材料を硬化さ せてレジスト膜 1 0 9を形成する。 レジスト材料としては、 特に限定せず、 従来 公知のレジスト材料を条件に応じて選択して用いることができる。 また、 ガラス マスクも、 特に限定せず、 従来公知のガラスマスクを用いてパターン露光を行な うことができる。
つづいて、 たとえば、 図 4 Cに示すように、 図 4 Bでレジス ト膜 1 0 9を形成 された半導体装置 1 0 0 0は、 R I E法、 ウエットエッチング法などにより、 レ ジスト膜 1 0 9を利用して、 エッチングし、 パターン化したマスク層 1 0 3 aを 形成する。 R I E法などによるエッチングの条件は、 特に限定せず、 従来公知の 条件により ッチングを行なうことができるが、 たとえば、 平行平板型 R I E装 置、 酸性溶液などを用いてエッチングを行なうことができる。
つぎに、 図 4 Dに示すように、 半導体装置 1 0 0 0は、 イオン注入法により不 純物を S i C半導体基板 1 0 1に注入する。 本発明に用いる不純物の種類は、 特 に限定されず、 製造される半導体装置の構造と目的に応じて適宜選択可能である 、たとえば、 アルミニウム、ホウ素、窒素、 リンなどを選択することができる。 また、 イオン注入の条件は、 特に限定せず、 従来公知の条件によりイオン注入を 行なうことができるが、 イオン注入に用いる装置としては、 高電流イオン注入装 置などを用いることが好ましい。
本発明におけるイオン注入のドーズ量は、 1 X 1 0 15 c nT2以下であることが好 ましい。 このドーズ量が 1 X 1 0 15 c m— 2を超えると、 注入済のイオンに新たに注 入されたイオンが衝突してさらに深く押込まれる傾向があるためである。さらに、 ドーズ量が 1 X 1 0 17 c m— 2を超えると、 S i Cの結晶が壊れやすくなり、 ァモル ファス化しやすくなるためである。
本発明におけるイオン注入の際の基板温度は、 イオン注入による S i C半導体 基板の結晶構造へのダメージ (アモルファス化) を抑制するために、 3 0 0 °C以 上であることが望ましく、特に 5 0 0 °C以上であることがさらに望ましい。また、 基板温度は、 S i Cの昇華を防ぐ理由から、 1 0 0 0 °C以下であることが望まし く、 特に 8 0 0 °C以下であることがさらに望ましい。 また、 本発明におけるィォ ン注入の角度は、 特に限定せず、 従来公知のイオン注入法で採用されてきたいず れの角度において注入してもよいが、 たとえば、 基板に対して垂直な角度でィォ ン注入することが好ましい。
つづいて、 図 4 Eに示すように、 図 4 Dで不純物がイオン注入された半導体装 置 1 0 0 0のマスク層 1 0 3 aを除去する。 マスク層の除去方法は、 特に限定せ ず、 従来公知のマスク層の除去方法を用いることができるが、 たとえば、 酸性溶 液による溶解により除去することが好ましい。
本発明における半導体基板への不純物のイオン注入方法は、 半導体基板の表面 に、 S i〇2膜と金属薄膜とを備えるマスク層を形成する工程と、半導体基板の表 面に不純物のイオン注入を行なう工程とを備える。 本発明の半導体基板への不純 物ィォン注入方法の詳細は、本発明の半導体装置の製造方法の詳細と同様である。 実施例 1
• まず、 図 1 Aに示すように、 5ィンチ径、 厚さ 6 0 0 mの 4 H— S i C半導 体基板 1上に、 ネガ型感光性ポリイミ ド樹脂 （0立デュポンマイクロシステムズ 社製 HD 4 0 1 0 ) をスピンコートし、 空気雰囲気下、 乾燥して、 厚さ 3 . 0 μ mの感光性ポリイミ ド樹脂膜 2を形成した。 つぎに、 図 1 Bに示すように、 所定 のパターンを有するマスク 3を介して、 感光性ポリイミ ド樹脂'膜 2に光 4を照射 した後、 有機溶媒からなる専用の現像液で現像し、 焼成することにより、 図 1 C に示すように、 S i C半導体基板のうち、 不純物の注入を行なわない領域上に、 パターン化したポリイミ ド樹脂膜 2 aを形成した。 感光性ポリイミ ド樹脂を使用 したことにより、 フォ トリソグラフィ法によるよりも容易にマスクを形成するこ とができた。 ' つづいて、 S i C半導体基板 1とポリイミド樹脂膜を 5 0 0 °Cに加熱し、 図 1 Dに示すように、 パターン化したポリイミ ド樹脂膜 2 aを介して、 A 1イオン 5 を S i C半導体基板 1に注入し、 不純物領域 1 aを形成した。 A 1ィオンの注入 は、 加速エネルギ 3 4 0 k e V、 ド一ズ量 1 . 0 X 1 0 15 c π 2で行なった。 最後 に、 ポリイミド樹脂膜をフッ酸により除去すると、 図 1 Eに示すような、 不純物 領域 1 aを有する S i C半導体基板 1が得られた。 不純物領域 1 aの深さは 1 . 1 μ πιであり、従来の S i〇 2マスクでは達し得なかつた深さを有する不純物領域 が得られた。
実施例 2
図 3に示すように、 ポリイミ ド樹脂膜 3 2と S i C半導体基板 3 1との間に、 A 1からなる厚さ 0 . 1 μ ιηの金属薄膜 3 6を形成,した以外は、 実施例 1と同様 にして、 不純物領域を有する S i C半導体基板を製造した。 ポリイミ ド樹脂膜と S i C半導体基板との間に A 1からなる金属薄膜を形成したため、イオン注入後、 ポリイミ ド樹脂膜をリン酸により'ウエットエッチングする際に、 ポリイミ ド樹脂 膜は、 A 1製の金属薄膜を境にして、 S i C半導体基板から容易に除去し、 製造 効率を高めることができた。
A 1からなる薄膜は、 ポリイミ ド樹脂膜を形成する前に、 S i C半導体基板に 形成し、 ポリイミ ド樹脂膜の露光、 象、 焼成後、 ポリイミ ド樹脂膜の空孔部に ある A 1からなる薄膜をウエットエッチングにより除去しておいたため、 イオン 注入が妨げられることはなかつた。
実施例 3
ポリイミ ド樹脂膜と S i C半導体基板との間に、 S i 02からなる厚さ 0 . 1 β mの薄膜を形成した以外は、 実施例 1と同様にして、 不純物領域を有する S i C 半導体基板を製造した。 イオン注入後、 ポリイミ ド樹脂膜をフッ酸によりゥエツ トエッチングする際に、 実施例 2と同様に、 ポリイミ ド樹脂膜は、 S i 02薄膜を 境にして容易に剥離したため、 作業効率が良好であった。
S i 02からなる薄膜は、 ポリイミ ド樹脂膜を形成する前に、 S i C半導体基板 に形成し、 ポリイミ ド樹脂膜の露光、 現像、 焼成後、 ポリイミ ド樹脂膜の空孔部 にある S i〇2からなる薄膜をゥエツトエッチングにより除去したため、イオン注 入が妨げられることはなかった。
実施例 4
まず、 1 cm角の 4H— S i C基板 （表面の面方位は 0001面から約 8度傾 いている。） を用意した。 つぎに、 図 4 Aに示すように、 S i C半導体基板 101 上に、下から順に S i 02膜 107 b (平均厚さ 1 / m)、 A 1金属薄膜 105 (平 均厚さ l m)、 S i〇2膜 107 a (平均厚さ Ι μπι) の組合せからなるマスク 層 103を積層した。 なお、 S i〇2膜 107 a， 107 bは S OG法で作成し、 A 1金属薄膜 105は金属蒸着法で作成した。
つぎに、 図 4Bに示すように、 S i 02膜 107 a上にレジスト材料を塗布し、 ガラスマスク 1 1 1を用いてパターン露光してレジスト材料を硬化させてレジス ト膜' 109を形成した。 その後、 レジスト膜 109を形成した S i C半導体基板 101を、 R I E法によりレジスト膜 109を介してエッチングし、 パターン化 したマスク層 103 aを形成した （図 4 C)。 続いて、 図 4Dに示すように、 マス ク層 103 aを介して S i C半導体基板 101に、 イオン注入法により不純物と して、 A 1イオンを S i C半導体基板 101に注入した。
イオン注入に際しては、 予め、 S i C半導体基板とマスク層を、 500°Cに加 熱し、 また、 A 1イオンの注入は、 加速エネルギ 340 k e V、 ドーズ量 1. 0 X 1015 cm—2で行なった。 最後に、 図 4 Dで不純物イオン注入した S i C半導体 基板 101から、 フッ酸で溶解することにより、 パターン化したマスク層 103 aを除去した 図 4E)。
得られた S i C半導体基板 101を、 Ar中、 1 700°C、 30分間のァニー ルをした後、 S IMSにより評価したところ、 パターン化したマスク層 103 a に被覆された領域においては、 A 1が検出されないという結果が得られ、 A 1の 加速エネルギ 340 k e Vの注入を阻止できていることが判明した。 不純物領域 1 15の深さは 1 - 1 Aimであり、従来の S i 02マスクでは達し得なかった深さ を有する不純物領域が得られた。 また、 ラマン散乱測定によ'り評価したところ、 S i C半導体基板 101の結晶構造は損傷していないことが判明した。
比較例 1 S i C半導体基板上に、 S i 02膜（平均厚さ 1 / m) のみからなるマスク層を 積層した以外は、 実施例 4と同様にして S i C半導体基板にイオン注入を行なつ た。 不純物イオンを注入された S i C半導体基板を、 実施例 4と同様にして評価 したところ、 S i〇2膜（平均厚さ l m) のみからなるマスク層では厚さが足り ないため、 S i 02膜（平均厚さ 1 μ ιη) からなるマスク層に被覆された領域にお いても A 1が検出され、 A 1イオンの加速エネルギ 3 4 0 k e Vの注入を十分に 阻止できないことが判明した。 なお、 S i C半導体基板 1 0 1の結晶構造は、 損 傷していなかった。
比較例 2
S i C半導体基板上に、 S i 02膜（平均厚さ 3 μ πι) のみからなるマスク層を 積層した以外は、 実施例 4と同様にして S i C半導体基板に A 1イオン注入を行 なった。 不純物イオンを注入された S i C半導体基板を、 実施例 4と同様に評価 したところ、 S i〇2膜（平均厚さ 3 m) からなるマスク層にはクラックが発生 し、 その部分から A 1が検出され、 S i 02膜（平均厚さ 3 μ πι) のみからなるマ スク層では、 A 1イオンの加速エネルギ 3 4 0 k e Vの注入を十分に阻止できな いことが判明した。 なお、 S i C半導体基板 1 0 1の結晶構造は、 損傷していな かった。
今回開示された実施の形態およぴ実施例はすべての点で例示であつて制限的な ものではないと考えられるべきである。 本発明の範囲は上記した説明ではなくて 請求の範囲によって示され、 請求の範囲と均等の意味および範囲内でのすべての 変更が含まれることが意図される。 産業上の利用可能性
本発明によれば、 結晶構造へのダメージを抑制しつつ、 S i C半導体基板をは じめとする半導体基板の表面に、 領域選択的な高エネノレギのイオン注入を簡便に 行なうことができ、 十分な深さの不純物注入が可能である。 また、 マスク層は、 高温環境下でもクラックを生じない。

Claims

' 請求の範囲
1. イオン注入法により半導体基板 （1) の表面に不純物の注入領域を形成す る半導体装置の製造方法であって、 半導体基板 （1) の表面にポリイミ ド樹脂膜 (2) を備えるマスク層を形成する工程と、 不純物イオン (5) の注入を行なう 工程を備えることを特徴とする半導体装置の製造方法。
2. ィオン注入法により半導体基板 （101) の表面に不純物の注入領域を形 成する半導体装置の製造方法であって、 半導体基板 （101) の表面に、 S i o2 膜 （107 a, 107 b) と金属薄膜 （105) を備えるマスク層 （103) を 形成する工程と、 不純物イオンの注入を行なう工程を備えることを特徴とする半 導体装置の製造方法。
3. 前記半導体基板 （1， 101) は、 S i C半導体基板である請求の範囲第 1項または第 2項に記載の半導体装置の製造方法。
4. 前記マスク層は、 半導体基板 （1, 101) における不純物イオンの注入 を行なわない領域に形成する請求の範囲第 1項または第 2項に記載の半導体装置 の製造方法。
5. 前記不純物イオンは、 マスク層を形成していない領域に注入する請求の範 囲第 1項または第 2項に記載の半導体装置の製造方法。
6. 前記半導体基板 （1) を 300°C以上に加熱して、 不純物イオン （5) の 注入を行なう請求の範囲第 1項に記載の半導体装置の製造方法。
7. 前記半導体基板 （1) を 500°C以上に加熱して、 不純物イオン （5) の 注入を行なう請求の範囲第 1項に記載の半導体装置の製造方法。
8. ポリイミ ド樹脂膜 （2) は、 感光性ポリ'イミ ド樹脂により形成される請求 の範囲第 1項に記載の半導体装置の製造方法。
9. ポリイミ ド樹脂膜 （2 a) の厚さは、 半導体基板 （1) のうち、 ポリイミ ド樹脂膜 （2 a) を形成していない領域において注入される不純物の深さの2倍 以上である請求の範囲第 1項に記載の半導体装置の製造方法。
10. ポリイミ ド樹脂膜 （2 a) と半導体基板 （1) との間に、 金属薄膜を備 える請求の範囲第 1項に記載の半導体装置の製'造方法。
1 1. ポリイミ ド樹脂膜 （2 a) と半導体基板 （1) との間に、 S i〇2からな る薄膜を備える請求の範囲第 1項に記載の半導体装置の製造方法。 ，
12. 前記半導体基板 （101) を 300° (：〜 500°Cに加熱して、 不純物ィ オンの注入を行なう請求の範囲第 2項に記載の半導体装置の製造方法。
1 3. 前記半導体基板 (101) を 500。C〜 800 °Cに加熱して、 不純物ィ 'オンの注入を行なう請求の範囲第 2項に記載の半導体装置の製造方法。
14. 前記マスク層 （103) は、 3層以上の層からなる請求の範囲第 2項に 記載の半導体装置の製造方法。
15. 前記 S i 02膜 （107 a， 107 b ) の平均厚さと、 前記金属薄膜 （ 1 05) の平均厚さは、 それぞれ 500 nm〜 1. 5 μ mである請求の範囲第 2項 に記載の半導体装置の製造方法。
16. 前記マスク層 （103) は、 最下層膜として S i 02膜を備える請求の範 囲第 2項に記載の半導体装置の製造方法。
1 7. 前記マスク層 （103) は、最下層膜として金属薄膜を備える請求の範囲 第 2項に記載の半導体装置の製造方法。
1 8. 前記マスク層 （103) は、 最上層膜として S i 02膜を備える請求の範 囲第 2項に記載の半導体装置の製造方法。
19. 前記マスク層 （103) は、 最上層膜として金属薄膜を備える請求の範 囲第 2項に記載の半導体装置の製造方法。
20. 前記 S i〇2膜 （ 107 a， 107 b ) は、 S O G法により形成する請求 の範囲第 2項に記載の半導体装置の製造方法。
PCT/JP2004/005649 2003-04-25 2004-04-20 半導体装置の製造方法 Ceased WO2004097914A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP04728434A EP1619715A4 (en) 2003-04-25 2004-04-20 METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
CA002500182A CA2500182A1 (en) 2003-04-25 2004-04-20 Method of fabricating semiconductor device
US10/528,440 US7364978B2 (en) 2003-04-25 2004-04-20 Method of fabricating semiconductor device
JP2005505848A JPWO2004097914A1 (ja) 2003-04-25 2004-04-20 半導体装置の製造方法
US12/077,825 US7759211B2 (en) 2003-04-25 2008-03-20 Method of fabricating semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-122240 2003-04-25
JP2003122240 2003-04-25
JP2003-144624 2003-05-22
JP2003144624 2003-05-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10528440 A-371-Of-International 2004-04-20
US12/077,825 Division US7759211B2 (en) 2003-04-25 2008-03-20 Method of fabricating semiconductor device

Publications (1)

Publication Number Publication Date
WO2004097914A1 true WO2004097914A1 (ja) 2004-11-11

Family

ID=33422048

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005649 Ceased WO2004097914A1 (ja) 2003-04-25 2004-04-20 半導体装置の製造方法

Country Status (8)

Country Link
US (2) US7364978B2 (ja)
EP (2) EP1619715A4 (ja)
JP (2) JPWO2004097914A1 (ja)
KR (1) KR101008597B1 (ja)
CN (2) CN101241848B (ja)
CA (2) CA2500182A1 (ja)
TW (1) TWI305007B (ja)
WO (1) WO2004097914A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332180A (ja) * 2005-05-24 2006-12-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2007227655A (ja) * 2006-02-23 2007-09-06 Ion Engineering Research Institute Corp 半導体素子の製造方法
JP2012530381A (ja) * 2009-06-16 2012-11-29 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド ワークピース処理システム
WO2013099785A1 (ja) 2011-12-26 2013-07-04 東レ株式会社 感光性樹脂組成物および半導体素子の製造方法
JP2014157956A (ja) * 2013-02-18 2014-08-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US10451969B2 (en) 2015-04-24 2019-10-22 Toray Industries, Inc. Resin composition, method for manufacturing semiconductor element using the same, and semiconductor device
JP2023012755A (ja) * 2021-07-14 2023-01-26 株式会社デンソー 半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008597B1 (ko) * 2003-04-25 2011-01-17 스미토모덴키고교가부시키가이샤 반도체 장치의 제조 방법
US7531405B2 (en) * 2005-02-28 2009-05-12 Qimonds Ag Method of manufacturing a dielectric layer and corresponding semiconductor device
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
JP2012160584A (ja) * 2011-02-01 2012-08-23 Sumitomo Electric Ind Ltd 半導体装置
JP5845714B2 (ja) * 2011-08-19 2016-01-20 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013073950A (ja) * 2011-09-26 2013-04-22 Toshiba Corp 半導体装置の製造方法
CN104507266A (zh) * 2014-12-16 2015-04-08 昆山工研院新型平板显示技术中心有限公司 柔性显示基板及其制作方法
CN104505471B (zh) * 2014-12-22 2017-12-29 昆山工研院新型平板显示技术中心有限公司 一种高开口率掩膜板的制备方法及掩膜板
JP6597215B2 (ja) * 2015-11-16 2019-10-30 富士電機株式会社 半導体装置の製造方法
JP2021019004A (ja) * 2019-07-17 2021-02-15 住友電気工業株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042120A (ja) * 1990-04-18 1992-01-07 Fujitsu Ltd 半導体装置の製造方法
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2379840A1 (fr) * 1977-02-04 1978-09-01 Radiotechnique Compelec Procede de masquage pour bombardement de particules et objets fabriques par ce procede
JPS5613722A (en) * 1979-07-13 1981-02-10 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS6169174A (ja) * 1984-09-13 1986-04-09 Toshiba Corp 半導体装置
US4655875A (en) * 1985-03-04 1987-04-07 Hitachi, Ltd. Ion implantation process
JPS61284919A (ja) * 1985-06-12 1986-12-15 Hitachi Ltd イオン打込み法
JPS63132452A (ja) * 1986-11-24 1988-06-04 Mitsubishi Electric Corp パタ−ン形成方法
JPH01204414A (ja) * 1988-02-09 1989-08-17 Nec Corp 半導体装置の製造方法
JPH01204413A (ja) * 1988-02-10 1989-08-17 Matsushita Electron Corp イオン注入方法
US5053345A (en) * 1989-02-06 1991-10-01 Harris Corporation Method of edge doping SOI islands
JPH0428222A (ja) * 1990-05-23 1992-01-30 Oki Electric Ind Co Ltd 半導体抵抗層の形成方法
JPH04107831A (ja) * 1990-08-27 1992-04-09 Sharp Corp 半導体装置の製造方法
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3391410B2 (ja) * 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
JPH08274316A (ja) * 1995-03-30 1996-10-18 Sony Corp 絶縁ゲート型電界効果トランジスタの製法
JP3157122B2 (ja) 1997-03-10 2001-04-16 三洋電機株式会社 炭化ケイ素へのイオン注入方法および炭化ケイ素半導体装置
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP2001135591A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
US6420247B1 (en) 2000-04-10 2002-07-16 Motorola, Inc. Method of forming structures on a semiconductor including doping profiles using thickness of photoresist
KR100599544B1 (ko) * 2000-04-12 2006-07-13 가부시키가이샤 가네카 적층체 및 그것을 사용한 다층 배선판
US7067346B2 (en) * 2000-06-06 2006-06-27 Simon Foster University Titanium carboxylate films for use in semiconductor processing
KR100378190B1 (ko) * 2000-12-28 2003-03-29 삼성전자주식회사 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법
JP2002246330A (ja) * 2001-02-14 2002-08-30 Mitsubishi Heavy Ind Ltd イオン注入方法
JP4581270B2 (ja) * 2001-03-05 2010-11-17 住友電気工業株式会社 ＳｉＣ半導体のイオン注入層及びその製造方法
JP3692063B2 (ja) * 2001-03-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
US6458683B1 (en) * 2001-03-30 2002-10-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming aluminum bumps by CVD and wet etch
JP4180809B2 (ja) * 2001-07-31 2008-11-12 株式会社東芝 半導体装置の製造方法
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
KR100726145B1 (ko) * 2002-07-19 2007-06-13 주식회사 하이닉스반도체 반도체소자 제조방법
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
KR101008597B1 (ko) * 2003-04-25 2011-01-17 스미토모덴키고교가부시키가이샤 반도체 장치의 제조 방법
US7195996B2 (en) * 2005-08-09 2007-03-27 New Japan Radio Co., Ltd. Method of manufacturing silicon carbide semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH042120A (ja) * 1990-04-18 1992-01-07 Fujitsu Ltd 半導体装置の製造方法
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1619715A4 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332180A (ja) * 2005-05-24 2006-12-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2007227655A (ja) * 2006-02-23 2007-09-06 Ion Engineering Research Institute Corp 半導体素子の製造方法
JP2012530381A (ja) * 2009-06-16 2012-11-29 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド ワークピース処理システム
WO2013099785A1 (ja) 2011-12-26 2013-07-04 東レ株式会社 感光性樹脂組成物および半導体素子の製造方法
KR20140109866A (ko) 2011-12-26 2014-09-16 도레이 카부시키가이샤 감광성 수지 조성물 및 반도체 소자의 제조 방법
JPWO2013099785A1 (ja) * 2011-12-26 2015-05-07 東レ株式会社 感光性樹脂組成物および半導体素子の製造方法
US9704724B2 (en) 2011-12-26 2017-07-11 Toray Industries, Inc. Photosensitive resin composition and method for producing semiconductor device
JP2014157956A (ja) * 2013-02-18 2014-08-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US10451969B2 (en) 2015-04-24 2019-10-22 Toray Industries, Inc. Resin composition, method for manufacturing semiconductor element using the same, and semiconductor device
JP2023012755A (ja) * 2021-07-14 2023-01-26 株式会社デンソー 半導体装置の製造方法
JP7639590B2 (ja) 2021-07-14 2025-03-05 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
US7364978B2 (en) 2008-04-29
CA2500182A1 (en) 2004-11-11
KR20060006762A (ko) 2006-01-19
US7759211B2 (en) 2010-07-20
EP2378544A2 (en) 2011-10-19
TW200507076A (en) 2005-02-16
CN101241848A (zh) 2008-08-13
CN100382246C (zh) 2008-04-16
KR20100118602A (ko) 2010-11-05
CA2770379A1 (en) 2004-11-11
EP2378544A3 (en) 2013-02-27
JP2010219553A (ja) 2010-09-30
TWI305007B (en) 2009-01-01
EP1619715A4 (en) 2009-01-07
CN1706032A (zh) 2005-12-07
US20060063342A1 (en) 2006-03-23
US20080254603A1 (en) 2008-10-16
EP1619715A1 (en) 2006-01-25
CN101241848B (zh) 2012-01-25
KR101008597B1 (ko) 2011-01-17
JPWO2004097914A1 (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
US7759211B2 (en) Method of fabricating semiconductor device
JP3760688B2 (ja) 炭化けい素半導体素子の製造方法
JP2009542005A5 (ja)
US20150235864A1 (en) Method for processing a layer and a method for manufacturing an electronic device
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
JP2009038351A5 (ja)
CN105470288A (zh) Delta沟道掺杂SiC垂直功率MOS器件制作方法
US20170309484A1 (en) Carbon Vacancy Defect Reduction Method for SiC
JP2004079606A5 (ja)
TW200421476A (en) Shallow trench isolation for strained silicon processes
JP2005260267A (ja) 炭化けい素半導体素子の製造方法
WO2014206117A1 (zh) 降低二维晶体材料接触电阻的方法和设置
KR101083842B1 (ko) 반도체 장치의 제조 방법
JP2001135591A (ja) 半導体素子の製造方法
JPS6292327A (ja) 半導体装置及びその製造方法
CN113299641B (zh) 能够改进ESD保护回路回冲特性的SiC MOS器件
JP6597215B2 (ja) 半導体装置の製造方法
JP2017152670A (ja) イオン注入マスク形成用分散体及び半導体デバイス製造方法
JP2004140062A (ja) 半導体装置の製造方法
JPH06196635A (ja) 半導体装置およびその製造方法
WO2012113115A1 (zh) 半导体衬底隔离的形成方法
CN108701595A (zh) 离子注入掩模形成用分散体、离子注入掩模的形成方法以及半导体器件制造方法
JPS62115841A (ja) 半導体装置の製造方法
JPS5954224A (ja) 半導体装置の製造方法
JP2017199881A (ja) イオン注入用マスクの形成方法及び半導体デバイス製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005505848

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006063342

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10528440

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2500182

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2004728434

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048013909

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057009783

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057009783

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004728434

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10528440

Country of ref document: US