WO2004100256A1 - Vorrichtung mit einer halbleiterschaltung - Google Patents

Vorrichtung mit einer halbleiterschaltung Download PDF

Info

Publication number
WO2004100256A1
WO2004100256A1 PCT/DE2004/000821 DE2004000821W WO2004100256A1 WO 2004100256 A1 WO2004100256 A1 WO 2004100256A1 DE 2004000821 W DE2004000821 W DE 2004000821W WO 2004100256 A1 WO2004100256 A1 WO 2004100256A1
Authority
WO
WIPO (PCT)
Prior art keywords
decoupling
semiconductor circuit
circuit
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2004/000821
Other languages
English (en)
French (fr)
Inventor
Christoph Schelling
Heinz-Georg Vossenberg
Andreas Duell
Frank Schaefer
Hubert Benzel
Juergen Nitsche
Andreas Junger
Joerg Muchow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of WO2004100256A1 publication Critical patent/WO2004100256A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/191—Preparing SOI wafers using full isolation by porous oxide silicon [FIPOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the invention relates to a device according to the preamble of the main claim. So far, it has only been possible to a limited extent to provide integrated semiconductor circuits or individual regions of a semiconductor circuit and at the same time to decouple them thermally and / or mechanically. In a so-called back-end processing, i.e. processing at the end of the manufacturing process of the semiconductor circuit, it is possible to produce so-called isolation trenches, for example by means of plasma-assisted etching processes. However, this is disadvantageous because it creates undefined leakage currents along the surface of isolation trenches and has other disadvantages.
  • the device according to the invention with the features of the main claim has the advantage over the fact that semiconductor circuits or parts of semiconductor circuits can be provided integrated and at the same time are provided thermally and / or mechanically decoupled. This makes it possible to use the porous silicon technology according to the invention. By implementing an increased thermal decoupling of complete circuit blocks or individual circuit elements, the problem of "thermal crosstalk", ie the change in the electrical behavior, such as the characteristic curve, drifts etc., due to temperature changes can be reduced.
  • the device in accordance with the invention reduces the mechanical influence on semiconductor circuits, for example starting from sensor components provided integrated with the semiconductor circuit.
  • This makes it possible, for example, to simplify the necessary construction and connection technology, in particular for sensors, since mechanical crosstalk, i.e. the change in the electrical behavior such as characteristic curves, drift, etc., due to mechanical influences, such as, for example, through particle entry in insulation trenches, reduces different coefficients of thermal expansion, etc. becomes.
  • the decoupling area is provided as a two-dimensional decoupling structure.
  • the decoupling area is provided as a three-dimensional decoupling structure. This makes it possible to effect particularly good thermal and / or mechanical decoupling of circuit parts or of a semiconductor circuit.
  • FIG. 1 shows a device according to the invention with a semiconductor circuit and a two-dimensional decoupling structure
  • Figure 2 shows an inventive device with a semiconductor circuit and a three-dimensional decoupling structure.
  • a device according to the invention with a semiconductor circuit and a two-dimensional decoupling structure comprises a substrate 10, which according to the invention is provided in particular as a silicon substrate.
  • the substrate 10 carries a semiconductor circuit 21 in a first region of the substrate and further circuit parts 20.
  • a two-dimensional decoupling structure 30 For the thermal and / or mechanical decoupling of the semiconductor circuit 21 from its surroundings, it is provided to provide a two-dimensional decoupling structure 30.
  • the decoupling structure 30 according to the invention consists in particular essentially of a region of porous silicon, which according to the invention can be provided in particular in an oxidized manner.
  • FIG. 2 shows a device according to the invention with a semiconductor circuit 21 which has a three-dimensional decoupling structure 30, 31.
  • the semiconductor circuit 21 and further circuit parts 20 or circuit regions 20 are in turn provided on the substrate 10, which is likewise provided in particular as a silicon substrate.
  • the decoupling area 30 or the decoupling structure is provided three-dimensionally in FIG. 2, so that the decoupling area 30 is not only lateral, i.e. is provided on the side of the semiconductor circuit 21, but also below the semiconductor circuit 21.
  • the buried decoupling region 31 is provided, in which, according to the invention, in particular laterally oxidized silicon is provided.
  • Silicon oxide is suitable for this.
  • the Thermal conductivity of silicon oxide is 0.014 watts per cm per K at 300 K. Compared to silicon, this is very low. Silicon has a thermal conductivity of 1.5 watts per cm per K at 300 K.
  • the use of oxidized porous silicon as the decoupling structure 30, 31 makes it possible to implement both two-dimensional and three-dimensional decoupling structures.
  • the dimensioning of the decoupling structures 30, 31 is freely selectable and is defined using standard semiconductor processes such as lithography, oxidation, diffusion and the like. The necessary process steps are easily controllable and manageable.
  • FIG. 1 The use of two-dimensional structures shown in FIG. 1 makes it possible to implement a heat sink in the form of the silicon material of the substrate 10, which is also referred to as bulk silicon material. Lateral to the semiconductor circuit 21, oxidized porous silicon in the area of the decoupling structure 30 reduces the heat coupling to the surrounding areas of the substrate 10 and thus minimizes the probability of thermal crosstalk.
  • the decoupling structure 30, 31 By using three-dimensional structures shown in FIG. 2 as decoupling regions 30, 31, there is the possibility of realizing heat islands. This means that it is possible for a heat source to be at a defined excess temperature with respect to its surroundings or with respect to its adjacent region of the substrate 10 by means of a three-dimensional decoupling structure 30, 31.
  • the adjacent area for example the bulk silicon material, is kept at a different temperature than the heat island.
  • the decoupling structure 30, 31 also makes it possible to float, i.e. a change in realizing the temperature of the areas outside the semiconductor circuit 21.
  • the three-dimensional decoupling structure 30, 31 also makes it possible to electrically isolate the semiconductor circuit 21 or circuit parts in the region of the semiconductor circuit 21 from the rest of the circuit or the other circuit regions 20.
  • the coefficient of thermal expansion of silicon dioxide is approximately 5 * 10 "7 per K.
  • a temperature change would have a significant tension between both in a two-dimensional decoupling structure according to the invention, as shown in FIG. 2, and in a three-dimensional decoupling structure 30, 31, as shown in FIG. 3 the silicon material of the substrate 10 and the silicon dioxide material of the decoupling structures 30, 31.
  • a modification of the silicon dioxide to reduce thermal stresses is therefore necessary.
  • oxidized porous silicon is used as the decoupling structure, which makes it possible to reduce the effects due to mechanical or thermal mismatch in the
  • the behavior of the porous silicon oxide is adjusted via the porosity, the pore size or the pore shape and the oxidation process.
  • silicon dioxide as the material of the decoupling structures or the decoupling regions 30, 31, to bring about good mechanical decoupling between the circuit 21 and the surrounding regions of the substrate 10 and in particular the other circuits 20.
  • laterally oxidized silicon is provided in particular. This means that a silicon oxide layer is provided which runs parallel to the surface of the silicon wafer, but does not have to lie on the surface of the wafer.

Landscapes

  • Element Separation (AREA)

Abstract

Es wird eine Vorrichtung mit einer Halbleiterschaltung (21) und einem Substrat (10) vorgeschlagen, wobei eine thermische und/oder mechanische Entkopplung mittels einer Entkopplungsstruktur (30, 31) vorgesehen ist.

Description

Vorrichtung mit einer Halbleiterschaltung
Stand der Technik
Die Erfindung geht aus von einer Vorrichtung nach der Gattung des Hauptanspruchs. Es ist bisher lediglich bedingt möglich, Halbleiterschaltungen oder einzelne Bereiche einer Halbleiterschaltung integriert vorzusehen und gleichzeitig thermisch und/oder mechanisch zu entkoppeln. Bei einer sog. back-end-Prozessierung, d.h. der Prozessierung am Ende des Herstellungsverfahrens der Halbleiterschaltung, besteht die Möglichkeit, sogenannte Isolationsgräben, beispielsweise durch plasmaunterstützte Ätzverfahren, herzustellen. Dies ist jedoch nachteilig, weil dadurch nicht definierte Leckströme entlang der Oberfläche von Isolationsgräben entstehen und andere Nachteile damit verbunden sind.
Vorteile der Erfindung
Die erfindungsgemäße Vorrichtung mit den Merkmalen des Hauptanspruchs hat dem gegenüber den Vorteil, dass Halbleiterschaltungen bzw. Teile von Halbleiterschaltungen integriert vorgesehen sein können und gleichzeitig thermisch und/oder mechanisch entkoppelbar vorgesehen sind. Dies macht die erfindungsgemäße Anwendung der Technologie des porösen Siliziums möglich. Durch die Realisierung einer verstärkten thermischen Entkopplung von kompletten Schaltungsblöcken bzw. einzelnen Schaltungselementen kann das Problem eines „thermischen Übersprechens", d.h. die Veränderung des elektrischen Verhaltens, wie beispielsweise der Kennlinie, von Driften usw., durch Temperaturänderungen, reduziert werden. Die Nachteile von allgemein gemäß dem Stand der Technik bekannten Isolationsgräben ist, dass es beispielsweise nicht definierte Leckströme entlang der Oberfläche von Isolationsgräben gibt, dass weiterhin die Kontamination von Schaltungsteilen durch die Diffusion von Fremdstoffen an der Oberfläche der Isolationsgräben in dem Schaltungsbereich vorkommt, dass weiterhin Partikel in den Isolationsgräben negative Auswirkungen auf die Schaltungen bzw. die Schaltungselemente haben. Diese Nachteile werden erfindungsgemäß vermieden. Weiterhin ist es bei dem erfindungsgemäßen Verfahren möglich, das Verfahren integriert in einem Halbleiterprozess durchzuführen. Es ist also nicht zwingend notwendig, die Isolierung, d.h. Entkopplung, der Schaltungsteile als back-end-Prozess vorzusehen. Erfindungsgemäß ist es weiterhin von Vorteil, dass es bei einer erfmdungsgemäßen Vorrichtung zu einer Reduzierung des mechanischen Einflusses auf Halbleiterschaltungen, beispielsweise ausgehend von mit der Halbleiterschaltung integriert vorgesehenen Sensorbauelementen kommt. Dadurch ist beispielsweise eine Vereinfachung der notwendigen Aufbau- und Verbindungstechnik, insbesondere für Sensoren, möglich, da ein mechanisches Übersprechen, d.h. die Veränderung des elektrischen Verhaltens wie Kennlinien, Driften usw. durch mechanische Einflüsse wie beispielsweise durch Partikeleintrag in Isolationsgräben, unterschiedliche Temperaturausdehnungskoeffizienten usw. reduziert wird.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Vorrichtung möglich. Besonders vorteilhaft ist es, dass der Entkopplungsbereich als zweidimensionale Entkopplungsstruktur vorgesehen ist. Dadurch ist es mit besonders einfachen Mitteln und prozesstechnisch einfach möglich, eine erfindungsgemäße Entkopplung von Schaltungsteilen bzw. von Halbleiterschaltungen zu ermöglichen. Weiterhin ist es von Vorteil, dass der Entkopplungsbereich als dreidimensionale Entkopplungsstruktur vorgesehen ist. Dadurch ist es möglich, eine besonders gute thermische und/oder mechanische Entkopplung von Schaltungsteilen bzw. von einer Halbleiterschaltung zu bewirken.
Zeichnungen
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Figur 1 eine erfindungsgemäße Vorrichtung mit einer Halbleiterschaltung und einer zweidimensionalen Entkopplungsstruktur und
Figur 2 eine erfindungsgemäße Vorrichtung mit einer Halbleiterschaltung und einer dreidimensionalen Entkopplungsstruktur.
Beschreibung der Ausführungsbeispiele
In Figur 1 ist eine erfindungsgemäße Vorrichtung mit einer Halbleiterschaltung und einer zweidimensionalen Entkopplungsstruktur vorgesehen. Die Vorrichtung umfasst ein Substrat 10, welches erfindungsgemäß insbesondere als Siliziumsubstrat vorgesehen ist. Das Substrat 10 trägt eine Halbleiterschaltung 21 in einem ersten Bereich des Substrats und weitere Schaltungsteile 20. Zur thermischen und/oder mechanischen Entkopplung der Halbleiterschaltung 21 von ihrer Umgebung ist es vorgesehen, eine zweidimensionale Entkopplungsstruktur 30 vorzusehen. Die Entkopplungsstruktur 30 besteht erfindungsgemäß insbesondere im Wesentlichen aus einem Bereich porösen Siliziums, welcher erfindungsgemäß insbesondere oxidiert vorgesehen sein kann.
In Figur 2 ist eine erfindungsgemäße Vorrichtung mit einer Halbleiterschaltung 21 dargestellt, die eine dreidimensionale Entkopplungsstruktur 30, 31 aufweist. Auf dem Substrat 10, welches ebenfalls insbesondere als Siliziumsubstrat vorgesehen ist, ist wiederum die Halbleiterschaltung 21 und weitere Schaltungsteile 20 bzw. Schaltungsbereiche 20 vorgesehen. Der Entkopplungsbereich 30 bzw. die Entkopplungsstruktur ist in Figur 2 dreidimensional vorgesehen, so dass der Entkopplungsbereich 30 nicht nur lateral, d.h. seitlich, der Halbleiterschaltung 21 vorgesehen ist, sondern auch unterhalb der Halbleiterschaltung 21. Hierfür ist der vergrabene Entkopplungsbereich 31 vorgesehen, in welchem erfindungsgemäß insbesondere lateral oxidiertes Silizium vorgesehen ist.
Zur Realisierung von Strukturen zur verstärkten thermischen Entkopplung ist es notwendig, Bereiche des Substrates 10 mit einer deutlich geringeren Wärmeleitfähigkeit herzustellen als der umgebende Substratbereich. Hierzu bietet sich Siliziumoxid an. Die thermische Leitfähigkeit von Siliziumoxid beträgt 0,014 Watt pro cm pro K bei 300 K. Im Vergleich zu Silizium ist dies sehr gering. Silizium weist eine thermische Leitfähigkeit von 1,5 Watt pro cm pro K bei 300 K auf. Durch die Verwendung von oxidiertem porösem Silizium als Entkopplungsstruktur 30, 31 besteht die Möglichkeit, sowohl zwei- als auch dreidimensionale Entkopplungsstrukturen zu realisieren. Die Dimensionierung der Entkopplungsstrukturen 30,31 ist frei wählbar und wird über Standardhalbleiterprozesse, wie Lithographie, Oxidation, Diffusion und dergleichen, definiert. Die notwendigen Prozessschritte sind gut kontrollier- und behβrrschbar.
Durch die in Figur 1 dargestellte Verwendung von zweidimensionalen Strukturen besteht die Möglichkeit der Realisierung einer Wärmesenke in Form des Siliziummaterials des Substrats 10, welches auch als Bulksiliziummaterial bezeichnet wird. Lateral zu der Halbleiterschaltung 21 wird durch oxidiertes poröses Silizium im Bereich der Entkopplungsstruktur 30 die Wärmekopplung zu den umliegenden Bereichen des Substrates 10 reduziert und damit die Wahrscheinlichkeit eines thermischen Übersprechens minimiert.
Durch die Verwendung von in der Figur 2 dargestellten dreidimensionalen Strukturen als Entkopplungsbereiche 30, 31 besteht die Möglichkeit von Realisierung von Wärmeinseln. Dies bedeutet, dass es möglich ist, dass eine Wärmequelle sich durch eine dreidimensionale Entkopplungsstruktur 30, 31 auf einer definierten Übertemperatur gegenüber ihrer Umgebung bzw. gegenüber ihrem benachbarten Bereich des Substrates 10 befindet. Der benachbarte Bereich, beispielsweise das Bulksiliziummaterial, wird auf einer gegenüber der Wärmeinsel anderen Temperatur gehalten. Weiterhin ist es erfindungsgemäß durch die Entkopplungsstruktur 30, 31 auch möglich, ein Floaten, d.h. eine Veränderung, der Temperatur der Bereiche außerhalb der Halbleiterschaltung 21 zu realisieren. Weiterhin ist es erfindungsgemäß durch die dreidimensionale Entkopplungsstruktur 30, 31 auch möglich, eine elektrische Isolation der Halbleiterschaltung 21 bzw. von Schaltungsteilen im Bereich der Halbleiterschaltung 21 von der übrigen Schaltung bzw. den übrigen Schaltungsbereichen 20 zu realisieren.
Zur Realisierung von Entkopplungsstrukturen 30, 31, die eine verstärkte mechanische Entkopplung der Halbleiterschaltung 21 von umliegenden Bereichen des Substrats 10 bewirken, muss eine geringe Kraftkopplung zwischen der Halbleiterschaltung 21 und ihrem Umgebungsbereich hergestellt werden. Die Verwendung von nicht adaptiertem Siliziumdioxid, d.h. von nicht angepasstem Siliziumdioxid, ist in dieser Anwendung nicht empfehlenswert, da die Temperaturausdehnungskoeffizienten von Silizium und von Siliziumdioxid deutlich differieren. Der lineare Temperaturausdehnungskoeffizient von Silizium beträgt ungefähr 2*6x10"δ pro K und der lineare
Temperaturausdehnungskoeffizient von Siliziumdioxid beträgt ungefähr 5*10"7 pro K. Eine Temperaturänderung hätte sowohl bei einer zweidimensionalen erfindungsgemäßen Entkopplungsstruktur, wie in Figur 2 dargestellt, als auch bei einer dreidimensionalen erfindungsgemäßen Entkopplungsstruktur 30, 31, wie in Figur 3 dargestellt, eine deutliche Verspannung zwischen dem Siliziummaterial des Substrates 10 und dem Siliziumdioxidmaterial der Entkopplungsstrukturen 30, 31 zur Folge. Eine Modifikation des Siliziumdioxids zur Reduzierung von thermischen Verspannungen ist demnach notwendig. Erfindungsgemäß wird als Entkopplungsstruktur oxidiertes poröses Silizium verwandt, wodurch die Möglichkeit besteht, die Auswirkungen aufgrund er mechanischen bzw. thermischen Fehlanpassung in den
Temperaturausdehnungskoeffizienten der beiden Materialien zu minimieren. Das Verhalten des porösen Siliziumoxides wird in diesem Fall über die Porösizität, die Porengröße bzw. die Porenform und den Oxidationsprozess eingestellt. Hierdurch ist es erfindungsgemäß möglich, trotz der Verwendung von Siliziumdioxid als Material der Entkopplungsstrukturen bzw. der Entkopplungsbereiche 30, 31 eine gute mechanische Entkopplung zwischen der Schaltung 21 und den umliegenden Bereichen des Substrats 10 und insbesondere der anderen Schaltungen 20 zu bewirken. Im vergrabenen Bereich 31 der Entkopplungsstruktur ist insbesondere lateral oxidiertes Silizium vorgesehen. Dies bedeutet, dass eine Siliziumoxidschicht vorgesehen ist, die parallel zur Oberfläche des Siliziumwafers verläuft, jedoch nicht an der Oberfläche des Wafers liegen muss.

Claims

Patentansprüche
1. Vorrichtung mit einer Halbleiterschaltung (21) und einem Substrat (10), wobei die Halbleiterschaltung (21) von dem Substrat (10) thermisch und/oder mechanisch entkoppelt vorgesehen ist, dadurch gekennzeichnet, dass zur Entkopplung wenigstens ein Entkopplungsbereich von porösem Silizium (30, 31) oder von oxidiertem porösem Silizium, (30, 31) vorgesehen ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Entkopplungsbereich (30, 31) als zweidimensionale Entkopplungsstruktur vorgesehen ist.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Entkopplungsbereich (30, 31) als dreidimensionale Entkopplungsstruktur vorgesehen ist.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass eine elektrische Isolation der Halbleiterschaltung (21) vorgesehen ist.
PCT/DE2004/000821 2003-05-07 2004-04-20 Vorrichtung mit einer halbleiterschaltung Ceased WO2004100256A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10320201.3 2003-05-07
DE10320201A DE10320201A1 (de) 2003-05-07 2003-05-07 Vorrichtung mit einer Halbleiterschaltung

Publications (1)

Publication Number Publication Date
WO2004100256A1 true WO2004100256A1 (de) 2004-11-18

Family

ID=33394190

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000821 Ceased WO2004100256A1 (de) 2003-05-07 2004-04-20 Vorrichtung mit einer halbleiterschaltung

Country Status (2)

Country Link
DE (1) DE10320201A1 (de)
WO (1) WO2004100256A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752150A (en) * 1980-09-16 1982-03-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device with element forming region surrounded by porous silicon oxide
US6331456B1 (en) * 1998-05-04 2001-12-18 Texas Instruments - Acer Incorporated Fipos method of forming SOI CMOS structure
US6376859B1 (en) * 1998-07-29 2002-04-23 Texas Instruments Incorporated Variable porosity porous silicon isolation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752150A (en) * 1980-09-16 1982-03-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device with element forming region surrounded by porous silicon oxide
US6331456B1 (en) * 1998-05-04 2001-12-18 Texas Instruments - Acer Incorporated Fipos method of forming SOI CMOS structure
US6376859B1 (en) * 1998-07-29 2002-04-23 Texas Instruments Incorporated Variable porosity porous silicon isolation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 0061, no. 23 (E - 117) 8 July 1982 (1982-07-08) *

Also Published As

Publication number Publication date
DE10320201A1 (de) 2004-12-02

Similar Documents

Publication Publication Date Title
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE69710031T2 (de) Verfahren zur Übertragung einer Halbleiterschicht mittels Silizium-auf-Isolator (SOI) Technologie
DE69232749T2 (de) Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE19857060B4 (de) Verfahren zum Herstellen von Quantenpunkten in einem Halbleiterbauteil
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE10393700B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung durch Ausbildung geschwächter Bereiche oder einer geschwächten Schicht und zugehöriges Halbleiterbauelement
DE69422265T2 (de) Verfahren zur Herstellung einer strahlungsgeschützten Silizium-auf-Isolator Halbleiteranordnung
DE60208446T2 (de) Verfahren zur Herstellung einer Anzeigevorrichtung
JPH1174460A (ja) デバイス製造方法
DE4433330A1 (de) Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie Verfahren zur Herstelung derartiger Halbleiterstrukturen
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
EP0745271B1 (de) Verfahren zur herstellung eines einem graben benachbarten diffusionsgebietes in einem substrat
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
WO2004095552A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
WO2000021118A2 (de) Verfahren zur herstellung eines vertikalen mosfets
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
EP2010449B1 (de) Mikromechanisches bauelement mit waferdurchkontaktierung sowie entsprechendes herstellungsverfahren
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE10124038A1 (de) Verfahren zur Herstellung vergrabener Bereiche
DE10350038A1 (de) Verfahren zum anodischen Bonden von Wafern und Vorrichtung
WO2004100256A1 (de) Vorrichtung mit einer halbleiterschaltung
EP0626100B1 (de) Verfahren zur herstellung einer halbleiterstruktur

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase