WO2005039043A1 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
WO2005039043A1
WO2005039043A1 PCT/JP2004/015534 JP2004015534W WO2005039043A1 WO 2005039043 A1 WO2005039043 A1 WO 2005039043A1 JP 2004015534 W JP2004015534 W JP 2004015534W WO 2005039043 A1 WO2005039043 A1 WO 2005039043A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
constant envelope
phase
local
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/015534
Other languages
English (en)
French (fr)
Inventor
Takashi Izumi
Kazuhiko Ikeda
Makoto Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to US10/575,463 priority Critical patent/US20070030063A1/en
Priority to EP04817234A priority patent/EP1677417A4/en
Publication of WO2005039043A1 publication Critical patent/WO2005039043A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Definitions

  • the present invention relates to an amplifier circuit, and particularly to a final-stage amplifier circuit for amplifying a transmission signal in a transmission device used for wireless communication or broadcasting.
  • a transmission device used for wireless communication and broadcasting has been increasingly transmitting a digital modulation signal.
  • Many of these signals have been advanced by multi-valued information, and it has become possible to carry information in the amplitude direction. Therefore, an amplifier circuit used in a transmission device is required to have linearity.
  • amplifier circuits are also required to have high power efficiency.
  • Various methods for distortion compensation and efficiency improvement have been proposed to achieve both the linearity and power efficiency of the amplifier circuit.
  • One of the conventional amplifying circuit systems is called the LINC (Linear Amplification with Nonlinear Components) method, which divides the transmission signal into two constant envelope signals and provides a highly efficient non-linear signal.
  • the constant envelope signal generator 11 generates two constant envelope signals Sa (t) and Sb (t) from the input signal S (t). For example, when the input signal S (t) is expressed by the following (Equation 1), and the constant envelope signals Sa (t) and Sb (t) are expressed by the following (Equation 2) and (Equation 3), The constant envelope signals Sa (t) and Sb (t) are constant in the amplitude direction.
  • V (t) Vmax
  • angular frequency of the carrier of the input signal is coc.
  • FIG. 2 illustrates the operation of generating a constant envelope signal using signal vectors on orthogonal plane coordinates. Force as shown As shown in the figure, the input signal S (t) is represented by the vector sum of two constant envelope signals Sa (t) and Sb (t) having the amplitude VmaxZ2.
  • the two amplifiers 12 and 13 amplify the two constant envelope signals, respectively.
  • the gains of the amplifiers 12 and 13 are G
  • the output signals of the amplifiers 12 and 13 are GXSa (t) and GXSb (t), respectively.
  • the combining unit 14 combines these output signals G X Sa (t) and G X Sb (t)
  • an output signal G X S (t) is obtained.
  • Fig. 3 shows a more specific configuration example of an amplifier circuit to realize the LINC method.
  • the constant envelope signal IQ generation unit 15 outputs baseband signals Sai, Saq, Sbi, which become constant envelope signals Sa, Sb after quadrature demodulation from baseband input signals Si, Sq. Sbq is generated by digital signal processing, and each baseband signal is converted to an analog signal by DZA converters 16a, 16b, 16c, and 16d, and then quadrature-modulated by quadrature modulator 17 having two quadrature modulators. Obtain the constant envelope signals Saif and Sbif.
  • frequency conversion is performed by mixing each signal with the local signal supplied from the local oscillator 22 by the mixers 21a and 21b, and the signals S arf and Sbrf converted into the carrier frequency are obtained. Then, final amplification in the amplifiers 12 and 13 and synthesis in the synthesis unit 14 are performed, and as a result, an output signal is obtained.
  • Patent Document 1 Japanese Patent Publication No. 6-22302
  • Patent Document 2 JP-A-8-163189
  • the amplifier circuit includes: a generation unit configured to generate a first local signal and a second local signal used for frequency conversion of a first constant envelope signal and a second constant envelope signal each having a predetermined phase; Frequency conversion means for frequency-converting the first constant envelope signal and the second constant envelope signal using the generated first local signal and second local signal, and the first constant envelope signal and the (2)
  • An amplification circuit comprising: amplification means for amplifying a constant envelope signal; and synthesis means for synthesizing a first constant envelope signal and a second constant envelope signal to be amplified, wherein the first local signal and the The second local signals adopt a configuration having a phase difference of 180 ° from each other.
  • FIG. 1 is a diagram showing a general example of a configuration of a conventional amplifier circuit
  • FIG. 2 Vector diagram showing the operation of a conventional amplifier circuit on orthogonal plane coordinates
  • FIG. 3 is a diagram showing a more specific configuration example of a conventional amplifier circuit
  • FIG. 4 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 1 of the present invention.
  • FIG. 5A is a vector diagram showing a phase shift process of each constant envelope signal according to Embodiment 1 of the present invention.
  • FIG. 5B is a vector diagram showing a phase shift process of a local signal according to Embodiment 1 of the present invention.
  • FIG. 5C is a vector diagram showing a signal after synthesis according to Embodiment 1 of the present invention.
  • FIG. 6 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 2 of the present invention.
  • FIG. 7 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 3 of the present invention.
  • FIG. 8 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 4 of the present invention.
  • FIG. 9 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 5 of the present invention.
  • FIG. 10 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 6 of the present invention.
  • FIG. 11 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 7 of the present invention.
  • FIG. 12 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 8 of the present invention.
  • FIG. 13 is a block diagram showing a configuration of a wireless transmitting / receiving apparatus according to Embodiment 9 of the present invention.
  • FIG. 14 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 10 of the present invention.
  • FIG. 15 shows a waveform of a signal obtained in each processing stage of the amplifier circuit according to Embodiment 10 of the present invention.
  • FIG. 16 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 11 of the present invention.
  • FIG. 17 is a block diagram showing a configuration of a wireless transmission / reception apparatus according to Embodiment 12 of the present invention.
  • FIG. 4 is a block diagram showing a configuration of the amplifier circuit according to Embodiment 1 of the present invention.
  • the amplification circuit 100 shown in FIG. 4 includes a constant envelope signal generation unit 101, two phase shifters 102a and 102b, two mixers 103a and 103b, two amplifiers 104a and 104b, a synthesis circuit 105, and local oscillation. And a local signal phase shifter 107a, 107b.
  • constant envelope signal generation section 101 has constant envelope signal IQ generation section 111, four DZA (Digital to Analog) variables ⁇ 112a, 112b, 112c, 112d, and quadrature modulation section 113.
  • the quadrature modulator 113 has four mixers 114a, 114b, 114c, 114d, two phase shifters 115a, 115b, and a local oscillator 116.
  • Constant envelope signal generation section 101 is equivalent to a signal obtained by orthogonally modulating input signals Si and Sq at a carrier frequency of a predetermined frequency when the signals are subjected to solid-state synthesis using baseband input signals Si and Sq. Are generated, that is, a first constant envelope signal Saif and a second constant envelope signal Sbif, and output to the two phase shifters 102a and 102b, respectively.
  • the constant envelope signal generation unit 101 can be realized by, for example, an ASIC (Application Specific Integrated Circuit).
  • constant envelope signal IQ generation section 111 performs digital signal processing on input signals Si and Sq, and generates baseband signals Sai and Sq. Generate aq, Sbi, Sbq.
  • the constant envelope signal IQ generation unit 111 is a digital signal processing circuit such as an ASIC or an FPGA.
  • the DZA transforms ⁇ 1 12a-112d convert the baseband signals Sai, Saq, Sbi, and Sbq, respectively, from digital to analog.
  • the DZA converters 112a to 112d are, for example, digital-to-analog conversion ICs (Integrated Circuits) that convert digital signals into analog signals.
  • Quadrature modulation section 113 performs quadrature modulation on baseband signals Sai, Saq, Sbi, and Sbq converted to analog signals, generates first constant envelope signal Saif and second constant envelope signal Sbif, and performs Output to the phasers 102a and 102b, respectively.
  • the local oscillator 116 in the quadrature modulator 113 is, for example, an oscillation circuit such as a frequency synthesizer using a voltage controlled oscillator (VCO) controlled by a phase negative feedback control system (PLL).
  • the phase shifters 115a and 115b in the quadrature modulator 113 are, for example, micro and strip phase shifters using a microstrip line.
  • the phase shifter 102a changes the phase of the first constant envelope signal Saif from the quadrature modulator 113 by + «°, and generates a first constant envelope signal Saif 'that has been phase-shifted.
  • the phase shifter 102b sets the phase of the second constant envelope signal Sbif from the quadrature modulator 113 to +.
  • the phase shifters 102a and 102b are, for example, micro and strip phase shifters.
  • Mixer 103a performs frequency conversion (up-conversion) by mixing first constant envelope signal Saif from phase shifter 102a with local signal LOa from local signal phase shifter 107a, and performs frequency conversion.
  • a first constant envelope signal Sarf is generated.
  • the mixer 103b performs frequency conversion (up-conversion) by mixing the second constant envelope signal Sbif of the phase shifter 102b with the local signal L Ob of the local signal phase shifter 107b, and performs frequency conversion (up-conversion).
  • the local oscillator 106 is an oscillation circuit such as a frequency synthesizer using a VCO controlled by a PLL, for example, and generates a local signal LO and outputs it to the local signal phase shifters 107a and 107b.
  • Local signal phase shifter 107a changes the phase of local signal LO from local oscillator 116 by - ⁇ ° to generate a phase-shifted local signal LOa.
  • the local signal phase shifter 107 b changes the phase of the local signal LO from the local oscillator 116. Changed and phase shifted Generate local signal LOb.
  • the local signal phase shifters 107a and 107b are, for example, hybrid phase shifters based on microstrip lines.
  • the amplifier 104a amplifies the first constant envelope signal Sarf from the mixer 103a and outputs the amplified signal to the combining circuit 105.
  • the amplifier 104b amplifies the second constant envelope signal Sbrf from the mixer 103b and outputs the amplified signal to the combining circuit 105.
  • Each of the amplifiers 104a and 104b includes, for example, an FET (Field Effect Transistor) or a transistor.
  • the combining circuit 105 is, for example, a Wilkinson-type combining circuit or a resistance combining circuit configured by a microstrip line, and includes a first constant envelope signal S arf and a second constant envelope signal amplified by the amplifiers 104a and 104b. By synthesizing Sbrf, an output signal Srf, which is a signal output from the amplifier circuit 100, is generated.
  • the constant envelope signal generation unit 101 performs a solid synthesis from the baseband input signals Si and Sq
  • the input signals Si and Sq become equivalent to a signal obtained by orthogonally modulating the input signals Si and Sq with a carrier frequency co rf.
  • Two constant envelope signals that is, a first constant envelope signal Saif and a second constant envelope signal Sbif are generated and output to the phase shifters 102a and 102b, respectively.
  • the input signal S (t) is represented by the following (Equation 4).
  • FIG. 5A is a vector diagram illustrating a phase shift process of each constant envelope signal.
  • FIG. 5B is a vector diagram showing the phase shift processing of the local signal.
  • Mixer 103a mixes first constant envelope signal Saif 'and local signal LOa, and mixer 103a detects leakage of frequency-converted first constant envelope signal Sarf and local signal LOa. The signal is output and input to the amplifier 104a.
  • the mixer 103b mixes the second constant envelope signal Sbif ′ and the local signal LOb, and the mixer 103b outputs the frequency-converted second constant envelope signal Sbrf and the leakage signal LOb from the mixer 103b. Is output and input to the amplifier 104b.
  • the first constant envelope signal Sarf and the second constant envelope signal Sbrf are represented by (Equation 9) and (Equation 10), respectively.
  • the amplifiers 104 a and 104 b amplify the input signal and output the amplified signal to the synthesis circuit 105.
  • the combining circuit 105 combines the input signals and outputs the combined signals.
  • Amplifier 104a, 10 Assuming that the gain of 4b is G, the first constant envelope signal Sarf and the second constant envelope signal Sbrf after amplification are expressed by (Equation 13) and (Equation 14), respectively.
  • FIG. 5C is a vector diagram illustrating a signal obtained by synthesizing the first constant envelope signal Sarf and the second constant envelope signal Sbrf.
  • the constant envelope signal shows that the input signal S
  • the phase difference between two local signals used in frequency conversion of two constant envelope signals is set to 180 °, and the phase returns to the original state after the frequency conversion. Since the phase is changed in advance in this way, it is possible to suppress the leakage of the local signal without increasing the distortion of the signal output from the combining circuit 105, that is, the transmission signal, and to improve the communication quality with high power efficiency. Can be improved.
  • a configuration in which phase shifters 102a and 102b are provided at the subsequent stage of constant envelope signal generation section 101 is not limited to this configuration.
  • a configuration that performs the same operation as that of the phase shifters 102a and 102b is provided at the output of the local oscillator 116 in the quadrature modulator 113 to change the phase of a local signal used in the quadrature modulator 113.
  • the same operation and effect as described above can be obtained.
  • the force in which local signal phase shifters 107a and 107b are arranged between local oscillator 106 and mixers 103a and 103b is not limited to this configuration.
  • a device that performs the same operation as the local signal phase shifters 107a and 107b is arranged between the mixers 103a and 103b and the synthesizing circuit 105 or inside the synthesizing circuit 105, Similar functions and effects can be obtained.
  • FIG. 6 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 2 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference numerals. Detailed description is omitted.
  • the amplifier circuit 200 shown in FIG. 6 includes a constant envelope signal generator 201 instead of the constant envelope signal generator 101 of the amplifier circuit 100 shown in FIG. 4, and further includes a phase shifter 102a of the amplifier circuit 100. , 102b is not provided.
  • the constant envelope signal generator 201 has a configuration in which a constant envelope signal IQ generator 202 is provided instead of the constant envelope signal IQ generator 111 of the constant envelope signal generator 101.
  • the constant envelope signal generation unit 201 uses the baseband input signals Si and Sq to perform equivalent vector synthesis when the input signals Si and Sq are orthogonally modulated at a predetermined carrier frequency.
  • Two constant envelope signals that is, a first constant envelope signal Saif 'and a second constant envelope signal Sbif' are generated and output to the mixers 103a and 103b, respectively.
  • the constant envelope signal generation unit 201 can also be realized by a digital signal processing circuit such as an ASIC or an FPGA.
  • the constant envelope signal IQ generation unit 202 converts the IQ signal of the input signal S (t) (that is, the input signals Si and Sq) into the following ( The phase of the first constant envelope signal Saif, shown in Equations 19) and 20 and after quadrature modulation, is positive.
  • the baseband signals Sai and Saq are generated by performing digital signal processing to change the signal.
  • constant envelope signal IQ generation section 202 applies the second constant envelope after quadrature modulation to the IQ signal of input signal S (t) as shown in the following (Equation 21) and (Equation 22).
  • the baseband signals Sbi and Sbq are generated by performing digital signal processing such that the phase of the signal Sbif ′ changes by + ⁇ °.
  • the constant envelope signal IQ generation unit 202 is a digital signal processing circuit such as an ASIC or an FPGA.
  • a general constant envelope signal IQ generation unit is disclosed in Patent Documents 1 and 2 described above.
  • the IQ signal of the original input signal S (t) is also the IQ signal of the first constant envelope signal Sa (t) (that is, Sai and Saq) and the IQ signal of the second constant envelope signal Sb (t). (That is, Sbi and Sbq) are generated by (Equation 23), (Equation 24), (Equation 25) and (Equation 26).
  • the first constant envelope signal Sa (t) and the second constant envelope signal Sb (t) are obtained by orthogonally modulating Sai and Saq, respectively, and are obtained by orthogonally modulating Sbi and Sbq.
  • the following expressions (Equation 27) and (Equation 28) show these relationships in the arithmetic expressions.
  • 8 ° are as follows.
  • the constant envelope signal IQ generation section 202 performs the above-described processing of (Equation 19)-(Equation 22) from the IQ signal of the original input signal S (t), thereby obtaining the baseband signal Sa. If the IQ signals of (t) and Sb (t) are generated and quadrature modulated by the quadrature modulator 113, the phase of the first constant envelope signal Saif 'input to the mixer 103a changes by + «°. The phase of the second constant envelope signal Sbif 'input to the mixer 103b is changed by + ⁇ °, and the phase of the two constant envelope signals can be changed without using a phase shifter. it can.
  • phase shifters 102a and 102b described in Embodiment 1 Therefore, local signal leakage can be suppressed without increasing distortion of a transmission signal, and the circuit size of the amplifier circuit 200 can be reduced. Since the phase is changed by digital signal processing without using a phase shifter, the accuracy of the phase change can be increased as compared with an analog phase shifter.
  • FIG. 7 is a block diagram showing a configuration of the amplifier circuit according to Embodiment 3 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference numerals. Detailed description is omitted.
  • the amplifier circuit 300 shown in FIG. 7 includes a 180 ° phase shifter 301 and a ⁇ 180 ° phase shifter 302 instead of the phase shifter 102a and the roll signal phase shifter 107a of the amplifier circuit 100 shown in FIG. And a configuration in which the phase shifter 102b and the local signal phase shifter 107b of the amplifier circuit 100 are not provided.
  • the 180 ° phase shifter 301 changes the phase of the first constant envelope signal Saif from the quadrature modulator 113 by + 180 °, and generates a phase-shifted first constant envelope signal Saif ′.
  • the 180 ° phase shifter 301 is, for example, a hybrid phase shifter using a microstrip line.
  • the 180 ° phase shifter 302 changes the phase of the local signal LO from the local oscillator 106 by 180 ° to generate a phase-shifted local signal LOa.
  • the —180 ° phase shifter 302 is, for example, a hybrid phase shifter using a microstrip line.
  • the phase of the first constant envelope signal Saif changes by + 180 ° by the 180 ° phase shifter 301, and the first constant envelope signal Saif 'is changed.
  • Output to mixer 103a In mixer 103a, frequency conversion is performed using local signal LOa whose phase has been changed by ⁇ 180 ° in ⁇ 180 ° phase shifter 302.
  • the signal output to the amplifier 104a is a leak of the first constant envelope signal Sarf whose phase is the same as the original signal and a local signal LOa whose phase has been changed by -180 °.
  • the path through which the second constant envelope signal passes is not provided with a phase shifter, so that the second constant envelope signal Sbif and the The phase change amount of one cull signal LO is 0 °.
  • the two constant envelope signals that have passed through the amplifiers 104a and 104b are combined by the combining circuit 105, and the amplified desired transmission signal (output signal Srf) is output. Further, the leakage of the local signal is suppressed because the phase difference between the local signal LO and the local signal LOa is 180 °.
  • phase shifter 102b and oral signal phase shifter 107b described in Embodiment 1 are not required, so that the distortion of the transmission signal is not increased. Leakage of oral signals can be suppressed, and the circuit size of the amplifier circuit 300 can be reduced in size.
  • a 180 ° phase shifter 301 and a ⁇ 180 ° phase shifter 302 are provided instead of the phase shifter 102a and the local signal phase shifter 107a of the amplifier circuit 100 shown in FIG.
  • the configuration of the power amplification circuit 300 described in the configuration in which the phase shifter 102b and the local signal phase shifter 107b of the amplification circuit 100 are not provided is not limited to this.
  • a 180 ° phase shifter 301 and a ⁇ 180 ° phase shifter 302 are provided instead of the phase shifter 102b and the local signal phase shifter 107b of the amplification circuit 100, and the phase shifter 102a and the local signal Even if a configuration without the signal phase shifter 107a is adopted, the same operation and effect as described above can be obtained.
  • FIG. 8 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 4 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference numerals. Detailed description is omitted.
  • the amplifier circuit 400 shown in FIG. 8 has a configuration in which variable phase shifters 401a and 401b are provided instead of the local signal phase shifters 107a and 107b of the amplifier circuit 100 shown in FIG.
  • variable phase shifters 401a and 401b differ from the local signal phase shifters 107a and 107b in having a function of adjusting the amount of change in the phase of the local signal LO.
  • the difference in electrical length in the path through which the local signal passes is adjusted. It is possible to reduce the error of the phase difference due to the above-mentioned factors, and to prevent a reduction in the amount of suppression of local signal leakage.
  • the configuration of force amplification circuit 400 which describes the configuration in which variable phase shifters 401a and 401b are arranged between local oscillator 106 and mixers 103a and 103b is not limited to this. .
  • the same operation as that of the variable phase shifters 401a and 401b may be performed between the mixers 103a and 103b and the synthesis circuit 105 or inside the synthesis circuit 105. The operation and effect of the invention can be obtained.
  • FIG. 9 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 5 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference numerals. Detailed description is omitted.
  • the amplifier circuit 500 shown in FIG. 9 is different from the amplifier circuit 400 according to the fourth embodiment shown in FIG. 8 in that a signal detection unit 501, a band-pass filter (BPF) 502, a mixer 503, a local oscillator 504, an AZD It has a configuration in which a translator 505, a level detector 506, and a phase controller 507 are added.
  • BPF band-pass filter
  • Signal detection section 501 detects output signal Srf of synthesis circuit 105.
  • the signal detector 501 detects output signal Srf of synthesis circuit 105.
  • a directional coupler or a circulator.
  • the BPF 502 limits the band of the signal detected by the signal detection unit 501 and outputs only a component corresponding to leakage of the local signal to the mixer 503.
  • Mixer 503 is band-limited by BPF502
  • the frequency conversion is performed by mixing the generated signal with the signal generated by the local oscillator 504.
  • the AZD converter 505 performs analog-to-digital conversion of the signal whose frequency has been converted by the mixer 503.
  • Level detection section 506 detects the level of leakage of the local signal from the signal that has been analog-to-digital converted by AZD conversion 505.
  • the level detection unit 506 can be realized by a digital signal processing circuit such as an ASIC or an FPGA together with a diode detector and an AZD converter 505, for example.
  • the phase control unit 507 controls the adjustment of the amount of phase change in the variable phase shifters 401a and 401b so that the level detected by the level detection unit 506 is minimized.
  • the phase control unit 507 can be realized by a digital signal processing circuit such as an ASIC or an FPGA.
  • the output signal Srf from the synthesis circuit 105 is detected by the signal detection section 501. Then, the BPF 502 suppresses components other than leakage of the local signal. The leak of the roll signal is frequency-converted by mixer 503 and converted to a digital signal by AZD translator 505. Then, the level detector 506 detects the level of leakage of the local signal that has been converted into a digital signal, and outputs the detection result to the phase controller 507.
  • phase control unit 507 controls the amount of phase change by the variable phase shifters 401a and 401b so that the level of this leakage is minimized.
  • the signal passes through two paths. Even if the phase difference of the local signal fluctuates with time, the error of the phase difference can be reduced, and the suppression amount of the local signal can be prevented from lowering. (Embodiment 6)
  • FIG. 10 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 6 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference characters. The detailed description of is omitted.
  • variable attenuator 601a is provided between the local signal phase shifter 107a and the mixer 103a of the amplifier circuit 100 shown in FIG. 4, and the local signal phase shifter 107b of the amplifier circuit 100 is provided.
  • a variable attenuator 601b is provided between the mixer 103b and the mixer 103b.
  • variable attenuators 601a and 601b adjust the amplitude (eg, attenuation) of the local signals LOa and LOb, and output the adjusted signals to the mixers 103a and 103b, respectively.
  • the amplitude (attenuation) of a local signal used for frequency conversion in mixers 103a and 103b the amount of attenuation in a path through which the local signal passes.
  • the amplitude error of the local signal leakage due to the difference in the Z amplification amount can be reduced, and the suppression amount of the local signal leakage can be prevented from lowering.
  • the configuration of force amplifying circuit 600 which describes the configuration in which variable attenuators 601a and 601b are arranged between local signal phase shifters 107a and 107b and mixers 103a and 103b, has It is not limited to.
  • a device that performs the same operation as the variable attenuators 601a and 601b is arranged between the local oscillator 106 and the local signal phase shifters 107a and 107b, or between the mixers 103a and 103b and the combining circuit 105. The same operation and effect as described above can be obtained even if the circuit is arranged inside the synthesis circuit 105.
  • FIG. 11 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 7 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference characters. The detailed description of is omitted.
  • An amplifier circuit 700 shown in FIG. 11 has the same configuration as the amplifier circuit 600 according to the sixth embodiment shown in FIG. 10, except that the signal detector 501, the BPF 502, the mixer 503, and the local oscillator 504 described in the fifth embodiment are used. , An AZD converter 505, a level detection unit 506, and an attenuation control unit 701.
  • Signal detection section 501 detects output signal Srf of synthesis circuit 105.
  • the signal detector 501 detects output signal Srf of synthesis circuit 105.
  • a directional coupler or a circulator.
  • Attenuation control section 701 controls the adjustment of the amplitude (for example, the amount of attenuation) in variable attenuators 601a and 601b so that the level detected by level detection section 506 is minimized.
  • the attenuation control unit 701 can be realized by a digital signal processing circuit such as an ASIC or an FPGA.
  • the output signal Srf from the synthesizing circuit 105 is detected by the signal detecting section 501. Then, the BPF 502 suppresses components other than leakage of the local signal. The leak of the roll signal is frequency-converted by mixer 503 and converted to a digital signal by AZD translator 505. Then, level detection section 506 detects the level of leakage of the local signal that has been converted into a digital signal, and outputs the detection result to attenuation control section 701.
  • the attenuation control unit 701 controls the amplitude (attenuation amount) by the variable attenuators 601a and 601b so that the level of this leakage is minimized.
  • two paths are controlled in order to control the adjustment of the amplitude (attenuation) by variable attenuators 601a and 601b so that the level of leakage of the local signal is minimized. Even if the amplitude error of the passed local signal fluctuates with time, the error of the amplitude can be reduced, and the suppression amount of the local signal can be prevented from lowering.
  • FIG. 12 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 8 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference characters. The detailed description of is omitted.
  • the amplifier circuit 800 shown in Fig. 12 has a configuration in which variable phase shifters 801a and 801b are provided instead of the phase shifters 102a and 102b of the amplifier circuit 100 shown in Fig. 4.
  • Variable phase shifters 801a and 801b differ from phase shifters 102a and 102b in that they have a function of adjusting the amount of change in the phase of first constant envelope signal Saif and second constant envelope signal Sbif. Is
  • the two local signals LOa and LOb used in the mixers 103a and 103b have a phase difference of 180 °, and the first constant envelope signal Saif and the second constant envelope signal Sbif ' It has a 180 ° phase difference so that it returns to the original phase after frequency conversion.
  • variable phase shifters 801a and 801b the error of the phase difference can be reduced by adjusting the amount of phase change, and the distortion of the combined transmission signal can be reduced.
  • FIG. 13 is a block diagram showing a configuration of a radio transmitting / receiving apparatus according to Embodiment 9 of the present invention.
  • Radio transmitting / receiving apparatus 900 shown in FIG. 13 uses amplification circuit 100 described in Embodiment 1, antenna 901 for transmitting and receiving radio signals, and antenna 901 for transmission and reception, and outputs output of amplification circuit 100.
  • An antenna duplexer 902 that outputs a signal to the antenna 901 and outputs a signal received by the antenna 901 to the wireless receiving unit 903, and a circuit that extracts a desired received signal from the output signal power of the antenna duplexer 902.
  • a wireless receiving unit 903 composed of a noise amplifier, a mixer for converting frequency, a filter, a variable gain amplifier, and AZD modulation, and a signal for wirelessly transmitting signals such as audio, video, and data, and wirelessly transmitting the signal.
  • a modulation / demodulation unit 904 for demodulating the received signal into a signal such as audio, video, and data.
  • wireless transmitting / receiving apparatus 900 may employ a configuration including any of amplifier circuits 200 to 800 described in Embodiments 2 to 8 instead of having amplifier circuit 100. good.
  • Radio transmitting / receiving apparatus 900 uses the amplifier circuit described in any of the above embodiments for amplifying a transmission signal.
  • Wireless transmitting / receiving apparatus 900 described in the present embodiment can be applied to a wireless base station apparatus and a communication terminal apparatus used in wireless communication and broadcasting networks. (Embodiment 10)
  • FIG. 14 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 10 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference characters. The detailed description of is omitted.
  • the amplifier circuit 1000 shown in FIG. 14 has a constant envelope signal generation unit 1001 and a synthesis circuit 1003 instead of the constant envelope signal generation unit 101 and the synthesis circuit 105 of the amplification circuit 100 shown in FIG.
  • the phase shifters 102a and 102b, the mixers 103a and 103b, the local oscillator 106, and the local signal phase shifters 107a and 107b of the amplifier circuit 100 are not provided in the amplifier circuit 1000.
  • Constant envelope signal generation section 1001 has quadrature modulation section 1010 instead of quadrature modulation section 113 described in the first embodiment. Further, a 180 ° phase shifter 1002 is further provided.
  • the constant envelope signal generation unit 1001 can also be realized by a digital signal processing circuit such as an ASIC or an FPGA.
  • quadrature modulation section 1010 local oscillator 1011 is provided near mixers 114a to 114d and phase shifters 115a and 115b described in the first embodiment.
  • Quadrature modulation section 1010 performs quadrature modulation on baseband signals Sai, Saq, Sbi, and Sbq converted into analog signals, and performs first constant envelope signal Sarf and second constant envelope signal S described in the first embodiment, respectively. Generate bif.
  • the local oscillator 1011 in the quadrature modulator 1010 is, for example, an oscillation circuit such as a frequency synthesizer using a VCO controlled by a PLL, generates a local signal LO, and outputs it to the phase shifters 115a and 115b.
  • an oscillation circuit such as a frequency synthesizer using a VCO controlled by a PLL
  • the local signal LO generated by the local oscillator 1011 with the baseband signals Sai, Saq, Sbi, and Sbq by the mixers 114a to 114d, the baseband signals Sai, Saq, Sbi, and Sbq are frequency-converted.
  • the baseband signals Sai and Saq are directly converted to the first constant envelope signal Sarf having the carrier frequency corf, and the baseband signals Sbi and Sbq are converted to the second constant envelope signal Sbif having the carrier frequency corf. Converted directly.
  • the generated first constant envelope signal Sarf is output to the amplifier 104a described in Embodiment 1, and the generated second constant envelope signal Sbrf is output to the 180 ° phase shifter 1002. Is output.
  • the 180 ° phase shifter 1002 changes the phase of the second constant envelope signal Sbrf by 180 °.
  • Second constant envelope signal Sbrf after the phase shift of 180 ° is output to amplifier 104b described in the first embodiment.
  • the combining circuit 1003 changes the phase of one of the first constant envelope signal Sarf and the second constant envelope signal Sbrf amplified by the amplifiers 104a and 104b by 180 ° Vector synthesis of the constant envelope signal Sarf and the second constant envelope signal Sbrf.
  • an output signal Srf which is a signal output from the amplifier circuit 1000, is generated.
  • the synthesis circuit 1003 can be realized by, for example, a 180 ° hybrid synthesis circuit configured by a microstrip line or a balun.
  • the constant envelope signal IQ generating section 111 derives from the input signal S (t) shown in the following (Equation 31) the base signal shown in the above (Equation 23) — (Equation 26) Generate band signals Sai, Saq, Sbi, Sbq.
  • Baseband signals Sai, Saq, Sbi, and Sbq are converted to analog signals by DZA modulation ⁇ 112a-112d, respectively, and subjected to quadrature modulation in quadrature modulation section 1010 to generate first constant envelope signal S arf and second constant A constant envelope signal Sbrf is generated.
  • first constant envelope signal Sarf and the second constant envelope signal Sbrf are signals that become the original signals when the vectors are combined.
  • the second constant envelope signal Sbrf is phase-shifted by 180 ° by the 180 ° phase shifter 1002. Therefore, the first constant envelope signal Sarf and the second constant envelope signal Sbrf output from the constant envelope signal generation unit 1001 are expressed by the following (Equation 32) and (Equation 33).
  • the 180-degree phase shift in the 180-degree phase shifter 1002 can also be realized by digital signal processing.
  • the constant envelope signal IQ generation unit 111 generates the baseband signals Sai, Saq, Sbi, and Sbq using the following (Equation 34), (Equation 35), (Equation 36), and (Equation 37).
  • Sai ((IQ-SQRT (x / a 2 -l))... (Equation 34)
  • the amplifiers 104a and 104b amplify the first constant envelope signal Sarf and the second constant envelope signal Sbrf output from the constant envelope signal generator 1001. Assuming that the gains of the amplifiers 104a and 104b are G, the first constant envelope signal Sarf and the second constant envelope signal Sbrf after amplification are expressed by the following (Equation 38) and (Equation 39).
  • the noise mixed between the constant envelope signal generation unit 1001 and the synthesis circuit 1003 is defined as Sn.
  • the noise Sn can be canceled by the vector synthesis in the synthesis circuit 1003. This can be expressed as follows using an equation.
  • noise jumping into the first constant envelope signal Sarf is defined as Sna
  • the noise jumping into the second constant envelope signal Sbrf is defined as Snb
  • Noise Sna and Snb are given by (Equation 42) and (Equation 43), respectively. expressed.
  • FIG. 15 shows the waveform of a signal obtained at each processing stage in amplifier circuit 1000 as a triangular wave.
  • the waveform shown by the solid line in (a) is the waveform of the first constant envelope signal Sarf output from the constant envelope signal generation unit 1001, and the waveform shown by the broken line in (a) is the noise Sna It is a waveform of.
  • the waveform shown by the solid line in (b) is the waveform of the second constant envelope signal Sbrf output from the constant envelope signal generation unit 1001, and the waveform shown by the broken line in (b) is This is the noise Snb waveform. Noise Sna and noise Snb are in phase.
  • Each signal waveform when the synthesis is performed is shown in (c) and (d).
  • the constant envelope signal Sarf shown by the solid line and the noise Sna shown by the broken line in (c) are obtained by amplifying the constant envelope signal Sarf and the noise Sna shown by (a). is there.
  • the constant envelope signal Sbrf shown by the solid line and the noise Snb shown by the broken line in (d) are obtained by amplifying the constant envelope signal Sbrf and the noise Snb shown by (b), and The phase is rotated by 180 ° in the combining circuit 1003. Therefore, in the combined signal shown in (e), the noises Sna and Snb cancel each other.
  • two constant envelopes such that the original signal is obtained by synthesizing constant envelope signals Sarf and Sbrf after changing one of the phases by 180 °
  • the line signals Sarf and Sbrf are generated by the constant envelope signal generation unit 1001 and one of the phases is changed by 180 ° by the synthesis circuit 1003, so that the waveform of the output signal Srf is changed to the original input signal S (t ) Is amplified.
  • noise Sna and Snb can be removed, and communication quality can be prevented from deteriorating due to noise.
  • FIG. 16 is a block diagram showing a configuration of an amplifier circuit according to Embodiment 11 of the present invention. Note that the amplifier circuit described in this embodiment has the same basic configuration as amplifier circuit 100 described in Embodiment 1, and the same components are denoted by the same reference characters. The detailed description of is omitted.
  • the amplifier circuit 1100 shown in FIG. 16 has a constant envelope signal generator 1101 instead of the constant envelope signal generator 101 of the amplifier circuit 100.
  • a combining circuit 1003 described in Embodiment 10 is provided instead of combining circuit 105.
  • the phase shifters 102a and 102b and the local signal phase shifters 107a and 107b of the amplifier circuit 100 are not provided in the amplifier circuit 1100.
  • the constant envelope signal generation unit 1101 is different from the constant envelope signal generation unit 101 in Embodiment 10 in addition to the constant envelope signal IQ generation unit 111, the DZA conversion 112a-112d, and the orthogonal transformation unit 113. With the described 180 ° phase shifter 1002. Note that the constant envelope signal generation unit 1101 can also be realized by a digital signal processing circuit such as an ASIC or an FPGA.
  • quadrature modulation section 113 generates first constant envelope signal Saif and second constant envelope signal Sbif.
  • the phase of the second constant envelope signal Sbif is rotated by 180 ° by the 180 ° phase shifter 1002.
  • the first constant envelope signal Saif is output to mixer 103a.
  • the second constant envelope signal Sbif after the phase shift is output to mixer 103b.
  • mixers 103a and 103b local signal LO generated by local oscillator 106 is mixed with first constant envelope signal and second constant envelope signal Sbif.
  • first constant envelope signal and the second constant envelope signal Sbif are frequency-converted to obtain a first constant envelope signal Sarf and a second constant envelope signal Sbrf.
  • SLO-outa is a leak included in the first constant envelope signal Sarf
  • SLO-outb is a leak included in the second constant envelope signal Sbrf.
  • two constant envelopes such that the original signal is obtained by synthesizing constant envelope signals Sarf and Sbrf after changing one of the phases by 180 °
  • the line signals Sarf and Sbrf are generated by the constant envelope signal generation unit 1101 and one of the phases is changed by 180 ° by the synthesis circuit 1003, so that the waveform of the output signal Srf is changed to the original input signal S (t ) Is amplified.
  • spurious components due to leakage of the local signal LO can be suppressed.
  • the same operation as in the tenth embodiment is performed with respect to the dive noise, it is possible to suppress the noise and prevent the communication quality from deteriorating.
  • amplifier circuit 1100 of the present embodiment can be applied to wireless transmitting / receiving apparatus 900 described in the ninth embodiment.
  • FIG. 17 is a block diagram showing a configuration of a radio transmitting / receiving apparatus according to Embodiment 12 of the present invention. Note that the radio transmitting / receiving apparatus described in this embodiment has the same basic configuration as radio transmitting / receiving apparatus 900 described in Embodiment 9, and the same components have the same reference characters. And a detailed description thereof will be omitted.
  • Radio transmitting / receiving apparatus 1200 shown in FIG. 17 includes amplifying circuit 1000 described in Embodiment 10, antenna 901, antenna duplexer 902 and modem 904 described in Embodiment 9, and radio receiving section 1201. And
  • Radio receiving section 1201 is a circuit for extracting a desired received signal from the output signal power of antenna duplexer 902, and includes, for example, a low-noise amplifier, a mixer for frequency conversion, a filter, a variable gain amplifier, and an AZD converter. Be composed.
  • the same operation and effect as those of the tenth embodiment are obtained.
  • the effect can be realized in the wireless transmission / reception device 1200.
  • the wireless transmitting and receiving apparatus 1200 of the present embodiment can be applied to a wireless base station apparatus and a communication terminal apparatus used in wireless communication and broadcasting networks.
  • the amplifier circuit of the present invention has the effect of improving communication quality with high power efficiency, and is useful, for example, as a final-stage amplifier circuit for amplifying a transmission signal in a transmission device used for radio communication or broadcasting. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

　通信品質を向上させることができる増幅回路。この回路において、定包絡線信号生成部（１０１）は、入力信号（Ｓｉ、Ｓｑ）から第１定包絡線信号および第２定包絡線信号を生成する。移相器（１０２ａ）は第１定包絡線信号の位相を＋α°変化させ、移相器（１０２ｂ）は第２定包絡線信号の位相を＋β°変化させる。ローカル信号移相器（１０７ａ）は局部発振器（１０６）からのローカル信号の位相を−α°変化させ、ローカル信号移相器（１０７ｂ）は局部発振器（１０６）からのローカル信号の位相を−β°変化させる。ミキサ（１０３ａ、１０３ｂ）は、移相器（１０２ａ、１０２ｂ）からの第１定包絡線信号および第２定包絡線信号を、ローカル信号移相器（１０７ａ、１０７ｂ）からのローカル信号を用いて周波数変換する。増幅器（１０４ａ、１０４ｂ）は、ミキサ（１０３ａ、１０３ｂ）からの信号を増幅する。合成回路（１０５）は、増幅器（１０４ａ、１０４ｂ）からの信号を合成する。

Description

明 細 書
増幅回路
技術分野
[0001] 本発明は、増幅回路に関し、特に無線通信や放送に用いる送信装置において送 信信号を増幅する終段の増幅回路に関する。
背景技術
[0002] 無線通信や放送に用いられる送信装置にお!ヽて、近年、ディジタル変調信号を送 信する場合が多くなつて 、る。これらの信号の多くは多値ィ匕が進み振幅方向に情報 を載せることが可能になったため、送信装置に用いる増幅回路には線形性が求めら れている。一方で、装置の消費電力を削減するために、増幅回路には高い電力効率 も要求されている。増幅回路の線形性および電力効率を両立させるため、歪み補償 や効率改善のための様々な手法が提案されている。従来の増幅回路の方式の 1つ に LINC (Linear Amplification with Nonlinear Componentsノ方式と呼はれるものがめ る。この方式では、送信信号を 2つの定包絡線信号に分岐し、電力効率が高い非線 形増幅器で増幅した後に合成することで、線形性および電力効率の両立を図ってい る。
[0003] ここで、 LINC方式を適用した増幅回路の一般例について図 1を用いて説明する。
図 1に示す増幅回路 10において、定包絡線信号生成部 11では、入力信号 S(t)から 、 2つの定包絡線信号 Sa (t)および Sb (t)を生成する。例えば、入力信号 S (t)が次 の（式 1)で表されたときに各定包絡線信号 Sa (t)、 Sb (t)を次の（式 2)および (式 3) とすれば、各定包絡線信号 Sa(t)、 Sb(t)は、振幅方向が定数となる。
S(t)=V(t) Xcos{coct+ φ (t)} …（式 1)
ただし、 V(t)の最大値を Vmax、入力信号の搬送波の角周波数を cocとする。 Sa(t) =VmaxZ2Xcos{ oct+ φ (t) } …（式 2)
Sb(t)=Vmax/2Xcos{Wct+ Θ (t) } …（式 3)
ただし、 φ (t) = φ (t) + α (t)ゝ Θ (t) = (t)-a (t)とする。
[0004] 図 2は、定包絡線信号の生成動作を、直交平面座標上で、信号ベクトルを用いて 示したものである力 この図に示すとおり、入力信号 S (t)は、振幅が VmaxZ2である 2つの定包絡線信号 Sa (t)、 Sb (t)のベクトル和で表される。
[0005] 再び図 1を参照する。 2つの増幅器 12、 13では、 2つの定包絡線信号をそれぞれ 増幅する。このとき、増幅器 12、 13の利得を Gとすると、増幅器 12、 13の出力信号 は、それぞれ G X Sa (t)、 G X Sb (t)となる。合成部 14でこれらの出力信号 G X Sa (t )、 G X Sb (t)を合成すると、出力信号 G X S (t)が得られる。
[0006] 従来、上記のような増幅回路としては、例えば特許文献 1および特許文献 2に記載 されたものがある。この LINC方式を実現するための、増幅回路のより具体的な構成 例を図 3に示す。図 3に示す増幅回路 10aにおいて、定包絡線信号 IQ生成部 15で、 ベースバンド帯の入力信号 Si、 Sqから直交復調後に定包絡線信号 Sa、 Sbとなるベ ースバンド信号 Sai、 Saq、 Sbi、 Sbqをディジタル信号処理により生成し、各ベースバ ンド信号を DZA変換器 16a、 16b、 16c、 16dによりアナログ信号に変換した後、 2 つの直交変調器を有する直交変調部 17で直交変調して 2つの定包絡線信号 Saif、 Sbifを得る。そして、ミキサ 21a、 21bにて各信号を局部発振器 22から供給された口 一カル信号と混合することで周波数変換を行 ヽ、搬送波周波数に変換された信号 S arf、 Sbrfを得る。そして、増幅器 12、 13での最終増幅および合成部 14での合成が 行われ、この結果、出力信号が得られる。
特許文献 1：特公平 6— 22302号公報
特許文献 2 :特開平 8— 163189号公報
発明の開示
発明が解決しょうとする課題
[0007] し力しながら、上記従来の増幅回路においては、ミキサ 21a、 21bで周波数変換を 行う際に、ミキサ 21a、 21bで使用するローカル信号の漏れが発生することがある。漏 れたローカル信号は、通信品質に悪影響を与え得るスプリアス成分となってしまう。
[0008] ローカル信号の漏れを抑圧するための手法として例えばフィルタを用いるものが挙 げられる。ところが、一般に LINC方式の増幅回路では、元の入力信号は位相変調さ れた 2つの定包絡線信号に変換され、処理される信号のスペクトラムは周波数方向 において広がる。このため、フィルタによるローカル信号の漏れの抑圧を行うと、変調 情報が失われ、送信信号の歪みが大きくなつてしまい、その通信品質を劣化させてし まうという問題があった。
[0009] 本発明の目的は、通信品質を向上させることができる高電力効率の増幅回路を提 供することである。
課題を解決するための手段
[0010] 本発明の増幅回路は、所定の位相をそれぞれ有する第 1定包絡線信号および第 2 定包絡線信号の周波数変換に用いられる第 1ローカル信号および第 2ローカル信号 を生成する生成手段と、生成される第 1ローカル信号および第 2ローカル信号を用い て第 1定包絡線信号および第 2定包絡線信号を周波数変換する周波数変換手段と、 周波数変換される第 1定包絡線信号および第 2定包絡線信号を増幅する増幅手段と 、増幅される第 1定包絡線信号および第 2定包絡線信号を合成する合成手段と、を 有する増幅回路であって、前記第 1ローカル信号および前記第 2ローカル信号は、 互いに 180° の位相差を有する構成を採る。
発明の効果
[0011] 以上説明したように、本発明によれば、通信品質を向上させることができる。
図面の簡単な説明
[0012] [図 1]従来の増幅回路の構成の一般例を示す図
[図 2]従来の増幅回路の動作を直交平面座標上で示したベクトル図
[図 3]従来の増幅回路のより具体的な構成例を示す図
[図 4]本発明の実施の形態 1に係る増幅回路の構成を示すブロック図
[図 5A]本発明の実施の形態 1に係る各定包絡線信号の移相処理を表すベクトル図
[図 5B]本発明の実施の形態 1に係るローカル信号の移相処理を表すベクトル図
[図 5C]本発明の実施の形態 1に係る合成後の信号を表すベクトル図
[図 6]本発明の実施の形態 2に係る増幅回路の構成を示すブロック図
[図 7]本発明の実施の形態 3に係る増幅回路の構成を示すブロック図
[図 8]本発明の実施の形態 4に係る増幅回路の構成を示すブロック図
[図 9]本発明の実施の形態 5に係る増幅回路の構成を示すブロック図
[図 10]本発明の実施の形態 6に係る増幅回路の構成を示すブロック図 [図 11]本発明の実施の形態 7に係る増幅回路の構成を示すブロック図
[図 12]本発明の実施の形態 8に係る増幅回路の構成を示すブロック図
[図 13]本発明の実施の形態 9に係る無線送受信装置の構成を示すブロック図
[図 14]本発明の実施の形態 10に係る増幅回路の構成を示すブロック図
[図 15]本発明の実施の形態 10に係る増幅回路の各処理段で得られる信号の波形を 示す図
[図 16]本発明の実施の形態 11に係る増幅回路の構成を示すブロック図
[図 17]本発明の実施の形態 12に係る無線送受信装置の構成を示すブロック図 発明を実施するための最良の形態
[0013] 以下、本発明の実施の形態について、図面を用いて詳細に説明する。
[0014] (実施の形態 1)
図 4は、本発明の実施の形態 1に係る増幅回路の構成を示すブロック図である。
[0015] 図 4に示す増幅回路 100は、定包絡線信号生成部 101、 2つの移相器 102a、 102 b、 2つのミキサ 103a、 103b, 2つの増幅器 104a、 104b,合成回路 105、局部発振 器 106および 2つのローカル信号移相器 107a、 107bを有する。
[0016] また、定包絡線信号生成部 101は、定包絡線信号 IQ生成部 111、 4つの DZA ( Digital to Analog)変^^ 112a、 112b, 112c, 112dおよび直交変調部 113を有す る。直交変調部 113は、 4つのミキサ 114a、 114b, 114c, 114d、 2つの移相器 115 a、 115bおよび局部発振器 116を有する。
[0017] 定包絡線信号生成部 101は、ベースバンド帯の入力信号 Si、 Sqを用いて、ベタト ル合成したときに入力信号 Si、 Sqを所定周波数の搬送波周波数で直交変調した信 号と等価になる 2つの定包絡線信号、すなわち、第 1定包絡線信号 Saifおよび第 2定 包絡線信号 Sbifを生成し、 2つの移相器 102a、 102bにそれぞれ出力する。なお、 定包絡線信号生成部 101は、例えば ASIC (Application Specific Integrated Circuit) 現することができる。
[0018] より具体的には、定包絡線信号生成部 101において、定包絡線信号 IQ生成部 11 1は、入力信号 Si、 Sqに対してディジタル信号処理を行い、ベースバンド信号 Sai、 S aq、 Sbi、 Sbqを生成する。定包絡線信号 IQ生成部 111は、例えば ASICや FPGA 等のディジタル信号処理回路である。
[0019] DZ A変^^ 1 12a— 112dは、ベースバンド信号 Sai、 Saq、 Sbi、 Sbqをそれぞれ ディジタルアナログ変換する。 DZA変換器 112a— 112dは、例えばディジタル信号 をアナログ信号に変換するディジタルアナログ変換 IC (Integrated Circuit)である。
[0020] 直交変調部 113は、アナログ信号に変換されたベースバンド信号 Sai、 Saq、 Sbi、 Sbqを直交変調し、第 1定包絡線信号 Saifおよび第 2定包絡線信号 Sbifを生成し、 移相器 102a、 102bにそれぞれ出力する。直交変調部 113における局部発振器 11 6は、例えば、位相負帰還制御系（PLL)で制御される電圧制御発振器 (VCO)を用 いた周波数シンセサイザ等の発振回路である。また、直交変調部 113における移相 器 115a、 115bは、例えば、マイクロストリップラインによるノ、イブリツド移相器である。
[0021] 移相器 102aは、直交変調部 113からの第 1定包絡線信号 Saifの位相を + «° 変 化させ、移相された第 1定包絡線信号 Saif 'を生成する。移相器 102bは、直交変調 部 113からの第 2定包絡線信号 Sbifの位相を + 。 変化させ、移相された第 2定包 絡線信号 Sbif 'を生成する。なお、 I α— β I = 180である。また、移相器 102a、 10 2bは、例えば、マイクロストリップラインによるノ、イブリツド移相器である。
[0022] ミキサ 103aは、移相器 102aからの第 1定包絡線信号 Saif，を、ローカル信号移相 器 107aからのローカル信号 LOaと混合することで周波数変換 (アップコンバート）し、 周波数変換された第 1定包絡線信号 Sarfを生成する。ミキサ 103bは、移相器 102b 力もの第 2定包絡線信号 Sbif，を、ローカル信号移相器 107b力ものローカル信号 L Obと混合することで周波数変換 (アップコンバート)し、周波数変換された第 2定包絡 線信号 Sbrfを生成する。
[0023] 局部発振器 106は、例えば PLLで制御される VCOを用いた周波数シンセサイザ 等の発振回路であり、ローカル信号 LOを生成し、ローカル信号移相器 107a、 107b に出力する。
[0024] ローカル信号移相器 107aは、局部発振器 116からのローカル信号 LOの位相を- α ° 変化させ、移相されたローカル信号 LOaを生成する。ローカル信号移相器 107 bは、局部発振器 116からのローカル信号 LOの位相を 。 変化させ、移相された ローカル信号 LObを生成する。ローカル信号移相器 107a、 107bは、例えば、マイク ロストリップラインによるハイブリッド移相器である。
[0025] 増幅器 104aは、ミキサ 103aからの第 1定包絡線信号 Sarfを増幅し、合成回路 10 5に出力する。増幅器 104bは、ミキサ 103bからの第 2定包絡線信号 Sbrfを増幅し、 合成回路 105に出力する。増幅器 104a、 104bは、例えば、 FET (Field Effect Transistor)やトランジスタで構成されて 、る。
[0026] 合成回路 105は、例えばマイクロストリップラインで構成されたウィルキンソン型合成 回路や抵抗合成回路であり、増幅器 104a、 104bで増幅された第 1定包絡線信号 S arfおよび第 2定包絡線信号 Sbrfを合成することによって、増幅回路 100から出力さ れる信号である出力信号 Srfを生成する。
[0027] 次いで、上記構成を有する増幅回路 100の動作について説明する。ここでは、入 力信号 S (t)を搬送波周波数 ω rfにて送信する場合にっ 、て説明する。
[0028] まず、定包絡線信号生成部 101で、ベースバンド帯の入力信号 Si、 Sqから、ベタト ル合成したときに入力信号 Si、 Sqを搬送波周波数 co rfで直交変調した信号と等価に なる 2つの定包絡線信号、すなわち、第 1定包絡線信号 Saifおよび第 2定包絡線信 号 Sbifを生成し、移相器 102a、 102bにそれぞれ出力する。入力信号 S (t)は、次の (式 4)で表される。
S (t) = Saif + Sbif
= Vmax/2 · cos ( ω if t + φ (t) )
+Vmax/2 - cos ( W ift+ Θ (t) ) …（式 4)
[0029] そして、第 1定包絡線信号 Saifが入力される移相器 102aでは、第 1定包絡線信号 Saifの位相を + «° 変化させ、第 2定包絡線信号 Sbifが入力される移相器 102bで は、第 2定包絡線信号 Sbifの位相を + 。 変化させる。移相処理後の第 1定包絡線 信号 Saif'および第 2定包絡線信号 Sbif 'は、ミキサ 103a、 103bにそれぞれ出力さ れる。これらの移相処理は、次の（式 5)および (式 6)で表される。図 5Aは、各定包絡 線信号の移相処理を表すベクトル図である。
Saif =Vmax/2 - cos ( ω ίίί + φ (t) + α ) …（式 5)
Sbif ' =VmaxZ2 ' cos ( ω ift+ Θ (t) + β ) …（式 6) [0030] また、局部発振器 106から出力されるローカル信号 LOは、ローカル信号移相器 10 7aにてその移相を-ひ。 変化され、第 1定包絡線信号 Saif，が入力されるミキサ 103 aで使用されるローカル信号 LOaとなる。また、ローカル信号 LOは、ローカル信号移 相器 107bにてその移相を- 。 変化され、第 2定包絡線信号 Sbif'が入力されるミ キサ 103bで使用されるローカル信号 LObとなる。生成されるローカル信号 LOa、 LO bはそれぞれ次の（式 7)および（式 8)で表される。なお、簡単のため、この例でのロー カル信号 LOの振幅を「1」とする。図 5Bは、ローカル信号の移相処理を表すベクトル 図である。
LOa = cos( o:LOt— α) …（式 7)
LOb = cos(WLOt-j8) …（式 8)
[0031] そして、ミキサ 103aでは第 1定包絡線信号 Saif'およびローカル信号 LOaの混合 が行われ、ミキサ 103aからは、周波数変換された第 1定包絡線信号 Sarfおよびロー カル信号 LOaの漏れが出力され、増幅器 104aに入力される。
[0032] また、ミキサ 103bでは第 2定包絡線信号 Sbif'およびローカル信号 LObの混合が 行われ、ミキサ 103bからは、周波数変換された第 2定包絡線信号 Sbrfおよびロー力 ル信号 LObの漏れが出力され、増幅器 104bに入力される。
[0033] ここで、第 1定包絡線信号 Sarfおよび第 2定包絡線信号 Sbrfは、それぞれ (式 9) および (式 10)で表される。
Sarf =Vmax/ 2'cos(( oLO+ oii)t+ φ (t) + ~ )
=Vmax/2-cos(Wrft+ φ (t)) …（式 9)
Sbrf=VmaxZ2'cos((coLO+ coif)t+ Θ (t) + β-β)
=Vmax/2-cos(Wrft+ Θ (t)) …（式 10)
[0034] また、ローカル信号 LOaの漏れおよびローカル信号 LObの漏れは、それぞれ（式 1 1)および (式 12)で表される。
LOa = cos( oLOt— α) …（式 11)
LOb = cos(coLOt— j8) …（式 12)
[0035] そして、増幅器 104a、 104bでは、入力された信号の増幅を行い、合成回路 105に 出力する。合成回路 105では、入力された信号を合成し出力する。増幅器 104a、 10 4bのゲインを Gとすると、増幅後の第 1定包絡線信号 Sarfおよび第 2定包絡線信号 S brfはそれぞれ (式 13)および（式 14)で表される。
Sarf=G-Vmax/2-cos((Wrft+ φ (t)) …（式 13)
Sbrf=G-Vmax/2-cos((Wrft+ Θ (t)) …（式 14)
[0036] また、第 1定包絡線信号 Sarfおよび第 2定包絡線信号 Sbrfの合成後の信号は、 ( 式 1) (式 2)および (式 3)で示した関係により、次の（式 15)で表される。図 5Cは、第 1 定包絡線信号 Sarfおよび第 2定包絡線信号 Sbrfの合成後の信号を表すベクトル図 である。
Sarf + Sbrf =G- (Vmax/2-cos((Wrft+ φ (t))
+ Vmax/2 · cos ( ( ω rft + Θ (t))))
…（式 15)
[0037] 一方、増幅後のローカル信号 LOa、 LObの漏れは、それぞれ（式 16)および（式 17 )で表すとおりである。
LOa = G'cos(coLOt— α) …（式 16)
LOb = G'cos(coLOt— j8) …（式 17)
[0038] また、ローカル信号 LOa、 LObの漏れの合成後の信号は、（式 18)で表される。
LOa+LOb
= · cos ( ω LOt— αノ + G'cos、 o LOt— β )
= G · (cos ( ω LOt) cos ( ) sin ( ω LOt) sin ( )
+ cos ( ω LOt) cos ( j8 )—sin ( ω LOt) sin ( j8 ) )
=G- (cos (ω LOt) · (2-cos((a + j8)/2)
•cos( — |8)Z2))
-sin (ω LOt) · (2· ((sin(( a + j8 )/2)
•cos( — |8)Z2))) …（式 18)
[0039] 既に述べたとおり、 I α-β I =180であるから、上記の（式 18)において cos (
-β)/2) = 0であり、よって上記（式 18)の解は「0」となる。
[0040] 上記の合成回路 105の出力信号を見ると、定包絡線信号については、入力信号 S
(t)が G倍に増幅された信号が搬送波周波数 corfにて出力されていることが、（式 15 )力 分かる。一方、ローカル信号の漏れについては、ミキサ 103a、 103bからのロー カル信号の漏れが合成後に「0」になり合成回路 105からは出力されないことが（式 1 8)から分かる。
[0041] このように、本実施の形態によれば、 2つの定包絡線信号の周波数変換で使用す る 2つのローカル信号の位相差を 180° にしておき、周波数変換後に位相が元に戻 るように予め位相を変えておくため、合成回路 105から出力される信号、すなわち送 信信号の歪みを増大させることなくローカル信号の漏れの抑圧を行うことができ、高 電力効率で通信品質を向上させることができる。
[0042] なお、本実施の形態では、移相器 102a、 102bを定包絡線信号生成部 101の後段 に備えた構成を採っている力 この構成に限定されない。例えば、移相器 102a、 10 2bと同様の動作を実行するものを直交変調部 113内の局部発振器 116の出力に設 け直交変調部 113で用いるローカル信号の位相を変化するような構成を採っても、 上記と同様の作用効果を得ることができる。
[0043] また、本実施の形態では、ローカル信号移相器 107a、 107bを局部発振器 106お よびミキサ 103a、 103bの間に配置した構成を採っている力 この構成に限定されな い。例えば、ローカル信号移相器 107a、 107bと同様の動作を実行するものを、ミキ サ 103a、 103bおよび合成回路 105の間に配置したり合成回路 105の内部に配置し たりしても、上記と同様の作用効果を得ることができる。
[0044] (実施の形態 2)
図 6は、本発明の実施の形態 2に係る増幅回路の構成を示すブロック図である。な お、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100と 同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、その 詳細な説明を省略する。
[0045] 図 6に示す増幅回路 200は、図 4に示す増幅回路 100の定包絡線信号生成部 10 1の代わりに定包絡線信号生成部 201を設け、さらに増幅回路 100の移相器 102a、 102bを設けていない構成を採っている。定包絡線信号生成部 201は、定包絡線信 号生成部 101の定包絡線信号 IQ生成部 111の代わりに定包絡線信号 IQ生成部 20 2を設けた構成を採っている。 [0046] 定包絡線信号生成部 201は、ベースバンド帯の入力信号 Si、 Sqを用いて、ベタト ル合成したときに入力信号 Si、 Sqを所定の搬送波周波数で直交変調した信号と等 価になる 2つの定包絡線信号、すなわち、第 1定包絡線信号 Saif'および第 2定包絡 線信号 Sbif'を生成し、ミキサ 103a、 103bにそれぞれ出力する。なお、定包絡線信 号生成部 201は、例えば ASICや FPGAといったディジタル信号処理回路でも実現 することができる。
[0047] 定包絡線信号生成部 201にお 、て、定包絡線信号 IQ生成部 202は、入力信号 S ( t)の IQ信号（つまり、入力信号 Si、 Sq)に対して、次の（式 19)および (式 20)で示さ れかつ直交変調後の第 1定包絡線信号 Saif，の位相が +ひ。 変化したものになるよ うなディジタル信号処理を行うことによって、ベースバンド信号 Sai、 Saqを生成する。 また、定包絡線信号 IQ生成部 202は、入力信号 S(t)の IQ信号に対して、次の（式 2 1)および (式 22)で示されかつ直交変調後の第 2定包絡線信号 Sbif 'の位相が + β ° 変化したものになるようなディジタル信号処理を行うことによって、ベースバンド信 号 Sbi、 Sbqを生成する。定包絡線信号 IQ生成部 202は、例えば ASICや FPGA等 のディジタル信号処理回路である。
' 2
Sai= ((l-Q-SQRT(x/ a 1) ) 'cos a
/ 2
-(Q+I-SQRT(X — 1)) 'sin …（式 19)
/ 2
Saq = = ((Q+I-SQRT(X / a - -1) ) 'cos a
/ 2
+ (I-Q-SQRT(X — 1)) 'sin …（式 20)
Sbi= ((l + Q-SQRT(x/ -1)) -cosjS
-(Q-I-SQRT(x/ V- -1)) -sinjS · "(式 21)
Sbq = = ((Q-I-SQRT(x/ V- -1)) -cosjS
-(I + Q-SQRT(X /a2 -1)) -sinjS …（式 22)
ただし、 SQRT(xZa 1)は xZa2— 1の平方根、 a2 = I2 + Q2、 xは aの最大値を示 す。
[0048] ここで、定包絡線信号 IQ生成部 202のおける処理について演算式を用いて詳細に 説明する。
[0049] 一般的な定包絡線信号 IQ生成部では、上記の特許文献 1や特許文献 2に示され るように、元の入力信号 S (t)の IQ信号力も第 1定包絡線信号 Sa (t)の IQ信号 (つま り Saiおよび Saq)および第 2定包絡線信号 Sb (t)の IQ信号（つまり Sbiおよび Sbq)を 次の（式 23) (式 24) (式 25)および（式 26)によって生成する。
Sai= ( (I-Q - SQRT (x/a2-l) ) …（式 23)
Saq = ( (Q + 1 · SQRT (x/a2-l ) ) …（式 24)
Sbi=((l + Q-SQRT(x/a2-l)) …（式 25)
Sbq= ((Q-I-SQRT(x/a2-l)) …（式 26)
[0050] 第 1定包絡線信号 Sa (t)および第 2定包絡線信号 Sb (t)はそれぞれ、 Saiおよび S aqを直交変調したものであり、 Sbiおよび Sbqを直交変調したものである。演算式でこ れらの関係を示すと次の（式 27)および (式 28)のとおりとなる。
Sa(t)=Sai+j-Saq …（式 27)
Sb (t)=Sbi+j-Sbq …（式 28)
[0051] 上記の Sa(t)の位相を +«° 変化させたものおよび Sb(t)の位相を +|8° 変化さ せたものを示す式は下記のとおりである。
Sa (t) = (¾ai+j · ¾aq) · i,cos +j · sm ) …(式 29)
Sb' (t) = (Sbi+j - Sbq) - (cos j8 +j · sin j8 ) …（式 30)
[0052] つまり、（式 29)の実部を Saiとして選び虚部を Saqとして選び直交変調を行えば、 直交変調後の信号は第 1定包絡線信号の位相を + α° 変化したものとなる。これを 示した式が（式 19)および (式 20)である。同様に、（式 30)の実部を Sbiとして選び虚 部を Sbqとして選び直交変調を行えば、直交変調後の信号は第 2定包絡線信号の 位相を + j8° 変化したものとなる。これを示した式が（式 21)および（式 22)である。
[0053] すなわち、定包絡線信号 IQ生成部 202において、元の入力信号 S (t)の IQ信号か ら、上記の（式 19)一（式 22)の処理を行うことでベースバンド信号 Sa (t)、 Sb (t)の I Q信号を生成し、直交変調部 113にてそれぞれ直交変調を行えば、ミキサ 103aに入 力される第 1定包絡線信号 Saif'は位相が + «° 変化したものとなり、ミキサ 103bに 入力される第 2定包絡線信号 Sbif 'は位相が + β ° 変化したものとなり、移相器を用 いずとも 2つの定包絡線信号の位相を変化させることができる。
[0054] このように、本実施の形態によれば、実施の形態 1で説明した移相器 102a、 102b が不要となるため、送信信号の歪みを増大させることなくローカル信号の漏れの抑圧 を行うことができ、かつ増幅回路 200の回路規模の小型化を実現することができる。 カロえて、移相器を用いず、ディジタル信号処理により位相を変化させるため、アナ口 グの移相器に比べ、その位相変化の精度を高くすることができる。
[0055] (実施の形態 3)
図 7は、本発明の実施の形態 3に係る増幅回路の構成を示すブロック図である。な お、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100と 同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、その 詳細な説明を省略する。
[0056] 図 7に示す増幅回路 300は、図 4に示す増幅回路 100の移相器 102aおよびロー力 ル信号移相器 107aの代わりに 180° 移相器 301および- 180° 移相器 302を設け 、増幅回路 100の移相器 102bおよびローカル信号移相器 107bを設けていない構 成を採っている。
[0057] 180° 移相器 301は、直交変調部 113からの第 1定包絡線信号 Saifの位相を + 1 80° 変化させ、移相された第 1定包絡線信号 Saif 'を生成する。なお、 180° 移相 器 301は、例えば、マイクロストリップラインによるハイブリッド移相器である。
[0058] 180° 移相器 302は、局部発振器 106からのローカル信号 LOの位相を 180° 変化させ、移相されたローカル信号 LOaを生成する。—180° 移相器 302は、例え ば、マイクロストリップラインによるハイブリッド移相器である。
[0059] すなわち、本実施の形態の増幅回路 300は、実施の形態 1の増幅回路 100におい て α = 180、 β =0とした場合と同様の動作を実行するものである。
[0060] したがって、第 1定包絡線信号が通過する経路では、 180° 移相器 301にて第 1定 包絡線信号 Saifの位相が + 180° 変化し、第 1定包絡線信号 Saif'がミキサ 103aに 出力される。そして、ミキサ 103aでは、— 180° 移相器 302にて位相が— 180° 変化 されたローカル信号 LOaを利用して周波数変換が行われる。この結果、増幅器 104a に出力される信号は、位相が元の信号と同じになった第 1定包絡線信号 Sarfと、位 相が— 180° 変化したローカル信号 LOaの漏れである。一方、第 2定包絡線信号が 通過する経路には移相器が設けられていないため、第 2定包絡線信号 Sbifおよび口 一カル信号 LOの位相変化量は 0° である。
[0061] 増幅器 104a、 104bを通過した 2つの定包絡線信号は合成回路 105によって合成 され、増幅された希望の送信信号（出力信号 Srf)が出力される。また、ローカル信号 の漏れは、ローカル信号 LOおよびローカル信号 LOaの位相差が 180° であるため 、抑圧される。
[0062] このように、本実施の形態によれば、実施の形態 1で説明した移相器 102bおよび口 一カル信号移相器 107bが不要となるため、送信信号の歪みを増大させることなく口 一カル信号の漏れの抑圧を行うことができ、かつ増幅回路 300の回路規模の小型化 を実現することができる。
[0063] なお、本実施の形態では、図 4に示す増幅回路 100の移相器 102aおよびローカル 信号移相器 107aの代わりに 180° 移相器 301および- 180° 移相器 302を設け、 増幅回路 100の移相器 102bおよびローカル信号移相器 107bを設けていない構成 について説明した力 増幅回路 300の構成はこれに限定されない。例えば、増幅回 路 100の移相器 102bおよびローカル信号移相器 107bの代わりに 180° 移相器 30 1および- 180° 移相器 302を設け、増幅回路 100の移相器 102aおよびローカル信 号移相器 107aを設けない構成を採用しても、上記と同様の作用効果を得ることがで きる。
[0064] (実施の形態 4)
図 8は、本発明の実施の形態 4に係る増幅回路の構成を示すブロック図である。な お、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100と 同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、その 詳細な説明を省略する。
[0065] 図 8に示す増幅回路 400は、図 4に示す増幅回路 100のローカル信号移相器 107 a、 107bの代わりに、可変移相器 401a、 401bを設けた構成を採っている。
[0066] 可変移相器 401a、 401bは、ローカル信号 LOの位相の変化量を調整する機能を 有する点が、ローカル信号移相器 107a、 107bと異なっている。
[0067] 続いて、上記構成を有する増幅回路 400の動作について説明する。
[0068] ローカル信号が通過する 2つの経路（つまり、局部発振器 106から合成回路 105ま での経路で、ミキサ 103aを通過する経路およびミキサ 103bを通過する経路）の間で 、電気長に差がある場合や、各増幅器 104a、 104bまたはミキサ 103a、 103bによる 位相変化量に差がある場合は、ローカル信号 LOaおよびローカル信号 LObの漏れ の位相差に誤差が発生し、位相差が 180° でなくなる。したがって、可変移相器 401 a、 401bでは、位相変化量の調整を行うことにより位相差の誤差を小さくし、ローカル 信号の漏れの抑圧量の低下を防止することができる。
[0069] このように、本実施の形態によれば、ミキサ 103a、 103bでの周波数変換に用いら れるローカル信号の位相変化量を調整するため、ローカル信号が通過する経路にお ける電気長差等による位相差の誤差を小さくすることができ、ローカル信号の漏れの 抑圧量の低下防止を図ることができる。
[0070] なお、本実施の形態では、可変移相器 401a、 401bを局部発振器 106およびミキ サ 103a、 103bの間に配置した構成について説明している力 増幅回路 400の構成 はこれに限定されない。例えば、可変移相器 401a、 401bと同様の動作を実行する ものを、ミキサ 103a、 103bおよび合成回路 105の間に配置したり合成回路 105の内 部に配置したりしても、上記と同様の作用効果を得ることができる。
[0071] (実施の形態 5)
図 9は、本発明の実施の形態 5に係る増幅回路の構成を示すブロック図である。な お、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100と 同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、その 詳細な説明を省略する。
[0072] 図 9に示す増幅回路 500は、図 8に示す実施の形態 4に係る増幅回路 400の構成 に、信号検出部 501、バンドパスフィルタ（BPF) 502、ミキサ 503、局部発振器 504、 AZD変翻 505、レベル検出部 506および位相制御部 507を加えた構成を採って いる。
[0073] 信号検出部 501は、合成回路 105の出力信号 Srfを検出する。信号検出部 501は
、例えば、方向性結合器やサーキユレータで実現される。
[0074] BPF502は、信号検出部 501での検出信号を帯域制限し、ローカル信号の漏れに 相当する成分のみをミキサ 503に出力する。ミキサ 503は、 BPF502で帯域制限され た信号を局部発振器 504によって生成された信号と混合することによって、周波数変 換を行う。 AZD変翻 505は、ミキサ 503によって周波数変換された信号をアナ口 グディジタル変換する。
[0075] レベル検出部 506は、 AZD変翻 505によってアナログディジタル変換された信 号からローカル信号の漏れのレベルを検出する。レベル検出部 506は、例えば、ダイ オード検波器や AZD変翻 505と共に、 ASICや FPGAと!、つたディジタル信号処 理回路で実現することができる。位相制御部 507は、レベル検出部 506によって検 出されるレベルが最小となるように、可変移相器 401a、 401bでの位相変化量の調 整を制御する。位相制御部 507は、例えば、 ASICや FPGAといったディジタル信号 処理回路で実現することができる。
[0076] 続いて、上記構成を有する増幅回路 500の動作について説明する。
[0077] 増幅回路 500では、合成回路 105からの出力信号 Srfを信号検出部 501によって 検出する。そして、 BPF502で、ローカル信号の漏れ以外の成分を抑圧する。ロー力 ル信号の漏れは、ミキサ 503にて周波数変換され、 AZD変翻 505にてディジタル 信号に変換される。そして、レベル検出部 506で、ディジタル信号になったローカル 信号の漏れのレベルを検出し、その検出結果を位相制御部 507へ出力する。
[0078] ローカル信号が通過する 2つの経路（つまり、局部発振器 106から合成回路 105ま での経路で、ミキサ 103aを通過する経路およびミキサ 103bを通過する経路）の間で 、例えば温度等の影響により経時的に位相変化量が変動した場合は、ローカル信号 LOaおよびローカル信号 LObの漏れの位相差が 180° でなくなり、その誤差の量が 変動する。位相差の誤差が発生する場合、誤差がない場合と比べて、ローカル信号 の漏れのレベルが合成回路 105からの出力後に大きくなる。したがって、位相制御 部 507では、この漏れのレベルが最小となるように、可変移相器 401a、 401bによる 位相変化量を制御する。
[0079] このように、本実施の形態によれば、ローカル信号の漏れのレベルが最小となるよう に可変移相器 401a、 401bによる位相変化量の調整を制御するため、 2つの経路を 通過したローカル信号の位相差が経時的に変動してもその位相差の誤差を小さくす ることができ、ローカル信号の抑圧量の低下防止を図ることができる。 [0080] (実施の形態 6)
図 10は、本発明の実施の形態 6に係る増幅回路の構成を示すブロック図である。 なお、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100 と同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、そ の詳細な説明を省略する。
[0081] 図 10に示す増幅回路 600は、図 4に示す増幅回路 100のローカル信号移相器 10 7aおよびミキサ 103aの間に可変減衰器 601aを設け、増幅回路 100のローカル信号 移相器 107bおよびミキサ 103bの間に可変減衰器 601bを設け構成を採っている。
[0082] 可変減衰器 601a、 601bは、ローカル信号 LOa、 LObの振幅（例えば減衰量）を調 整してミキサ 103a、 103bにそれぞれ出力する。
[0083] 続いて、上記構成を有する増幅回路 600の動作について説明する。
[0084] ローカル信号が通過する 2つの経路（つまり、局部発振器 106から合成回路 105ま での経路で、ミキサ 103aを通過する経路およびミキサ 103bを通過する経路）の間で 、減衰量または増幅量に差がある場合、ローカル信号 LOaおよびローカル信号 LOb の漏れの振幅に誤差が生じるため、ローカル信号の漏れの抑圧量が低下することが ある。したがって、可変減衰器 601a、 601bでは、ローカル信号の減衰量の調整を行 うことによりローカル信号の漏れの振幅誤差を小さくする。
[0085] このように、本実施の形態によれば、ミキサ 103a、 103bでの周波数変換に用いら れるローカル信号の振幅 (減衰量)を調整するため、ローカル信号が通過する経路に おける減衰量 Z増幅量の差によるローカル信号の漏れの振幅誤差を小さくすること ができ、ローカル信号の漏れの抑圧量の低下防止を図ることができる。
[0086] なお、本実施の形態では、可変減衰器 601a、 601bをローカル信号移相器 107a、 107bおよびミキサ 103a、 103bの間に配置した構成について説明している力 増幅 回路 600の構成はこれに限定されない。例えば、可変減衰器 601a、 601bと同様の 動作を実行するものを、局部発振器 106およびローカル信号移相器 107a、 107bの 間に、または、ミキサ 103a、 103bおよび合成回路 105の間に配置したり合成回路 1 05の内部に配置したりしても、上記と同様の作用効果を得ることができる。
[0087] (実施の形態 7) 図 11は、本発明の実施の形態 7に係る増幅回路の構成を示すブロック図である。 なお、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100 と同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、そ の詳細な説明を省略する。
[0088] 図 11に示す増幅回路 700は、図 10に示す実施の形態 6に係る増幅回路 600の構 成に、実施の形態 5で説明した信号検出部 501、 BPF502、ミキサ 503、局部発振器 504、 AZD変換器 505およびレベル検出部 506ならびに減衰制御部 701をカ卩えた 構成を採っている。
[0089] 信号検出部 501は、合成回路 105の出力信号 Srfを検出する。信号検出部 501は
、例えば、方向性結合器やサーキユレータで実現される。
[0090] 減衰制御部 701は、レベル検出部 506によって検出されるレベルが最小となるよう に、可変減衰器 601a、 601bでの振幅 (例えば減衰量)の調整を制御する。減衰制 御部 701は、例えば、 ASICや FPGAといったディジタル信号処理回路で実現するこ とがでさる。
[0091] 続いて、上記構成を有する増幅回路 700の動作について説明する。
[0092] 増幅回路 700では、合成回路 105からの出力信号 Srfを信号検出部 501によって 検出する。そして、 BPF502で、ローカル信号の漏れ以外の成分を抑圧する。ロー力 ル信号の漏れは、ミキサ 503にて周波数変換され、 AZD変翻 505にてディジタル 信号に変換される。そして、レベル検出部 506で、ディジタル信号になったローカル 信号の漏れのレベルを検出し、その検出結果を減衰制御部 701へ出力する。
[0093] ローカル信号が通過する 2つの経路（つまり、局部発振器 106から合成回路 105ま での経路で、ミキサ 103aを通過する経路およびミキサ 103bを通過する経路）の間で 、例えば温度等の影響により経時的に減衰量または増幅量が変動した場合は、ロー カル信号 LOaおよびローカル信号 LObの漏れの振幅に誤差が発生し、この振幅誤 差が経時的に変動する。振幅誤差が発生する場合、誤差がない場合と比べて、ロー カル信号の漏れのレベルが合成回路 105からの出力後に大きくなる。したがって、減 衰制御部 701では、この漏れのレベルが最小となるように、可変減衰器 601a、 601b による振幅 (減衰量)を制御する。 [0094] このように、本実施の形態によれば、ローカル信号の漏れのレベルが最小となるよう に可変減衰器 601a、 601bによる振幅 (減衰量)の調整を制御するため、 2つの経路 を通過したローカル信号の振幅誤差が経時的に変動してもその振幅の誤差を小さく することができ、ローカル信号の抑圧量の低下防止を図ることができる。
[0095] (実施の形態 8)
図 12は、本発明の実施の形態 8に係る増幅回路の構成を示すブロック図である。 なお、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100 と同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、そ の詳細な説明を省略する。
[0096] 図 12に示す増幅回路 800は、図 4に示す増幅回路 100の移相器 102a、 102bの 代わりに可変移相器 801a、 801bを設けた構成を採っている。
[0097] 可変移相器 801a、 801bは、第 1定包絡線信号 Saifおよび第 2定包絡線信号 Sbif の位相の変化量を調整する機能を有する点が、移相器 102a、 102bと異なっている
[0098] 続いて、上記構成を有する増幅回路 800の動作について説明する。
[0099] ミキサ 103a、 103bで使用される 2つのローカル信号 LOa、 LObは 180° の位相差 を持っており、第 1定包絡線信号 Saif，および第 2定包絡線信号 Sbif 'は、搬送波の 周波数に周波数変換された後に元の位相〖こ戻るように予め 180° の位相差を持って いる。しかし、周波数変換前段の、定包絡線信号が通過する 2つの経路（つまり定包 絡線信号生成部 101からミキサ 103a、 103bまでの各経路）の間で、電気長に差が ある場合や、各増幅器 104a、 104bまたはミキサ 103a、 103bによる位相変化量に差 力 Sある場合は、位相差の誤差が周波数変換後も残るため、合成後の送信信号が歪 んでしまうことがある。したがって、可変移相器 801a、 801bでは、位相変化量の調整 を行うことにより位相差の誤差を小さくし、合成後の送信信号の歪みを小さくすること ができる。
[0100] このように、本実施の形態によれば、ミキサ 103a、 103bで周波数変換される前の 各定包絡線信号の位相変化量を調整するため、定包絡線信号が通過する経路にお ける電気長差等による位相差の誤差を小さくすることができ、合成後の送信信号の歪 みを/ Jヽさくすることができる。
[0101] なお、本実施の形態では、各定包絡線信号の位相変化量を可変移相器 801 a、 80 lbによって調整する構成について説明している力 増幅回路 800の構成はこれに限 定されない。例えば、実施の形態 2で説明したように定包絡線信号生成部 201内部 で定包絡線信号の位相を変化させる場合は、ディジタル信号処理によって位相を変 化し調整することによって上記と同様の作用効果を得ることができる。
[0102] (実施の形態 9)
図 13は、本発明の実施の形態 9に係る無線送受信装置の構成を示すブロック図で ある。図 13に示す無線送受信装置 900は、実施の形態 1で説明した増幅回路 100と 、無線信号を送信および受信するアンテナ 901と、アンテナ 901を送信と受信とで共 用し、増幅回路 100の出力信号をアンテナ 901に出力し、アンテナ 901で受信した 信号を無線受信部 903に出力するアンテナ共用器 902と、アンテナ共用器 902の出 力信号力 希望の受信信号を取り出す回路であって、例えば低雑音増幅器、周波数 変換するミキサ、フィルタ、可変利得増幅器および AZD変 等で構成される無線 受信部 903と、音声、映像およびデータ等の信号を無線で送信するための信号に変 調し、無線で受信した信号から音声、映像およびデータ等の信号に復調する変復調 部 904とを有する。
[0103] なお、無線送受信装置 900は、増幅回路 100を有する代わりに、実施の形態 2から 実施の形態 8でそれぞれ説明した増幅回路 200から増幅回路 800のいずれかを有 する構成を採っても良い。
[0104] 本実施の形態に係る無線送受信装置 900は、送信信号の増幅に上記のいずれか の実施の形態で説明した増幅回路を使用する。
[0105] このように、本実施の形態によれば、実施の形態 1から実施の形態 8のいずれかに 記載の作用効果と同様の作用効果を、無線送受信装置 900において実現すること ができる。
[0106] なお、本実施の形態で説明した無線送受信装置 900は、無線通信用および放送 用のネットワークにて使用される無線基地局装置や通信端末装置に適用することが 可能である。 [0107] (実施の形態 10)
図 14は、本発明の実施の形態 10に係る増幅回路の構成を示すブロック図である。 なお、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100 と同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、そ の詳細な説明を省略する。
[0108] 図 14に示す増幅回路 1000は、図 4に示す増幅回路 100の定包絡線信号生成部 101および合成回路 105の代わりに定包絡線信号生成部 1001および合成回路 10 03を有する。また、増幅回路 100の移相器 102a、 102b,ミキサ 103a、 103b,局部 発振器 106およびローカル信号移相器 107a、 107bは、増幅回路 1000には設けら れていない。
[0109] 定包絡線信号生成部 1001は、実施の形態 1で説明した直交変調部 113の代わり に直交変調部 1010を有する。また、 180° 移相器 1002をさらに有する。定包絡線 信号生成部 1001は、例えば ASICや FPGAといったディジタル信号処理回路でも 実現することができる。
[0110] 直交変調部 1010には、実施の形態 1で説明したミキサ 114a— 114dおよび移相 器 115a、 115bのほ力に、局部発振器 1011が設けられている。直交変調部 1010は 、アナログ信号に変換されたベースバンド信号 Sai、 Saq、 Sbi、 Sbqを直交変調し、 実施の形態 1でそれぞれ説明した第 1定包絡線信号 Sarfおよび第 2定包絡線信号 S bifを生成する。
[0111] 直交変調部 1010における局部発振器 1011は、例えば、 PLLで制御される VCO を用いた周波数シンセサイザ等の発振回路であり、ローカル信号 LOを生成し、移相 器 115a、 115bに出力する。局部発振器 1011で生成されたローカル信号 LOをミキ サ 114a— 114dでベースバンド信号 Sai、 Saq、 Sbi、 Sbqと混合することでベースバ ンド信号 Sai、 Saq、 Sbi、 Sbqは周波数変換される。これにより、ベースバンド信号 Sa i、 Saqは、搬送波周波数 corfを有する第 1定包絡線信号 Sarfに直接変換され、ベー スバンド信号 Sbi、 Sbqは、搬送波周波数 corfを有する第 2定包絡線信号 Sbifに直 接変換される。生成された第 1定包絡線信号 Sarfは、実施の形態 1で説明した増幅 器 104aに出力され、生成された第 2定包絡線信号 Sbrfは、 180° 移相器 1002に 出力される。
[0112] 180° 移相器 1002は、第 2定包絡線信号 Sbrfの位相を 180° 変化させる。 180 ° 移相後の第 2定包絡線信号 Sbrfは、実施の形態 1で説明した増幅器 104bに出力 される。
[0113] 合成回路 1003は、増幅器 104a、 104bで増幅された第 1定包絡線信号 Sarfおよ び第 2定包絡線信号 Sbrfのいずれか一方の位相を 180° 変化させた上で、第 1定 包絡線信号 Sarfおよび第 2定包絡線信号 Sbrfをベクトル合成する。これによつて、 増幅回路 1000から出力される信号である出力信号 Srfを生成する。なお、合成回路 1003は、例えばマイクロストリップラインで構成された 180° ハイブリッド合成回路ま たはバランで実現することができる。
[0114] 次いで、上記構成を有する増幅回路 1000の動作について説明する。
[0115] まず、定包絡線信号 IQ生成部 111では、次の（式 31)で示される入力信号 S (t)か ら、前述の（式 23)—（式 26)でそれぞれ示されたベースバンド信号 Sai、 Saq、 Sbi、 Sbqを生成する。
S (t) =VmaxZ2'cos ( o ift+ φ (t) )
+Vmax/2-cos ( W ift+ Θ (t) ) …（式 31)
[0116] ベースバンド信号 Sai、 Saq、 Sbi、 Sbqは、 DZA変^^ 112a— 112dでそれぞれ アナログ信号に変換され、直交変調部 1010での直交変調により第 1定包絡線信号 S arfおよび第 2定包絡線信号 Sbrfが生成される。なお、第 1定包絡線信号 Sarfおよび 第 2定包絡線信号 Sbrfは、ベクトル合成すると元の信号となる信号である。
[0117] 第 2定包絡線信号 Sbrfは、 180° 移相器 1002で 180° 移相される。よって、定包 絡線信号生成部 1001から出力される第 1定包絡線信号 Sarfおよび第 2定包絡線信 号 Sbrfは、次の（式 32)および（式 33)で示される。
Sarf=Vmax/2-cos ( Wrft+ φ (t) ) …（式 32)
Sbrf=VmaxZ2-cos ( corft+ 0 (t)— 180° ) …（式 33)
[0118] なお、 180° 移相器 1002での 180° 移相は、ディジタル信号処理によって実現す ることもできる。この場合、定包絡線信号 IQ生成部 111では、次の（式 34) (式 35) ( 式 36)および（式 37)を用いてベースバンド信号 Sai、 Saq、 Sbi、 Sbqを生成する。 Sai= ( (I-Q - SQRT (x/a2-l) ) …（式 34)
Saq = ( (Q + 1 · SQRT (x/a2-l ) ) …（式 35)
Sbi= ((Q-SQRT(x/a2-l)-l) …（式 36)
Sbq= ((l-SQRT(x/a2-l)-Q) …（式 37)
[0119] 増幅器 104a、 104bでは、定包絡線信号生成部 1001から出力された第 1定包絡 線信号 Sarfおよび第 2定包絡線信号 Sbrfを増幅する。増幅器 104a、 104bのゲイン を Gとすると、増幅後の第 1定包絡線信号 Sarfおよび第 2定包絡線信号 Sbrfは、次 の（式 38)および（式 39)で示される。
Sarf=G-Vmax/2-cos((Wrft+ φ (t)) …（式 38)
Sbrf=G-Vmax/2-cos((Wrft+ Θ (t)— 180° )
…（式 39)
[0120] そして、合成回路 1003では、増幅後の第 2定包絡線信号 Sbrfの位相を 180° 変 化させた上で、増幅後の第 1定包絡線信号 Sarfおよび第 2定包絡線信号 Sbrfを合 成する。合成によって得られる出力信号 Srfは、次の（式 40)で示される。
Srf=G-Vmax/2-cos((Wrft+ φ (t))
+ G-Vmax/2-cos((Wrft+ Θ (t)-180° +180。 )
= G*V(t)cos(corft+ φ (t)) …（式 40)
[0121] なお、合成回路 1003で、増幅後の第 1定包絡線信号 Sarfの位相を 180° 変化さ せた上で、増幅後の第 1定包絡線信号 Sarfおよび第 2定包絡線信号 Sbrfを合成し た場合、合成によって得られる出力信号 Srfは、次の（式 41)で示される。
Srf=G-Vmax/2-cos((Wrft+ φ (t)+180° )
+ G-Vmax/2-cos((Wrft+ Θ (t)-180° )
= G*V(t)cos(corft+ φ (t)— 180。 ) …（式 41)
[0122] ここで、定包絡線信号生成部 1001と合成回路 1003との間で混入したノイズを Snと する。本実施の形態の増幅回路 1000では、合成回路 1003でのベクトル合成によつ て、このノイズ Snを打ち消すことができる。式を用いて表すと以下のようになる。
[0123] 第 1定包絡線信号 Sarfに飛び込んだノイズを Snaとし、第 2定包絡線信号 Sbrfに 飛び込んだノイズを Snbとする。ノイズ Sna、 Snbはそれぞれ (式 42)および（式 43)で 表される。
Sna=Vr cos ( o nt) …（式 42)
Snb=Vn'cos ( co nt) …（式 43)
[0124] 合成回路 1003で、ノイズ Snaおよびノイズ Snbのうちノイズ Snbが 180° 移相され た場合、ベクトル合成後の出力信号 Srfに含まれるノイズ成分 Snoutは、次の（式 44 )で表される。
Snout = Vn · co s ω nt) +Vn'cos、 o nt+ 180 )
=0 …（式 44)
[0125] 図 15は、増幅回路 1000内の各処理段で得られる信号の波形を三角波で示したも のである。（a)において実線で示された波形は、定包絡線信号生成部 1001から出 力された第 1定包絡線信号 Sarfの波形であり、 (a)において破線で示された波形は、 ノイズ Snaの波形である。また、（b)において実線で示された波形は、定包絡線信号 生成部 1001から出力された第 2定包絡線信号 Sbrfの波形であり、 (b)において破 線で示された波形は、ノイズ Snbの波形である。ノイズ Snaおよびノイズ Snbは同相で ある。合成が行われるときの各信号波形は、（c)、（d)において示されている。
[0126] すなわち、（c)において実線で示された定包絡線信号 Sarfおよび破線で示された ノイズ Snaは、 (a)で示された定包絡線信号 Sarfおよびノイズ Snaが増幅されたもの である。一方、（d)において実線で示された定包絡線信号 Sbrfおよび破線で示され たノイズ Snbは、 (b)で示された定包絡線信号 Sbrfおよびノイズ Snbが増幅されたも のであり、且つ、合成回路 1003において位相を 180° 回転されたものである。よって 、（e)で示される合成後の信号において、ノイズ Sna、 Snbは互いに打ち消し合う。
[0127] このように、本実施の形態によれば、いずれか一方の位相を 180° 変化させた上で 定包絡線信号 Sarf、 Sbrfを合成すると元の信号が得られるような 2つの定包絡線信 号 Sarf、 Sbrfを定包絡線信号生成部 1001で生成して、合成回路 1003でいずれか 一方の位相を 180° 変化させることにより、出力信号 Srfの波形は、元の入力信号 S ( t)を増幅したものとなる。また、ノイズ Sna、 Snbを除去することができ、ノイズによる通 信品質の劣化を防止することができる。
[0128] (実施の形態 11) 図 16は、本発明の実施の形態 11に係る増幅回路の構成を示すブロック図である。 なお、本実施の形態で説明する増幅回路は、実施の形態 1で説明した増幅回路 100 と同様の基本的構成を有しており、同一の構成要素には同一の参照符号を付し、そ の詳細な説明を省略する。
[0129] 図 16に示す増幅回路 1100は、増幅回路 100の定包絡線信号生成部 101の代わ りに定包絡線信号生成部 1101を有する。また、合成回路 105の代わりに実施の形 態 10で説明した合成回路 1003を有する。また、増幅回路 100の移相器 102a、 102 bおよびローカル信号移相器 107a、 107bは、増幅回路 1100には設けられていない
[0130] 定包絡線信号生成部 1101は、定包絡線信号生成部 101の定包絡線信号 IQ生成 部 111、 DZA変翻 112a— 112dおよび直交変換部 113のほかに、実施の形態 1 0で説明した 180° 移相器 1002を有する。なお、定包絡線信号生成部 1101は、例 えば ASICや FPGAといったディジタル信号処理回路でも実現することができる。
[0131] 上記構成を有する増幅回路 1100の動作について説明する。
[0132] まず、定包絡線信号生成部 1101において、直交変調部 113では、第 1定包絡線 信号 Saifおよび第 2定包絡線信号 Sbifが生成される。第 2定包絡線信号 Sbifの位相 は、 180° 移相器 1002で 180° 回転される。第 1定包絡線信号 Saifはミキサ 103a に出力される。移相後の第 2定包絡線信号 Sbifは、ミキサ 103bに出力される。
[0133] ミキサ 103a、 103bでは、局部発振器 106で生成されたローカル信号 LOを第 1定 包絡線信号および第 2定包絡線信号 Sbifと混合する。これによつて第 1定包絡線信 号および第 2定包絡線信号 Sbifは周波数変換され、第 1定包絡線信号 Sarfおよび 第 2定包絡線信号 Sbrfが得られる。
[0134] このとき、ミキサ 103a、 103bの出力において、ローカル信号 LOの漏れが発生する 。ローカル信号の漏れは、次の（式 45)および（式 46)で表すことができる。なお、 SL O— outaは、第 1定包絡線信号 Sarfに含まれる漏れであり、 SLO— outbは、第 2定 包絡線信号 Sbrfに含まれる漏れである。
SLO_outa = VLO_out · cos ( ω nt) …（式 45)
SLO outb=VLO out-cos ( o nt) …（式 46) [0135] 合成回路 1003では、増幅器 104bから入力された信号の位相を 180° 変化させて から、増幅器 104a、 104bから入力された信号をベクトル合成する。これによつて、合 成後の出力信号 Srfに含まれるローカル信号 LOの漏れは、次の（式 47)で表される
SLu― out=VLO― out 'cos、 o nt)
+VLO— out-cos ( o nt+ 180° )
=0 …（式 47)
[0136] このように、本実施の形態によれば、いずれか一方の位相を 180° 変化させた上で 定包絡線信号 Sarf、 Sbrfを合成すると元の信号が得られるような 2つの定包絡線信 号 Sarf、 Sbrfを定包絡線信号生成部 1101で生成して、合成回路 1003でいずれか 一方の位相を 180° 変化させることにより、出力信号 Srfの波形は、元の入力信号 S ( t)を増幅したものとなる。また、ローカル信号 LOの漏れによるスプリアス成分を抑圧 することができる。かつ、飛び込みのノイズに対しても実施の形態 10と同様に動作す るため、抑圧が可能となり通信品質の劣化を防止することができる。
[0137] なお、本実施の形態の増幅回路 1100は、実施の形態 9で説明した無線送受信装 置 900に適用することができる。
[0138] (実施の形態 12)
図 17は、本発明の実施の形態 12に係る無線送受信装置の構成を示すブロック図 である。なお、本実施の形態で説明する無線送受信装置は、実施の形態 9で説明し た無線送受信装置 900と同様の基本的構成を有しており、同一の構成要素には同 一の参照符号を付し、その詳細な説明を省略する。
[0139] 図 17に示す無線送受信装置 1200は、実施の形態 10で説明した増幅回路 1000 と、実施の形態 9で説明したアンテナ 901、アンテナ共用器 902および変復調部 904 と、無線受信部 1201と、を有する。
[0140] 無線受信部 1201は、アンテナ共用器 902の出力信号力も希望の受信信号を取り 出す回路であって、例えば低雑音増幅器、周波数変換するミキサ、フィルタ、可変利 得増幅器および AZD変 等で構成される。
[0141] このように、本実施の形態によれば、実施の形態 10に記載の作用効果と同様の作 用効果を、無線送受信装置 1200において実現することができる。
[0142] なお、本実施の形態の無線送受信装置 1200は、無線通信用および放送用のネッ トワークにて使用される無線基地局装置や通信端末装置に適用することができる。
[0143] 本明細書は、 2003年 10月 20日出願の特願 2003— 359440および 2004年 10月
18日出願の特願 2004— 302792に基づく。これらの内容は全てここに含めておく。 産業上の利用可能性
[0144] 本発明の増幅回路は、高電力効率で通信品質を向上させる効果を有し、例えば無 線通信や放送に用いる送信装置において送信信号を増幅する終段の増幅回路とし て有用である。

Claims

請求の範囲
[1] 所定の位相をそれぞれ有する第 1定包絡線信号および第 2定包絡線信号の周波 数変換に用いられる第 1ローカル信号および第 2ローカル信号を生成する生成手段 と、
生成される第 1ローカル信号および第 2ローカル信号を用いて第 1定包絡線信号お よび第 2定包絡線信号を周波数変換する周波数変換手段と、
周波数変換される第 1定包絡線信号および第 2定包絡線信号を増幅する増幅手段 と、
増幅される第 1定包絡線信号および第 2定包絡線信号を合成する合成手段と、を 有する増幅回路であって、
前記第 1ローカル信号および前記第 2ローカル信号は、互いに 180° の位相差を 有する増幅回路。
[2] 生成される第 1ローカル信号および第 2ローカル信号の少なくともいずれか一方の 位相を調整するローカル信号位相調整手段をさらに有する請求の範囲 1記載の増幅 回路。
[3] 前記合成手段による合成の結果として得られる出力信号におけるローカル信号の 漏れのレベルを検出する検出手段と、
検出されるレベルが最小となるように前記ローカル信号位相調整手段を制御する 位相制御手段と、
をさらに有する請求の範囲 2記載の増幅回路。
[4] 生成される第 1ローカル信号および第 2ローカル信号の少なくともいずれか一方の 振幅を調整するローカル信号振幅調整手段をさらに有する請求の範囲 1記載の増幅 回路。
[5] 前記合成手段による合成の結果として得られる出力信号におけるローカル信号の 漏れのレベルを検出する検出手段と、
検出されるレベルが最小となるように前記ローカル信号振幅調整手段を制御する 振幅制御手段と、
をさらに有する請求の範囲 4記載の増幅回路。
[6] 周波数変換する第 1定包絡線信号および第 2定包絡線信号の少なくともいずれか 一方の位相を調整する定包絡線信号位相調整手段をさらに有する請求の範囲 1記 載の増幅回路。
[7] 請求の範囲 1記載の増幅回路を有する無線基地局装置。
[8] 請求の範囲 1記載の増幅回路を有する無線端末装置。
PCT/JP2004/015534 2003-10-20 2004-10-20 増幅回路 Ceased WO2005039043A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/575,463 US20070030063A1 (en) 2003-10-20 2004-10-20 Amplifier circuit
EP04817234A EP1677417A4 (en) 2003-10-20 2004-10-20 AMPLIFIER CIRCUIT

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-359440 2003-10-20
JP2003359440 2003-10-20
JP2004-302792 2004-10-18
JP2004302792A JP2005151543A (ja) 2003-10-20 2004-10-18 増幅回路

Publications (1)

Publication Number Publication Date
WO2005039043A1 true WO2005039043A1 (ja) 2005-04-28

Family

ID=34467783

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/015534 Ceased WO2005039043A1 (ja) 2003-10-20 2004-10-20 増幅回路

Country Status (4)

Country Link
US (1) US20070030063A1 (ja)
EP (1) EP1677417A4 (ja)
JP (1) JP2005151543A (ja)
WO (1) WO2005039043A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910167B2 (ja) * 2003-09-25 2007-04-25 松下電器産業株式会社 増幅回路
US7355470B2 (en) * 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US8013675B2 (en) 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US9106316B2 (en) 2005-10-24 2015-08-11 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification
US7937106B2 (en) 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US8170604B2 (en) * 2006-06-27 2012-05-01 Motorola Mobility, Inc. Method and system for managing communications for a multi-mode communications device
US8315336B2 (en) 2007-05-18 2012-11-20 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment
US20080102874A1 (en) * 2006-10-28 2008-05-01 Motorola, Inc. Control of transmit power of a second transmitter based on antenna loading parameters measured on a first transmitter
US8059702B2 (en) * 2006-11-30 2011-11-15 Motorola Mobility, Inc. Monitoring multiple modem transmission in a communication device
US8665778B2 (en) * 2006-11-30 2014-03-04 Motorola Mobility Llc Monitoring and control of transmit power in a multi-modem wireless communication device
US8744519B2 (en) * 2006-12-14 2014-06-03 Motorola Mobility Llc Multimodal phone data session management enhancement that alleviates dual transmission problems
US7620129B2 (en) * 2007-01-16 2009-11-17 Parkervision, Inc. RF power transmission, modulation, and amplification, including embodiments for generating vector modulation control signals
WO2008099506A1 (ja) * 2007-02-16 2008-08-21 Panasonic Corporation 送信回路、無線基地局装置、及び無線端末装置
WO2008147908A1 (en) * 2007-05-25 2008-12-04 Rambus Inc. A multi-antenna beam-forming system for transmitting constant envelope signals decomposed from a variable envelope signal
US8482462B2 (en) 2007-05-25 2013-07-09 Rambus Inc. Multi-antenna beam-forming system for transmitting constant envelope signals decomposed from a variable envelope signal
WO2009005768A1 (en) 2007-06-28 2009-01-08 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
JP2009260444A (ja) 2008-04-11 2009-11-05 Toshiba Corp 合成器、増幅器、送信機
US8195250B2 (en) * 2008-04-30 2012-06-05 Motorola Mobility, Inc. Method and apparatus for controlling power among modems in a multi-mode mobile communication device
JP2010021889A (ja) * 2008-07-11 2010-01-28 Sanyo Electric Co Ltd 受信装置
JP5258540B2 (ja) 2008-12-24 2013-08-07 京セラ株式会社 加算回路およびそれを用いた電力増幅回路ならびにそれを用いた送信装置および通信装置
EP2509228B1 (en) * 2010-04-15 2013-06-05 Research In Motion Limited Communications device with separate I and Q phase power amplification having selective phase and magnitude adjustment and related methods
EP2695294A1 (en) 2011-04-08 2014-02-12 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
KR20140034895A (ko) 2011-06-02 2014-03-20 파커비전, 인크. 안테나 제어
WO2015042142A1 (en) 2013-09-17 2015-03-26 Parkervision, Inc. Method, apparatus and system for rendering an information bearing function of time
JP2018148322A (ja) * 2017-03-02 2018-09-20 古河電気工業株式会社 送受信システム
WO2024100704A1 (ja) * 2022-11-07 2024-05-16 日本電信電話株式会社 無線通信トランシーバ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261102A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 振幅補正回路
JPH10270947A (ja) * 1997-03-24 1998-10-09 Ando Electric Co Ltd 高周波信号周波数変換回路
JP2000209291A (ja) * 1999-01-20 2000-07-28 Hitachi Ltd 直交変調器
JP2001244752A (ja) * 2000-02-28 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 歪補償回路
JP2002101000A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 送信装置
JP2003298357A (ja) * 2002-03-29 2003-10-17 Shimada Phys & Chem Ind Co Ltd 電力増幅方法および電力増幅器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243955A (en) * 1978-06-28 1981-01-06 Motorola, Inc. Regulated suppressed carrier modulation system
US4591803A (en) * 1984-05-29 1986-05-27 At&T Bell Laboratories Linear FET power amplifier
US4591800A (en) * 1984-10-01 1986-05-27 Motorola, Inc. Linear power amplifier feedback improvement
US5001773A (en) * 1988-06-20 1991-03-19 Hughes Aircraft Company Local oscillator feedthru cancellation circuit
JPH0495409A (ja) * 1990-08-13 1992-03-27 Fujitsu Ltd 増幅器
US5179728A (en) * 1991-09-30 1993-01-12 Rockwell International Corporation Spurious product and local oscillator radiation suppression system for use in superheterodyne radio receivers
US5481218A (en) * 1994-09-30 1996-01-02 Telefonaktiebolaget Lm Ericsson Logarithmic converter
JPH08163189A (ja) * 1994-12-06 1996-06-21 Nec Corp 送信回路
FR2728416B1 (fr) * 1994-12-15 1997-01-24 France Telecom Procede pour equilibrer les voies d'un amplificateur de type "linc"
US5903823A (en) * 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
US5892397A (en) * 1996-03-29 1999-04-06 Spectrian Adaptive compensation of RF amplifier distortion by injecting predistortion signal derived from respectively different functions of input signal amplitude
US5901346A (en) * 1996-12-11 1999-05-04 Motorola, Inc. Method and apparatus utilizing a compensated multiple output signal source
WO2006051776A1 (ja) * 2004-11-11 2006-05-18 Matsushita Electric Industrial Co., Ltd. 増幅回路、無線通信回路、無線基地局装置、および無線端末装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261102A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 振幅補正回路
JPH10270947A (ja) * 1997-03-24 1998-10-09 Ando Electric Co Ltd 高周波信号周波数変換回路
JP2000209291A (ja) * 1999-01-20 2000-07-28 Hitachi Ltd 直交変調器
JP2001244752A (ja) * 2000-02-28 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 歪補償回路
JP2002101000A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 送信装置
JP2003298357A (ja) * 2002-03-29 2003-10-17 Shimada Phys & Chem Ind Co Ltd 電力増幅方法および電力増幅器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1677417A4 *

Also Published As

Publication number Publication date
EP1677417A1 (en) 2006-07-05
EP1677417A4 (en) 2008-05-21
JP2005151543A (ja) 2005-06-09
US20070030063A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
WO2005039043A1 (ja) 増幅回路
JP3910167B2 (ja) 増幅回路
CN100364239C (zh) 传输电路装置及无线通信装置
US7151913B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
US8254493B2 (en) High bandwidth modulation and transmission
US8942621B2 (en) Phase adjustment circuit and phase adjustment method
US7751496B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
US20100136937A1 (en) Polar Feedback Receiver for Modulator
KR101055976B1 (ko) 전기통신 수신기 및 송신기
JPWO2006051776A1 (ja) 増幅回路、無線通信回路、無線基地局装置、および無線端末装置
US7289575B1 (en) Signal processing means
US7088968B2 (en) Method and polar-loop transmitter with origin offset for zero-crossing signals
US7792214B2 (en) Polar modulation transmitter circuit and communications device
JP2006135422A (ja) 送信回路
US7221915B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
US7983632B2 (en) Feedback control loop for amplitude modulation in a polar transmitter with a translational loop
Veetil et al. Highly linear and reconfigurable three-way amplitude modulation-based mixerless wireless transmitter
JP2006135612A (ja) 送信装置及び歪み補償方法
US12231143B2 (en) Radio transmitter providing an analog signal with both radio frequency and baseband frequency information
JP2004072735A (ja) 送信回路装置、及び無線通信装置
JP2004015310A (ja) 歪補償回路および送信機
WO2004036737A2 (en) Transmitter
WO2007094241A1 (ja) 送信回路
JP2003163710A (ja) 直交復調器
JP2001057579A (ja) 送信機

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480030006.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004817234

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007030063

Country of ref document: US

Ref document number: 10575463

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004817234

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10575463

Country of ref document: US