WO2005081315A2 - Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben - Google Patents

Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben Download PDF

Info

Publication number
WO2005081315A2
WO2005081315A2 PCT/DE2005/000215 DE2005000215W WO2005081315A2 WO 2005081315 A2 WO2005081315 A2 WO 2005081315A2 DE 2005000215 W DE2005000215 W DE 2005000215W WO 2005081315 A2 WO2005081315 A2 WO 2005081315A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chips
stack
nanoparticles
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2005/000215
Other languages
English (en)
French (fr)
Other versions
WO2005081315A3 (de
Inventor
Michael Bauer
Thomas Engling
Alfred Haimerl
Angela Kessler
Joachim Mahler
Wolfgang Schober
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE502005005325T priority Critical patent/DE502005005325D1/de
Priority to JP2006553424A priority patent/JP4511561B2/ja
Priority to EP05714950A priority patent/EP1716595B1/de
Priority to US10/598,143 priority patent/US8354299B2/en
Publication of WO2005081315A2 publication Critical patent/WO2005081315A2/de
Publication of WO2005081315A3 publication Critical patent/WO2005081315A3/de
Anticipated expiration legal-status Critical
Priority to US13/721,957 priority patent/US20130105992A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL

Definitions

  • the invention relates to a semiconductor component with a stack of semiconductor chips and a method for producing the same, the semiconductor chips having contact areas which are electrically connected in the semiconductor chip stack via line sections.
  • the object of the invention is to create a semiconductor component with a stack of semiconductor chips, the semiconductor chips having a different size and yet one reliable, space-saving electrical connection between the stacked semiconductor chips is guaranteed.
  • a semiconductor component is created from a stack of semiconductor chips, the semiconductor chips of the semiconductor chip stack being arranged in an integrally fixed manner.
  • the semiconductor chips have contact areas which extend to the edges of the semiconductor chips.
  • line sections extend from at least one upper edge to a lower edge of the edge sides of the semiconductor chips, which electrically connect the contact areas of the semiconductor chips of the semiconductor chip stack.
  • the integral connection between the semiconductor chips and the stack minimizes the space requirement to the thickness of the semiconductor chips, especially since such integral, flat connections between the semiconductor chips only take up a few micrometers.
  • the thickness of the semiconductor chip stack can be further reduced by thinning the stacked semiconductor chips.
  • the approach of the contact areas on the active top side of the semiconductor chips to the edges of the respective semiconductor chip ensures that the line sections arranged on the edge sides can establish a reliable electrical contact between the contact areas of an upper semiconductor chip and the contact areas of a semiconductor chip arranged underneath.
  • the two contact areas to be connected do not have to be arranged directly one above the other, since the line sections on the edge sides of the semiconductor chips also enable structures in which the contact surfaces of an upper and a lower semiconductor are arranged offset from one another.
  • the line sections extending on the edge sides of the semiconductor chips do not limit the free selectability of the chip sizes which are to be connected to one another.
  • the semiconductor chips can have different chip sizes.
  • the line sections can connect the two contact areas of two chips of different area sizes to one another on edge regions of the active top side of the semiconductor chips or on edge regions of the rear sides of the semiconductor chips in such a way that almost any size differences can prevail between the semiconductor chips and be overcome by the line routing become.
  • a further advantage of this invention is that alternating, large-area and small-area semiconductor chips can also be stacked one above the other, since the line sections can be routed as desired along the edge sides, the top sides and the rear sides of the semiconductor chips.
  • the semiconductor chips prefferably have a different number of contact areas on their edges.
  • a wiring plan is then provided which takes this different number of contact areas into account.
  • the electrically conductive line sections are arranged adhering to the semiconductor chip edges, the semiconductor edge sides, the semiconductor top sides and / or the semiconductor rear sides.
  • the space saving is thus optimal, since no bond loops or other distances, for example by flip-chip contacts, increase the space requirement.
  • the semiconductor component according to the invention with a stack of semiconductor chips thus represents a hitherto unachieved compression, in particular in the hardware for data storage and data processing.
  • the line sections have an adherent plastic lacquer which is filled with metallic nanoparticles and conducts electrically as soon as the nanoparticles are welded or melted together to form line sections.
  • the plastic lacquer filled with nanoparticles is lent in a solvent and can be detached from the side edges, the top sides, the edge sides and the rear sides of the semiconductor chips at the points where line sections are not formed.
  • Laser writing devices can be used to cut the nanoparticles with their laser beam and melt them together and on the other hand to evaporate the plastic lacquer.
  • Structuring is also possible photolithographically if the plastic lacquer has the appropriate properties, but the conductor track with the plastic-embedded nanoparticles then has to be treated again in order to fuse the nanoparticles together.
  • the conductor track with the plastic-embedded nanoparticles then has to be treated again in order to fuse the nanoparticles together.
  • a method for producing a semiconductor component with a stack of semiconductor chips has the following method steps.
  • semiconductor chips are manufactured with contact areas that extend to the edges of the respective semiconductor chip. Subsequently, the semiconductor chips are firmly bonded one above the other to form a stack. This compact stack of semiconductor chips can then be encased with a layer of plastic lacquer filled with nanoparticles. Finally, this outer conductive sheath layer is then cut structured semiconductor chips stacked between the contact surfaces.
  • This method has the advantage that it enables the highest possible compression to date, particularly in the hardware for data storage and data processing. It is particularly advantageous here that the contact areas are no longer arranged in the edge region of an upper side of a semiconductor chip, but instead reach as far as the edges of the semiconductor chip. After the cohesive fixing of the semiconductor chips one above the other, these edges of the contact areas can first be short-circuited via the nanoparticles by the enveloping conductive layer.
  • This line can then be structured, and all three degrees of freedom of a three-dimensional wiring are available for this structuring, so that the stack of semiconductor chips can advantageously have different semiconductor chip sizes and no size gradation has to be provided, as is a prerequisite for conventional technologies for stacking semiconductor chips, to wire the top semiconductor chip to the bottom semiconductor chip of a stack.
  • the layer, made of plastic lacquer filled with nanoparticles, can be applied to the semiconductor stack by means of a spray technique.
  • a spray technique ensures a relatively uniform application of the plastic lacquer filled with nanoparticles, which is then structured into line sections.
  • the semiconductor stack is immersed in a bath of plastic lacquer filled with nanoparticles in order to cover it with a layer of plastic lacquer.
  • a laser ablation process is used which on the one hand evaporates the plastic lacquer and on the other hand welds the nanoparticles into conductor tracks. Wherever there is no laser ablation of the plastic lacquer, and therefore no welding of the nanoparticles, the plastic lacquer filled with nanoparticles can be detached or washed off with appropriate solvents.
  • the layer of plastic lacquer filled with nanoparticles can be structured into conductor track sections by means of the photolithography method. Because of the strongly structured side edges of the semiconductor chips stacked on top of one another, it is possible to work successfully with projection photolithography, for example.
  • the invention makes it possible to produce stacked semiconductor chips with the smallest possible spatial wiring and with chip sizes that are independent of the geometry. This avoids expensive rewiring boards between the stacked semiconductor chips.
  • Intermediate contact layers such as flip-chip contacts or bond wire connections, are also superfluous with the present invention.
  • the contact surfaces of the semiconductor chips are led outward to the semiconductor chip edges. This can already be done in the front end or with a thin rewiring layer to be applied to the active top side of the semiconductor chips.
  • Sprayed semiconductor chips The particles can then be structured using laser bombardment and melted into conductor tracks.
  • the excess particle solution that has not been brought together to form conductor tracks, is then removed by either washing them off or immersing them in a suitable solvent.
  • Multi-layer rewiring structures can also be produced in this way and can be applied by additional process steps by introducing appropriate insulation layers from a dielectric. Necessary plated-through holes to the active tops of the semiconductor chips can also be exposed by laser ablation and then a conductive connection can be applied and structured again using a nanoparticle solution. Finally, the semiconductor chip stack can also be applied to a base chip or to a corresponding carrier or can be provided with external contacts on its outer sides.
  • a protective plastic app is to be provided to protect the semiconductor chip stack and the contact areas, as well as the rewiring from nanoparticles, then cheaper and more viscous molding compounds can be provided than before in the molding process, especially since the semiconductor chip stack forms a stable and compact semiconductor body.
  • This type of stacking eliminates all wire connections. In particular, very thin housings can be reliably implemented since the space required for wires, for bump contacts or for flipchip contacts is eliminated.
  • FIG. 1 shows a schematic cross section through a component with a semiconductor chip stack of a first embodiment of the invention
  • FIG. 2 shows a schematic top view of a semiconductor component with a semiconductor chip stack of a second embodiment of the invention
  • FIG. 4 shows the schematic cross section of the semiconductor chip stack of FIG. 3 after the semiconductor chip stack has been encased with a layer comprising nanoparticles
  • FIG. 5 shows a side view of the semiconductor component of the third embodiment of the invention after structuring the layer comprising nanoparticles, which is shown in FIG. 4;
  • FIG. 1 shows a schematic cross section through a semiconductor component 14 with a semiconductor chip stack (100) of a first embodiment of the invention.
  • the semiconductor chip stack 100 has a lower semiconductor chip 1 and an upper semiconductor chip 2 stacked thereon.
  • the semiconductor chips 1, 2 have top sides 11, back sides 12 and edge sides 10.
  • the upper side 11 of the lower semiconductor chip 1 which carries the active semiconductor elements of an integrated circuit, is integrally connected to the rear side 12 of the upper semiconductor chip 2.
  • the top sides 11 of the semiconductor chips 1 and 2 have contact areas 5 which extend to the edges 6 of the top sides 11 of the semiconductor chips 1 and 2.
  • a structured layer 15 made of plastic lacquer filled with nanoparticles is applied to this insulation layer 16 with windows 18 to the contact areas 5, which in this embodiment of the invention has contact windows 19 to the underside of the semiconductor stack 100, via which the electrically conductive layer 15 can be accessed from plastic lacquer filled with nanoparticles.
  • a further insulation layer 17 is applied to the structured conductive layer 15. If necessary, further conductive layers 15 made of plastic lacquer filled with nanoparticles can be applied in alternation with insulation layers 16, 17 on this second insulation layer 17 and thus the edge sides 10, the top sides 11 and the rear sides
  • the electrically conductive layer 15 is structured such that line sections 7 form which, for example, as shown in FIG. 1, have an external contact area 20 on the underside of the semiconductor chip stack 100 via the Edge sides 10 and the top sides 11 can connect to the contact surfaces 5 on the first and on the second semiconductor chip.
  • line sections result from the fact that a plastic lacquer filled with nanoparticles is applied to the first insulation layer 16 and is heated by means of laser ablation, the lacquer component evaporating while the nanoparticles are compressed into line sections 7.
  • Such line sections 7 can extend from the underside of the semiconductor chip stack 100 to the top side 11 of the semiconductor chip stack 100 and thereby connect the contact areas 5 of the two semiconductor chips 1, 2 to one another without the need for etching through the semiconductor chips.
  • the areas of the plastic lacquer filled with nanoparticles that are not structured into line sections 7 can be dissolved and removed in a solution bath.
  • the laser ablation makes it possible to implement corresponding line sections 7 both on the underside of the semiconductor chip stack 100 and on the top sides 11 of the semiconductor chips 1 and 2 of the semiconductor chip stack 100 and on the edge sides 10.
  • the contact windows 19, on the underside of the semiconductor chip stack 100 are covered with an external contact surface 20, which can carry an external contact 21, which is shown here in broken lines.
  • the dimensions are not to scale, for example the coating of the rear sides 12, edge sides 10 and top sides 11 of the semiconductor chip stack 100 of a system comprising an insulation layer 16, a line layer 15 and a further insulation layer 17 may have a thickness d, which is only a few micrometers.
  • the semiconductor chips have a thickness D that can be between 50 ⁇ m and 700 ⁇ m.
  • the integral connection layer 22 can have an adhesive or a solder material in a thickness w, which is also only a few micrometers.
  • the area dimensions of the semiconductor chips are significantly larger and can have dimensions in the centimeter range.
  • the contact areas 5 on the active upper sides 11 of the semiconductor chips 1 and 2 are also only several 10 ⁇ m in size and can further be reduced to a few micrometers square due to the line sections 7 of nano-filled plastic lacquer according to the invention, which means a high density with a small pitch or less Increment between the contact surfaces 5 can be reached.
  • FIG. 2 shows a schematic top view of a semiconductor component 24 with a semiconductor chip stack 200 of a second embodiment of the invention.
  • This top view shows three semiconductor chips 1, 2 and 3 stacked one on top of the other.
  • the size of the top sides 11 of the semiconductor chips 1 to 3 decreases from 1 to 3, so that the uppermost semiconductor chip 3 has the smallest area and the lowermost semiconductor chip 1 has the largest area.
  • This downward increasing size of the semiconductor chips 1 to 3 was selected in this embodiment in order to show the rewiring structure 23 of such a semiconductor chip stack 200 with the aid of the top view.
  • the line sections 7 run partly on the top sides 11 of the semiconductor chips and partly on the edge sides 10 of the semiconductor chips.
  • the contact areas 5 in turn extend to the edges 6, which means that a three- dimensional wiring becomes possible.
  • the decrease in the size of the top sides 11 of the semiconductor chips 1 to 3 from the lowermost semiconductor chip 1 to the uppermost semiconductor chip 3 is not absolutely necessary in the rewiring structure 23 according to the invention, since with the help of, for example, the laser ablation process, the rear sides, as already shown in FIG Back 12 of the semiconductor chip 1 shows -, the semiconductor chips can be provided with line sections 7. This means that the semiconductor chips 1 to 3 can in principle have any size in the order of stacking in this new wiring technique, as is shown in the following figures.
  • FIGS. 3 to 5 show stages in the production of a semiconductor component with a semiconductor chip stack in a third embodiment of the invention.
  • FIG. 3 shows a schematic cross section through four stacked semiconductor chips 1 to 4 for producing a semiconductor component 34 with a semiconductor stack 300 of this third embodiment of the invention.
  • the bottom semiconductor chip 1 has the largest active top side 11 of the four semiconductor chips 1 to 4 stacked on top of one another.
  • the semiconductor chip 2 stacked on the semiconductor chip 1 with its rear side 12 has an active upper side 11 that is smaller in comparison, so that the third semiconductor chip 3 projects beyond the edge sides 10 of the second semiconductor chip 2.
  • a semiconductor chip 4 with a smaller active top side 11 is in turn arranged on the third semiconductor chip 3.
  • the semiconductor chips 1, 2, 3 and 4 are integrally connected by means of an adhesive via the connection layers 22. While the contact surfaces 5 of the active top sides 11 of the semiconductor chips 1, 3 and 4 are freely accessible, the top surfaces 11 of the contact surfaces 5 of the semiconductor chip 2 are covered, but due to the inventive approach of the contact surfaces 5 to the edge sides 10 of the semiconductor chip 2, the edge sides are 10 of the contact surfaces 5 can also be contacted by the semiconductor chip 2.
  • a semiconductor chip stack 300 prepared in this way can now be covered with an electrically conductive layer.
  • FIG. 4 shows a schematic cross section of a semiconductor chip stack 300, which is shown in FIG. 3, after coating the semiconductor chip stack 300 with a layer 15 comprising nanoparticles.
  • This layer 15 containing nanoparticles is sprayed onto all outer sides of the semiconductor chip stack 300 by using a plastic lacquer which is filled with electrically conductive nanoparticles, is sprayed on, or by immersing the semiconductor chip stack in a bath with a plastic lacquer that contains filled nanoparticles.
  • this layer 15 comprising nanoparticles can then be structured.
  • FIG. 5 shows a side view of the semiconductor component 34 after structuring the layer 15 comprising nanoparticles according to FIG. 4.
  • the structuring of the semiconductor chip stack 300 to form a semiconductor component 34 was achieved in the third embodiment of the invention in that a laser beam was guided along the tracks that are marked in black in FIG. 5.
  • the nanoparticles are brought into contact with one another up to welding, while the plastic lacquer evaporates at the same time.
  • conductor tracks 25 to 33 which connect the different contact areas 5 of the semiconductor chips 1 to 4 to one another or to one another in different conductor track routing.
  • the contact areas 5 of the second semiconductor chip 2 of the semiconductor chip stack 300 are contacted on their edge sides 10 during the structuring, especially since the semiconductor chip 2, as shown in FIG.
  • the conductor tracks 7 on the rear side 12 of the semiconductor chip 3 are realized with deflection optics for a laser.
  • a wide variety of structures can be realized with this technology, as is shown with the different conductor tracks 25 to 33 shown here.
  • the conductor tracks can branch, as is shown with the conductor tracks 25, 26 and 27, or they are brought together, as is shown by the conductor tracks 28, 30 and 31. Or they merely serve to establish a connection between a plurality of semiconductor chips 1 to 4, as is shown, for example, by the conductor tracks 29, 32 and 33 of this side view.
  • Such a simple wiring pattern which can be produced using relatively inexpensive production methods, is only possible if, on the one hand, a plastic lacquer containing nanoparticles is used and, on the other hand, the contact areas of the individual semiconductor chips 1 to 4 are brought up to the edges of the respective semiconductor chips 1 to 4 become.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (14) mit einem Stapel (100) aus Halbleiterchips (1, 2), wobei die Halbleiterchips (1, 2) stoffschlüssig aufeinander fixiert sind. Die Kontaktflächen (5) der Halbleiterchips (1, 2) sind bis an die Kanten (6) der Halbleiterchips (1, 2) herangeführt und Leitungsabschnitte (7) erstrecken sich mindestens von einer Oberkante (8) zu einer Unterkante (9) der Randseiten (10) der Halbleiterchips (1, 2), um die Kontaktfläche (5) der gestapelten Halbleiterchips (1, 2) miteinander elektrisch zu verbinden.

Description

Beschreibung
Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
Die Erfindung betrifft ein Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben, wobei die Halbleiterchips Kontaktflächen aufweisen, die in dem Halbleiterchipstapel über Leitungsabschnitte elektrisch verbunden sind.
Die zunehmende Verdichtung insbesondere in der Hardware für Datenspeicherungen und Datenverarbeitung erfordert möglichst kompakte Halbleitermodule bei minimalem Raumbedarf. Eine Mög- lichkeit bietet das Stapeln von Halbleiterchips und/oder
Halbleiterbauteilen zu einem Halbleitermodulstapel. Jedoch besteht ein Optimierungsproblem darin, dass die Komponenten eines gestapelten Halbleitermoduls raumsparend untereinander zu verdrahten sind. Die bisher bekannten Verdrahtungslösungen arbeiten mit Flipchip-Kontaktverbindungen und/oder mit Bondverbindungen, welche einen erheblichen Raumbedarf haben. Weitere Verbindungstechniken sehen zwischen den zu stapelnden Komponenten Umverdrahtungsplatten vor, um die Verdrahtung eines Chipstapels zu lösen, sodass ebenfalls der Raumbedarf hoch ist. Hinzu kommt, dass konventionelle Lösungen Randbedingung und Größenbedingung an die zu stapelnden Komponenten stellen, was eine frei wählbare Verdrahtung und das Stapeln von Halbleiterchips beliebiger Flächengrößen zu Halbleiterbauteilen behindert.
Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit einem Stapel aus Halbleiterchips zu schaffen, wobei die Halbleiterchips eine unterschiedliche Größe aufweisen und dennoch eine zuverlässige, raumsparende elektrische Verbindung zwischen den gestapelten Halbleiterchips gewährleistet wird.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An- Sprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein Halbleiterbauteil aus einem Stapel von Halbleiterchips geschaffen, wobei die Halbleiterchips des Halbleiterchipstapels stoffschlüssig aufeinander fixiert angeordnet sind. Dazu weisen die Halbleiterchips Kontaktflächen auf, die sich bis an die Kanten der Halbleiterchips erstrecken. Zusätzlich erstrecken sich Leitungsabschnitte von mindestens einer Oberkante zu einer Unterkante der Randseiten der Halbleiterchips, welche die Kontaktflächen der Halbleiterchips des Halbleiterchipstapels elektrisch verbinden.
Durch die stoffschlüssige Verbindung zwischen den Halbleiterchips und des Stapels wird der Raumbedarf minimiert auf die Dicke der Halbleiterchips, zumal derartige, stoffschlüssige, flächige Verbindungen zwischen den Halbleiterchips nur wenige Mikrometer in Anspruch nehmen. Die Dicke des Halbleiterchipstapels kann weiterhin durch Dünnen der gestapelten Halbleiterchips weiter vermindert werden. Durch das Heranführen der Kontaktflächen auf der aktiven Oberseite der Halbleiterchips bis an die Kanten des jeweiligen Halbleiterchips wird gewährleistet, dass die auf den Randseiten angeordneten Leitungsabschnitte einen sicheren elektrischen Kontakt zwischen den Kontaktflächen eines oberen Halbleiterchips und den Kontakt- flächen eines darunter angeordneten Halbleiterchips herstellen können. Dazu müssen die beiden zu verbindenden Kontaktflächen nicht unmittelbar übereinander angeordnet sein, da die Leitungsabschnitte auf den Randseiten der Halbleiterchips auch Strukturen ermöglichen, bei denen die Kontaktflächen eines oberen und eines unteren Halbleiters gegeneinander versetzt angeordnet sind.
Die auf den Randseiten der Halbleiterchips sich erstreckende Leitungsabschnitte limitieren nicht die freie Wählbarkeit der Chipgrößen, die miteinander zu verbinden sind. So können in einer bevorzugten Ausführungsform der Erfindung die Halbleiterchips unterschiedliche Chipgrößen aufweisen. In dem Fall können die Leitungsabschnitte die zwei Kontaktflächen von zwei Chips unterschiedlicher Flächengrößen miteinander verbinden auf Randbereichen der aktiven Oberseite der Halbleiterchips oder auf Randbereichen der Rückseiten der Halbleiterchips derart geführt sein, dass nahezu beliebige Größenun- terschiede zwischen den Halbleiterchips vorherrschen können und durch die Leitungsführung überwunden werden. Ein weiterer Vorteil dieser Erfindung ist es, dass auch alternierend, großflächige und kleinflächige Halbleiterchips übereinander gestapelt sein können, da die Leitungsabschnitte entlang der Randseiten, der Oberseiten und der Rückseiten der Halbleiterchips beliebig geführt werden können.
Durch die Verlegung der Kontaktflächen an die Kanten der Halbleiterchips ist eine derartige Verdrahtung auf den Rand- Seiten der Halbleiterchips und damit auf den Randseiten des
Halbleiterbauteils in Kombination mit Verdrahtungen auf nicht bedeckten aktiven Oberseiten und Rückseiten der Halbleiterchips möglich. Die Flexibilität dieser Leitungsführung, die sich auf die Randseiten eines Halbleiterchipstapels be- schränkt, hat den Vorteil gegenüber herkömmlichen Lösungen, dass die Halbleiterchips vollflächig, ohne Rücksicht auf irgendwelche Flipchip-Kontakte oder Kontaktanschlussflächen o- der Umverdrahtungsplatten, auf minimalem Raum aufeinander ge- klebt, gelötet oder diffusionsgelötet werden können. Damit werden Stapel aus Halbleiterchips möglich, bei denen das Ü- bersprechen minimiert ist und das Rückkoppeln von Signalen über parasitäre Induktivitäten unterbunden bleibt.
Auch ist es möglich, dass die Halbleiterchips eine unterschiedliche Anzahl von Kontaktflächen an ihren Kanten aufweisen. Entsprechend wird dann ein Verdrahtungsplan vorgesehen, der dieser unterschiedlichen Anzahl von Kontaktflächen Rech- nung trägt.
Im Gegensatz zu Bonddrähten oder Flipchip-Kontakten sind die elektrisch leitenden Leitungsabschnitte auf die Halbleiterchipkanten, den Halbleiterrandseiten, den Halbleiterobersei- ten und/oder den Halbleiterrückseiten haftend angeordnet. Somit ist die Raumersparnis optimal, da keinerlei Bondschleifen oder andere Abstände durch beispielsweise Flipchip-Kontakte den Raumbedarf vergrößern. Somit stellt das erfindungsgemäße Halbleiterbauteil mit einem Stapel von Halbleiterchips eine bisher nicht erreichte höchste Verdichtung, insbesondere in der Hardware für Datenspeicherungen und Datenverarbeitung, dar.
Um eine derartige Leitungsführung zu erreichen, weisen die Leitungsabschnitte einen anhaftenden Kunststofflack auf, der mit metallischen Nanopartikeln gefüllt ist und elektrisch leitet, sobald die Nanopartikel zu Leitungsabschnitten zusammengeschweißt oder -geschmolzen sind. Dazu ist der mit Nanopartikeln gefüllte Kunststofflack in einem Lösungsmittel lös- lieh, und kann an den Stellen, an denen nicht Leitungsabschnitte entstehen, von den Seitenrändern, den Oberseiten, den Randseiten und den Rückseiten der Halbleiterchips abgelöst werden. Zur Verdichtung der Nanopartikel zu Leitungsab- schnitten können Laserschreibgeräte eingesetzt werden, die mit ihrem Laserstrahl einerseits die Nanopartikel verdichten und zusammenschmelzen und andererseits den Kunststofflack verdampfen.
Eine Strukturierung ist auch photolithographisch möglich, wenn der Kunststofflack entsprechende Eigenschaften besitzt, jedoch muss anschließend die Leiterbahn mit den kunststoffeingebetteten Nanopartikeln nochmal extra behandelt werden, um die Nanopartikel miteinander zu verschmelzen. Ferner ist es möglich, anstelle einzelner, einschichtiger Leiterbahnabschnitte auf den Randseiten des Stapels auch mehrlagige Um- verdrahtungsschichten vorzusehen, bei denen sich Nanopartikel gefüllte, elektrisch leitende und strukturierte Kunststoff- lackschichten und dazwischen angeordnete Isolationsschichten auf den Randseiten der Halbleiterchips abwechseln. Somit ist es möglich, komplexe Schaltungsmuster auf den Randseiten des Halbleiterchipstapels unterzubringen, die mit herkömmlicher Bonddrahttechnologie oder mit herkömmlicher Flipchip- Technologie nicht realisierbar sind.
Ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem Stapel aus Halbleiterchips, weist die nachfolgenden Verfahrensschritte auf.
Zunächst werden Halbleiterchips hergestellt mit Kontaktflächen, die sich bis an die Kanten des jeweiligen Halbleiterchips erstrecken. Anschließend wird eine stoffschlüssige Fixierung der Halbleiterchips übereinander zu einem Stapel durchgeführt. Danach kann dieser kompakte Stapel aus Halbleiterchips mit einer Schicht aus mit einem mit Nanopartikeln gefüllten Kunststofflack umhüllt werden. Abschließend wird dann diese äußere leitende Hüllenschicht zu Leiterbahnab- schnitten zwischen den Kontaktflächen aufeinander gestapelten Halbleiterchips strukturiert.
Dieses Verfahren hat den Vorteil, dass damit die bisher höchstmögliche Verdichtung, insbesondere in der Hardware für Datenspeicher und Datenverarbeitung, möglich wird. Dabei ist von besonderem Vorteil, dass die Kontaktflächen nicht mehr im Randbereich einer Oberseite eines Halbleiterchips angeordnet werden, sondern bis an die Kanten des Halbleiterchips heran- reichen. Somit können diese Kanten der Kontaktflächen nach dem stoffschlüssigen Fixieren der Halbleiterchips übereinander durch die umhüllende leitende Schicht zunächst über die Nanopartikel kurzgeschlossen werden. Diese Leitung kann dann strukturiert werden, und dieser Strukturierung stehen alle Freiheitsgrade einer dreidimensionalen Verdrahtung zur Verfügung, sodass vorteilhafterweise der Stapel aus Halbleiterchips verschiedene Halbleiterchipgrößen aufweisen kann und keine Größenstufung vorgesehen werden muss, wie dass bei herkömmlichen Technologien zum Stapeln von Halbleiterchips Vor- aussetzung ist, um das oberste Halbleiterchip mit dem untersten Halbleiterchip eines Stapels zu verdrahten.
Das Aufbringen der Schicht, aus mit Nanopartikeln gefüllten Kunststofflack auf den Halbleiterstapel, kann mittels einer Sprühtechnik erfolgen. Derartige Sprühtechniken sorgen für einen relativ gleichmäßigen Auftrag des mit Nanopartikeln gefüllten Kunststofflackes, der dann zu Leitungsabschnitten strukturiert wird.
Bei einer weiteren bevorzugten Durchführung des Verfahrens wird der Halbleiterstapel zum Umhüllen mit einer Schicht aus Kunststofflack in ein Bad aus mit Nanopartikeln gefülltem Kunststofflack eingetaucht. Der Vorteil einer derartigen Tauchtechnik ist es, dass eine Massenproduktion und ein Massenbeschichten des Halbleiterstapels möglich wird, jedoch sind die dabei erreichten Dicken wesentlich höher, als bei der Sprühtechnik.
Für das Strukturieren des mit Nanopartikeln gefüllten Kunststofflackes wird ein Laserablationsverfahren eingesetzt, das einerseits den Kunststofflack verdampft und andererseits die Nanopartikel zu Leiterbahnen verschweißt. Dort wo kein Laser- abtrag des Kunststofflackes, und damit auch kein Verschweißen der Nanopartikel, stattfindet, kann der mit Nanopartikeln gefüllte Kunststofflack durch entsprechende Lösungsmittel abgelöst oder abgewaschen werden.
Prinzipiell ist es auch möglich, dass das Strukturieren der mit Nanopartikeln gefüllten Schicht aus Kunststofflack zu Leiterbahnabschnitten mittels der Photolithographieverfahren durchzuführen. Hier kann aufgrund der stark strukturierten Seitenränder der aufeinander gestapelten Halbleiterchips bei- spielsweise mit einer Projektionsphotolithographie erfolgreich gearbeitet werden.
Schließlich ist es möglich, die Leiterbahnabschnitte nicht in Form einer Umhüllung und einer anschließenden Strukturierung einer Schicht zu erreichen, sondern sie von vornherein selektiv mittels Präzisionsspritztechniken aufzubringen. Bei diesen Präzisionsspritztechniken wird ein wenige Mikrometer feiner Stahl aus Kunststofflack, der mit Nanopartikeln gefüllt ist, auf die Randseiten des Halbleiterchipstapels gespritzt. Damit werden praktisch die Leiterbahnabschnitte auf den Randseiten des Halbleiterstapels gezeichnet. Ist die Verbindungsdichte zwischen den gestapelten Halbleiterchips zu erhöhen, so ist es auch möglich mehrlagige Leiterbahnabschnitte im Wechsel mit Isolationsschichten auf den Halbleiterstapel entweder selektiv oder mithilfe des Laserabtragsverfahrens oder mithilfe der Photolithographie zur Bearbeitung aufzubringen. Mit dieser Verfahrensvariante kann die Anzahl der Leitungsabschnitte, welche die Kontaktflächen der einzelnen Halbleiterchips auf einem Halbleiterchipstapel verbinden, in vorteilhafterweise beliebig erhöht werden.
Zusammenfassend ist festzustellen, dass durch die Erfindung eine Herstellung von gestapelten Halbleiterchips mit kleinst- möglicher räumlicher Verdrahtung und mit Geometrie unabhängigen Chipgrößen realisierbar ist. Damit werden teure Um- verdrahtungsplatten zwischen den gestapelten Halbleiterchips vermieden. Auch Zwischenkontaktlagen, wie beispielsweise Flipchip-Kontakte oder Bonddrahtverbindungen, werden mit der vorliegenden Erfindung überflüssig. Dazu werden die Kontaktflächen der Halbleiterchips bis nach außen an die Halbleiter- chipkanten geführt. Dies kann bereits im Frontend oder mit einer dünnen auf die aktive Oberseite der Halbleiterchips aufzubringenden Umverdrahtungslage erfolgen.
Anschließend werden die zu stapelnden Halbleiterchips mitein- ander stoffschlüssig verbunden. Dies kann durch einen Klebe- prozess oder einen Lötprozess oder einen Diffusionslötprozess erfolgen. Dieser Chipverbund als Halbleiterchipstapel wird danach in eine mit elektrisch leitfähigen metallischen oder metallisch beschichteten Nanopartikeln gefüllte Lösung ge- taucht oder alternativ wird diese Lösung auf den Stapel aus
Halbleiterchips aufgesprüht. Anschließend können die Partikel mittels Laserbeschuss strukturiert und zu Leiterbahnen zusammengeschmolzen werden. Die überschüssige Partikellösung, die nicht zu Leiterbahnen zusammengebracht wurde, wird danach durch entweder Abwaschen oder Eintauchen in ein geeignetes Lösungsmittel entfernt.
Auch sind auf diese Weise mehrlagige Umverdrahtungsstrukturen herstellbar und können durch zusätzlich Prozessschritte durch Einbringen von entsprechenden Isolationsschichten aus einem Dielektrikum aufgebracht werden. Notwendige Durchkontaktie- rungen zu den aktiven Oberseiten der Halbleiterchips können ebenfalls mittels Laserabtrag freigelegt werden und anschließend kann erneut über eine Nanopartikellösung eine leitende Verbindung aufgebracht und strukturiert werden. Zum Abschluss kann der Halbleiterchipstapel auch auf einen Basischip oder auf einen entsprechenden Träger aufgebracht werden oder an seinen Außenseiten mit Außenkontakten versehen werden.
Wenn zum Schutz des Halbleiterchipstapels und der Kontaktflächen, sowie der Umverdrahtung aus Nanopartikeln eine schützende Kunststoff appe vorzusehen ist, so können billigere und höher viskose Pressmassen als bisher bei dem Moldprozess vorgesehen werden, zumal der Halbleiterchipstapel einen stabilen und kompakten Halbleiterkörper bildet. Bei dieser Art der Stapelung entfallen sämtliche Drahtverbindungen. Insbesondere lassen sich sehr dünne Gehäuse zuverlässig realisieren, da der Raumbedarf für Drähte, für Höckerkontakte oder für Flipchip-Kontakte entfällt.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch ein Bauteil mit einem Halbleiterchipstapel einer ersten Ausführungsform der Erfindung; Figur 2 zeigt eine schematische Draufsicht auf ein Halbleiterbauteil mit einem Halbleiterchipstapel einer zweiten Ausführungsform der Erfindung;
Figur 3 zeigt einen schematischen Querschnitt durch vier aufeinander gestapelte Halbleiterchips zur Herstellung eines Halbleiterbauteils mit einem Halbleiterchipstapel einer dritten Ausführungsform der Erfindung;
Figur 4 zeigt den schematischen Querschnitt des Halbleiterchipstapels der Figur 3 nach Umhüllen des Halbleiterchipstapels mit einer Nanopartikel aufweisenden Schicht;
Figur 5 zeigt eine Seitenansicht des Halbleiterbauteils der dritten Ausführungsform der Erfindung nach Strukturieren der Nanopartikel aufweisenden Schicht, die in Figur 4 gezeigt wird;
Figur 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 14 mit einem Halbleiterchipstapel (100) einer ersten Ausführungsform der Erfindung. Der Halbleiterchipstapel 100 weist einen unteren Halbleiterchip 1 und einen darauf gestapelten oberen Halbleiterchip 2 auf. Die Halbleiterchips 1, 2 weisen Oberseiten 11, Rückseiten 12 und Randseiten 10 auf. In dieser ersten Ausführungsform der Erfindung ist die Oberseite 11 des unteren Halbleiterchips 1, welche die aktiven Halbleiterelemente einer integrierten Schaltung trägt, mit der Rückseite 12 des oberen Halbleiterchips 2 stoffschlüssig verbunden. Die Oberseiten 11 der Halbleiterchips 1 und 2 weisen Kontaktflächen 5 auf, die sich bis an die Kanten 6 der Oberseiten 11 der Halbleiterchips 1 und 2 erstrecken. Diese Kanten, die hier die Kontaktflächen 5 aufweisen, werden im folgenden Oberkanten 8 genannt und die Kanten, die sich zwischen den Randseiten 10 und der Rückseite 12 der Halblei- terchips 1 und 2 ausbilden, werden im Folgenden als Unterkanten 9 gekennzeichnet. Der Stapel 100 aus Halbleiterchips 1 und 2 ist von einer Isolationsschicht 16 auf seinen Oberflächen bedeckt und weist im Bereich der Kontaktflächen 5 Fenster 18, sowohl auf den Randseiten 10, als auch auf den Ober- Seiten 11 auf, sodass auf diese Kontaktflächen an den Kanten 6 zugegriffen werden kann.
Auf dieser Isolationsschicht 16 mit Fenstern 18 zu den Kontaktflächen 5 ist eine strukturierte Schicht 15 aus mit Nano- partikeln gefülltem Kunststofflack aufgebracht, die in dieser Ausführungsform der Erfindung zur Unterseite des Halbleiterstapels 100 Kontaktfenster 19 aufweist, über die auf die e- lektrisch leitende Schicht 15 aus mit Nanopartikeln gefülltem Kunststofflack zugegriffen werden kann. Auf der strukturier- ten leitenden Schicht 15 ist eine weitere Isolationsschicht 17 aufgebracht. Auf dieser zweiten Isolationsschicht 17 können, falls es erforderlich ist, weitere leitende Schichten 15 aus mit Nanopartikeln gefülltem Kunststofflack im Wechsel mit Isolationsschichten 16, 17 aufgebracht werden und somit kön- nen die Randseiten 10, die Oberseiten 11 und die Rückseiten
12 des Halbleiterchips 1 oder 2 des Halbleiterchipstapels 100 mit einer mehrlagigen Umverdrahtungsstruktur 23 beschichtet sein.
Die elektrisch leitende Schicht 15 ist derart strukturiert, dass sich Leitungsabschnitte 7 bilden, die beispielsweise, wie es in Figur 1 gezeigt wird, eine Außenkontaktflache 20 auf der Unterseite des Halbleiterchipstapels 100 über die Randseiten 10, sowie die Oberseiten 11 mit den Kontaktflächen 5 auf dem ersten und auf dem zweiten Halbleiterchip verbinden können. Diese Leitungsabschnitte entstehen dadurch, dass auf die erste Isolationsschicht 16 ein mit Nanopartikeln gefüll- ter Kunststofflack aufgebracht wird, der mittels Laserabtrag aufgeheizt wird, wobei die Lackkomponente sich verflüchtigt, während die Nanopartikel zu Leitungsabschnitten 7 verdichtet werden.
Derartige Leitungsabschnitte 7 können sich von der Unterseite des Halbleiterchipstapels 100 bis zur Oberseite 11 des Halbleiterchipstapels 100 erstrecken und dabei die Kontaktflächen 5 von beiden Halbleiterchips 1, 2 miteinander verbinden, ohne dass Durchätzungen durch die Halbleiterchips erforderlich werden. Die nicht zu Leitungsabschnitten 7 strukturierten Bereiche des mit Nanopartikeln gefüllten Kunststofflackes können in einem Lösungsbad aufgelöst und entfernt werden. Durch den Laserabtrag wird es möglich, sowohl auf der Unterseite des Halbleiterchipstapels 100, als auch auf den Oberseiten 11 der Halbleiterchips 1 und 2 des Halbleiterchipstapels 100, sowie auf den Randseiten 10 entsprechende Leitungsabschnitte 7 zu realisieren.
Die Kontaktfenster 19, auf der Unterseite des Halbleiterchip- stapeis 100, sind in dieser Ausführungsform mit einer Außen- kontaktflache 20 belegt, die einen Außenkontakt 21, der hier gestrichelt gezeigt ist, tragen können. Zur Verdeutlichung der Erfindung sind die Dimensionen nicht maßstabsgerecht, so kann beispielsweise die Beschichtung der Rückseiten 12, Rand- Seiten 10 und Oberseiten 11 des Halbleiterchipstapels 100 von einem System aus einer Isolationsschicht 16, einer Leitungsschicht 15 und einer weiteren Isolationsschicht 17 eine Dicke d aufweisen, die nur wenige Mikrometer beträgt. Die Halbleiterchips weisen eine Dicke D auf, die zwischen 50 μm und 700 μm liegen kann. Die stoffschlüssige Verbindungsschicht 22 kann einen Klebstoff oder ein Lötmaterial aufwei- sen in einer Dicke w, die ebenfalls nur wenige Mikrometer beträgt. Gegenüber diesen Dickenmaßen sind die Flächenmaße der Halbleiterchips wesentlich größer und können Dimensionen im Zentimeterbereich aufweisen. Die Kontaktflächen 5 auf den aktiven Oberseiten 11 der Halbleiterchips 1 und 2 sind hingegen ebenfalls nur mehrere 10 μm groß und können aufgrund der erfindungsgemäßen Leitungsabschnitte 7 aus nanogefülltem Kunststofflack weiterhin auf wenige Mikrometer im Quadrat verkleinert werden, womit eine hohe Dichte bei geringem Rastermaß bzw. geringer Schrittweite zwischen den Kontaktflächen 5 er- reichbar ist.
Figur 2 zeigt eine schematische Draufsicht auf ein Halbleiterbauteil 24 mit einem Halbleiterchipstapel 200 einer zweiten Ausführungsform der Erfindung. Diese Draufsicht zeigt drei aufeinander gestapelte Halbleiterchips 1, 2 und 3. Dabei nimmt die Größe der Oberseiten 11 der Halbleiterchips 1 bis 3 von 1 nach 3 ab, sodass das oberste Halbleiterchip 3 die kleinste Fläche aufweist und das unterste Halbleiterchip 1 die größte Fläche besitzt. Diese nach unten hin zunehmende Größe der Halbleiterchips 1 bis 3 wurde in dieser Ausführungsform gewählt, um mithilfe der Draufsicht die Umverdrah- tungsstruktur 23 eines derartigen Halbleiterchipstapels 200 zu zeigen. Dabei verlaufen die Leitungsabschnitte 7 teilweise auf den Oberseiten 11 der Halbleiterchips und teilweise auf den Randseiten 10 der Halbleiterchips.
Die Kontaktflächen 5 reichen wiederum bei jedem der Halbleiterchips 1 bis 3 bis an die Kanten 6 heran, womit eine drei- dimensionale Verdrahtung möglich wird. Die Abnahme der Größe der Oberseiten 11 der Halbleiterchips 1 bis 3 von dem untersten Halbleiterchip 1 bis zum obersten Halbleiterchip 3 ist bei der erfindungsgemäßen Umverdrahtungsstruktur 23 nicht zwingend erforderlich, da mithilfe beispielsweise des Laserabtragsverfahrens auch die Rückseiten, - wie es bereits die Figur 1 mit der Rückseite 12 des Halbleiterchips 1 zeigt -, der Halbleiterchips mit Leitungsabschnitten 7 versehen sein können. Das bedeutet, dass die Halbleiterchips 1 bis 3 im Prinzip eine beliebige Größe bei der Reihenfolge der Stapelung bei dieser neuen Verdrahtungstechnik aufweisen können, wie es in den nachfolgenden Figuren gezeigt wird.
Die Figuren 3 bis 5 zeigen Stufen der Herstellung eines Halb- leiterbauteils mit einem Halbleiterchipstapel einer dritten Ausführungsform der Erfindung.
Figur 3 zeigt dazu einen schematischen Querschnitt durch vier aufeinander gestapelte Halbleiterchips 1 bis 4 zur Herstel- lung eines Halbleiterbauteils 34 mit einem Halbleiterstapel 300 dieser dritten Ausführungsform der Erfindung. Von den vier aufeinander gestapelten Halbleiterchips 1 bis 4 weist der unterste Halbleiterchip 1 die größte aktive Oberseite 11 auf. Der auf dem Halbleiterchip 1 mit seiner Rückseite 12 ge- stapelte Halbleiterchip 2 weist eine demgegenüber kleinere aktive Oberseite 11 auf, sodass der dritte Halbleiterchip 3 über die Randseiten 10 des zweiten Halbleiterchips 2 hinausragt. Auf dem dritten Halbleiterchip 3 ist wiederum ein Halbleiterchip 4 mit einer kleineren aktiven Oberseite 11 ange- ordnet.
Die Halbleiterchips 1, 2, 3 und 4 sind stoffschlüssig mittels eines Klebstoffs über die Verbindungsschichten 22 verbunden. Während die Kontaktflächen 5 der aktiven Oberseiten 11 der Halbleiterchips 1, 3 und 4 frei zugänglich sind, ist von den Kontaktflächen 5 des Halbleiterchips 2 die Oberseite 11 bedeckt, jedoch aufgrund der erfindungsgemäßen Heranführung der Kontaktflächen 5 an die Randseiten 10 des Halbleiterchips 2 sind die Randseiten 10 der Kontaktflächen 5 auch vom Halbleiterchip 2 kontaktierbar.
Ein derartig vorbereiteter Halbleiterchipstapel 300 kann nun mit einer elektrisch leitenden Schicht belegt werden.
Figur 4 zeigt einen schematischen Querschnitt eines Halbleiterchipstapels 300, der in Figur 3 gezeigt wird, nach Umhüllen des Halbleiterchipstapels 300 mit einer Nanopartikel auf- weisenden Schicht 15. Diese Nanopartikel aufweisende Schicht 15 wird auf sämtliche Außenseiten des Halbleiterchipsstapels 300 aufgesprüht, indem ein Kunststofflack, der mit elektrisch leitenden Nanopartikeln gefüllt ist, aufgespritzt wird, oder indem der Halbleiterchipstapel in ein Bad mit einem Kunst- stofflack, der gefüllte Nanopartikel aufweist, eintaucht.
Nach dem Trocknen des Lackes unter Vorhärten des Lackes kann dann diese Nanopartikel aufweisende Schicht 15 strukturiert werden.
Figur 5 zeigt eine Seitenansicht des Halbleiterbauteils 34 nach Strukturieren der Nanopartikel aufweisenden Schicht 15 gemäß Figur 4. Das Strukturieren des Halbleiterchipstapels 300 zu einem Halbleiterbauteil 34 wurde in der dritten Ausführungsform der Erfindung dadurch erreicht, dass ein Laser- strahl entlang der Spuren geführt wurde, die in Figur 5 schwarz gekennzeichnet sind. Dabei werden die Nanopartikel miteinander kontaktiert bis hin zum Verschweißen, während der Kunststofflack gleichzeitig verdampft. Dabei entstehen, wie in der Seitenansicht der Figur 5 gezeigt, Leiterbahnen 25 bis 33, die in unterschiedlicher Leiterbahnführung die unterschiedlichen Kontaktflächen 5 der Halbleiterchips 1 bis 4 untereinander bzw. miteinander verbinden. Die Kontaktflächen 5 des zweiten Halbleiterchips 2 des Halbleiterchipstapels 300 werden bei der Strukturierung auf ihren Randseiten 10 kontaktiert, zumal der Halbleiterchip 2, wie in Figur 4 gezeigt ist, kleiner ist als der darüber angeordnete Halbleiterchip 3. Damit ist die erfindungsgemäße Umverdrahtungstechnik in der Lage auch elektrische Verbindungen zu Kontaktflächen 5 zu schaffen, von denen nur ihr Querschnitt für den elektrischen Anschluss an eine Leiterbahn 7 zur Verfügung steht. Die Leiterbahnen 7 auf der Rückseite 12 des Halbleiterchips 3 werden bei dieser Stapelung der Halbleiterchips 1 bis 4 mit einer Umlenkoptik für einen Laser realisiert.
Es lassen sich mit dieser Technik die unterschiedlichsten Strukturen verwirklichen, wie es mit den hier gezeigten unterschiedlichen Leiterbahnen 25 bis 33 gezeigt wird. So kön- nen sich die Leiterbahnen verzweigen, wie es mit den Leiterbahnen 25, 26 und 27 gezeigt wird, oder sie werden zusammengeführt, wie es die Leiterbahnen 28, 30 und 31 zeigen. Oder sie dienen lediglich dazu, zwischen mehreren Halbleiterchips 1 bis 4 eine Verbindung herzustellen, wie es beispielsweise die Leiterbahnen 29, 32 und 33 dieser Seitenansicht zeigen. Ein derartiges einfaches Verdrahtungsmuster, das mit relativ preiswerten Fertigungsverfahren herstellbar ist, ist nur dadurch möglich, dass einerseits ein Nanopartikel aufweisender Kunststofflack eingesetzt wird und andererseits die Kontakt- flächen der einzelnen Halbleiterchips 1 bis 4 bis an die Kanten des jeweiligen Halbleiterchips 1 bis 4 heran geführt werden.

Claims

Patentansprüche
1. Halbleiterbauteil mit einem Stapel (100) aus Halbleiterchips (1, 2) , wobei die Halbleiterchips (1, 2) des Halb- leiterchipstapels (100) stoffschlüssig aufeinander fixiert angeordnet sind, und wobei die Halbleiterchips (1, 2) Kontaktflächen (5) aufweisen, die sich bis an die Kanten (6) der Halbleiterchips (1, 2) erstrecken und wobei sich Leitungsabschnitte (7) von mindestens einer 0- berkante (8) zu einer Unterkanten (9) der Randseiten (10) der Halbleiterchips (1, 2) erstrecken und die Kontaktflächen (5) der Halbleiterchips (1, 2) des Halbleiterchipstapels (100) elektrisch verbinden.
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterchips (1, 2) unterschiedliche Chipgrößen aufweisen.
3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Halbleiterchips (1, 2) eine unterschiedliche Anzahl von Kontaktflächen (5) an ihren Kanten (6) aufweisen.
4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitenden Leitungsabschnitte (7) auf den Halbleiterchipkanten (6), den Halbleiterrandseiten (10), der Halbleiteroberseite (11) und/oder der Halbleiterrückseite (12) mit frei wählbarer Reihenfolge der Stapelung haftend angeordnet sind.
5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leitungsabschnitte (7) einen anhaftenden Kunststoff- lack aufweisen, der mit metallischen Nanopartikeln gefüllt ist und elektrisch leitet.
6. Halbleiterbauteil nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass der mit Nanopartikeln gefüllte Kunststofflack in einem Lösungsmittel löslich ist.
7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mit Nanopartikeln gefüllte Kunststofflack mittels Laserabtrag strukturierbar ist.
8. Halbleiterbauteil nach einem der vorhergehenden Ansprü- ehe, dadurch gekennzeichnet, dass der mit Nanopartikeln gefüllte Kunststofflack photolithographisch strukturierbar ist.
9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (100) eine mehrlagige Um- verdrahtungsschicht, aus mit Nanopartikeln gefüllten e- lektrisch leitenden strukturierten Kunststofflackschichten (15) und dazwischen angeordneten Isolationsschichten (16, 17) auf den Randseiten (10) der Halbleiterchips (1, 2) aufweist.
10. Verfahren zur Herstellung eines Halbleiterbauteil mit einem Stapel (100) aus Halbleiterchips (1, 2), wobei das Verfahren folgende Verfahrensschritte aufweist: - Herstellen von Halbleiterchips (1, 2) mit Kontaktflächen (5), die sich bis an die Kanten (6) des Halbleiterchips (1, 2) erstrecken, stoffschlüssiges Fixieren der Halbleiterchips (1, 2) übereinander zu einem Halbleiterstapel (100) - Umhüllen des Halbleiterstapels (100) mit einer Schicht (15) aus mit einem mit Nanopartikeln gefüllten Kunststofflack, Strukturieren der Schicht (15) zu Leiterbahnabschnitten (7) zwischen den Kontaktflächen (15) der aufeinander gestapelten Halbleiterchips (1, 2) .
11 . Verfahren nach Anspruch 10 , d a d u r c h g e k e n n z e i c h n e t , d a s s die Schicht (15) aus Kunststofflack zum Umhüllen des Halbleiterstapels (100) aufgesprüht wird.
12. Verfahren nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass der Halbleiterstapel (100) zum Umhüllen mit einer Schicht (15) aus Kunststofflack in ein Bad aus mit Nanopartikeln gefülltem Kunststofflack eingetaucht wird.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass zum Strukturieren des mit Nanopartikeln gefüllten Kunststofflack zu Leiterbahnabschnitten (7) ein Laserabtragsverfahren erfolgt.
14. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass zum Strukturieren der mit Nanopartikeln gefüllten Schicht (15) aus Kunststofflack zu Leiterbahnabschnitten (7) ein Photolithographieverfahren durchgeführt wird.
15. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Leiterbahnabschnitte (7) auf den Halbleiterstapel (100) selektiv mittels Präzisionsspritztechniken aufgebracht werden.
16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass mehrlagige Leiterbahnabschnitte (7) im Wechsel mit Isolationsschichten (16, 17) auf den Halbleiterstapel (100) aufgebracht werden.
PCT/DE2005/000215 2004-02-18 2005-02-09 Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben Ceased WO2005081315A2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE502005005325T DE502005005325D1 (de) 2004-02-18 2005-02-09 Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
JP2006553424A JP4511561B2 (ja) 2004-02-18 2005-02-09 半導体チップの積層を備えた半導体素子、および、その製造方法
EP05714950A EP1716595B1 (de) 2004-02-18 2005-02-09 Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
US10/598,143 US8354299B2 (en) 2004-02-18 2005-02-09 Semiconductor component having a stack of semiconductor chips and method for producing the same
US13/721,957 US20130105992A1 (en) 2004-02-18 2012-12-20 Semiconductor component having a stack of semiconductor chips and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004008135.2 2004-02-18
DE102004008135A DE102004008135A1 (de) 2004-02-18 2004-02-18 Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
WO2005081315A2 true WO2005081315A2 (de) 2005-09-01
WO2005081315A3 WO2005081315A3 (de) 2005-12-15

Family

ID=34877049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000215 Ceased WO2005081315A2 (de) 2004-02-18 2005-02-09 Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben

Country Status (5)

Country Link
US (2) US8354299B2 (de)
EP (1) EP1716595B1 (de)
JP (1) JP4511561B2 (de)
DE (2) DE102004008135A1 (de)
WO (1) WO2005081315A2 (de)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008045422A3 (en) * 2006-10-10 2008-10-02 Tessera Inc Edge connect wafer level stacking
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8076788B2 (en) 2006-10-10 2011-12-13 Tessera, Inc. Off-chip vias in stacked chips
US8431435B2 (en) 2006-10-10 2013-04-30 Tessera, Inc. Edge connect wafer level stacking
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8513794B2 (en) 2007-08-09 2013-08-20 Tessera, Inc. Stacked assembly including plurality of stacked microelectronic elements
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8729690B2 (en) 2004-04-13 2014-05-20 Invensas Corporation Assembly having stacked die mounted on substrate
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP5252891B2 (ja) * 2007-11-19 2013-07-31 パナソニック株式会社 半導体チップの製造方法及び半導体チップ積層モジュールの製造方法
US20100140811A1 (en) * 2008-12-09 2010-06-10 Vertical Circuits, Inc. Semiconductor die interconnect formed by aerosol application of electrically conductive material
KR101655897B1 (ko) 2008-06-16 2016-09-08 테세라, 인코포레이티드 마이크로전자 조립체 및 적층형 마이크로전자 조립체의 제조 방법
CN102473697B (zh) 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US10861763B2 (en) * 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) * 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140652A (ja) * 1987-11-26 1989-06-01 Sharp Corp 立体型半導体装置
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
JP3032692B2 (ja) * 1995-02-23 2000-04-17 松下電工株式会社 三次元実装モジュール及びその製造方法
KR100536823B1 (ko) 1997-08-22 2005-12-16 큐빅 메모리, 인코포레이티드 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
JP2000216330A (ja) * 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP3879351B2 (ja) 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
JP2002216661A (ja) 2001-01-22 2002-08-02 Toshiba Corp シャドウマスク、シャドウマスクの成形方法およびその装置
US20020096760A1 (en) * 2001-01-24 2002-07-25 Gregory Simelgor Side access layer for semiconductor chip or stack thereof
US20020105789A1 (en) * 2001-02-02 2002-08-08 Siliconware Precision Industries Co., Ltd. Semiconductor package for multi-chip stacks
JP2002329836A (ja) 2001-05-02 2002-11-15 Mitsubishi Electric Corp 半導体装置および配線フィルム
JP3660918B2 (ja) * 2001-07-04 2005-06-15 松下電器産業株式会社 半導体装置及びその製造方法
US20030006493A1 (en) 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US20030038353A1 (en) * 2001-08-23 2003-02-27 Derderian James M. Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods
US7524528B2 (en) 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6777648B2 (en) * 2002-01-11 2004-08-17 Intel Corporation Method and system to manufacture stacked chip devices
US7998528B2 (en) * 2002-02-14 2011-08-16 Massachusetts Institute Of Technology Method for direct fabrication of nanostructures
WO2003084297A1 (fr) * 2002-03-28 2003-10-09 Shinko Electric Industries Co., Ltd. Structure de cablage et son procede de fabrication
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729690B2 (en) 2004-04-13 2014-05-20 Invensas Corporation Assembly having stacked die mounted on substrate
US8426957B2 (en) 2006-10-10 2013-04-23 Tessera, Inc. Edge connect wafer level stacking
US8476774B2 (en) 2006-10-10 2013-07-02 Tessera, Inc. Off-chip VIAS in stacked chips
US8022527B2 (en) 2006-10-10 2011-09-20 Tessera, Inc. Edge connect wafer level stacking
US8076788B2 (en) 2006-10-10 2011-12-13 Tessera, Inc. Off-chip vias in stacked chips
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US8431435B2 (en) 2006-10-10 2013-04-30 Tessera, Inc. Edge connect wafer level stacking
US8461673B2 (en) 2006-10-10 2013-06-11 Tessera, Inc. Edge connect wafer level stacking
WO2008045422A3 (en) * 2006-10-10 2008-10-02 Tessera Inc Edge connect wafer level stacking
US9899353B2 (en) 2006-10-10 2018-02-20 Tessera, Inc. Off-chip vias in stacked chips
US9378967B2 (en) 2006-10-10 2016-06-28 Tessera, Inc. Method of making a stacked microelectronic package
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8349654B2 (en) 2006-12-28 2013-01-08 Tessera, Inc. Method of fabricating stacked packages with bridging traces
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8513794B2 (en) 2007-08-09 2013-08-20 Tessera, Inc. Stacked assembly including plurality of stacked microelectronic elements
US9824999B2 (en) 2007-09-10 2017-11-21 Invensas Corporation Semiconductor die mount by conformal die coating
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9508689B2 (en) 2008-05-20 2016-11-29 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8884403B2 (en) 2008-06-19 2014-11-11 Iinvensas Corporation Semiconductor die array structure
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9490230B2 (en) 2009-10-27 2016-11-08 Invensas Corporation Selective die electrical insulation by additive process
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9666513B2 (en) 2015-07-17 2017-05-30 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9859257B2 (en) 2015-12-16 2018-01-02 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Also Published As

Publication number Publication date
US8354299B2 (en) 2013-01-15
WO2005081315A3 (de) 2005-12-15
JP2007523482A (ja) 2007-08-16
US20130105992A1 (en) 2013-05-02
DE502005005325D1 (de) 2008-10-23
JP4511561B2 (ja) 2010-07-28
US20100207277A1 (en) 2010-08-19
DE102004008135A1 (de) 2005-09-22
EP1716595A2 (de) 2006-11-02
EP1716595B1 (de) 2008-09-10

Similar Documents

Publication Publication Date Title
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE102005006995B4 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE10101875B4 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE69420917T2 (de) Verfahren, um gestapelte Halbleiterchips zusammenzuschalten und Bauelement
DE19728692C2 (de) IC-Baustein mit passiven Bauelementen
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP1532681A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
EP1186035A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
WO2005104226A2 (de) Verfahren zur herstellung von durchkontaktierungen durch eine kunststoffmasse und halbleiterbauteil mit derartigen durchkontaktierungen
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
DE102004001829A1 (de) Halbleitervorrichtung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
WO1996020500A1 (de) Chipkontaktierungsverfahren
DE102004058806A1 (de) Schaltungsstruktur auf einem Kühlkörper und Verfahren zur Herstellung derartiger Schaltungsstrukturen
DE102019108870A1 (de) Träger mit verkleinerter Durchkontaktierung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
EP0006444A1 (de) Vielschichtiges, dielektrisches Substrat
DE102004049654B3 (de) Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2005714950

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006553424

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2005714950

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2005714950

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10598143

Country of ref document: US