WO2005106977A1 - 窒化物半導体素子およびその製造方法 - Google Patents

窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
WO2005106977A1
WO2005106977A1 PCT/JP2005/007525 JP2005007525W WO2005106977A1 WO 2005106977 A1 WO2005106977 A1 WO 2005106977A1 JP 2005007525 W JP2005007525 W JP 2005007525W WO 2005106977 A1 WO2005106977 A1 WO 2005106977A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
stripe
crystal
gan
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/007525
Other languages
English (en)
French (fr)
Inventor
Akihiko Ishibashi
Toshiya Yokogawa
Toshitaka Shimamoto
Yoshiaki Hasegawa
Yasutoshi Kawaguchi
Isao Kidoguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to US11/568,336 priority Critical patent/US7846820B2/en
Priority to JP2006512748A priority patent/JPWO2005106977A1/ja
Publication of WO2005106977A1 publication Critical patent/WO2005106977A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/272—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H10P14/278—Pendeoepitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials

Definitions

  • Nitride semiconductor device and method of manufacturing the same
  • the present invention relates to a nitride semiconductor device for a semiconductor laser device or a light emitting diode, and a method for manufacturing the same.
  • a blue-violet semiconductor laser device manufactured using a group III-V nitride semiconductor material represented by gallium nitride is a key device for realizing ultra-high-density recording by an optical disk device. The level is reaching.
  • the increase in output power of the blue-violet semiconductor laser device not only enables high-speed writing on optical discs, but also opens up new technological fields such as application to laser displays.
  • Non-Patent Document 1 discloses a GaN-based semiconductor laser device at a practical level.
  • a method for manufacturing a conventional GaN-based semiconductor laser device will be described with reference to FIG.
  • this semiconductor laser device has a main surface covered with a SiO mask layer 1602.
  • GaN layer 1604 is grown by selective lateral growth (ELO) using metal organic chemical vapor deposition (MOVPE). This GaN layer 1604 is formed through individual stripe openings 1603 of the SiO mask layer 1602.
  • the GaN layer 1604 which grows epitaxially on the main surface of the exposed GaN substrate 1601, grows not only in the direction perpendicular to the main surface of the substrate but also in the horizontal direction, and contacts each other to form one layer.
  • n-GaN crystal 1605 On the GaN layer 1604, n-GaN crystal 1605, n-AlGaN cladding layer 1606, n-GaN optical guide layer 1607, Ga In N / Ga In N (0 x y x x 1 ) Power
  • MQW Multiple quantum well
  • active layer 1608 p-GaN optical guide layer 1609, p-AlGaN cladding
  • a pad layer 1610 and a pGaN contact layer 1611 are stacked.
  • edge dislocations exist at the portions where the individual stripe-shaped GaN grown in the lateral direction merge, and the GaN layer 1604 is also included in the semiconductor layer grown thereon. An edge dislocation extends from 604.
  • a ridge stripe having a width of about 1.5 to about ⁇ ⁇ m is formed in a region where no edge dislocation exists. Thereafter, both sides of the ridge stripe are filled by a SiO layer 1613.
  • a p-electrode 1 made of, for example, NiZAu is formed on the ridge stripe and the SiO layer 1613.
  • the width and height of the ridge stripe are adjusted so that laser oscillation occurs in the horizontal fundamental transverse mode.
  • the width and height of the ridge stripe are adjusted so that laser oscillation occurs in the horizontal fundamental transverse mode.
  • the width and height of the ridge stripe are adjusted so that laser oscillation occurs in the horizontal fundamental transverse mode.
  • the GaN substrate is produced, for example, as follows.
  • a single-layer GaN film is grown on a sapphire substrate by MOCVD. After that, a GaN thick film is deposited on the GaN single-layer film by a method such as hydride VPE (H_VPE). After growing the GaN film to a sufficient thickness, the sapphire substrate is peeled off to obtain a GaN substrate.
  • H_VPE hydride VPE
  • the GaN substrate produced by the above method there is a problem that exists edge dislocations, screw dislocation, a density dislocation is about 5 X 10 7 cm- 2 of a mixed dislocation. With such a density If dislocations are present, it is difficult to obtain a highly reliable semiconductor laser device.
  • the growth of the GaN layer 1604 shown in Fig. 20 is performed to obtain a GaN layer with few dislocations.
  • p electrode 1612 and n electrode 1614 are both formed on the same side of GaN substrate 1601.
  • the injection current required for laser oscillation does not need to flow through the GaN substrate 1601. Therefore, the GaN layer 1604 does not need to have conductivity, and the GaN 1604 is not intentionally doped with impurities.
  • Patent Document 2 discloses that after a stripe-shaped ridge is formed on the main surface of a substrate such as SiC, a GaN crystal is selectively grown on the upper surface of each ridge.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-9004
  • Patent Document 2 Japanese Patent Publication No. 2002-518826
  • Non-Patent Document 1 Japan 'Journal' of 'Applied' Figure ⁇ ⁇ ⁇ J. Appl. Phys.), Vol. 39, p. L648 (2000)
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a highly reliable nitride semiconductor device with a high yield.
  • the step of preparing a nitride semiconductor substrate (
  • B) forming an AlGaInN crystal having an n-type impurity at a first concentration (0 ⁇ x, y, z ⁇ l: x + y + z (C) for selectively growing l) on the upper surfaces of the plurality of stripe-shaped ridges; and an AlGaInN crystal (0) containing an n-type impurity at a second concentration lower than the first concentration.
  • the step (C) includes growing an AlGaInN crystal having an n-type impurity at the first concentration in a direction perpendicular to a main surface of the nitride semiconductor substrate. And growing the AlGaInN crystal in a direction parallel to the main surface so that the stripe width of the AlGaInN crystal is larger than the stripe width of the stripe-shaped ridge.
  • the step (C) is performed at a higher rate than the rate at which the AlGaInN crystal grows in a direction perpendicular to the main surface of the nitride semiconductor substrate. Is grown in a direction perpendicular to the main surface of the nitride semiconductor substrate.
  • the method includes a step of growing a buffer layer on a main surface of the nitride semiconductor substrate before performing the step (B).
  • a region of the main surface of the nitride semiconductor substrate where the plurality of striped ridges are not formed is covered with a selective growth mask.
  • a region of the upper surface of the buffer layer where the plurality of stripe-shaped ridges are not formed is covered with a selective growth mask.
  • the selective growth mask covers a side surface of each stripe-shaped ridge and exposes an upper surface of each stripe-shaped ridge.
  • the step (B) includes reducing a width of an upper surface of the stripe-shaped ridge.
  • the step (C) is performed while doping the AlGaInN crystal with the n-type impurity such that the first concentration is 3 ⁇ 10 18 cm ⁇ 3 or more.
  • the step (D), said second concentration is lower the 3 X 10 18 cm- 3 Growing the AlGaInN crystal while doping the AlGaIn, ⁇ crystal with the n-type impurity so as to rotate.
  • the n-type impurity doped in the AlGaInN crystal is Si.
  • the n-type impurity doped in the AlGaInN crystal is
  • the nitride semiconductor substrate contains an n-type impurity.
  • the n-type impurity contained in the nitride semiconductor substrate is Si and / or oxygen.
  • the n-type impurity contained in the nitride semiconductor substrate is oxygen
  • the n-type impurity contained in the AlGaInN crystal is Si
  • the first concentration is 1%.
  • the step (C) is performed such that a growth rate of the AlGaInN crystal in a direction perpendicular to the stripe-shaped ridge and parallel to the main surface of the substrate is asymmetric with respect to the stripe-shaped ridge. And growing the AlGaInN crystal.
  • the nitride semiconductor of the present invention is provided on a nitride semiconductor substrate provided with a plurality of stripe-shaped ridges having an upper surface parallel to the main surface, and on the upper surface of the plurality of stripe-shaped ridges, and at a first concentration.
  • a method for manufacturing a nitride semiconductor device according to the present invention includes a step of preparing the nitride semiconductor and a step of forming a semiconductor multilayer structure on the nitride semiconductor.
  • a nitride semiconductor device includes a nitride semiconductor substrate provided with a plurality of stripe-shaped ridges having an upper surface parallel to a main surface; AlGaInN crystal containing n-type impurity at a concentration and two adjacent AlGaInN crystals to form one nitride semiconductor layer AlGa, ⁇ , ⁇ crystal (0 ⁇ ' , Y
  • each of the Al Ga In containing the n-type impurity at the first concentration is formed by reacting the Al Ga In containing the n-type impurity at the first concentration.
  • the stripe width of the N crystal is larger than the stripe width of each stripe ridge.
  • the AlGaInN crystal is not in contact with the side surface of each stripe-shaped ridge.
  • a gap is provided between the AlGaInN crystal and the concave region where the stripe-shaped ridge does not exist in the nitride semiconductor substrate.
  • a main surface of the nitride semiconductor substrate is covered with a mask layer, the mask layer has an opening exposing an upper surface of the stripe-shaped ridge, and Covers the sides of the ridge.
  • the semiconductor multilayer structure includes an active layer having a band gap smaller than a band gap of the nitride semiconductor layer, and an active layer formed on the active layer and having a band gap smaller than that of the active layer.
  • a second nitride semiconductor layer having a large band gap, a current confinement portion for confining a current in a part of the active layer, and supplying a current to a part of the active layer via the current confinement portion An electrode structure.
  • the current confinement portion is located on a concave portion existing between a plurality of stripe-shaped ridges in the nitride semiconductor substrate.
  • a nitride semiconductor having a low dislocation density can be manufactured with high yield. As a result, it is possible to reduce the operating voltage of the nitride semiconductor device provided with the electrode on the back surface of the substrate, and to improve the reliability and the productivity.
  • the nitride semiconductor layer is doped with an n-type impurity at a high concentration in order to reduce the resistance, the occurrence of cracks can be suppressed, and the operation of the nitride semiconductor element can be reduced. Voltage can be reduced, and reliability and productivity can be improved. As a result, highly reliable lasers for optical disks, laser display devices, and medical lasers can be manufactured with high yield.
  • FIG. 1 is a sectional view showing a first embodiment of a nitride semiconductor device according to the present invention.
  • FIG. 2 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 3 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 4 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 5 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 6 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 7 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 8 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 9 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 10 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIG. 11 is a process sectional view illustrating the method for manufacturing the nitride semiconductor device.
  • FIGS. 12 (a) to 12 (d) are process cross-sectional views showing the growth of a first n_GaN crystal 104 and a second ⁇ -GaN crystal 106 in the first embodiment.
  • FIG. 13 The ratio of the vertical growth rate to the horizontal growth rate of the GaN crystal grown from the seed portion 105 on the ridge upper surface (hereinafter referred to as “vertical / horizontal ratio”) depends on the Si concentration in GaN.
  • FIG. 14 is an electron micrograph (SEM) in which a partial cross section of the nitride semiconductor layer 120 is enlarged, and a graph showing a distribution of dislocation density.
  • FIG. 15 is a graph showing how the resistance of a laser device changes depending on the presence or absence of a first n-GaN crystal 104.
  • Garden 16 A graph showing the relationship between the crack number density and the Si concentration in an n-GaN substrate doped with Si.
  • FIGS. 17 (a) to (d) are cross-sectional views showing the steps of the second embodiment of the nitride semiconductor according to the present invention.
  • FIG. 19 is a sectional view showing a third embodiment of the nitride semiconductor device according to the present invention.
  • FIG. 20 is a cross-sectional view showing a conventional nitride semiconductor device.
  • FIG. 1 shows a cross section of the nitride semiconductor laser device according to the present embodiment.
  • the semiconductor laser device of this embodiment includes an ⁇ -GaN substrate 101 having a plurality of stripe-shaped ridges formed on a main surface thereof, and a semiconductor lamination grown on the ⁇ -GaN substrate 101 substrate. Having a structure. The portion of the main surface of the n-GaN substrate 101 other than the upper surface of the stripe-shaped ridge is covered with a mask layer 102 formed by SiNx (0 ⁇ X ⁇ 4/3).
  • each stripe-shaped ridge functions as a seed portion 105 having a crystal plane parallel to the main surface of the substrate, and a recess is formed between the stripe-shaped ridges.
  • the recess is not filled by the semiconductor layer or the like, and an air gap 103 exists between the main surface of the n_GaN substrate 101 and the bottom surface of the semiconductor multilayer structure.
  • the AlGaInN crystal (x 0, y
  • one continuous nitride semiconductor layer 120 is formed from the first ⁇ -GaN crystal 104 and the second n-GaN crystal 106 having different impurity concentrations. It has features.
  • the semiconductor multilayer structure of the present embodiment includes a nitride semiconductor layer 120, an n-AlGaN / GaN superlattice cladding layer 108, and an n-GaN optical guide layer 109 from the side near the n-GaN substrate 101. ,
  • MQW Multiple quantum well
  • the MQW active layer 110 is formed by alternately stacking a 3 nm thick GaInN well layer and a 6 nm thick GaN barrier layer.
  • a ridge stripe is formed in the p_GaN layer 113 for confining current and light, and a Si 115 mask layer 115 having an opening located on the upper surface of the ridge stripe has a semiconductor layer.
  • a p-electrode 114 is formed on the ridge stripe of the ⁇ -GaN layer 113, and is connected to the wiring electrode 117.
  • n— n electrode 11 on the back of GaN substrate 101 6 are formed.
  • n electrode 116 when a voltage is applied between p electrode 114 and n electrode 116, holes are injected from p electrode 114 toward MQW active layer 110, and n electrode 116 Is injected with electrons. As a result, gain occurs in the active layer 110, and laser oscillation occurs at a wavelength of 408 nm.
  • n_GaN substrate 101 shown in FIG. 2 is prepared.
  • the plane parallel to the plane of FIG. 2 is the ⁇ 1 — 100 ⁇ plane.
  • the upper surface (main surface) of n_GaN substrate 101 is the (0001) plane, and the normal direction of the main surface is 0001>.
  • the dislocation density in the ⁇ -GaN substrate 101 is about 5 ⁇ 10 5 cm— 2
  • a resist mask 301 patterned into a stripe by photolithography is formed on the main surface of the n-GaN substrate 101.
  • the resist mask 301 has a pattern that defines the layout of the ridge stripe. Specifically, the resist film 301 defines a stripe pattern extending in the 1100> direction.
  • the resist on the main surface of the n-GaN substrate 101 is removed.
  • the convex portion is a stripe-shaped ridge extending in the 1-100> direction, and its width (stripe width) is, for example, about 3 ⁇ .
  • the width of the concave portion in the region between the stripe-shaped ridges is, for example, about 15 / m.
  • the ridge height (depth of the concave portion) is adjusted depending on the etching time and the like, and is set, for example, to about 0.2 to 5 / m.
  • the width (stripe width) of the stripe-shaped ridge is preferably set in the range of 1 to 10 zm.
  • the width of the concave portion in the region between the stripe-shaped ridges is preferably in the range of 1 to 50 ⁇ m. It is preferably set.
  • a selective growth mask layer (thickness: 5 to 1 nm) 102 made of SiN is deposited on the n-GaN substrate 101 by a plasma CVD method.
  • the mask layer 102 may be formed of another material as long as GaN does not easily grow.
  • example Examples include silicon oxide (Si ⁇ ), silicon oxynitride (SiON), aluminum oxide (Al ⁇ ), aluminum nitride oxide (A1NO), titanium oxide (TiO), gallium oxide (GaO), zirconium oxide (ZrO),
  • the mask layer 102 can be suitably formed from a material such as niobium oxide (Nb 2 O 3) or titanium nitride (TiN).
  • the resist 501 is etched back until the upper surface (top) of the ridge is exposed as shown in FIG. .
  • This etch back can be performed by, for example, dry etching using plasma.
  • the stripe-shaped ridge is covered with the flat-shaped resist 501, the striped ridge may be covered with a material other than the force for performing the etch-back.
  • the mask layer 102 covers substantially the entire side surface of the stripe-shaped ridge, and has a stripe-shaped opening that exposes the upper surface of the ridge.
  • a heat treatment (thermal cleaning) is performed at about 500 to 1100 ° C.
  • This heat treatment is performed, for example, at 750 ° C. for 1 minute or more, preferably 5 minutes or more.
  • a gas containing nitrogen atoms (N) N, NH, hydrazine, etc.
  • n-GaN is selectively grown on the seed portion 105 at, for example, 1050 ° C. by MOVPE to form a first n-GaN crystal 104 shown in FIG.
  • a second n_GaN crystal 106 is grown on the first n_GaN crystal 104.
  • one nitride semiconductor layer 120 composed of the second n_GaN crystal 106 can be formed on the first ⁇ -GaN crystal 104, as shown in FIG.
  • the growth temperature of the second ⁇ -GaN crystal 106 is set equal to the growth temperature of the first ⁇ -GaN crystal 104.
  • the growth temperature of the second ⁇ -GaN crystal 106 may be higher than the growth temperature of the first ⁇ -GaN crystal 104.
  • FIG. 12A is a cross-sectional view corresponding to FIG..
  • the first ⁇ -GaN crystal 104 is grown by MOVPE on the n-GaN substrate 101 on which the ridge or recess shown in FIG. 12 (a) is formed, the region covered with the mask layer 102 made of SiNx No epitaxial growth of GaN occurs, and selective epitaxial growth proceeds on the seed portion 105 of the n ⁇ GaN substrate 101 exposed through the opening of the mask layer 102.
  • the seed portion 105 has the same (0001) plane as the main surface of the substrate, and each has a stripe shape having a width of about 3 ⁇ m.
  • the stripe width of the first n_GaN crystal 104 is For example, about 0.2 to 7 zm is larger than the stripe width of the stripe ridge.
  • the polycrystalline GaN 1201 may be deposited on the mask layer 102 in the concave portion as shown in FIG. 12 (b).
  • heat treatment thermal cleaning
  • the GaN mask starts from the droplet. It is easy to grow on the layer 102.
  • the deposited polycrystalline GaN 1201 is smaller than the height of the ridge, it does not adversely affect the crystallinity of the GaN crystal 104 grown from the seed portion 105 on the top of the ridge.
  • the upper surface of the stripe-shaped ridge functions as the seed portion 105, and the side surface of the ridge does not function as the seed portion. That is, the first n-GaN crystal 104 does not grow on the side surface of the stripe-shaped ridge. Since damage (crystal defects) due to etching is present on the side surface of the stripe-shaped ridge, if the first n_GaN crystal 104 is grown on the side surface of the stripe-shaped ridge, the first n-GaN crystal will be formed. The crystal quality of 104 decreases.
  • the first n_GaN crystal 104 with few defects is obtained because the force for selectively growing the first n_GaN crystal 104 on the upper surface of the stripe-shaped ridge is not grown on the side surface. be able to.
  • the nitride semiconductor layer 120 thus formed does not collide with the polycrystalline GaN 1201 deposited on the mask layer 102, the crystallinity is not reduced by the polycrystalline GaN 1201. As a result, variations in finally obtained device characteristics can be reduced, and the manufacturing yield of devices can be improved.
  • the light emitting portion of the semiconductor laser device shown in Fig. 1 is preferably arranged above the ridge forming position shown in Fig. 12 (d). This is because the united portion 1202 has many defects such as dislocations, and the defects in the lower layer of the semiconductor layer grown thereon have an adverse effect.
  • the thickness of the first n-GaN crystal 104 is set to about 3 ⁇ m, and Si is formed so that the concentration of Si as an n-type impurity becomes 7 ⁇ 10 18 cm ⁇ 3. Doping. Also, the second n-GaN crystal 106 is doped with Si as an n-type impurity so that the Si concentration is about 3 ⁇ 10 18 cm 3 .
  • doping is performed such that the Si concentration in the first n-GaN crystal 104 is higher than the Si concentration in the second n-GaN crystal 106.
  • the Si concentration in the first n—GaN crystal 104 is preferably 3 ⁇ 10 18 cm— 3 or more, and the Si concentration in the second n—GaN crystal 106 is 3 ⁇ 10 18 cm— 3 or less Is preferred.
  • the Si concentration in the second n-GaN crystal It is preferable to adjust the Si concentration in the n-GaN crystal 104 to a value of 90% or less, more preferably to a value of 80% or less.
  • FIG. Fig. 13 shows how the ratio of the vertical growth rate to the horizontal growth rate of the GaN crystal grown from the seed portion 105 on the ridge upper surface (hereinafter referred to as the "vertical / horizontal ratio").
  • Figure 4 shows a graph showing whether it changes. The vertical axis of the graph is the aspect ratio, and the horizontal axis is the concentration of Si doped in the grown GaN.
  • the aspect ratio increases as the Si concentration increases.
  • Si concentration is about 3
  • the vertical / horizontal ratio is smaller than 1
  • the Si concentration of about 3 X 10 18 cm 3 or more the vertical Z horizontal ratio increases to 1 or more.
  • the critical Si concentration at which the aspect ratio becomes equal to 1 can vary depending on, for example, the growth temperature and pressure during MOVPE crystal growth. The behavior (trend) of change is substantially equal. In other words, as the Si concentration increases, the GaN that grows on the seed portion 105 tends to increase in the vertical direction (thickness tends to increase).
  • the vertical / horizontal ratio of the growth rate can be controlled by adjusting the concentration of the impurity doped into the GaN crystal.
  • the aspect ratio is made relatively large to make the first n-GaN crystal 104 thick in the vertical direction. Form.
  • the aspect ratio is made relatively small to promote the growth to the lateral growth. By doing so, a thicker nitride semiconductor layer 120 can be formed than in the case of the conventional ELO process.
  • each lateral growth portion included in the nitride semiconductor layer 120 is tilted (tilted) due to thermal stress or the like during crystal growth. Dislocation is likely to occur.
  • the tilt of each laterally grown portion is reduced, so that a united portion having excellent quality can be obtained.
  • FIG. 14 shows an electron micrograph (SEM) in which a partial cross section of the nitride semiconductor layer 120 is enlarged, and a distribution of dislocation density.
  • SEM electron micrograph
  • the united portion 1202 has a small void 119 connected to the air gap 103.
  • the dislocation density in the portion (wing portion) grown laterally from the seed portion 105 is lower than the dislocation density (about 5 ⁇ 10 5 cm— 2 ) in the n-GaN substrate 101, and the dislocation density in the united portion 1202 is reduced. Generation of edge dislocations is also suppressed.
  • FIG. 15 is a graph showing how the resistance of the laser element changes depending on the presence or absence of the first ⁇ -GaN crystal 104.
  • the vertical axis of the graph is voltage, and the horizontal axis is current.
  • a current of the same magnitude can flow at a relatively low voltage, and the operating voltage of the semiconductor laser device can be significantly reduced.
  • n_GaN crystal 106 having a relatively low impurity concentration on the first n_GaN crystal 104
  • n_GaN crystal 104 having a relatively high impurity concentration is grown, thereby forming a nitride. If all of the semiconductor layers 120 are to be formed, the lattice distortion of 104 in the n-GaN crystal becomes large. Therefore, when a semiconductor multilayer structure is formed thereon, there is a problem that cracks are easily formed.
  • FIG. 16 shows the relationship between the crack number density and the Si concentration in an n-GaN substrate doped with Si.
  • the number of cracks increases as the Si concentration increases. This phenomenon is not limited to the GaN substrate but occurs widely in the GaN crystal. Therefore, when the Si concentration in the entire nitride semiconductor layer 120 is increased, cracks are easily generated in the nitride semiconductor layer 120.
  • the Si concentration of the first n-GaN crystal 104 is set to be high as in the present embodiment, even if the thickness is increased to about 3 / m, the Si It was found that cracks can be avoided by setting the concentration low.
  • the Si concentration of the nitride semiconductor layer 120 formed by selective lateral growth is increased. It was found that even if the value was set to a higher value, the occurrence of cracks could be suppressed. Therefore, by using the ⁇ -GaN substrate doped with oxygen, the Si concentration in the first ⁇ -GaN crystal 104 can be further increased. As a result, lower electrical resistance can be achieved. As a result, the operating voltage of the semiconductor laser device can be further reduced.
  • the region A the region between the seed portion 105 and the first n-GaN crystal 104 and the vicinity thereof
  • Such impurity doping can be performed by heat treatment or the like.
  • the concentration of oxygen and Si in the region A can be locally increased, the distortion of the entire GaN layer can be suppressed, so that cracks are less likely to occur.
  • the region to which both oxygen and Si are doped may be a portion included in one of the seed portion 105 and the first ⁇ -GaN crystal 104 in the region A. This effect of impurity doping is effective when forming an electrode on the back surface of the GaN substrate, even when no ridge is formed on the main surface of the GaN substrate.
  • the nitride semiconductor layer 120 is formed by the above method and the structure shown in FIG. 11 is obtained, as shown in FIG. 1, the n-AlGaN / GaN superlattice cladding layer 108 and the n-GaN Light guide layer 109, many
  • Quantum well (MQW) active layer 110 p-GaN optical guide layer 111, p-AlGaN / GaN
  • a cladding layer 112 and a p-GaN layer 113 are sequentially deposited. Then, p-GaN layer 113 and p-A1
  • the GaN / GaN cladding layer 112 is processed into a ridge stripe shape, and insulating films 11
  • n electrode 116 is formed on the back surface of n GaN substrate 101.
  • the nitride semiconductor layer 120 having a lower dislocation density than the GaN substrate can be formed on the GaN substrate, so that a semiconductor laser device having excellent characteristics can be manufactured.
  • the main differences between the present embodiment and the first embodiment are the plane orientation of the n-GaN substrate 101 and the step of forming the nitride semiconductor layer 120. Therefore, only the differences will be described in detail below.
  • an n_GaN substrate 101 shown in FIG. 17A is prepared by the same steps as those described in the above embodiment.
  • the main surface of the GaN substrate 101 used in the present embodiment In the normal direction 0001>, it is not 11-20.
  • stripe-shaped ridges parallel to 0-100> are formed on the main surface of the GaN substrate 101.
  • a first n-GaN crystal 1401 is grown on the seed portion 105 of the GaN substrate 101 by MOVPE.
  • MOVPE MOVPE
  • the first n_GaN crystal 1401 is asymmetrical with respect to the seed portion 105 as shown in FIG. 17 (b).
  • the second n_GaN crystal 1402 is grown on the first n_GaN crystal 1401 as shown in FIG. 17C by a method similar to the method described in the first embodiment.
  • the united portion 1403 when the united portion 1403 is shifted in a certain direction and approaches the seed portion 105 located on the left side of the united portion 1403 as in the present embodiment, the seed portion 105 located on the right side of the united portion 1403 and the united portion are shifted.
  • the distance from 1403 increases.
  • Dislocations are relatively small in the region where this interval is widened. In other words, by biasing the region with many dislocations into the narrow region, the width of the region with few dislocations can be increased. If the width of the region having a small number of dislocations can be increased in this way, it becomes easy to arrange the current injection region of the laser element above the region (positioning).
  • the force S doping only Si which is an n-type impurity is not limited to this. What is it? That is, when the second n_GaN crystal 106 is formed, a p-type impurity such as Mg may be simultaneously doped with Si as the n-type impurity.
  • FIG. 18 is a graph showing the relationship between the vertical / horizontal ratio of the growth rate and the Si concentration when a GaN crystal is grown on the seed portion located on the upper surface of the stripe ridge.
  • This graph shows n-type impurity
  • the data for the case where Mg, which is a p-type impurity, is doped simultaneously with the material (Si) are shown.
  • the aspect ratio when the Mg concentration is 5 x 10 17 cm- 3 is larger than the aspect ratio when no Mg is added. Small.
  • the thickness of the second n-GaN crystal 106 above the first n-GaN crystal 104 is equal to the bottom of the n-A1 GaN / GaN superlattice cladding layer 108 and the first n-GaN crystal 106.
  • the p-type impurity concentration of the second n-GaN crystal 106 is lower than the p-type impurity concentration of the first n-GaN crystal 104, and the electrical resistance of the second n-GaN crystal 106 is the first.
  • the thickness of the second n_GaN crystal 106 that grows vertically on the upper surface of the first n-GaN crystal 104 be as thin as possible.
  • the growth rate of the second n_GaN crystal 106 in the horizontal direction can be significantly higher than that in the vertical direction, so that the second n_GaN crystal 106 having a relatively high resistance can be obtained. And the resistance of the laser element can be reduced. For this reason, the operating voltage of the semiconductor laser device can be reduced, and the reliability of the device can be improved. [0099] When both the p-type impurity and the n-type impurity are doped into the second n-GaN crystal 106, the resistance of the second n-GaN crystal 106 may increase.
  • a layer doped only with Si and a layer doped only with Mg are alternately laminated at a period of about several nm to form a superlattice structure. You may. By forming such a superlattice structure, the resistance can be reduced even if impurities of different conductivity types are doped.
  • This embodiment is significantly different from the first embodiment in that after growing the second n_GaN crystal 106 and before forming the n_AlGaN / GaN superlattice cladding layer 108, the second n_GaN
  • n_Al Ga NZGaN superlattice contact layer 107 is formed on the crystal 106
  • the electrode and the n-electrode are arranged on the same side of the GaN substrate.
  • the configuration is the same as that of the first embodiment, and therefore, detailed description of the components common to each embodiment will not be repeated.
  • the n-Al Ga N / GaN superlattice contact layer 107 has n-Al Ga
  • N / GaN superlattice cladding layer 108 N / GaN superlattice cladding layer 108, n-GaN optical guiding layer 109, multiple quantum well (MQW)
  • Active layer 110 Active layer 110, p-GaN optical guide layer 111, p-AlGaN / GaN cladding layer 112, p-G
  • a crystal having a reduced dislocation density can be obtained in the same manner as in the above-described embodiment, so that the reliability of the semiconductor laser device is improved. Further, in the present embodiment, since no current flows in the n-GaN substrate 101 in the vertical direction, it is not necessary to consider the electrical conductivity of the ⁇ -GaN substrate 101 and the second ⁇ -GaN crystal 106.
  • the force for growing the nitride semiconductor using the MOVPE method is used.
  • the crystal growth method in the present invention is not limited to this, and another semiconductor layer growth method such as a hydride vapor phase epitaxy method (H-VPE method) or a molecular beam epitaxy method (MBE method) may be used.
  • H-VPE method hydride vapor phase epitaxy method
  • MBE method molecular beam epitaxy method
  • a buffer layer made of a nitride semiconductor is deposited on the main surface of the substrate at a relatively low temperature, and the stripe-shaped ridge is formed on the buffer layer.
  • a ridge may be formed.
  • the impurity concentration is switched in two stages, so that the first n_GaN crystal 104 and the second n-GaN crystal 106 are formed.
  • the nitride semiconductor layer 120 may be formed by a combination of crystals having different composition ratios.
  • the impurity concentration may be changed in multiple steps of three or more steps, or may be changed continuously.
  • a semiconductor laser device suitably used for an optical recording device, an optical display (laser display) device, or the like that requires a highly reliable short-wavelength light source.
  • a semiconductor laser element can be applied to laser processing and medical equipment.
  • the present invention is not limited to the manufacture of a semiconductor device that emits short-wavelength light, but is also widely applied to semiconductor devices such as transistors that require a channel region to be formed in a low-defect crystal.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　本発明の窒化物半導体の製造方法は、ｎ－ＧａＮ基板１０１を用意する工程（Ａ）と、基板１０１の主面に平行な上面を有する複数のストライプ状リッジを基板１０１上に形成する工程（Ｂ）と、第１の濃度でｎ型不純物を含有するＡｌxＧａyＩｎzＮ結晶（０≦ｘ、ｙ、ｚ≦１：ｘ＋ｙ＋ｚ＝１）１０４を複数のストライプ状リッジの上面に選択的に成長させる工程（Ｃ）と、第１の濃度よりも低い第２の濃度でｎ型不純物を含有するＡｌx'Ｇａy'Ｉｎz'Ｎ結晶（０≦ｘ’、ｙ’、ｚ’≦１：ｘ’＋ｙ’＋ｚ’＝１）１０６をＡｌxＧａyＩｎzＮ結晶１０４上に成長させ、隣接する２つのＡｌxＧａyＩｎzＮ結晶１０４をＡｌx'Ｇａy'Ｉｎz'Ｎ結晶１０６で連結して１つの窒化物半導体層１２０を形成する工程（Ｄ）とを含む。                                                                       

Description

明 細 書
窒化物半導体素子およびその製造方法
技術分野
[0001] 本発明は、半導体レーザ素子や発光ダイオードの窒化物半導体素子およびその 製造方法に関する。
背景技術
[0002] 窒化ガリウムに代表される III V族窒化物系半導体材料を用いて作製される青紫 色半導体レーザ素子は、光ディスク装置による超高密度記録を実現するためのキー デバイスであり、現在、実用レベルに達しつつある。この青紫色半導体レーザ素子の 高出力化は、光ディスクの高速書き込みを可能にするのみならず、レーザディスプレ ィへの応用など、新たな技術分野を開拓する。
[0003] 従来、サファイア基板を用いる GaN系半導体レーザ素子が開発されてきた力 近 年、 GaN基板などの窒化物半導体基板を用いて GaN系半導体レーザ素子を作製 することが検討されている。例えば非特許文献 1は、実用レベルにある GaN系半導 体レーザ素子を開示している。以下、図 20を参照しながら、従来の GaN系半導体レ 一ザ素子の製造方法を説明する。
[0004] 図 20に示すように、この半導体レーザ素子は、主面が SiOマスク層 1602で覆われ
2
た GaN基板 1601を用いて作製される。 SiOマスク層 1602には複数のストライプ状
2
開口部 1603が形成されている。 GaN基板 1601上には、有機金属気相成長法 (M OVPE法）を用いた選択横方向成長（ELO)により、 GaN層 1604が成長させられる 。この GaN層 1604は、 SiOマスク層 1602の個々のストライプ状開口部 1603を介し
2
て露出する GaN基板 1601の主面上にェピタキシャル成長する力 GaN層 1604は 基板主面に垂直な方向だけではなく水平横方向にも成長し、相互に接触して 1つの 層を形成する。
[0005] GaN層 1604上には、 MOVPE法により、 n— GaN結晶 1605、 n— AlGaNクラッド 層 1606、 n— GaN光ガイド層 1607、 Ga In N/Ga In N (0く yく xく 1)力ら成
i_x x 1- y y
る多重量子井戸（MQW)活性層 1608、 p— GaN光ガイド層 1609、 p— AlGaNクラ ッド層 1610、および、 pGaNコンタクト層 1611が積層されている。 ELO工程により形 成された GaN層 1604には、横方向に成長した個々のストライプ状 GaNが合体する 部分において刃状転位が存在しており、その上に成長した半導体層中にも GaN層 1 604から刃状転位が延びている。
[0006] ρ— GaNコンタクト層 1611上には、刃状転位が存在していない領域に 1. 5〜： ίθ μ m程度の幅を有するリッジストライプが形成される。その後、リッジストライプの両側が SiO層 1613によって坦め込まれる。
2
[0007] その後、リッジストライプおよび SiO層 1613上に、例えば NiZAuからなる p電極 1
2
612力 S形成される。なお、上記の積層体の一部は η— GaN結晶 1605が露出するま でエッチングされ、このエッチングにより露出した η— GaN結晶 1605の表面には、例 えば TiZAl力もなる n電極 1614が形成される。
[0008] 図 20に示す半導体レーザ素子では、 n電極 1614を接地し、 p電極 1612に電圧を 印加すると、 MQW活性層 1608に向かって p電極 1612側力らホール力 また n電極 1614側から電子が注入される。その結果、 MQW活性層 1608内でキャリアの反転 分布が発生するため、光学利得が生じ、波長 400nm帯のレーザ発振を引き起こすこ とができる。発振波長は、 MQW活性層 1608の材料である Ga In N/Ga In N薄
1- x x 1— y y 膜の組成や膜厚によって変化する。
[0009] 非特許文献 1に開示されている半導体レーザ素子では、水平方向の基本横モード でレーザ発振が生じるようにリッジストライプの幅および高さが調節されている。すな わち、基本横モードと高次モード（1次以上のモード）との間で光閉じ込め係数に差を 設けることにより、基本横モードでの発振を可能としている。
[0010] GaN基板は、例えば以下のようにして作製される。
[0011] まず、 MOCVD法により、サファイア基板上に GaNの単層膜を成長させる。その後 、ハイドライド VPE (H_VPE)などの方法により、 GaN単層膜上に GaNの厚膜を堆 積する。充分な厚さに GaN膜を成長させた後、サファイア基板を剥離することにより、 GaN基板を得ることができる。
[0012] 上記の方法で作製した GaN基板には、刃状転位、らせん転位、混合転位などの転 位が 5 X 107cm— 2程度の密度で存在するという問題がある。このような大きさの密度で 転位が存在すると、信頼性の高い半導体レーザ素子を得ることは困難である。
[0013] 図 20に示す GaN層 1604の成長は、転位の少ない GaN層を得るために行なわれ ている。 GaN層 1604の ELO工程を付加することにより、 GaN結晶中の転位密度を 7 X 105cm— 2程度に低減できる。このようにして形成した転位の少ない領域の上部に、 活性領域 (電流注入領域)を形成することにより、半導体レーザ素子の信頼性を向上 させることが可能となる。
[0014] なお、図 20に示す従来の窒化物半導体レーザ素子では、 p電極 1612および n電 極 1614は、いずれも GaN基板 1601の同一面側に形成されている。このようなレー ザ素子では、レーザ発振に必要な注入電流は、 GaN基板 1601を流れる必要が無 レ、。このため、 GaN層 1604は導電性を有する必要はなぐまた、 GaN1604に対す る不純物のドープも意図的には行なわれていない。
[0015] 特許文献 2は、 SiCなどの基板主面にストライプ状リッジを形成した後、各リッジの上 面に GaN結晶を選択成長させることを開示している。
特許文献 1 :特開 2002— 9004号公報
特許文献 2 :特表 2002— 518826号公報
非特許文献 1 :ジャパン 'ジャーナル'ォブ'アプライド'フイジタス ϋρη· J. Appl. P hys. )、第 39卷、 p. L648 (2000年）
発明の開示
発明が解決しょうとする課題
[0016] 前述したように、ストライプ状の開口部を有するマスク層が形成された基板上におい て GaN層の選択的な横方向成長を行なう従来の技術では、 GaN層に含まれる欠陥 に起因して窒化物半導体レーザ素子の製造歩留まりおよび信頼性が低いという問題 があった。
[0017] 本発明は上記の事情を鑑みてなされたものであり、信頼性の高い窒化物半導体素 子を歩留まり良く提供することにある。
課題を解決するための手段
[0018] 本発明による窒化物半導体の製造方法は、窒化物半導体基板を用意する工程 (
A)と、前記窒化物半導体基板の主面に平行な上面を有する複数のストライプ状リツ ジを前記窒化物半導体基板上に形成する工程 (B)と、第 1の濃度で n型不純物を含 有する Al Ga In N結晶（0≤x、 y、 z≤l : x + y + z= l)を前記複数のストライプ状リツ ジの上面に選択的に成長させる工程（C)と、前記第 1の濃度よりも低い第 2の濃度で n型不純物を含有する Al Ga In N結晶（0≤χ'、 y'、 z'≤ 1 : χ' +y' +ζ' = 1)を前 記 Al Ga In N結晶上に成長させ、隣接する 2つの Al Ga In N結晶を前記 Al Ga ,1 nz,N結晶で連結して 1つの窒化物半導体層を形成する工程 (D)とを含む。
[0019] 好ましい実施形態において、前記工程 (C)は、前記第 1の濃度で n型不純物を含 有する Al Ga In N結晶を前記窒化物半導体基板の主面に垂直な方向に成長させ るとともに、前記主面に平行な方向にも成長させ、それによつて Al Ga In N結晶の ストライプ幅を前記ストライプ状リッジのストライプ幅よりも大きくする工程を含む。
[0020] 好ましい実施形態において、前記工程 (C)は、前記 Al Ga In N結晶が前記窒化 物半導体基板の主面に垂直な方向に成長するレートよりも高いレートで前記 Al Ga I n N結晶を前記窒化物半導体基板の主面に垂直な方向に成長させる工程を含む。
[0021] 好ましい実施形態において、前記工程 (B)を行なう前において、前記窒化物半導 体基板の主面上にバッファ層を成長させる工程を含む。
[0022] 好ましい実施形態において、前記窒化物半導体基板の主面のうち、前記複数のス トライプ状リッジが形成されていない領域は選択成長用マスクで覆われている。
[0023] 好ましい実施形態において、前記バッファ層の上面のうち、前記複数のストライプ状 リッジが形成されていない領域は選択成長用マスクで覆われている。
[0024] 好ましい実施形態において、前記選択成長用マスクは、各ストライプ状リッジの側面 を覆い、各ストライプ状リッジの上面を露出させている。
[0025] 好ましい実施形態において、前記工程 (B)は、前記ストライプ状リッジの上面の幅を
1 μ m以上 400 μ m以下の範囲に設定し、かつ、前記ストライプ状リッジの配列ピッチ を 2 a m以上 500 a m以下の範囲に設定する工程を含む。
[0026] 好ましい実施形態において、前記工程 (C)は、前記第 1の濃度が 3 X 1018cm— 3以 上になるように前記 n型不純物を前記 Al Ga In N結晶にドープしながら、前記 Al Ga
In N結晶を成長させる工程を含む。
[0027] 好ましい実施形態において、前記工程 (D)は、前記第 2の濃度が 3 X 1018cm— 3を下 回るように前記 n型不純物を前記 Al Ga In ,Ν結晶にドープしながら、前記 Al Ga I n N結晶を成長させる工程を含む。
[0028] 好ましい実施形態において、前記 Al Ga In N結晶にドープされた n型不純物は Si である。
[0029] 好ましい実施形態において、前記 Al Ga In N結晶にドープされた n型不純物は、
Siおよび/または Mgである。
[0030] 好ましい実施形態において、前記窒化物半導体基板は n型不純物を含有している
[0031] 好ましい実施形態において、前記窒化物半導体基板に含まれる n型不純物は Siお よび/または酸素である。
[0032] 好ましい実施形態において、前記窒化物半導体基板に含まれる n型不純物は酸素 であり、前記 Al Ga In N結晶に含まれる前記 n型不純物は Siであり、前記第 1の濃 度は 1 X 1019cm— 3以下である。
[0033] 好ましい実施形態において、前記工程 (C)は、前記 Al Ga In N結晶の前記ストラ イブ状リッジに垂直かつ基板主面に平行な方向における成長レートが前記ストライプ 状リッジに関して非対称となるように前記 Al Ga In N結晶を成長させる工程を含む。
[0034] 本発明による他の窒化物半導体の製造方法は、窒化物半導体基板を用意するェ 程 (A)と、窒化物半導体基板の主面に平行な上面を有する複数のストライプ状シー ド部を前記窒化物半導体基板上に形成する工程 (B)と、 Siを含有する Al Ga In N 結晶（0≤x、 y、 z≤l : x +y+ z = l )を前記複数のストライプ状リッジの上面に選択的 に成長させる工程（C)とを含み、前記ストライプ状シード部の上面と前記 Al Ga In N 結晶との界面を含む領域に酸素および Siの両方をドープする。
[0035] 本発明の窒化物半導体は、主面に平行な上面を有する複数のストライプ状リッジを 備えた窒化物半導体基板と、前記複数のストライプ状リッジの上面に設けられ、第 1 の濃度で n型不純物を含有する Al Ga In N結晶と、隣接する 2つの Al Ga In N結 晶を連結して 1つの窒化物半導体層を形成する Al Ga In N結晶（0≤χ'、 y'、 z '≤ l : x' +y' + z ' = 1 )であって、前記第 1の濃度よりも低い第 2の濃度で n型不純物を 含有する Al Ga In ,Ν結晶とを備えている。 [0036] 本発明による窒化物半導体素子の製造方法は、前記窒化物半導体を用意するェ 程と、前記窒化物半導体上に半導体積層構造を形成する工程とを含む。
[0037] 本発明による窒化物半導体素子は、主面に平行な上面を有する複数のストライプ 状リッジを備えた窒化物半導体基板と、前記複数のストライプ状リッジの上面に設けら れ、第 1の濃度で n型不純物を含有する Al Ga In N結晶と、隣接する 2つの Al Ga I n N結晶を連結して 1つの窒化物半導体層を形成する Al Ga ,Ιη ,Ν結晶（0≤χ'、 y
\ z'≤l : x' +y' +ζ' = 1)であって、前記第 1の濃度よりも低い第 2の濃度で η型不 純物を含有する Al Ga In 結晶と、前記窒化物半導体層上に設けられた半導体 積層構造とを備えている。
[0038] 好ましい実施形態において、前記第 1の濃度で n型不純物を含有する各 Al Ga In
N結晶のストライプ幅は、各ストライプ状リッジのストライプ幅よりも大きい。
[0039] 好ましい実施形態において、前記 Al Ga In N結晶は、各ストライプ状リッジの側面 には接触していない。
[0040] 好ましい実施形態において、前記窒化物半導体基板において前記ストライプ状リツ ジが存在しない凹部領域と前記 Al Ga In N結晶との間にはギャップが設けられてい る。
[0041] 好ましい実施形態において、前記窒化物半導体基板の主面は、マスク層によって 覆われており、前記マスク層は、前記ストライプ状リッジの上面を露出させる開口部を 有し、かつ、前記ストライプ状リッジの側面を覆っている。
[0042] 好ましい実施形態において、前記半導体積層構造は、前記窒化物半導体層のバ ンドギャップよりも小さなバンドギャップを有する活性層と、前記活性層上に形成され 、前記活性層のバンドギャップよりも大きなバンドギャップを有する第 2の窒化物半導 体層と、前記活性層の一部に電流を狭窄する電流狭窄部と、前記電流狭窄部を介し て前記活性層の一部に電流を供給する電極構造とを備える。
[0043] 好ましい実施形態において、前記電流狭窄部は、前記窒化物半導体基板におけ る複数のストライプ状リッジの間に存在する凹部の上に位置している。
発明の効果
[0044] 本発明によれば、転位密度の少ない窒化物半導体を歩留まりよく作製することがで き、基板裏面に電極を設けた窒化物半導体素子の動作電圧を低減し、かつ信頼性 の向上や生産性の向上を図ることができる。
[0045] また、本発明によれば、低抵抗化を図るために窒化物半導体層に n型不純物を高 濃度にドープしてもクラックの発生を抑制することができ、窒化物半導体素子の動作 電圧を低減し、かつ信頼性の向上や生産性の向上を図ることができる。その結果、信 頼性の高い光ディスク用レーザ、レーザディスプレイ装置や医療用レーザを歩留まり 良く作製することができる。
図面の簡単な説明
[0046] [図 1]本発明による窒化物半導体素子の第 1の実施形態を示す断面図である。
[図 2]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 3]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 4]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 5]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 6]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 7]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 8]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 9]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 10]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 11]前記窒化物半導体素子の製造方法を示す工程断面図である。
[図 12] (a)から（d)は、第 1の実施形態における第 1の n_GaN結晶 104および第 2の η— GaN結晶 106の成長を示す工程断面図である。
[図 13]リッジ上面のシード部 105から成長する GaN結晶の横方向成長レートに対す る縦方向成長レートの比（以下、「縦/横比」と称する。）が GaN中の Si濃度によって どのように変化するかを示すグラフである。
[図 14]窒化物半導体層 120の一部断面を拡大した電子顕微鏡写真 (SEM)と、転位 密度の分布を示すグラフである。
[図 15]第 1の n— GaN結晶 104の有無により、レーザ素子の抵抗がどのように変化す るかを示すグラフである。 園 16]Siをドープした n—GaN基板におけるクラック本数密度と Si濃度との関係を示 すグラフである。
[図 17] (a)から（d)は、本発明による窒化物半導体の第 2の実施形態の工程断面図 である。
園 18]ストライプ状リッジの上面に位置するシード部上に GaN結晶を成長させる場合 における縦 Z横比と Si濃度との関係を示すグラフである。
園 19]本発明による窒化物半導体素子の第 3の実施形態を示す断面図である。
[図 20]従来の窒化物半導体素子を示す断面図である。
符号の説明
101 n— GaN基板
102 マスク層
103 エアギャップ
104 第 1の n— GaN結晶
105 シード部
106 第 2の n— GaN結晶
107 n-Al Ga N/GaN超格子コンタクト層
0.1 0.9
108 n-Al Ga NZGaN超格子クラッド層
0.1 0.9
109 n— GaN光ガイド層
110 MQW活性層
111 p_ GaN光ガイド層
112 p-Al Ga NZGaN超格子クラッド層
0.1 0.9
113 p— GaN層
114 P電極
115 SiOマスク層
116 n電極
117 配線電極
118 配線電極
119 ボイド 120 窒化物半導体層
301 レジストマスク
501 平坦化レジスト
1201 多結晶 GaN
1202 合体部分
1401 第 1の η— GaN結晶
1402 第 2の η— GaN結晶
1403 合体部分
1601 GaN
1602 SiOマスク層
1603 開口部
1604 GaN層
1605 n— GaN結晶
1606 n— AlGaNクラッド層
1607 n— GaN光ガイド層
1608 MQW活性層
1609 p— GaN光ガイド層
1610 p— AlGaNクラッド層
1611 p— GaNコンタクト層
1612 p電極
1613 SiO層
1614 η電極
発明を実施するための最良の形態
[0048] 以下、図面を参照しながら、本発明の実施形態を詳細に説明する。
[0049] (実施形態 1)
まず、図 1を参照する。図 1は、本実施形態に係る窒化物半導体レーザ素子の断面 を示している。本実施形態の半導体レーザ素子は、主面に複数のストライプ状リッジ が形成された η— GaN基板 101と、 η— GaN基板 101基板上に成長した半導体積層 構造とを有している。 n— GaN基板 101の主面のうち、ストライプ状リッジの上面以外 の部分は SiNx (0く Xく 4/3)力ら形成されたマスク層 102で覆われてレ、る。各ストラ イブ状リッジの上面は、基板主面に平行な結晶面を有するシード部 105として機能し 、ストライプ状リッジの間には凹部が形成されている。この凹部は、半導体層などによ つては坦め込まれず、 n_GaN基板 101の主面と半導体積層構造の底面との間に はエアギャップ 103が存在している。
[0050] 本実施形態では、第 1の濃度で n型不純物を含有する Al Ga In N結晶（x = 0、 y
= 1、 z = 0)が複数のストライプ状リッジの上面に選択的に成長している。以下、簡単 のため、 Al Ga In N結晶（x = 0、 y= l、 z = 0)を第 1の n_GaN結晶 104と記載する
[0051] 第 1の濃度よりも低い第 2の濃度で n型不純物を含有する Al Ga In N結晶（χ' =0
、y' = l、 ζ' =0)が第 1の n_GaN結晶 104上に成長しており、隣接する 2つの第 1 の n— GaN結晶 104は Al Ga In N結晶によって連結されている。以下、簡単のた め、 Al Ga In N結晶（χ' =0、 y' = 1、 z' =0)を第 2の n—GaN結晶 106と記載す る。
[0052] このように、本実施形態では、不純物濃度の異なる第 1の η— GaN結晶 104と第 2 の n—GaN結晶 106から、 1つの連続した窒化物半導体層 120を形成している点に 特徴を有している。
[0053] 本実施形態の半導体積層構造は、 n— GaN基板 101に近い側から、窒化物半導 体層 120、n— Al Ga N/GaN超格子クラッド層 108、 n—GaN光ガイド層 109、
0.1 0.9
多重量子井戸（MQW)活性層 110、 p— GaN光ガイド層 111、 p—Al Ga N/Ga
0.1 0.9
Nクラッド層 112、 p— GaN層 113を有している。 MQW活性層 110は、厚さ 3nmの G a In N井戸層と厚さ 6nmの GaNバリア層とを交互に積層することによって作製さ
0.8 0.2
れている。
[0054] p_GaN層 113には、電流および光閉じ込めのためリッジストライプが形成されてお り、リッジストライプの上面に位置する開口部を備えた Si〇マスク層 115が半導体積
2
層構造の上面を覆っている。 ρ— GaN層 113のリッジストライプ上には p電極 114が 形成され、配線電極 117と接続されている。 n— GaN基板 101の裏面には n電極 11 6が形成されている。
[0055] 本実施形態の半導体レーザ素子では、 p電極 114と n電極 116との間に電圧を印 加すると、 MQW活性層 110に向かって p電極 114から正孔が注入され、 n電極 116 力 は電子が注入される。この結果、活性層 110において利得が生じ、 408nmの波 長でレーザ発振か生じる。
[0056] 次に、図 2から図 16を参照して、図 1の半導体レーザ素子を製造する方法の好まし い実施形態を説明する。
[0057] まず、図 2に示す n_GaN基板 101を用意する。図 2の紙面に平行な面は { 1 _ 10 0}面である。 n_GaN基板 101の上面（主面）は（0001)面であり、主面の法線方向 はく 0001 >である。 η—GaN基板 101における転位密度は 5 X 105cm— 2程度である
[0058] 次に、フォトリソグラフィー技術によってストライプ状にパターユングされたレジストマ スク 301を図 3に示すように n—GaN基板 101の主面に形成する。レジストマスク 301 は、リッジストライプのレイアウトを規定するパターンを有している。具体的には、レジス ト膜 301は、く 1 100 >方向に延びるストライプパターンを規定してレ、る。
[0059] 次に、 C1を用いたドライエッチングにより、 n—GaN基板 101の主面のうち、レジスト
2
マスク 301によって覆われていない部分をエッチングし、図 3に示すように n— GaN基 板 101の主面に凹凸を形成する。凸部は、く 1— 100 >方向に延びるストライプ状リ ッジであり、その幅（ストライプ幅）は例えば約 3 μ ΐηである。ストライプ状リッジに挟ま れた領域における凹部の幅は例えば約 15 / mである。リッジ高さ（凹部の深さ）は、 エッチング時間などによって調整され、例えば 0. 2〜5 / m程度に設定される。ストラ ィプ状リッジの幅 (ストライプ幅）は 1〜： 10 z mの範囲に設定されることが好ましぐスト ライプ状リッジに挟まれた領域における凹部の幅は 1〜50 μ mの範囲に設定されるこ とが好ましい。
[0060] 図 4に示すように、レジストマスク 301を除去した後、プラズマ CVD法により、 SiNか らなる選択成長用マスク層（厚さ： 5〜 1 OOOnm) 102を n— GaN基板 101に堆積する 。本実施形態では、マスク層 102を窒化シリコン（SiN )から形成している力 マスク層 102は、 GaNの成長が生じにくい材料であれば、他の材料から形成してもよレ、。例え ば、酸化シリコン（Si〇）、酸化窒化シリコン（SiON)、酸化アルミニウム (Al〇）、窒 化酸化アルミニウム（A1NO)、酸化チタン (TiO )、酸化ガリウム（GaO )、酸化ジルコ ニゥム（ZrO )、酸化ニオブ（Nb O )、窒化チタン (TiN)などの材料からマスク層 102 を好適に形成することができる。
[0061] 次に、図 5に示すようにマスク層 102上に平坦化レジスト 501を堆積した後、図 6に 示すようにリッジの上面（頂上部）が露出するまでレジスト 501のエッチバックを行なう 。このエッチバックは、例えば〇プラズマを用いたドライエッチングによって行なうこと ができる。本実施形態では、平坦ィ匕レジスト 501によってストライプ状リッジを覆った 後、エッチバックを行なっている力 平坦ィ匕レジスト以外の材料でストライプ状リッジを 覆ってもよい。
[0062] 次に、リッジの上面が露出した状態で SFを用いたドライエッチングを行なうことによ り、図 7に示すように、マスク層 102のうちリッジ上面に位置する部分を除去し、リッジ 頂上部における GaN面（シード部 105として機能する結晶面）を露出させる。その後 、図 8に示すように、有機溶剤等を用いてレジスト 501を除去する。この結果、マスク 層 102は、ストライプ状リッジの側面の略全体を覆い、リッジの上面を露出させるストラ イブ状の開口部を有することになる。
[0063] この後、 500〜： 1100°C程度で熱処理（サーマルクリーニング）を行なう。この熱処理 は、例えば 750°Cで 1分以上、望ましくは 5分以上行なう。この熱処理を行なっている 間、窒素原子 (N)を含むガス (N、 NH、ヒドラジンなど）をチャンバ一内に流すこと が好ましい。熱処理後、 MOVPE法により、例えば 1050°Cで n— GaNをシード部 10 5上に選択的に成長させ、図 9に示す第 1の n— GaN結晶 104を形成する。その後、 図 10に示すように、第 1の n_GaN結晶 104上に第 2の n_GaN結晶 106を成長さ せる。この成長を続けることにより、図 11に示すように、第 1の η— GaN結晶 104上に 第 2の n_GaN結晶 106から構成される 1層の窒化物半導体層 120を形成することが できる。本実施形態では、第 2の η— GaN結晶 106の成長温度は、第 1の η— GaN結 晶 104の成長温度に等しく設定している。ただし、第 2の η— GaN結晶 106の成長温 度は、第 1の η— GaN結晶 104の成長温度より高くても良い。
[0064] 以下、図 12 (a)から（d)を参照して、上記の窒化物半導体層 120の成長について 詳細を説明する。
[0065] まず、図 12 (a)を参照する。図 12 (a)は、図 8に相当する断面図である。図 12 (a) に示すリッジまたは凹部が形成された n— GaN基板 101上に、 MOVPE法によって 第 1の η— GaN結晶 104を成長させると、 SiNxからなるマスク層 102で覆われた領域 には GaNのェピタキシャル成長は生じず、マスク層 102の開口部を介して露出した n — GaN基板 101のシード部 105に選択的なェピタキシャル成長が進行する。シード 部 105は、基板主面と同一の（0001)面であり、各々が約 3 μ m程度の幅を有するス トライプ形状を有している。なお、第 1の η— GaN結晶 104は、基板主面に垂直な方 向に成長するとともに、基板主面に平行な方向にも成長するため、第 1の n_GaN結 晶 104のストライプ幅は、ストライプ状リッジのストライプ幅に比べて、例えば 0. 2〜7 z m程度は大きくなる。
[0066] このようにして第 1の n_GaN結晶 104を成長させるとき、図 12 (b)に示すように多 結晶 GaN1201が凹部のマスク層 102上に析出する場合がある。特に、第 1の n— G aN結晶 104を形成する前に行なう熱処理（サーマルクリーニング）により、凹部のマス ク層 102上に Gaや GaNのドロップレットが付着すると、それを起点として GaNがマス ク層 102上にも成長しやすくなる。しかし、析出する多結晶 GaN1201はリッジの高さ に比べて小さいため、リッジ頂上のシード部 105から成長する GaN結晶 104の結晶 性に悪影響を与えることはない。
[0067] 本実施形態では、ストライプ状リッジの上面がシード部 105として機能し、リッジの側 面はシード部としては機能しなレ、。すなわち、第 1の n—GaN結晶 104は、ストライプ 状リッジの側面上には成長しない。ストライプ状リッジの側面には、エッチングによる 損傷 (結晶欠陥）が存在しているため、仮にストライプ状リッジの側面上にも第 1の n_ GaN結晶 104を成長させると、第 1の n— GaN結晶 104の結晶品質が低下する。こ れに対して、本実施形態では、ストライプ状リッジの上面に選択的に第 1の n_GaN 結晶 104を成長させる力 その側面には成長させないため、欠陥の少ない第 1の n_ GaN結晶 104を得ることができる。
[0068] 図 12 (c)に示すように、第 1の n— GaN結晶 104上に第 2の n— GaN結晶 106を成 長させることにより、図 12 (d)に示すように、隣接する第 1の n— GaN結晶 104上に成 長した第 2の n—GaN結晶 106が合体して 1層の窒化物半導体層 120が形成される 。第 2の n—GaN結晶 106が合体した位置には合体部分 1202が形成される。
[0069] こうして形成された窒化物半導体層 120は、マスク層 102上に析出した多結晶 Ga N1201とは衝突しないため、多結晶 GaN1201によって結晶性が低下することはな レ、。その結果、最終的に得られる素子特性のばらつきも低減でき、素子の製造歩留 まりを向上させることができる。
[0070] 図 1に示す半導体レーザ素子の発光部は、図 12 (d)に示すリッジ形成位置の上方 に配置されることが好ましい。合体部分 1202には、転位などの欠陥が多ぐその上に 成長した半導体層の下層の欠陥が悪影響を与えるからである。
[0071] なお、図 20に示す従来の半導体レーザ素子では、 GaN層 1604を成長させるとき、 横方向に成長した GaN層 1604と SiOマスク層 1602とが接触するため、 GaN層 16
2
04と SiOマスク層 1602との界面には熱膨張係数差に起因する応力が生じる。この
2
ような応力により、 GaN結晶の結晶軸が傾き、チルトが生じるため、最終的に得られる 結晶の平坦性が低下するという問題があった。しかし、本実施形態では、リッジ頂上 のシート部 105から GaN結晶を横方向に成長させるため、マスク層 102と GaNとの界 面は形成されず、熱膨張係数差に起因する応力の問題が解決される。
[0072] 本実施形態では、第 1の n—GaN結晶 104の厚さを約 3 μ mに設定し、 n型不純物 である Siの濃度が 7 X 1018cm— 3となるように Siをドープしている。また、第 2の n— Ga N結晶 106にも n型不純物として Siをドープし、 Si濃度が約 3 X 1018cm 3となるように している。
[0073] 本発明では、第 1の n—GaN結晶 104における Si濃度が第 2の n—GaN結晶 106 の Siの濃度よりも高くなるようにドーピングを行なう。第 1の n— GaN結晶 104における Si濃度は 3 X 1018cm— 3以上であることが好ましぐ第 2の n— GaN結晶 106における S i濃度は 3 X 1018cm— 3以下であることが好ましい。第 1の n—GaN結晶 104と第 1の n — GaN結晶 104との間で不純物濃度を変化させることによる効果を得るには、第 2の n— GaN結晶 106における Si濃度を、第 1の n— GaN結晶 104における Si濃度の 90 %以下の値に調節することが好ましぐ 80%以下の値に調節することが更に好ましい [0074] このように、不純物濃度の異なる 2種類の GaN層を成長させる理由を以下において 詳しく説明する。
[0075] まず、図 13を参照する。図 13は、リッジ上面のシード部 105から成長する GaN結晶 の横方向成長レートに対する縦方向成長レートの比（以下、「縦/横比」と称する。 ) 力 SGaN中の Si濃度によってどのように変化するかを示すグラフを示している。グラフ の縦軸は縦/横比であり、横軸は成長させる GaNにドープされる Siの濃度である。
[0076] 図 13からわかるように、縦/横比は Si濃度が増加に従って増大する。 Si濃度が約 3
X 1018cm 3よりも小さい場合、縦/横比は 1よりも小さいが、 Si濃度が約 3 X 1018cm 3 以上になると、縦 Z横比は 1以上に増加する。このように縦 Z横比が 1に等しくなる臨 界的な Si濃度は、例えば MOVPE結晶成長時の成長温度や圧力などによっても変 動し得るが、 S環度の変化に対する縦 Z横比の変化の挙動 (傾向）は、実質的に等 しい。すなわち、 Si濃度が高くなる程、シード部 105上に成長する GaNは縦方向に 大きくなりやすレヽ（厚くなりやすレ、）。
[0077] このように、 GaN結晶を縦および横方向に成長させる工程において、 GaN結晶に ドープする不純物濃度を調節することにより、成長レートの縦/横比を制御すること ができる。本発明の好ましい実施形態では、この現象を利用し、 n— GaN結晶の成長 の初期段階においては、縦/横比を相対的に大きくして第 1の n— GaN結晶 104を縦 方向に厚く形成する。その後、第 2の n— GaN結晶 106を成長させるときは、縦/横 比を相対的に小さくして横方向成長への成長を促進させる。このようにすることにより 、従来の ELO工程による場合に比べて、より厚い窒化物半導体層 120を形成するこ とができる。この窒化物半導体層 120が薄いと、結晶成長時における熱応力などの 影響により、窒化物半導体層 120に含まれる個々の横方向成長部が傾斜 (チルト）す るため、合体部 1202に新たな転位が発生しやすい。これに対し、窒化物半導体層 1 20を厚く形成すると、個々の横方向成長部のチルトが小さくなるため、品質に優れた 合体部を得ることができる。
[0078] 図 14は、窒化物半導体層 120の一部断面を拡大した電子顕微鏡写真（SEM)と、 転位密度の分布とを示している。 SEMからわかるように、合体部 1202には、エアギ ヤップ 103につながった小さなボイド 119が形成されている。また、グラフからわかるよ うに、シード部 105から横方向に成長した部分 (ウィング部）の転位密度は、 n— GaN 基板 101における転位密度（5 X 105cm— 2程度）よりも低減され、また、合体部 1202 における刃状転位の生成も抑制されている。
[0079] なお、基板主面にはマスク層 102が存在するため、レーザ発振に必要な電流の径 路は、シード部 105の狭いストライプ領域に制限されるが、本実施形態では、第 1の n — GaN結晶 104における Si濃度を高めることにより、電気抵抗を大きく低減できる。 図 15は、第 1の η— GaN結晶 104の有無により、レーザ素子の抵抗がどのように変化 するかを示すグラフである。グラフの縦軸が電圧、横軸が電流である。図 15からわか るように、第 1の n_GaN結晶 104を設けることにより、相対的に低い電圧で同じ大き さの電流を流すことができ、半導体レーザ素子の動作電圧を格段に低減できる。
[0080] 第 1の n_GaN結晶 104上に不純物濃度が比較的低い第 2の n_GaN結晶 106を 成長させる代わりに、不純物濃度の比較的高レ、 n_GaN結晶 104のみを成長させ、 それによつて窒化物半導体層 120のすベてを構成しょうとすると、 n— GaN結晶中 1 04の格子歪みが大きくなるため、その上に半導体多層構造を形成した場合、クラック が形成されやすくなるという問題がある。
[0081] 図 16は、 Siをドープした n— GaN基板におけるクラック本数密度と Si濃度との関係 を示している。このグラフからわかるように、 n— GaN基板の場合、 Si濃度の増大に伴 つてクラック本数が増加している。この現象は、 GaN基板に限られず、 GaN結晶に広 く生じるものであるため、窒化物半導体層 120の全体における Si濃度を高くすると、 窒化物半導体層 120にクラックが発生しやすくなる。しかし、本実施形態のように、第 1の n— GaN結晶 104の Si濃度は高く設定する場合、その厚さが 3 / m程度に大きく なっても、第 2の η— GaN結晶 106の Si濃度を低く設定することにより、クラックの発生 を回避できることがわかった。
[0082] なお、本発明者の実験によれば、 Siよりも原子半径の小さい酸素がドープされた n 一 GaN基板を用いると、選択横方向成長によって形成する窒化物半導体層 120の S i濃度をより高い値に設定しても、クラックの発生を抑制できることがわかった。したが つて、酸素をドープした η— GaN基板を用いることにより、第 1の η— GaN結晶 104に おける Si濃度を更に高めることができる。その結果、電気抵抗をより低くすることがで き、半導体レーザ素子の動作電圧がさらに低下させることが可能になる。
[0083] 図 12 (d)に示す領域 A (シード部 105と第 1の n— GaN結晶 104と界面およびその 近傍の領域）の抵抗を更に低減するには、この領域 Aに対して酸素および Siを積極 的にドープすることが好ましレ、。このような不純物のドーピングは、熱処理などによつ て行なうことができる。
[0084] 特に領域 Aの酸素および Siの濃度を局所的に高めることができれば、 GaN層全体 の歪みを抑制できるため、クラックが発生しにくくなる。酸素および Siの両方がドープ される領域は、領域 Aのうち、シード部 105および第 1の η— GaN結晶 104のいずれ かに一方に含まれる部分であってもよレ、。このような不純物ドープの効果は、 GaN基 板の主面にリッジを形成しない場合でも、基板の裏面に電極を形成するときには有効 である。
[0085] 以上の方法で窒化物半導体層 120を形成し、図 11に示す構造を得た後、図 1に示 すように、 n—Al Ga N/GaN超格子クラッド層 108、 n— GaN光ガイド層 109、多
0.1 0.9
重量子井戸（MQW)活性層 110、 p— GaN光ガイド層 111、 p—Al Ga N/GaN
0.1 0.9 クラッド層 112、 p— GaN層 113を順次堆積する。その後、 p— GaN層 113と p— A1
0.1
Ga N/GaNクラッド層 112をリッジストライプ状に加工し、リッジの両脇を絶縁膜 11
0.9
3で覆う。その後、 p— GaN層 113のリッジストライプ上には p電極 114を形成し、配線 電極 117を形成する。 n GaN基板 101の裏面には n電極 116を形成する。
[0086] 本実施形態によれば、 GaN基板よりも転位密度が低減された窒化物半導体層 120 を GaN基板上に形成できるため、特性に優れた半導体レーザ素子を製造することが 可能になる。
[0087] (実施形態 2)
次に、図 17 (a)から（d)を参照しながら、本発明の第 2の実施形態を説明する。
[0088] 本実施形態と前述の実施形態 1との主たる相違点は、 n— GaN基板 101の面方位 および窒化物半導体層 120の形成工程にある。このため、以下においては、この相 違点のみを詳細に説明する。
[0089] まず、前述の実施形態について説明した工程と同様の工程により、図 17 (a)に示 す n_ GaN基板 101を用意する。ただし、本実施形態で用いる GaN基板 101の主面 法線方向はく 0001〉ではなぐく 11— 20 >である。この GaN基板 101の主面には 、く 0— 100 >に平行なストライプ状リッジが形成されてレ、る。
[0090] 次に、図 17 (b)に示すように、 MOVPE法により、第 1の n— GaN結晶 1401を GaN 基板 101のシード部 105上に成長させる。このとき、 MOVPEによる結晶成長時の温 度や νΖΠΙ比などの成長条件を調整することにより、図 17 (b)に示すように、シード 部 105に対して第 1の n_GaN結晶 1401を左右非対称に成長させることができる。 この後、実施形態 1について説明した方法と同様の方法により、図 17 (c)に示すよう に第 2の n_GaN結晶 1402を第 1の n_GaN結晶 1401上に成長させる。
[0091] このようにして第 1の η— GaN結晶 1401の中心をシード部 105の中心からシフトさ せると、図 17 (d)に示すように第 2の n_GaN結晶 1402の合体部 1403の位置が、 隣接する 2つのリッジ間に存在する凹部の中心からシフトすることになる。
[0092] シード部 105の近傍および合体部 1403の近傍には転位が比較的多いため、シー ド部 105と合体部 1403とが等しい間隔で交互に配列する場合、転位が比較的少な い領域は面内で略均等に分布することになる。
[0093] しかし、本実施形態のように合体部 1403を一定方向にシフトさせ、合体部 1403の 左側に位置するシード部 105へ近づけると、合体部 1403の右側に位置するシード 部 105と合体部 1403との間隔は拡大する。この間隔が拡大した領域では、転位が 比較的少ない。言い換えると、転位の多い領域を狭い領域内に偏らせることにより、 転位の少ない領域の幅を広げることができる。このようにして転位の少ない領域の幅 を広げることができると、この転位の少なレ、領域上方にレーザ素子の電流注入領域 を配置すること (位置合わせ）が容易になる。
[0094] 上記の実施形態 1および実施形態 2では、いずれも、第 2の n_GaN結晶 106を形 成するとき、 n型不純物である Siのみをドープしている力 S、本発明はこれに限定されな レ、。すなわち、第 2の n_GaN結晶 106を形成するとき、 n型不純物である Siとともに 、例えば Mgなどの p型不純物を同時にドープしてもよい。
[0095] 以下、図 18を参照しながら、このようなドーピングの効果を説明する。図 18は、スト ライプ状リッジの上面に位置するシード部上に GaN結晶を成長させる場合における 成長レートの縦 Z横比と Si濃度との関係を示すグラフである。このグラフは、 n型不純 物（Si)に加えて、 p型不純物である Mgを同時にドープした場合におけるデータを示 してレ、る。図 18のグラフと図 13のグラフと比較して明らかなように、 Mg濃度が 5 X 10 17cm— 3の場合の縦/横比は、 Mgを添加しない場合の縦/横比に比べて小さい。実 験によれば、 Mgおよび Siの同時添加により、 GaN結晶の横方向成長レートが約 3倍 以上に促進されることがわかった。このような性質を利用するため、本実施形態では、 第 2の n_GaN結晶 106を成長させるとき、 Mgおよび Siを同時にドープする。こうす ることにより、より短い時間で第 2の η— GaN結晶 106を相互に合体させることが可能 になる。
[0096] なお、 GaNの成長時に、 Sほたは Mgを GaN中にドープすれば、 GaN基板の主面 に垂直な方向（縦方向）の成長レートと、主面に平行な方向（横方向）の成長レートに 差異が生じることは、 MRS Internet J. Nitride Semicond. Res. 3、 8 (1998 年）に記載されている。この文献は、アイランド状に配列された多数の開口部を有す る窒化シリコンマスクをサファイア基板上に形成した後、選択成長法により、アイランド 状の GaN結晶を形成することを開示してレ、る。
[0097] このようなドーピングを行なうことにより、第 2の n— GaN結晶 106のうち第 1の n—G aN結晶 104の上面に縦方向に成長する部分を薄くすることができる。第 1の n— Ga N結晶 104の上部における第 2の n— GaN結晶 106の厚さは、図 1に示すように、 n -A1 Ga N/GaN超格子クラッド層 108の底面と第 1の n— GaN結晶 104の上面
0.1 0.9
との距離に相当する。このため、第 2の n— GaN結晶 106の p型不純物濃度は第 1の n— GaN結晶 104における p型不純物濃度よりも低ぐ第 2の n— GaN結晶 106の電 気抵抗は第 1の n— GaN結晶 104の電気抵抗よりも高い。このため、第 1の n—GaN 結晶 104の上面に縦方向に成長する第 2の n_GaN結晶 106の厚さは、できる限り 薄い方が好ましい。
[0098] 本実施形態によれば、第 2の n_GaN結晶 106の縦方向における成長レートよりも 横方向における成長レートを格段に高めることができるため、相対的に抵抗の高い第 2の n_GaN結晶 106を薄くでき、レーザ素子の抵抗を低減することができる。このた め、半導体レーザ素子の動作電圧を低下させ、ひいては素子の信頼性を向上させる こと力 Sできる。 [0099] なお、第 2の n— GaN結晶 106に p型不純物および n型不純物に両方をドープする と、第 2の n— GaN結晶 106の抵抗が増大する可能性がある。このため、第 2の n— G aN結晶 106を成長する際、 Siのみをドープする層と、 Mgのみをドープする層とを数 nm程度の周期で交互に積層し、超格子構造を形成してもよい。このような超格子構 造を形成すれば、異なる導電型の不純物をドープしても抵抗を下げることができる。
[0100] (実施形態 3)
以下、図 19を参照しながら、本発明の第 3の実施形態を説明する。
[0101] 本実施形態が実施形態 1と大きく異なる点は、第 2の n_GaN結晶 106を成長させ た後、 n_Al Ga N/GaN超格子クラッド層 108を形成する前に、第 2の n_GaN
0.1 0.9
結晶 106上に n_Al Ga NZGaN超格子コンタクト層 107を形成している点と、 p
0.1 0.9
電極および n電極を GaN基板の同一面側に配置している点にある。他の点では、実 施形態 1の構成と同様の構成を有しているため、各実施形態に共通する構成要素に ついては、詳細な説明を繰り返さないこととする。
[0102] 本実施形態では、 n—Al Ga N/GaN超格子コンタクト層 107上に、 n—Al Ga
0.1 0.9 0.1
N/GaN超格子クラッド層 108、 n— GaN光ガイド層 109、多重量子井戸（MQW)
0.9
活十生層 110、 p— GaN光ガイド層 111、 p—Al Ga N/GaNクラッド層 112、 p— G
0.1 0.9
aN層 113を積層した後、この積層体の一部を n—Al Ga N/GaN超格子クラッド
0.1 0.9
層 108が露出するまでエッチングする。そして、このエッチングにより露出した n—Al Ga N/GaN超格子クラッド層 108の表面に、例えば Ti/Alからなる n電極 116
0.1 0.9
およびを配線電極 118形成する。
[0103] 本実施形態によれば、前述の実施形態と同様に転位密度の低減された結晶が得ら れるため、半導体レーザ素子の信頼性が向上する。また本実施形態では電流が n— GaN基板 101を縦方向に流れないため、 η— GaN基板 101や第 2の η— GaN結晶 1 06の電気導電性を考慮する必要がなくなる。このため、不純物が意図的にドープさ れていないアンドープの GaN基板を用いてもよぐまた、優れた結晶性を得るという 観点から、第 2の n_GaN結晶 106にドープする不純物の種類や濃度、第 2の n_G aN結晶 106の厚さなどを決定すればよいので、設計の自由度が向上する。
[0104] 上記各実施形態では、 MOVPE法を用いて窒化物半導体を成長させている力 本 発明における結晶成長方法は、これに限定されず、ハイドライド気相成長法 (H— VP E法）や分子線エピタキシー法 (MBE法）等の他の半導体層成長方法を用いてもよ レ、。
[0105] また、ストライプ状リッジを基板の主面に直接的に形成する代わりに、基板の主面に 比較的低い温度で窒化物半導体からなるバッファ層を堆積し、そのバッファ層にスト ライプ状リッジを形成しても良い。
[0106] 上記各実施形態では、 EL〇工程によって窒化物半導体層 120を形成するとき、不 純物濃度を 2段階で切り替えることにより、第 1の n_GaN結晶 104と第 2の— GaN結 晶 106を形成している力 そのとき、窒化物半導体層 120を組成比の異なる結晶の 組み合わせによって形成しても良い。また、不純物濃度を 2段階で切り替える代わり に、 3段階以上の多段階で変化させても良いし、また連続的に変化させても良い。 産業上の利用可能性
[0107] 本発明によれば、信頼性の高い短波長光源を必要とする光記録装置、光ディスプ レイ（レーザディスプレイ)装置などに好適に用レ、られる半導体レーザ素子が提供さ れる。このような半導体レーザ素子は、レーザ加工や医用用装置に応用することも可 能である。
[0108] また、本発明は、短波長光を発する半導体素子の製造に限定されず、低欠陥の結 晶にチャネル領域を形成することが求められるトランジスタなどの半導体素子にも広く 適用される。

Claims

請求の範囲
[1] 窒化物半導体基板を用意する工程 (A)と、
前記窒化物半導体基板の主面に平行な上面を有する複数のストライプ状リッジを 前記窒化物半導体基板上に形成する工程 (B)と、
第 1の濃度で n型不純物を含有する Al Ga In N結晶（0≤x、 y、 z≤l : x + y + z= l
)を前記複数のストライプ状リッジの上面に選択的に成長させる工程（c)と、
前記第 1の濃度よりも低い第 2の濃度で n型不純物を含有する Al Ga In N結晶（0
≤x\ y\ z'≤l : x' +y' +z' = l)を前記 Al Ga In N結晶上に成長させ、隣接する
2つの Al Ga In N結晶を前記 Al Ga In N結晶で連結して 1つの窒化物半導体層 を形成する工程 (D)と、
を含む窒化物半導体の製造方法。
[2] 前記工程 (C)は、前記第 1の濃度で n型不純物を含有する Al Ga In N結晶を前 記窒化物半導体基板の主面に垂直な方向に成長させるとともに、前記主面に平行な 方向にも成長させ、それによつて前記 Al Ga In N結晶のストライプ幅を前記ストライ プ状リッジのストライプ幅よりも大きくする工程を含む請求項 1に記載の製造方法。
[3] 前記工程 (C)は、前記 Al Ga In N結晶が前記窒化物半導体基板の主面に垂直 な方向に成長するレートよりも高いレートで前記 Al Ga In N結晶を前記窒化物半導 体基板の主面に垂直な方向に成長させる工程を含む、請求項 1に記載の製造方法
[4] 前記工程 (B)を行なう前において、前記窒化物半導体基板の主面上にバッファ層 を成長させる工程を含む、請求項 1に記載の製造方法。
[5] 前記窒化物半導体基板の主面のうち、前記複数のストライプ状リッジが形成されて レ、なレ、領域は選択成長用マスクで覆われてレ、る、請求項 1に記載の製造方法。
[6] 前記バッファ層の上面のうち、前記複数のストライプ状リッジが形成されていない領 域は選択成長用マスクで覆われている、請求項 3に記載の製造方法。
[7] 前記選択成長用マスクは、各ストライプ状リッジの側面を覆い、各ストライプ状リッジ の上面を露出させている、請求項 5または 6に記載の製造方法。
[8] 前記工程（B)は、前記ストライプ状リッジの上面の幅を 1 μ m以上 400 μ m以下の 範囲に設定し、かつ、前記ストライプ状リッジの配列ピッチを 2 /i m以上 500 /i m以下 の範囲に設定する工程を含む、請求項 1に記載の製造方法。
[9] 前記工程 (C)は、前記第 1の濃度が 3 X 1018cm 3以上になるように前記 n型不純物 を前記 Al Ga In N結晶にドープしながら、前記 Al Ga In N結晶を成長させる工程を 含む、請求項 1に記載の製造方法。
[10] 前記工程 (D)は、前記第 2の濃度が 3 X 1018cm— 3を下回るように前記 n型不純物を 前記 Al Ga In N結晶にドープしながら、前記 Al Ga In N結晶を成長させる工程 を含む、請求項 9に記載の製造方法。
[11] 前記 Al Ga In N結晶にドープされた n型不純物は Siである請求項 1に記載の製造 方法。
[12] 前記 Al Ga In N結晶にドープされた n型不純物は、 Siおよび Zまたは Mgである 請求項 1に記載の製造方法。
[13] 前記窒化物半導体基板は n型不純物を含有している請求項 1に記載の製造方法。
[14] 前記窒化物半導体基板に含まれる n型不純物は Siおよび/または酸素である請求 項 13に記載の製造方法。
[15] 前記窒化物半導体基板に含まれる n型不純物は酸素であり、
前記 Al Ga In N結晶に含まれる前記 n型不純物は Siであり、前記第 1の濃度は 1
X 1019cm 3以下である、請求項 12に記載の製造方法。
[16] 前記工程 (C)は、前記ストライプ状リッジに垂直かつ基板主面に平行な方向におけ る前記 Al Ga In N結晶の成長レートが前記ストライプ状リッジに関して非対称となる ように前記 Al Ga In N結晶を成長させる工程を含む、請求項 1に記載の製造方法。
[17] 窒化物半導体基板を用意する工程 (A)と、
窒化物半導体基板の主面に平行な上面を有する複数のストライプ状シード部を前 記窒化物半導体基板上に形成する工程 (B)と、
Siを含有する Al Ga In N結晶（0≤ x、 y、 z≤ 1： X + y + z = 1 )を前記複数のストラ イブ状シード部の上面に選択的に成長させる工程 (c)と、
を含み、
前記ストライプ状リッジの上面と前記 Al Ga In N結晶との界面を含む領域に酸素 および Siの両方をドープする、窒化物半導体の製造方法。
[18] 主面に平行な上面を有する複数のストライプ状リッジを備えた窒化物半導体基板と 前記複数のストライプ状リッジの上面に設けられ、第 1の濃度で n型不純物を含有す る Al Ga In N結晶と、
隣接する 2つの Al Ga In N結晶を連結して 1つの窒化物半導体層を形成する Al ,
Ga In
Figure imgf000026_0001
でぁって、前記第 1の濃度より も低い第 2の濃度で n型不純物を含有する Al Ga In N結晶と、
を備えた窒化物半導体。
[19] 請求項 17に記載の窒化物半導体を用意する工程と、
前記窒化物半導体上に半導体積層構造を形成する工程と、
を含む窒化物半導体素子の製造方法。
[20] 主面に平行な上面を有する複数のストライプ状リッジを備えた窒化物半導体基板と 前記複数のストライプ状リッジの上面に設けられ、第 1の濃度で n型不純物を含有す る Al Ga In N結晶と、
隣接する 2つの Al Ga In N結晶を連結して 1つの窒化物半導体層を形成する Al ,
Ga In 佶晶（0≤ '、 '、2，≤1 ' + ' + 2' = 1)でぁって、前記第 1の濃度より も低い第 2の濃度で n型不純物を含有する Al Ga In N結晶と、
前記窒化物半導体層上に設けられた半導体積層構造と、
を備えた窒化物半導体素子。
[21] 前記第 1の濃度で n型不純物を含有する各 Al Ga In N結晶のストライプ幅は、各ス トライプ状リッジのストライプ幅よりも大きい請求項 20に記載の窒化物半導体素子。
[22] 前記 Al Ga In N結晶は、各ストライプ状リッジの側面には接触していない請求項 2
0に記載の窒化物半導体素子。
[23] 前記窒化物半導体基板において前記ストライプ状リッジが存在しない凹部領域と前 記 Al Ga In N結晶との間にはギャップが設けられている、請求項 20に記載の窒化 物半導体素子。
[24] 前記窒化物半導体基板の主面は、マスク層によって覆われており、 前記マスク層は、前記ストライプ状リッジの上面を露出させる開口部を有し、かつ、 前記ストライプ状リッジの側面を覆っている請求項 20に記載の窒化物半導体素子。
[25] 前記半導体積層構造は、
前記窒化物半導体層のバンドギャップよりも小さなバンドギャップを有する活性層と 前記活性層上に形成され、前記活性層のバンドギャップよりも大きなバンドギャップ を有する第 2の窒化物半導体層と、
前記活性層の一部に電流を狭窄する電流狭窄部と、
前記電流狭窄部を介して前記活性層の一部に電流を供給する電極構造と、 を備える請求項 20に記載の窒化物半導体素子。
[26] 前記電流狭窄部は、前記窒化物半導体基板における複数のストライプ状リッジの 間に存在する凹部の上に位置している、請求項 20に記載の窒化物半導体素子。
PCT/JP2005/007525 2004-04-27 2005-04-20 窒化物半導体素子およびその製造方法 Ceased WO2005106977A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/568,336 US7846820B2 (en) 2004-04-27 2005-04-20 Nitride semiconductor device and process for producing the same
JP2006512748A JPWO2005106977A1 (ja) 2004-04-27 2005-04-20 窒化物半導体素子およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004131918 2004-04-27
JP2004-131918 2004-04-27

Publications (1)

Publication Number Publication Date
WO2005106977A1 true WO2005106977A1 (ja) 2005-11-10

Family

ID=35241949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/007525 Ceased WO2005106977A1 (ja) 2004-04-27 2005-04-20 窒化物半導体素子およびその製造方法

Country Status (4)

Country Link
US (1) US7846820B2 (ja)
JP (1) JPWO2005106977A1 (ja)
CN (1) CN100454597C (ja)
WO (1) WO2005106977A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235119A (ja) * 2011-04-29 2012-11-29 Qinghua Univ 発光ダイオードの製造方法
JP2012235120A (ja) * 2011-04-29 2012-11-29 Qinghua Univ 発光ダイオードの製造方法
JP2021530856A (ja) * 2018-07-09 2021-11-11 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. 発光装置及びその製造方法
WO2022270309A1 (ja) * 2021-06-21 2022-12-29 京セラ株式会社 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器
WO2024204391A1 (ja) * 2023-03-27 2024-10-03 京セラ株式会社 半導体基板、および半導体基板の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198763B1 (ko) * 2006-03-23 2012-11-12 엘지이노텍 주식회사 기둥 구조와 이를 이용한 발광 소자 및 그 형성방법
JP2009167066A (ja) * 2008-01-18 2009-07-30 Sumitomo Electric Ind Ltd 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
DE102008010511B4 (de) * 2008-02-22 2023-08-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
US8283677B2 (en) * 2008-03-28 2012-10-09 Panasonic Corporation Nitride semiconductor light-emitting device
JP2009283807A (ja) * 2008-05-26 2009-12-03 Canon Inc 窒化物半導体層を含む構造体、窒化物半導体層を含む複合基板、及びこれらの製造方法
CN102160145B (zh) * 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
CN102884644B (zh) * 2010-03-01 2016-02-17 夏普株式会社 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102117869B (zh) * 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
US9601657B2 (en) * 2011-03-17 2017-03-21 Epistar Corporation Light-emitting device
KR101761309B1 (ko) * 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
WO2012163299A1 (zh) * 2011-06-03 2012-12-06 王楚雯 外延片及其形成方法以及半导体结构的形成方法
CN102263178A (zh) * 2011-06-03 2011-11-30 王楚雯 外延片及其形成方法
EP2888757A1 (en) * 2012-08-23 2015-07-01 Sixpoint Materials Inc. Composite substrate of gallium nitride and metal oxide
FR2997558B1 (fr) * 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
KR101987056B1 (ko) * 2012-11-07 2019-06-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN103811537B (zh) * 2014-03-05 2018-02-27 上海新储集成电路有限公司 一种大尺寸晶圆及其制备方法
FR3056825B1 (fr) * 2016-09-29 2019-04-26 Soitec Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
JP6356315B1 (ja) 2017-05-29 2018-07-11 株式会社サイオクス 窒化物結晶基板、半導体積層物、半導体積層物の製造方法および半導体装置の製造方法
EP3794632A4 (en) * 2018-05-17 2022-06-01 The Regents of the University of California PROCEDURE FOR SHARING A BAR FROM ONE OR MORE DEVICES
KR102724445B1 (ko) * 2018-10-08 2024-11-01 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
CN112750904B (zh) 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件
JP6971415B1 (ja) * 2020-12-29 2021-11-24 京セラ株式会社 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
CN115275775B (zh) * 2022-07-29 2026-02-17 全磊光电股份有限公司 一种低损耗dfb激光器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2002100579A (ja) * 2000-07-17 2002-04-05 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法
JP2002231997A (ja) * 2001-01-31 2002-08-16 Sharp Corp 窒化物系半導体発光素子
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2002289539A (ja) * 2001-03-27 2002-10-04 Sony Corp 窒化物半導体素子及びその作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2258080C (en) * 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
WO2002065556A1 (en) * 2001-02-15 2002-08-22 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2002100579A (ja) * 2000-07-17 2002-04-05 Nichia Chem Ind Ltd 窒化物半導体基板及びその製造方法
JP2002231997A (ja) * 2001-01-31 2002-08-16 Sharp Corp 窒化物系半導体発光素子
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2002289539A (ja) * 2001-03-27 2002-10-04 Sony Corp 窒化物半導体素子及びその作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAFFOUZ S, BEAUMONT B. AND GIBART P. ET AL.: "Effect of Magnesium and Silicon on the lateral overgrowth of GaN patterned substrates by Metal Organic Vapor Phase Epitaxy.", NITRIDE SEMICONDUCTOR RESEARCH, 1998, XP001203902 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235119A (ja) * 2011-04-29 2012-11-29 Qinghua Univ 発光ダイオードの製造方法
JP2012235120A (ja) * 2011-04-29 2012-11-29 Qinghua Univ 発光ダイオードの製造方法
JP2021530856A (ja) * 2018-07-09 2021-11-11 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. 発光装置及びその製造方法
JP7436371B2 (ja) 2018-07-09 2024-02-21 ソウル バイオシス カンパニー リミテッド 発光装置
US12176458B2 (en) 2018-07-09 2024-12-24 Seoul Viosys Co., Ltd. Light emitting device and manufacturing method thereof
WO2022270309A1 (ja) * 2021-06-21 2022-12-29 京セラ株式会社 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器
WO2024204391A1 (ja) * 2023-03-27 2024-10-03 京セラ株式会社 半導体基板、および半導体基板の製造方法

Also Published As

Publication number Publication date
JPWO2005106977A1 (ja) 2008-03-21
US7846820B2 (en) 2010-12-07
CN100454597C (zh) 2009-01-21
CN1961432A (zh) 2007-05-09
US20070217460A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
CN100454597C (zh) 氮化物半导体元件及其制造方法
JP4880456B2 (ja) 窒素化合物系半導体装置およびその製造方法
JP5280439B2 (ja) 半導体層構造
JP4928874B2 (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
US7596160B2 (en) Nitride semiconductor lasers and its manufacturing method
JP2001308462A (ja) 窒化物半導体素子の製造方法
JP2000349398A (ja) 窒化物半導体発光素子及びその製造方法
US7816696B2 (en) Nitride semiconductor device and method for manufacturing same
US8487327B2 (en) Group-III nitride semiconductor device, epitaxial substrate, and method of fabricating group-III nitride semiconductor device
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP4822674B2 (ja) 窒化物半導体素子およびその製造方法
US8445303B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5332955B2 (ja) Ｉｉｉ族窒化物半導体レーザ
JP2004165550A (ja) 窒化物半導体素子
JP4760821B2 (ja) 半導体素子の製造方法
JP2009059740A (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
US9859457B2 (en) Semiconductor and template for growing semiconductors
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP2001126991A (ja) 窒化物半導体の成長方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP5679699B2 (ja) 窒化物半導体発光素子
JP2006013051A (ja) 窒化物半導体素子および製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006512748

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11568336

Country of ref document: US

Ref document number: 2007217460

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580013357.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11568336

Country of ref document: US