WO2006117954A1 - Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造 - Google Patents

Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造 Download PDF

Info

Publication number
WO2006117954A1
WO2006117954A1 PCT/JP2006/306676 JP2006306676W WO2006117954A1 WO 2006117954 A1 WO2006117954 A1 WO 2006117954A1 JP 2006306676 W JP2006306676 W JP 2006306676W WO 2006117954 A1 WO2006117954 A1 WO 2006117954A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring material
alloy
layer
semiconductor layer
wiring circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/306676
Other languages
English (en)
French (fr)
Inventor
Hironari Urabe
Yoshinori Matsuura
Takashi Kubota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Kinzoku Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2005/015697 external-priority patent/WO2006117884A1/ja
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to DE602006020265T priority Critical patent/DE602006020265D1/de
Priority to AT06730624T priority patent/ATE499455T1/de
Priority to EP06730624A priority patent/EP1878809B1/en
Publication of WO2006117954A1 publication Critical patent/WO2006117954A1/ja
Priority to US11/851,804 priority patent/US7755198B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/10—Alloys based on aluminium with zinc as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour

Definitions

  • the present invention relates to an A1-based alloy wiring material used for an element of a display device such as a liquid crystal display, and in particular, an Al—Ni—B alloy wiring material suitable for a display device including a thin film transistor and a transparent electrode. It relates to the element structure used.
  • A1 aluminum
  • A1-based alloy wiring materials made of aluminum (hereinafter sometimes simply referred to as “A1”) alloy have been widely used as a constituent material for display devices such as thin-screen televisions typified by liquid crystal displays.
  • the reason for this is that the specific resistance value of the A1-based alloy wiring material is low and the wiring process is easy.
  • TFT thin film transistor
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • An element is composed of a transparent electrode (hereinafter sometimes referred to as a transparent electrode layer) and a wiring circuit (hereinafter also referred to as a wiring circuit layer) formed from an A1-based alloy wiring material.
  • a transparent electrode hereinafter sometimes referred to as a transparent electrode layer
  • a wiring circuit hereinafter also referred to as a wiring circuit layer
  • n + -Si phosphorus-doped semiconductor layer
  • the wiring circuit and the transparent A refractory metal material such as molybdenum (Mo) or titanium (Ti) is formed between the electrodes as a so-called cap layer.
  • the thermal process during the manufacturing process prevents the interdiffusion of A1 and Si between the semiconductor layer and the wiring circuit.
  • the same refractory metal material such as molybdenum (Mo) and titanium (Ti) as the cap layer is interposed! /.
  • FIG. Figure 1 shows a schematic cross-sectional view of an a-Si TFT for a liquid crystal display.
  • This TFT structure In this case, an electrode wiring circuit layer 2 made of an A1-based alloy wiring material constituting the gate electrode portion G and a cap layer 3 having a force such as Mo and Mo—W are formed on the glass substrate 1.
  • the gate electrode portion G is provided with a SiNx gate insulating film 4 as a protection. Further, on this gate insulating film 4, an a-Si semiconductor layer 5, a channel protective film layer 6, an n + -Si semiconductor layer 7, a cap layer 3, an electrode wiring circuit layer 2, and a cap layer 3 are sequentially deposited.
  • a drain electrode portion D and a source electrode portion S are provided by appropriately forming a pattern.
  • the drain electrode portion D and the source electrode portion S are covered with a surface flattening resin or SiNx insulating film 4. Further, on the source electrode portion S side, a contact hole CH is provided in the insulating layer 4, and a transparent electrode layer 7 ′ of ITO or IZO is formed in that portion.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2003-89864
  • an A1-based alloy wiring material that satisfies the following characteristics is required.
  • Gate in the device structure of Figure 1 For the electrode wiring circuit layer 2 of the electrode G, it is necessary to be able to directly join with a transparent electrode layer such as ITO in the lead-out wiring portion, although not shown in the drawing, and preferably satisfy heat resistance of 350 ° C or higher. Is required. The reason is that a high temperature thermal history is added when forming the gate insulating film formed on the gate electrode G, so that the electrode wiring circuit layer causes defects such as hillocks even at a temperature of 350 ° C or higher. This is because there is a need for such heat resistance.
  • the electrode wiring circuit layer 2 of the drain electrode portion D and the source electrode portion S in the element structure of FIG. 1 can be directly joined to a transparent electrode layer such as ITO, and n + -Si or the like It is required that direct bonding with the semiconductor layer is possible. In direct bonding with a semiconductor layer such as n + -Si, diffusion of A1 and Si is not required even when a thermal history of 200 ° C or higher is applied. Further, the electrode wiring circuit layer 2 of the drain electrode portion D and the source electrode portion S is required to have heat resistance that does not cause defects such as hillocks even when a thermal history of about 250 ° C. is applied.
  • the A1 alloy wiring material that forms the gate electrode part G, drain electrode part D, source electrode part S and other wiring parts naturally has a low specific resistance, that is, 10 ⁇ 'cm.
  • a specific resistance value that is, 5 ⁇ 'cm or less.
  • A1 alloy wiring materials that satisfy all of these required characteristics are highly desired! This is the current situation.
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2004-214606
  • the present invention has been made against the background described above, and in a display device including a thin film transistor and a transparent electrode layer, direct contact with a transparent electrode layer such as ITO or IZO is possible. At the same time, it provides A1 alloy wiring materials that can be directly bonded to semiconductor layers such as n + -Si.
  • a display device element having a structure in which a wiring circuit layer formed of an A1-based alloy wiring material is directly bonded to a transparent electrode layer or a semiconductor layer, an increase in contact resistance value or a bonding failure when directly bonded is achieved. We propose an element structure of a display device that does not occur.
  • the nickel content is the atomic percentage Xat% of nickel
  • the boron content is the atomic percentage Yat%.
  • Al—Ni— ⁇ alloy wiring material that is in the range of the area satisfying each of the formulas, with the balance being aluminum.
  • the Al—Ni—B alloy wiring material in the present invention may be mixed in, for example, a material manufacturing process, a wiring circuit forming process, an element manufacturing process, or the like, as long as it does not deviate from the effects described below. It does not prevent the mixing of certain gas components and other inevitable impurities.
  • Nickel has an effect of forming an intermetallic compound with aluminum by heat treatment to improve bonding characteristics in direct bonding with the transparent electrode layer.
  • high nickel content As a result, the specific resistance of the wiring circuit itself becomes high and becomes impractical.
  • the nickel content if the nickel content is low, the amount of intermetallic compounds produced with aluminum decreases, making direct bonding to the transparent electrode layer impossible, and heat resistance (a deterrent effect against the occurrence of plastic deformation of the A1-based alloy wiring material due to heat). ) Also tends to decrease. For these reasons, the nickel content must satisfy the above formula (1).
  • the nickel content exceeds 10.0 &%, the specific resistance value of the wiring material becomes too large and a dimple-like defect called dimple is easily formed on the surface of the wiring material. There is a tendency that heat resistance cannot be secured.
  • a so-called hillock protrusion is likely to be formed on the surface of the wiring material, and heat resistance tends not to be ensured.
  • This dimple is a micro-dent-like defect formed on the surface of the material due to stress strain generated when heat-treating the A1 alloy wiring material. When this dimple is generated, it adversely affects the bonding characteristics and Reliability decreases.
  • hillocks are the opposite of dimples, and are forces that are projections formed on the surface of the material due to the stress and strain generated when heat-treating an A1-based alloy wiring material. This will adversely affect the bonding reliability.
  • These dimples and hillocks are common in that they are plastic deformation of the A1 alloy wiring material due to heat. This phenomenon is collectively called stress migration.
  • A1 alloy wiring material depends on the level of occurrence of these defects. The heat resistance of can be judged.
  • the inventors of the present application reliably prevent mutual diffusion of A1 and Si at the bonding interface even in a thermal process at a temperature exceeding 240 ° C when directly bonded to the semiconductor layer. In order to do so, it was found that the above formula (3) must be satisfied. They found that the above formula (4) must be satisfied in order to reliably maintain the specific resistance of the Al—Ni—B alloy wiring material itself at 10 ⁇ cm or less.
  • the dimple is a minute dent-like defect formed on the surface of the wiring material when the Al—Ni—B alloy wiring material is heat-treated. After performing the prescribed heat treatment on the Ni-B alloy wiring material, the surface of the material was observed and the generated dimples (0.3 to 0.5 m) were investigated. In this dimple investigation, the area of all the dimples generated in the observation field of view was obtained, and the area ratio of the dimples in the observation field of view was used as the dimple generation rate.
  • the above-mentioned (1) to (4 ) If the nickel content is 4.0% or more and the boron content is 0.80at% or less within the range satisfying the formula, dimple generation occurs even when heat treatment is performed at 350 ° C for 30 minutes. It was found that the survival rate can be suppressed to 1.6% or less. It is desirable that this dimple should not be generated as much as possible. If this dimple generation rate is low, even if it passes through a thermal process in the element manufacturing process of the display device, it is a bonded interface directly bonded to the semiconductor layer or transparent electrode layer. In this case, a bonding defect or the like is generated, and the bonding reliability is improved.
  • the dimple generation rate is suppressed to 1.6% or less, for example, the on / off ratio (onZoff ratio) of a TFT having a structure directly bonded to a semiconductor layer is stabilized, and connection reliability is improved. It is considered a thing.
  • the Al—Ni—B alloy wiring material according to the present invention is suitable for direct bonding to a semiconductor layer or a transparent electrode layer, for example, a high melting point metal material such as Mo is applied to the semiconductor layer side. Cap layer This does not prevent application in the provided element structure.
  • the A1-Ni-B alloy wiring material according to the present invention according to the present invention as a so-called reflective film. .
  • the inventors of the present application among the ranges satisfying the above formulas (1) to (4), the nickel content is 4.0 at% to 6. Oat% and the boron content is 0.20 at%. It was found that when it is ⁇ 0.8 at%, it becomes a particularly suitable Al—Ni—B alloy wiring material when directly bonding to a semiconductor layer.
  • This deteriorated layer tends to be generated more easily as the heat treatment temperature becomes higher, and it is desirable that the deteriorated layer should not be generated by heat treatment (30 minutes) at 200 ° C. or higher.
  • the nickel content is 4.0 at% to 6. Oat%, and boron is contained.
  • the specific resistance of the wiring material itself is 5 ⁇ cm or less.
  • the nickel content is 4.0 at% to 6. Oat% in the range satisfying the above formulas (1) to (4). If the boron content is in the composition range of 0.20 at% to 0.80 at%, when the semiconductor layer surface roughness value before direct bonding is 1, the semiconductor layer that is directly bonded and exposed after heat treatment is exposed. It was further found that the surface roughness value can be changed by 1.5 times or less.
  • the amount of change in the surface roughness of the semiconductor layer is not clearly understood as a parameter directly related to the interdiffusion between Si and A1, the higher the heat treatment temperature, the more It has been confirmed that the amount of change is large.
  • changes in the surface state of the semiconductor layer are expected to affect the switching characteristics of TFTs. In other words, it is presumed that this leads to a change in the on / off ratio (onZoff ratio) in the TFT, and the surface state of the semiconductor layer does not change much even if heat treatment is performed with direct bonding to the semiconductor layer. It is expected that the switching characteristics can be maintained well.
  • the surface roughness Rz of the semiconductor layer exposed by peeling off the A1-based alloy wiring material is set to 1 when the surface roughness value of the semiconductor layer before direct bonding is 1.
  • a change of 1.5 times or less of the previous semiconductor layer surface roughness value is considered to ensure sufficient connection reliability in consideration of TFT switching characteristics.
  • the surface roughness Rz is adopted when specifying the surface state, but the surface property parameters described in JIS B0601 etc.
  • parameters such as surface roughness Ra (arithmetic mean roughness) can be employed.
  • the inventors of the present application relate to an element structure of a display device having a structure in which an A1-based alloy wiring material is directly bonded to a transparent electrode layer or a semiconductor layer.
  • the surface roughness Ra of the A1-based alloy film was studied as a cause of poor bonding, and the A1—Ni—B alloy constituting the wiring circuit directly bonded to the semiconductor layer and Z or transparent electrode layer was studied.
  • the surface roughness Ra of the Al—Ni—B alloy film formed from the Al-based alloy wiring material of the present invention is less than 2.OA, the bonding strength is low when the transparent electrode layer is directly bonded, 20. Above OA, it was found that the tendency of contact resistance value to increase was prominent.
  • the surface roughness Ra is the surface roughness of the Al—Ni—B alloy film after film formation.
  • the deposited Al-Ni-B alloy film has a structure in which a semiconductor layer is further formed in the case of a staggered structure or a transparent electrode layer is formed in the case of an inverted staggered structure. .
  • the surface roughness Ra is obtained by performing non-contact measurement with an atomic force microscope (AFM) and calculating Ra according to JIS B0601-1982.
  • the film thickness is 1000 A to 3000 A. If the Al—Ni—B alloy film thickness is less than 1000 A, it will be difficult for the effective resistance value when the wiring circuit is formed to satisfy a practical level, and if it exceeds 3000 A, the Al—Ni—B This is because the coverage of the upper layer laminated on the alloy film becomes non-uniform, and it tends to be difficult to form a practical element structure.
  • the wiring circuit layer formed of the Al—Ni—B alloy wiring material of the present invention is dispersed and precipitated in the wiring circuit layer when the element is formed. It was found that the precipitates were uniformly dispersed without segregation.
  • the proper shape can be obtained due to the difference in etching speed between the part where the prayer is generated and the part where no segregation occurs. It may happen that a wiring circuit cannot be formed.
  • the wiring circuit layer formed of the Al—Ni—B alloy wiring material of the present invention when the element is constituted, Ni compound is dispersed and precipitated. On the line segment perpendicular to the wiring circuit layer thickness direction in the section of the wiring circuit layer, the abundance ratio is 25% to 45% in the thickness direction of the wiring circuit layer. In other words, the Ni composite does not tend to segregate over the entire thickness of the wiring circuit layer (see Fig. 6). Therefore, it is not necessary to specify the location where the transparent electrode layer or semiconductor layer is directly bonded, as in the A 1 Ni—Nd alloy wiring material described above, and a wiring circuit having an appropriate circuit shape can be reliably formed by etching. It becomes.
  • Ni compound dispersed and precipitated in the wiring circuit layer formed of the Al—Ni—B alloy wiring material according to the present invention is mainly an Al Ni phase intermetallic compound.
  • the present inventors are Ni compounds
  • the nickel content is set to an atomic percentage Xat% of nickel, and the boron content is set to boron atoms.
  • the percentage is Yat%, it is preferable to use a sputtering target that is in the range of the region satisfying the above formulas (1) to (4) and the balance being aluminum.
  • the nickel content is 4.0 at% to 6. Oat% and the boron content is 0.20 at% to 0.80 at%. If it is a target, a wiring circuit that is extremely suitable for direct bonding to a semiconductor layer can be easily realized.
  • a sputtering target having such a composition is used, an Al—Ni—B alloy thin film having almost the same composition as the force target composition, which may be somewhat affected by the film formation conditions during sputtering, can be easily formed.
  • a wiring circuit may be formed by the aerosol deposition method using alloy particles having the A1—Ni—B alloy composition power of the present invention, which may be a dry method such as vapor deposition or spray homing, as a wiring material. And forming a wiring circuit by an ink jet method.
  • FIG. 1 is a schematic sectional view of a TFT.
  • FIG. 4 is a schematic oblique view of a test sample in which an ITO (IV) electrode layer and an Al alloy electrode layer are crossed and laminated.
  • FIG. 5 Schematic of TEM observation photograph in the case of A1-2. Oat% Ni- Oat% Nd alloy.
  • FIG. 6 Schematic of TEM observation photograph in the case of A1-5. Oat% Ni-0. 4at% B alloy.
  • FIG. 7 is a measurement graph of the abundance ratio of Ni compounds.
  • A1—Ni—B alloy wiring materials having respective compositions of the examples and comparative examples shown in Table 1 were formed by sputtering, and the characteristics of the films were evaluated.
  • the sputtering target was prepared by mixing aluminum with metals of each composition shown in Table 1, dissolving and stirring in a vacuum, forging in an inert gas atmosphere, rolling and molding the obtained ingot, A surface produced by processing the surface to be sputtered was used.
  • the characteristics of the film in each composition listed in Table 1 are as follows: Si diffusion heat resistance when directly bonded to the semiconductor layer, specific resistance of the film, 350 ° C heat resistance of the film, ITO contact when directly bonded to the transparent electrode layer Conformity and IZO bondability were performed. The results are shown in Tables 1 and 2. [0036] [Table 1]
  • Example 1 2 4 0 ⁇ ⁇ ⁇ Example 2 2 4 0 ⁇ ⁇ ⁇ Example 3 3 0 0 ⁇ ⁇ ⁇ Example 4 3 3 0 ⁇ ⁇ ⁇ Example 5 3 3 0 ⁇ ⁇ ⁇ Example 6 3 3 0 ⁇ ⁇ ⁇ Example 7 3 3 0 ⁇ ⁇ ⁇ Example 8 3 3 0 ⁇ ⁇ ⁇ Example 9 2 4 0 ⁇ ⁇ ⁇ Example 10 2 6 0 ⁇ ⁇ ⁇ Example 11 3 0 0 ⁇ ⁇ ⁇ Example 12 3 3 3 0 ⁇ ⁇ ⁇ Example 13 3 3 0 ⁇ ⁇ ⁇ Example 14 3 3 0 ⁇ ⁇ ⁇ Comparative Example 1 1 7 0 XXX Comparative Example 2 1 7 0 XXX Comparative Example 3 1 8 0 XXX Comparative Example 4 2 0 0 X ⁇ ⁇ Comparative Example 5 2 5 0 X ⁇ ⁇ Comparative Example 6 3 0 0 X ⁇ ⁇ Comparative Example
  • Si diffusion heat resistance As an evaluation sample of this property, an n — Si semiconductor layer (30 OA) is formed on a glass substrate by CVD, and sputtering is performed on the semiconductor layer (magnetron sputtering equipment, input power 3.OWatt / cm 2 , an argon gas flow rate of 100 sccm, and an argon pressure of 0.5 Pa) were used in which each composition film (2000 A) shown in Table 1 was formed. Then, after setting the heat treatment temperature of the evaluation sample every 10 ° C in the temperature range of 150 to 350 ° C and performing heat treatment for 30 minutes in a nitrogen gas atmosphere, the phosphoric acid-based A1 etching solution (Kanto Made by Gakaku Co., Ltd.
  • A1 mixed acid etchant with liquid temperature of 32 ° C Z composition (volume ratio) Phosphoric acid: succinic acid: acetic acid: water 16: 1: 2: 1 Only each of the composition films was dissolved to expose the semiconductor layer. The exposed surface of the semiconductor layer was observed with an optical microscope (200 times) to investigate whether or not interdiffusion between Si and A1 occurred.
  • FIG. 2 and FIG. 3 show representative optical micrographs on the exposed semiconductor layer surface.
  • Fig. 2 shows the surface of the semiconductor layer where no interdiffusion is observed
  • Fig. 3 shows traces of interdiffusion (black spots in the photo).
  • Si diffusion heat resistance the sample with black spots as shown in Fig. 3 is regarded as defective, and among the samples with no mutual diffusion as shown in Fig. 2, the highest heat treatment temperature value is set to Si diffusion heat resistance.
  • Table 2 shows the index values for sex assessment.
  • Specific resistance of film The specific resistance value of each composition film shown in Table 1 is obtained by forming a single film (thickness of about 0.3 m) on a glass substrate by sputtering (conditions are the same as above), After heat treatment at 300 ° C. for 30 minutes in a gas atmosphere, the measurement was performed with a four-terminal resistance measuring device.
  • Heat resistance at 350 ° C The heat resistance of each composition film described in Table 1 is that a single film (thickness of about 0.3 m) is formed on a glass substrate by sputtering (the conditions are the same as above), and nitrogen is added.
  • the film surface was observed with a scanning electron microscope (SEM: 10,000 times) after heat treatment for 30 minutes at a temperature in the range of 100 ° C to 400 ° C in a gas atmosphere.
  • SEM scanning electron microscope
  • ITO bonding property This ITO bonding property forms a ⁇ (In O-10wt% SnO) electrode layer (1000 A thickness, circuit width 10 m) on a glass substrate as shown in the schematic perspective view of FIG. And each on it
  • Evaluation was made using a test sample (Kelvin device) formed so as to cross the composition film layer (2000 A thickness, circuit width 10 ⁇ m).
  • an A1 alloy film having a thickness of 2000 A was formed on a glass substrate under the sputtering conditions using each A1 alloy target having the above composition.
  • the substrate temperature during sputtering was set as shown in Table 6 to perform each film formation.
  • the surface of each A1 alloy film is coated with a resist (OFPR800: Tokyo Ohka Kogyo Co., Ltd.), and a pattern film for forming a 10 m wide circuit is placed on the surface and exposed to light. .
  • the film was developed with an alkali developer containing C tetramethylammonium and id-oxide (hereinafter abbreviated as TMAH developer).
  • circuit formation is performed with a phosphoric acid mixed acid etching solution (manufactured by Kanto Chemical Co., Ltd.), and the resist is removed with a dimethyl sulfoxide (hereinafter abbreviated as DMSO) stripping solution.
  • DMSO dimethyl sulfoxide
  • the substrate on which the 10 ⁇ m-wide A1 alloy film circuit was formed was subjected to pure water cleaning and drying treatment, and an SiNx insulating layer (thickness 4200 A) was formed on the surface.
  • This insulating layer was formed using a sputtering device under sputtering conditions of input power RF3.OWatt / cm 2 , argon gas flow rate 90 sccm, nitrogen gas flow rate 10 sccm, pressure 0.5 Pa, substrate temperature 300 ° C.
  • a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd .: TFR-970
  • a pattern film for opening a contact hole of 10 m ⁇ 10 m square is arranged to perform an exposure process.
  • TMAH developer CF dry etching gas
  • Contact hole formation condition is CF gas flow rate 5
  • the pressure was 0 sccm
  • the oxygen gas flow rate was 5 sccm
  • the pressure was 4.0 Pa
  • the output was 150 W.
  • the resist was stripped with the DMSO stripper described above. Then, the remaining stripping solution was removed using isopropyl alcohol, and then washed with water and dried. For each sample after the resist removal process, the ITO target (composition In O-10wt% Sn
  • the bright electrode layer was formed by sputtering (substrate temperature 70 ° C, input power 1.8 WattZcm 2 , argon gas flow rate 80 sccm, oxygen gas flow rate 0.7 sccm, pressure 0.37 Pa), and an ITO film with a thickness of 100 A was formed. Formed.
  • the ITO film surface is coated with a resist (manufactured by Tokyo Ohka Kogyo Co., Ltd .: OFPR800), exposed by placing a pattern film, developed with TMAH developer, and oxalic acid mixed acid.
  • a 10 m wide circuit was formed with an etching solution (manufactured by Kanto Chemical Co., Ltd .: ITO05N).
  • the resist was removed with a DMSO stripping solution.
  • Each test sample obtained by the manufacturing method as described above was subjected to a heat treatment at 250 ° C for 30 minutes in the air atmosphere.
  • the resistance was measured by energization (3 mA).
  • the resistance measurement conditions at this time were the so-called life acceleration test conditions in an atmosphere of 85 ° C.
  • life acceleration test conditions the time (failure time) during which each test sample changed to a resistance value that was 100 times the initial resistance value at the start of measurement was examined.
  • a test sample that failed even after 250 hours under this accelerated life test condition was rated as “Good”.
  • the test sample that failed in 250 hours or less under the accelerated life test conditions was designated as evaluation X.
  • JIS C 5003 1974, reference (book title “Efficient method of accelerated reliability test and its practice”: edited by Yoji Kanuma, publisher, Japan Techno Center Co., Ltd.) ).
  • IZO bondability This IZO bondability is similar to the IZO bondability evaluation described above.
  • Test sample (Kelvin device) formed to cross each A1 alloy film layer (2000 A thickness, circuit width 50 ⁇ m) on the electrode layer (1000 A thickness, circuit width 50 ⁇ m) was used to evaluate.
  • the test sample was prepared under the same conditions as the ITO bondability.
  • the resistance of this test sample was measured under the same life acceleration test conditions as in the case of the ITO bondability, and IZO bondability was evaluated from the results of the life acceleration test.
  • the evaluation criteria were the same as the ITO bondability.
  • the specific resistance value is 10 ⁇ cm or less, and Comparative Example 9 out of the composition range of the present invention is compared. In Example 11 and Comparative Example 12, the specific resistance value exceeded 10 ⁇ cm. Also shown in Table 2. As can be seen, the Al-Ni-B alloy wiring material of each example has a Si diffusion heat resistance of 240 ° C or higher, and even at a high temperature of 330 ° C, interdiffusion between A1 and Si was observed at the bonding interface. There was nothing. As shown in Table 2, it was confirmed that the Al—Ni—B alloy wiring material of each example can be directly joined to the ITO and IZO transparent electrode layers.
  • this Si diffusion heat resistance is 240 to 300 ° C, considering the thermal history applied when forming an insulating layer by CVD, which is desired not to occur in a heat treatment of 200 ° C or higher in practice. It is desirable that the altered layer does not occur even in the high temperature range. Furthermore, it is desirable to have Si diffusion heat resistance at 330 ° C or higher in order to provide a sufficient range of manufacturing conditions to which each thermal history is applied in the device manufacturing process.
  • Comparative Examples 1 to 3 it was confirmed that all the characteristics other than the specific resistance were practically insufficient.
  • Comparative Examples 4 and 5 of the Al-Ni alloy the bonding characteristics with the transparent electrode layer are good, but the characteristics are insufficient in heat resistance and Si diffusion heat resistance, and the comparative example has a high Ni content.
  • the specific resistance of the film exceeded 10 ⁇ cm.
  • Comparative Examples 7 to 12 which are outside the composition range of the present invention, there is a problem in direct bonding with ITO (Comparative Example 7), and Si diffusion heat resistance is 200 ° C or less (Comparison) In Example 8, Comparative Example 10), the specific resistance value exceeded 10 Qcm (Comparative Example 9, Comparative Example 11, Comparative Example 12), and the film was powerful even though it was not totally satisfactory. Further, in Comparative Example 13 containing silicon (Si) instead of nickel, the bonding property with the transparent electrode layer, which is not sufficient by the Si diffusion heat resistance, was also deteriorated.
  • Si silicon
  • the conventional Al-Ni-C alloy wiring material proposed by the applicant of the present application (Comparative Example 14 and Comparative Example 15) has no problem in bonding with the transparent electrode layer, but has heat resistance and Si diffusion heat resistance. It was confirmed that the characteristics were insufficient.
  • Second Embodiment In this second embodiment, the relationship between the heat resistance of the film and the bonding characteristics of the semiconductor layer is further detailed regarding the composition range of the A1-Ni—B alloy wiring material according to the present invention. The result of detailed examination will be described. Tables 3 to 5 show the specific resistance value of the film, the dimple generation rate of the film when the nickel content and boron content are changed, the occurrence of the altered layer when directly connected to the semiconductor layer, and The result of examining the amount of change in the roughness of the semiconductor layer surface is shown.
  • composition Roughness change Composition Roughness change
  • Table 3 shows the specific resistance value and dimple generation rate of the film in each composition.
  • the measurement conditions of the specific resistance value of the film are the same as in the first embodiment.
  • the dimple generation rate is a result obtained by SEM observation of each evaluation sample with heat treatment temperatures of 350 ° C. and 400 ° C. under the same conditions as the heat resistance evaluation in the first embodiment.
  • the heat resistance evaluation in the second embodiment the occurrence rate of dimples was examined for a more detailed examination than the heat resistance evaluation in the first embodiment.
  • This dimple occurrence rate is determined by detecting the dimples that are indentations (diameter: 0.3 m to 0.5 m) on the observation surface, calculating the size and number of power the area occupied by the dimples, and This is a value substituted for the area ratio obtained for the ratio.
  • the dimple area was calculated by binarizing the hollow portion existing on the observation surface by image analysis and approximating the hollow portion to a circle. The depth of this dimple was about 100 A when several dimples were measured.
  • the dimple occurrence values shown in Table 3 indicate the average values in five fields of view within the observation range of 10 ⁇ 8 ⁇ m for each observation sample!
  • nickel is 6.0% or less and boron is 0.80at% or less. It was found that it was 5 ⁇ cm or less.
  • the dimple generation rate tended to increase.
  • nickel is 4.0% or more and boron is 0.80at% or less. It turned out to be good.
  • an evaluation sample prepared under the same conditions as those of the Si diffusion heat resistance evaluation described in the first embodiment was used. Specifically, an n + —Si semiconductor layer (300 A) is formed on a glass substrate by CVD, and sputtering (magnetron sputtering device, input power 3. OWatt / cm 2 , argon gas flow rate 100 sccm on the semiconductor layer. In this case, an Al—Ni—B alloy film (2000A) having each composition shown in Table 4 was formed using an argon pressure of 0.5 Pa).
  • this evaluation sample was heat-treated for 30 minutes in a nitrogen gas atmosphere at temperatures of 300, 330, and 350 ° C., and then the A1 formed on the upper layer using the phosphoric acid-based A1 etching solution described above. Only the alloy film was dissolved to expose the semiconductor layer. The exposed surface of the semiconductor layer was observed with an optical microscope (200 times magnification), and the presence of a denatured portion that became a black spot as shown in FIG. 3 or the discoloration or roughness of the semiconductor layer surface was confirmed. Table 4 evaluates the case where a large number of black spots are observed due to the mutual diffusion of Si and A1. X, the presence of several black spots or the presence of black spots is not observed. Evaluate what was observed ⁇ , and evaluate that no discoloration or rough surface condition with no black spots on the observation surface was observed. It was.
  • Table 5 shows the results of examining the change in the surface state of the semiconductor layer in accordance with the investigation of the deteriorated layer. This change in the surface state of the semiconductor layer was carried out by measuring the surface roughness of the semiconductor layer. Specifically, the surface roughness immediately after forming the n + -Si semiconductor layer (300A) on the glass substrate (hereinafter referred to as as-depo roughness) and the exposed semiconductor layer of the evaluation sample of the above-mentioned altered layer investigation The surface roughness (hereinafter referred to as direct bonding roughness) was measured, and (direct bonding roughness value) Z (as-depo roughness value) was calculated.
  • the surface roughness of the semiconductor layer after direct bonding and heat treatment increases as the numerical value of roughness change shown in Table 5 is greater than 1. Indicates that it is rough.
  • the step / surface roughness (roughness) For measuring the surface roughness of the semiconductor layer, the step / surface roughness (roughness)
  • Ten-point average roughness R Z was determined according to JIS B0601: 1994 using a fine shape measuring device (KLA Tencor, P-15 type).
  • the amount of change in roughness in Table 5 shows a tendency almost correlated with the result of the deteriorated layer in Table 3. From the results of the roughness change in Table 5, even after heat treatment at 330 ° C after direct bonding, the bonding surface of the semiconductor layer does not become extremely rough, that is, within 1.5 times the as-depo roughness value. It was found that the composition range, which is the amount of change, is 4.0 to 6. Oat% for nickel and 0.20 to 0.60 at% for boron.
  • Example 15 the film formation conditions for Example 15, Comparative Example 1, and Comparative Example 16 were as follows.
  • Each A1 alloy target having the above composition was used on a glass substrate (manufactured by Corning: # 1737).
  • Sputtering conditions input power 3. OWatt / cm 2 , argon gas flow rate 100 sccm, argon pressure 0.5 Pa, magnetron 'sputtering device (manufactured by Tokine earth: multi-chamber one type snutter device MSL464), and each alloy film with a thickness of 2000A Formed.
  • the substrate temperature during sputtering was set as shown in Table 6 for film formation.
  • Comparative Example 18 At a substrate temperature of 300 ° C.
  • the result of the 4 at% B alloy film is shown as Comparative Example 18.
  • Comparative Example 1 shows the result for a pure A1 film
  • Comparative Example 16 shows the result for an A1-2.
  • Oat% Nd alloy film The average surface roughness value (Ra) of the glass substrate surface was 1.8A.
  • the substrate on which the 20 ⁇ m-wide Al-based alloy film circuit is formed is washed with pure water and dried.
  • An SiNx insulating layer (thickness 4200 A) was formed on the surface. This insulating layer was formed using a sputtering device under sputtering conditions of input power RF3.OWatt / cm 2 , argon gas flow rate 90 sccm, nitrogen gas flow rate 10 sccm, pressure 0.5 Pa, substrate temperature 300 ° C.
  • a positive resist manufactured by Tokyo Ohka Kogyo Co., Ltd .: TFR-970
  • a 10 m ⁇ 10 m square contact hole opening pattern film is disposed for exposure treatment.
  • TMAH developer developed with TMAH developer.
  • Contact hole formation condition is CF gas flow rate 5
  • Osccm oxygen gas flow rate 5sccm, pressure 4.
  • OPa output 150W.
  • the resist was stripped with a DMSO stripper. Then, the remaining stripping solution was removed using isopropyl alcohol, and then washed with water and dried.
  • the ITO target Composition In O-10wt% Sn
  • the bright electrode layer was formed by sputtering (substrate temperature 70 ° C, input power 1.8 WattZcm 2 , argon gas flow rate 80 sccm, oxygen gas flow rate 0.7 sccm, pressure 0.37 Pa), and an ITO film with a thickness of 100 A was formed. Formed.
  • the ITO film surface is coated with a resist (manufactured by Tokyo Ohka Kogyo Co., Ltd .: OFPR800), exposed by placing a pattern film, developed with a TMAH developer, and oxalic acid mixed acid.
  • a 20 m wide circuit was formed with an etching solution (Kanto Igaku Co., Ltd .: ITO05N).
  • the resist was removed with a DMSO stripping solution.
  • the contact resistance value was measured for an evaluation sample in which a contact hole was formed by the procedure as described above, and the A1-based alloy film and the transparent electrode layer were directly bonded via the contact hole.
  • This contact resistance value measurement method was based on the four-terminal method as shown in Fig. 4, and the resistance value of each evaluation sample was measured after annealing the element of the evaluation sample in the atmosphere at 250 ° C for 30 minutes. . Table 7 shows the measurement results of this contact resistance value. In the four-terminal method shown in Fig. 4, 100 A was energized from the terminal part of the evaluation sample after heat treatment, and its resistance was measured.
  • each A1 alloy film (2000A) was first formed on a glass substrate, and an ITO film (1000A) was laminated thereon.
  • the film forming conditions are the same as the above sputtering conditions.
  • the results of investigation on precipitates in a wiring circuit formed of the Al—Ni—B alloy wiring material according to the present invention will be described.
  • the investigation of precipitates in this wiring circuit was performed by analyzing the dispersion state.
  • a method for producing a cross-sectional observation sample in the fourth embodiment will be described.
  • This sample for cross-sectional observation is a 200 nm thick A1-5.
  • Oat% Ni alloy films were formed by sputtering, and an ITO film was formed on each alloy film, followed by heat treatment at 250 ° C. in the atmosphere.
  • Figures 5 and 6 show the transmission electron microscope (made by Hitachi, Ltd.) in the case of A1— 2. Oat% Ni- l. Oat% Nd alloy and Al— 5. Oat% Ni-0. ZH-9000 TEM (magnification 200,000 times) shows a schematic cross-sectional view of the result of observing the cross section of the wiring circuit layer (film).
  • symbol A indicates an ITO film
  • symbol B indicates a glass substrate.
  • Oat% Nd alloy wiring materials it was found that Al—Ni, Al—Nd, and Al—Ni—Nd intermetallic compounds were deposited. Furthermore, as shown in the schematic diagram of Fig. 5, in the case of A1-2. Oat% Ni-l. Oat% Nd alloy, an Al-Ni-Nd intermetallic compound is present on the glass substrate side (reference B). Many segregations were observed. On the other hand, in the case of A1-5. Oat% Ni-0. 4at% B alloy, Al Ni phase metal which is a precipitate in the wiring circuit phase.
  • FIG. 7 shows the results of examining the abundance of the Ni compound at a predetermined thickness position in the thickness direction of each wiring circuit layer.
  • the Ni compound abundance is 75% from the glass substrate side (B) to the ITO film surface side (A). It turns out that it has changed to 0%.
  • Al-3.Oat% Ni Similarly, when examining the abundance ratio of Ni compounds for alloy wiring materials, it was found that the abundance ratio also varied from 40% to 0% on the substrate surface side.
  • the A1-5.0 at% Ni-0 in the case of the A1-5.0 at% Ni-0.
  • the existence ratio of the Ni compound is greatly different from the substrate side to the film surface side. It was found that it was in the range of about 25% to 45%, and it was found that the prayers of the Ni compound were evenly dispersed.
  • a cap layer made of a refractory metal material such as Mo can be directly bonded to a transparent electrode layer such as ITO or IZO, and the n + of the thin film transistor — It is possible to form a wiring circuit that can be directly bonded to a semiconductor layer such as Si.
  • a thermal process exceeding 240 ° C is applied, the mutual connection between A1 and Si occurs at the bonding interface where the wiring circuit and the semiconductor layer, which are the Al-Ni-B alloy wiring material of the present invention, are directly bonded. Diffusion is suppressed.
  • the Al—Ni—B alloy wiring material according to the present invention has extremely good heat resistance and its specific resistance is as low as 10 ⁇ cm or less, it is a constituent material for a display with a large screen. It is very suitable as a material. For this reason, the present invention makes it possible to reduce costs in all aspects of materials, equipment, and processes in the manufacture of display devices such as liquid crystal displays, and to realize display devices with excellent characteristics. Technology.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

　本願発明は、薄膜トランジスタや透明電極層を備える表示デバイスにおいて、ＩＴＯやＩＺＯなどの透明電極層との直接接合が可能であるとともに、ｎ＋－Ｓｉなどの半導体層とも直接接合が可能なＡｌ系合金配線材料を提供する。本願発明は、Ａｌ－Ｎｉ－Ｂ合金配線材料において、ニッケル含有量をニッケルの原子百分率Ｘａｔ％、ボロンの含有量を原子百分率Ｙａｔ％とした場合、式０．５≦Ｘ≦１０．０、０．０５≦Ｙ≦１１．０、Ｙ＋０．２５Ｘ≧１．０、Ｙ＋１．１５Ｘ≦１１．５の各式を満足する領域の範囲内にあり、残部がアルミニウムであるＡｌ－Ｎｉ－Ｂ合金配線材料とした。

Description

明 細 書
Al-Ni- B合金配線材料及びそれを用 Vヽた素子構造
技術分野
[0001] 本願発明は、液晶ディスプレイなどの表示デバイスの素子に用いられる A1系合金 配線材料に関し、特に、薄膜トランジスタや透明電極を備える表示デバイスに好適な Al—Ni—B合金の配線材料及びそれを用いた素子構造に関する。
背景技術
[0002] 近年、液晶ディスプレイに代表される薄型テレビなどの表示デバイスには、その構 成材料としてアルミニウム（以下、単に A1と記載する場合がある）系合金の配線材料 が広く普及している。この理由は、 A1系合金配線材料の比抵抗値が低ぐ配線加工 が容易な特性を有することによる。
[0003] 例えば、アクティブマトリックスタイプの液晶ディスプレイの場合、スイッチング素子と しての薄膜トランジスタ（Thin Film Transistor、以下、 TFTと略称する）や、 ITO (Indium Tin Oxide)或いは IZO (Indium Zinc Oxide)などの透明電極（以下 、透明電極層と称する場合がある）と、 A1系合金配線材料より形成された配線回路（ 以下、配線回路層と称する場合がある）とから素子が構成される。このような素子構造 では、 A1系合金配線材料による配線回路を、透明電極と接合させる部分や TFT内 における n+ - Si (リンドープの半導体層）と接合させる部分が存在する。
[0004] 現在使用されている A1系合金配線材料では、上述のような素子を構成する場合、 A1系合金配線材料に形成されるアルミニウム酸ィ匕物の影響を考慮し、配線回路と透 明電極との間に、モリブデン (Mo)やチタニウム (Ti)などの高融点金属材料を、いわ ゆるキャップ層として形成している。また、 n+— Siのような半導体層と配線回路との接 合においては、製造工程中の熱プロセスにより、 A1と Siとが相互拡散することを防止 すべぐ半導体層と配線回路との間に、上記キャップ層と同じモリブデン (Mo)やチタ ユウム (Ti)などの高融点金属材料を介在させるようにして!/、る。
[0005] 図 1を参照しながら、上記した素子構造について具体的に説明する。図 1には、液 晶ディスプレイに関する a— Siタイプの TFT断面概略図を示している。この TFT構造 では、ガラス基板 1上に、ゲート電極部 Gを構成する A1系合金配線材料カゝらなる電極 配線回路層 2と、 Moや Mo— Wなど力もなるキャップ層 3とが形成されている。そして 、このゲート電極部 Gには、その保護として SiNxのゲート絶縁膜 4が設けられている。 また、このゲート絶縁膜 4上には、 a— Si半導体層 5、チャネル保護膜層 6、 n+— Si半 導体層 7、キャップ層 3、電極配線回路層 2、キャップ層 3が順次堆積され、適宜バタ ーン形成されることにより、ドレイン電極部 Dとソース電極部 Sとが設けられる。このドレ イン電極部 Dとソース電極部 Sとの上には、素子の表面平坦ィ匕用榭脂または SiNxの 絶縁膜 4，が被覆される。さらに、ソース電極部 S側には、絶縁層 4，にコンタクトホール CHが設けられ、その部分に ITOや IZOの透明電極層 7'が形成される。このような電 極配線回路層 2に A1系合金配線材料を用いる場合では、 n+— Si半導体層 7と電極 配線層 2との間やコンタクトホール CHにおける透明電極層 7 'と電極配線層 2との間 に、キャップ層 3を介在させる構造となっている。
[0006] この図 1に示す素子構造では、 Moなどのキャップ層を形成するため、材料や製造 設備などのコストアップは避けられず、製造工程の複雑ィ匕が指摘されていた。そのた め、本願出願人は、このような従来の素子構造におけるキャップ層の省略を可能とす る技術を既に提案している (特許文献 1参照)。この特許文献 1では、 ITOとの直接接 合が可能となる、 A1— C— Ni合金や A1— C— Ni— Si合金の配線材料を開示した。 特許文献 1：特開 2003— 89864号公報
発明の開示
発明が解決しょうとする課題
[0007] しカゝしながら、上記特許文献 1の A1系合金配線材料では、 ITOや IZOなどの透明 電極層との直接接合は可能となるものではある力 n+— Siなどの半導体層と直接接 合させる場合にあっては十分に満足できる特性を備えるものではな力つた。例えば、 A1系合金配線材料カゝらなる配線回路層と半導体層とを直接接合した際に、接合界 面にぉ ヽて A1と Siとの拡散現象などが生じ、接合特性を満足できな!/ヽ傾向を示すこ とがあった。
[0008] より具体的には、図 1で示した素子構造のキャップ層を省略した場合には、次のよう な特性を満足する A1系合金配線材料が要求される。図 1の素子構造におけるゲート 電極 Gの電極配線回路層 2については、図示はないが引き出し配線部分で ITOなど の透明電極層との直接接合が可能である必要があり、望ましくは 350°C以上の耐熱 性を満足することが要求される。その理由は、ゲート電極 Gの上に形成するゲート絶 縁膜を形成する際に、高温の熱履歴が加わるため、 350°C以上の温度においても、 電極配線回路層がヒロックなどの欠陥を生じないような耐熱性が必要となるからであ る。また、図 1の素子構造におけるドレイン電極部 Dやソース電極部 Sの電極配線回 路層 2については、 ITOなどの透明電極層との直接接合が可能であり、且つ、 n+— S iなどの半導体層との直接接合が可能であることが要求される。この n+— Siなどの半 導体層との直接接合では、 200°C以上の熱履歴が加わっても A1と Siとの拡散現象な どが生じないことが必要とされる。そして、このドレイン電極部 Dやソース電極部 Sの電 極配線回路層 2では、 250°C程度の熱履歴が加わっても、ヒロックなどの欠陥を生じ ない耐熱性も要求される。さら〖こ、ゲート電極部 G、ドレイン電極部 D、ソース電極部 S 、その他の配線部分を形成する A1系合金配線材料には、当然に、比抵抗が低い特 性、即ち、 10 Ω 'cm以下、望ましくは 5 Ω 'cm以下の比抵抗値を満足することが 要求されるのである。つまり、このような要求特性をすベからく満足する A1系合金配 線材料が切望されて！、るのが現状である。
[0009] また、従来の A1系合金配線材料では、配線回路中に金属間化合物などの析出物 が存在し、この析出物の存在により透明電極層（画素電極）との直接接合が可能とな ることが推測されている（例えば、特許文献 2参照)。しかし、 A1系合金配線材料によ り形成した配線回路中の析出物が、どのような分散状態であるときに直接接合に影 響をするのかは、本願発明者等の知る限りでは明確に解明されてはいない。そのた め、より理想的な直接接合を実現するために、この A1系合金配線材料における析出 物に関しても、さらなる現象解明を要求されているのが現状である。
特許文献 2：特開 2004— 214606号公報
[0010] そして、従来の A1系合金配線材料においては、配線回路を形成する際にスパッタリ ングにより成膜した A1系合金膜の表面がかなり荒れた状態になることが知られている 。このような荒れた表面状態においては、その A1系合金膜上に、透明電極層や半導 体層などを直接積層した場合、その積層する材料によるカバレッジが良好に行えな いこと、すなわち、表面凹凸の凹部分に積層される材料で完全に被覆できないことが 懸念されている。そのため、配線回路を形成する A1系合金膜の表面状態を平滑にす る技術にっ 、ても更なる検討が要求されて 、る。
[0011] 本願発明は、以上のような事情を背景になされたものであり、薄膜トランジスタや透 明電極層を備える表示デバイスにおいて、 ITOや IZOなどの透明電極層との直接接 合が可能であるとともに、 n+— Siなどの半導体層と直接接合が可能な A1系合金配線 材料を提供するものである。そして、 A1系合金配線材料により形成された配線回路 層が、透明電極層或いは半導体層と直接接合された構造を有する表示デバイスの 素子に関し、直接接合した際のコンタクト抵抗値の増加や接合不良を生じさせること のない、表示デバイスの素子構造を提案するものである。
課題を解決するための手段
[0012] 本願発明者等は、 Al—Ni系合金に関して鋭意検討したところ、 Al— Ni合金に、所 定量のボロン (B)を含有させることにより上記課題が解決できることを見出し、本願発 明を想到するに至った。
[0013] 本願発明は、アルミニウムにニッケル及びボロンを含有した Al—Ni— B合金配線材 料において、ニッケル含有量をニッケルの原子百分率 Xat%とし、ボロン含有量を原 子百分率 Yat%とした場合、
式 0. 5≤X≤10. 0 (1)
0. 05≤Y≤11. 0 (2)
Υ+Ο. 25Χ≥1. 0 (3)
Υ+ 1. 15Χ≤11. 5 · · · · (4)
の各式を満足する領域の範囲内にあり、残部がアルミニウムである Al—Ni— Β合金 配線材料である。尚、本願発明における Al—Ni—B合金配線材料は、以下に述べる 本願発明の奏する効果を逸脱しない範囲において、例えば、材料製造工程或いは 配線回路形成工程や素子製造工程などで混入する可能性のあるガス成分やその他 の不可避不純物の混入を妨げるものではな 、。
[0014] ニッケルは、熱処理によりアルミニウムとの金属間化合物を形成し、透明電極層との 直接接合における接合特性を良好にする作用を有する。但し、ニッケル含有量が多 くなると、配線回路自体の比抵抗が高くなり実用的でなくなる。また、ニッケル含有量 が少ないと、アルミニウムとの金属間化合物の生成量が減少し、透明電極層との直接 接合ができなくなり、耐熱性 (熱による A1系合金配線材料の塑性変形発生に対する 抑止作用）も低下する傾向となる。これらのことからニッケル含有量は上記（1)式を満 足する必要がある。
[0015] 具体的には、ニッケル含有量が 10. 0&％を超えると、配線材料の比抵抗値が大き くなりすぎるとともに、ディンプルと呼ばれる窪み状の欠陥が配線材料表面に形成さ れ易ぐ耐熱性を確保できなくなる傾向とある。また、 0. 5at%未満であると、いわゆ るヒロックと呼ばれる突起物が配線材料表面に形成され易くなり、耐熱性を確保でき なくなる傾向となる。このディンプルとは、 A1系合金配線材料を熱処理した際に生じる 応力ひずみによって材料表面に形成される微小な窪み状の欠陥のことをいい、この ディンプルが発生すると、接合特性に悪影響を与え、接合信頼性が低下する。一方 、ヒロックとは、ディンプルとは逆〖こ、 A1系合金配線材料を熱処理した際に生じる応力 ひずみによって材料表面に形成される突起物である力 このヒロックが発生しても、接 合特性に悪影響を与え、接合信頼性が低下する。このディンプルとヒロックとは、熱に よる A1系合金配線材料の塑性変形である点で共通するものであり、総称してストレス マイグレーションと呼ばれる現象で、これらの欠陥の発生レベルにより A1系合金配線 材料の耐熱性を判断することができる。
[0016] そして、本願発明のように、アルミニウムに、ニッケルにカ卩えてボロンを含有させると 、 n+— Siなどの半導体層と直接接合をした際に、接合界面における A1と Siとの相互 拡散を効果的に防止する作用を奏する。また、このボロンは、ニッケルと同様に耐熱 性にも作用する。ボロンは、 11. OOat%を超える含有量であると配線回路自体の比 抵抗が高くなり実用的でなくなる。逆に、 0. 05at%未満の含有量であると、 A1と Siと の相互拡散の防止能力が低下し、半導体層との直接接合ができなくなる。具体的に は、半導体層と A1— Ni— B合金配線材料を直接接合し、所定温度で熱処理した際 に、接合部分において A1と Siとの相互拡散が生じ易くなるのである。さらにカ卩えて、 ディンプルも発生し易い傾向となる。そのため、ボロンの含有量は上記（2)の式を満 足する必要がある。 [0017] また、本願発明者等は、半導体層と直接接合した場合であって、 240°Cを超える温 度の熱プロセスにおいても、その接合界面で A1と Siとの相互拡散を確実に防止する ためには、上記（3)式を満足する必要があることを見出した。そして、 Al—Ni—B合 金配線材料自体の比抵抗を 10 Ω cm以下に確実に維持するためには、上記 (4) 式を満足する必要があることを見出した。
[0018] さらに、上記（1)〜（4)式を満足する範囲のうち、ニッケル含有量が 4. Oat%以上 で、ボロン含有量が 0. 80at%以下であると、上述したディンプルの発生が極力抑制 された Al—Ni—B合金配線材料となり、半導体層や透明電極層に対しても直接接合 をした際の接合信頼性を向上できる。より具体的には、 350°C、 30分間の熱処理を 行った場合、 Al—Ni—B合金配線材料の表面に生じるディンプルの発生率を 1. 6 %以下に抑制できるため、より好まし 、ものとなる。
[0019] 上述したように、ディンプルとは Al—Ni—B合金配線材料を熱処理した際に配線材 料表面に形成される微小な窪み状の欠陥であるが、本願発明者等は、 Al-Ni-B 合金配線材料に対し所定の熱処理を行った後、その材料表面を観察し、発生したデ インプル（0. 3〜0. 5 m)を調査した。このディンプル調査において、観察視野内に 発生した全ディンプルの面積を求め、観察視野におけるディンプルの占める面積比 率をディンプル発生率として、配線材料の耐熱特性を調べた結果、上記（1)〜(4) 式を満足する範囲のうち、ニッケル含有量が 4. 0&％以上であり、ボロン含有量が 0 . 80at%以下であると 350°C、 30分間の熱処理を行った場合でも、ディンプルの発 生率を 1. 6%以下に抑制できることを見出したのである。このディンプルは極力発生 しないことが望ましいものであり、このディンプル発生率が低いと、表示デバイスの素 子製造工程における熱プロセスを通過しても、半導体層や透明電極層との直接接合 した接合界面において、接合欠陥などを発生しに《なり、接合信頼性が向上するた め、より好ましいものとなる。また、ディンプル発生率が 1. 6%以下に抑制されたもの であると、例えば、半導体層と直接接合した構造を備える TFTにおけるオン オフ比 (onZoff比）が安定し、接続信頼性が向上するものと考えられる。尚、本願発明に係 る Al— Ni— B合金配線材料は、半導体層や透明電極層との直接接合に好適なもの ではあるが、例えば、半導体層側に Moなどの高融点金属材料力 なるキャップ層を 設けた素子構造において適用することを妨げるものではない。さらに、上述する半導 体層や透明電極層との直接接合の用途以外に、いわゆる反射膜として、本願発明に 係る本願発明に係る A1— Ni— B合金配線材料を適用することも可能である。
[0020] さらに、本願発明者等は、上記（1)〜 (4)式を満足する範囲のうち、ニッケル含有量 が 4. 0at%〜6. Oat%で、ボロン含有量が 0. 20at%〜0. 80at%であると、半導体 層と直接接合させる際に、特に好適な Al—Ni— B合金配線材料となることを見出し た。
[0021] A1系合金配線材料カゝらなる配線回路層と半導体層とを直接接合した際には、接合 界面において A1と Siとの拡散現象が生じることが知られているが、本願発明者等の 研究によると、この相互拡散の影響によって、直接接合した際の接合界面に変質層 が形成される現象を確認したのである。この変質層とは、 A1系合金配線材料と半導 体層とを直接接合し、所定の熱処理を加えた後、 A1系合金配線材料を剥離して、そ の半導体層表面を観察した際に、半導体層表面に認められる黒点となった変質部分 、或いは半導体層表面の変色や荒れなどの状態 (本明細書においては、このような 半導体層表面を変質層と称する）のことをいう。この変質層は、熱処理温度が高くな るほど発生し易くなる傾向があり、実用的には 200°C以上の熱処理（30分間）で発生 しないことが望ましい。また、 CVDにより絶縁層を形成する際に加わる熱履歴を考慮 すると、 240°C〜300°Cの高温域においても変質層が生じないことが望ましぐさらに 、素子の製造工程における各熱履歴の加わる製造条件の適用範囲に余裕を持たせ るためには、 330°C以上での変質層の発生が抑制されて 、ることが望まし 、ものと考 えられる。そこで、このような変質層を生じない組成範囲を検討した結果、上記（1)〜 (4)式を満足する範囲のうち、ニッケル含有量が 4. 0at%〜6. Oat%で、ボロン含有 量が 0. 20at%〜0. 80at%であると、 330°C、 30分間の熱処理においても変質層 の形成が抑制される傾向を見出した。そして、この組成範囲では配線材料自体の比 抵抗値も 5 Ω cm以下となる。つまり、このような組成範囲であれば、上述したように ディンプルの発生が極めて抑制され、比抵抗値も低いものとなるので、半導体層との 直接接合を実現するための Al—Ni— B合金配線材料として、実用上、非常に好適な ものとなる。 [0022] また、本願発明者等は、半導体層の表面状態変化に関して調査した。この調査は、 直接接合して熱処理した後に、 A1系合金配線材料を剥離して露出させた半導体層 の表面粗さ Rz (十点平均粗さ、 JIS B0601： 1994)と、直接接合前の半導体層表面 粗さ Rzとを比較することで行った。この表面状態変化の調査結果より、本願発明の A1 合金配線材料では、上記（1)〜 (4)式を満足する範囲のうち、ニッケル含有量が 4. 0 at%〜6. Oat%で、ボロン含有量が 0. 20at%〜0. 80at%とした組成範囲であれ ば、直接接合前の半導体層表面粗さ値を 1とした場合、直接接合して熱処理後の露 出させた半導体層表面粗さ値を 1. 5倍以下の変化量にすることができることを、更に 見出したのである。
[0023] この半導体層の表面粗さの変化量は、 Siと A1との相互拡散に直接関連するパラメ ータとなるものかは明確には把握できていないものの、熱処理温度が高くなるほどそ の変化量が大きくなることは確認されている。また、半導体層の表面状態が変化する ことは、 TFTにおけるスイッチング特性に影響することが予想される。つまり、 TFTに おけるオン オフ比（onZoff比）の変化に繋がるものと推測され、半導体層との直接 接合をして熱処理を行っても、半導体層の表面状態があまり変化しないことが、トラン ジスタのスイッチング特性を良好に維持できることが予想される。そのため、直接接合 して熱処理した後に、 A1系合金配線材料を剥離して露出させた半導体層の表面粗 さ Rzが、直接接合前の半導体層表面粗さ値を 1としたときに、直接接合前の半導体 層表面粗さ値の 1. 5倍以下の変化量となることが、 TFTのスイッチング特性などを考 慮した接続信頼性を十分に確保できるものと考えられる。尚、本願発明では、直接接 合における半導体層の表面状態変化に関し、その表面状態を特定する際に表面粗 さ Rzを採用しているが、 JIS B0601などに記載されている表面性状パラメータ、例 えば、表面粗さ Ra (算術平均粗さ）などのパラメータを採用することもできる。
[0024] そして、本願発明者等は、 A1系合金配線材料が透明電極層や半導体層と直接接 合された構造を有する表示デバイスの素子構造に関し、直接接合した際のコンタクト 抵抗値の増加や接合不良を生じさせる要因として、 A1系合金膜の表面粗度 Raにつ いて研究したところ、半導体層および Zまたは透明電極層と直接接合される前記配 線回路を構成する A1— Ni— B合金配線材料により形成された A1— Ni— B合金膜の 表面粗度 Raが 2. 0A〜20. OAであることが望ましいことを見出した。本願発明の Al 系合金配線材料により形成された Al— Ni— B合金膜の表面粗度 Raが 2. OA未満で あると、透明電極層を直接接合した際にその接合強度が低くなり、一方、 20. OAを 超えると、コンタクト抵抗値が大きくなる傾向が顕著となることが認められたのである。 尚、この表面粗度 Raは、成膜後における Al— Ni— B合金膜の表面の粗さをいう。表 示デバイスの製造方法によっては、成膜された Al— Ni— B合金膜には、スタガ構造 の場合は半導体層或いは逆スタガ構造の場合は透明電極層がさらに成膜される構 造となる。尚、この表面粗度 Raは、原子間力顕微鏡 (AFM : Atomic Force Micr oscope)により非接触測定を行い、 JIS B0601— 1982準拠して Raを算出したもの である。
[0025] 本願発明の Al— Ni— B合金配線材料により形成された Al— Ni— B合金膜に関し ては、その膜厚が 1000 A〜3000 Aであることが望ましいものである。 Al— Ni— B合 金膜厚が 1000 A未満であると、配線回路を形成した際の実効抵抗値が実用的レべ ルを満足することが困難となり、 3000Aを超えると Al— Ni— B合金膜上に積層する 上層のカバレッジが不均一となることから、実用的な素子構造を形成することが困難 となる傾向があるためである。
[0026] 更に加えて、本願発明者等の研究によると、本願発明の Al— Ni— B合金配線材料 により形成された配線回路層では、素子を構成した際の配線回路層中に分散析出 する析出物が偏析することなく均一に分散していることを見出した。
[0027] 本願発明者等の研究では、従来提唱されている A1系合金配線材料の特定の組成 にお 、ては配線回路中に析出する化合物、 、わゆる金属間化合物が偏析する傾向 があることを確認している。例えば、上記特許文献 2に開示された Ndを含む Al— Ni —Nd合金配線材料では、素子を形成した際の熱処理によって、配線回路層中の析 出物が偏析する傾向を示すのである（図 5参照)。
[0028] このように、配線回路層中に析出物の偏祈が起こると、配線回路層との接合位置に よっては直接接合における接合特性が良好とならないことが懸念される。つまり、配 線回路層中に析出する金属間化合物が直接接合における接合抵抗等に影響を与 えるので、透明電極層や半導体層が、配線回路層の偏析を生じている部分に直接 接合される場合と、偏析のない部分に直接接合される場合とでは、その接合特性に 相違が生じることになる。また、 A1系合金配線材料により成膜した薄膜をエッチングし て配線回路を形成する場合、偏祈の生じた部分と偏析のな!ヽ部分とのエッチング速 度の違 、から、適正な形状の配線回路を形成できな 、ことも生じる。
[0029] 一方、本願発明の Al—Ni—B合金配線材料により形成された配線回路層では、素 子を構成した際に、 Niィ匕合物が分散析出し、この Niィ匕合物が、配線回路層断面に おける配線回路層厚み方向と直交する線分上において、その存在率が、配線回路 層の厚み方向で 25%〜45%となるのである。つまり、配線回路層の厚み全体にお いて Niィ匕合物が偏析する傾向を示さないのである（図 6参照)。そのため、上述した A 1 Ni— Nd合金配線材料のように、透明電極層や半導体層を直接接合させる場所 を特定する必要が無ぐまた、適正な回路形状の配線回路をエッチングにより確実に 形成できることとなる。
[0030] 本願発明に係る Al—Ni—B合金配線材料により形成された配線回路層中に分散 析出する Ni化合物は、主に Al Ni相の金属間化合物である。本発明者等が Ni化合
3
物を調査した結果、配線回路表面を走査電子顕微鏡 (SEM)により観察した場合、 大きさ 20nm〜160nm径のものが存在し、各観察視野における平均粒径としては 80 ηπ！〜 140nmであることが確認された。また、その Niィ匕合物が観察視野を占める面 積比は 5〜20%であり、その Niィ匕合物の密度は 1000個 ZlOO μ m2〜5000個 Zl 00 m2であった。さらに、配線回路層断面を透過電子顕微鏡 (TEM)により観察し た場合、 Niィ匕合物の大きさは、配線回路層厚み 200nmに対して 10%〜80%の径 のものであり、各 Niィ匕合物の相互間隔は 10nm〜150nmの距離があった。
[0031] 上記した本願発明に係る Al—Ni—B合金配線材料により、表示ディスプレイの素 子を製造する場合には、ニッケル含有量をニッケルの原子百分率 Xat%とし、ボロン 含有量をボロンの原子百分率 Yat%とした場合、上記式（1)〜 (4)の各式を満足す る領域の範囲内にあり、残部がアルミニウムであるスパッタリングターゲットを用いるこ とが好ましい。特に、上記（1)〜 (4)式を満足する範囲のうち、ニッケル含有量が 4. 0 at%〜6. Oat%で、ボロン含有量が 0. 20at%〜0. 80at%であるスパッタリングター ゲットであれば、半導体層との直接接合に極めて好適な配線回路を容易に実現でき る。このような組成のスパッタリングターゲットを用いる場合、スパッタリング時の成膜 条件に多少左右されることもある力 ターゲット組成とほぼ同じ組成の Al— Ni— B合 金薄膜を容易に形成できる。
[0032] 尚、本願発明に係る Al— Ni— B合金配線材料は、上記したようにスパッタリング法 により成膜することが実用的に望ましいが、他の異なる方法を採用しても良い。例え ば、蒸着法、スプレーホーミング法などの乾式法によってもよぐ本願発明の A1— Ni —B合金組成力もなる合金粒子を配線材料として用い、エアロゾルディポジッシヨン 法で配線回路を形成することや、インクジェット法により配線回路を形成することなど が挙げられる。
図面の簡単な説明
[0033] [図 1]TFT概略断面図。
[図 2]Si拡散耐熱性評価の光学顕微鏡写真。
[図 3]Si拡散耐熱性評価の光学顕微鏡写真。
[図 4]ITO (ΙΖΟ)電極層と Al合金電極層とをクロスして積層した試験サンプル概略斜 視図。
[図 5]A1— 2. Oat%Ni- l. Oat%Nd合金の場合の TEM観察写真の概略図。
[図 6]A1— 5. Oat%Ni-0. 4at%B合金の場合の TEM観察写真の概略図。
[図 7]Niィ匕合物の存在率の測定グラフ。
発明を実施するための最良の形態
[0034] 以下、本願発明における最良の実施形態について説明する。
[0035] 第一実施形態：本実施形態では、表 1に示す実施例及び比較例の各組成の A1— Ni —B合金配線材料についてスパッタリングにより膜形成し、その膜の特性評価を行つ た。スパッタリングターゲットは、アルミニウムに、表 1記載の各組成の金属を混合して 、真空中で溶解攪拌した後、不活性ガス雰囲気中で铸造した後、得られたインゴット を圧延、成型加工をし、スパッタに供する表面を平面加工して製造したものを用いた 。表 1記載の各組成における膜の特性評価は、半導体層と直接接合した際の Si拡散 耐熱性、膜の比抵抗、膜の 350°C耐熱性、透明電極層と直接接合した際の ITO接 合性及び IZO接合性につ ヽて行った。その結果を表 1及び表 2に示す。 [0036] [表 1]
Figure imgf000013_0001
[0037] [表 2] Si拡散 350で ITO IZO 耐熱性 耐熱性 接合性 接合性 で
実施例 1 2 4 0 〇 〇 〇 実施例 2 2 4 0 〇 〇 〇 実施例 3 3 0 0 〇 〇 〇 実施例 4 3 3 0 〇 〇 〇 実施例 5 3 3 0 〇 〇 〇 実施例 6 3 3 0 〇 〇 〇 実施例 7 3 3 0 〇 〇 〇 実施例 8 3 3 0 〇 〇 〇 実施例 9 2 4 0 〇 〇 〇 実施例 10 2 6 0 〇 〇 〇 実施例 11 3 0 0 〇 〇 〇 実施例 12 3 3 0 〇 〇 〇 実施例 13 3 3 0 〇 〇 〇 実施例 14 3 3 0 〇 〇 〇 比較例 1 1 7 0 X X X 比較例 2 1 7 0 X X X 比較例 3 1 8 0 X X X 比較例 4 2 0 0 X 〇 〇 比較例 5 2 5 0 X 〇 〇 比較例 6 3 0 0 X 〇 〇 比較例 7 2 3 0 X X X 比較例 8 2 0 0 X 〇 〇 比較例 9 3 3 0 〇 〇 〇 比較例 10 1 9 0 X 〇 〇 比較例 11 3 3 0 〇 〇 〇 比較例 12 3 3 0 〇 〇 〇 比較例 13 1 8 0 X X X 比較例 14 2 0 0 X 〇 〇 比較例 15 2 2 0 X 〇 〇 下に各特性評価の測定条件について説明する。 Si拡散耐熱性:この特性の評価サンプルには、ガラス基板上に n — Si半導体層 (30 OA)を CVDにより形成し、その半導体層上にスパッタリング (マグネトロン ·スパッタリ ング装置、投入電力 3. OWatt/cm2,アルゴンガス流量 100sccm、アルゴン圧力 0 . 5Pa)により、表 1に示す各組成膜 (2000 A)を形成したものを用いた。そして、評 価サンプルを 150〜350°Cの温度域で 10°C毎に熱処理温度を設定し、窒素ガス雰 囲気中 30分間の熱処理を行った後、リン酸系 A1エッチング液 (関東ィ匕学 (株)社製、 液温 32°Cの A1混酸エツチャント Z組成 (容量比）リン酸：蓚酸：酢酸:水 = 16 : 1 : 2 : 1 )に 10分間浸漬させることにより、上層に形成した各組成膜のみを溶解し、半導体層 を露出させた。この露出した半導体層表面を光学顕微鏡 (200倍）にて観察し、 Siと A1との相互拡散が生じて 、るかを調べた。
[0039] 図 2及び図 3には、露出した半導体層表面における、代表的な光学顕微鏡写真を 示す。図 2は相互拡散が全く認められない半導体層表面であり、図 3は相互拡散の 痕跡 (写真中の黒点）が認められたものである。 Si拡散耐熱性は、図 3のような黒点が 認められたサンプルを不良とし、図 2のように相互拡散が全く認められな力つたサンプ ルのうち、最も高 、熱処理温度値を Si拡散耐熱性の評価の指標値として表 2に記載 した。
[0040] 膜の比抵抗:表 1記載の各組成膜の比抵抗値は、ガラス基板上にスパッタリング (条 件は上記と同様）により単膜 (厚み約 0. 3 m)を形成し、窒素ガス雰囲気中、 300°C 、 30分間の熱処理を行った後、 4端子抵抗測定装置により測定した。
[0041] 350°C耐熱性：表 1記載の各組成膜の耐熱性は、ガラス基板上にスパッタリング (条 件は上記と同様）により単膜 (厚み約 0. 3 m)を形成し、窒素ガス雰囲気中、 100°C 〜400°C範囲の温度で、 30分間の熱処理後、走査型電子顕微鏡 (SEM : 1万倍)で 膜表面を観察して行った。また、この SEM観察は、各観察試料について観察範囲 1 0 m X 8 mを 5視野確認するようにした。そして、 350°C耐熱性の評価は、 350°C 、 30分間の熱処理において、観察表面に径 0. 1 m以上の突起物（ヒロック）が確認 されたか、或いは観察表面に窪み状部分 (径 0. 3 /ζ πι〜0. 5 m)となったディンプ ルカ 個以上確認されたものを Xとした。突起物が全く無ぐディンプルが 3個以下の ものを〇とした。 [0042] ITO接合性:この ITO接合性は、図 4の概略斜視図に示すようにガラス基板上に ΙΤΟ (In O - 10wt%SnO )電極層（1000 A厚、回路幅 10 m)を形成し、その上に各
2 3 2
組成膜層（2000 A厚、回路幅 10 μ m)をクロスするように形成した試験サンプル (ケ ルビン素子）を用いて評価した。
[0043] この試験サンプルの作製は、まず、ガラス基板上に、前記組成の各 A1系合金ター ゲットを用い、上記スパッタリング条件にて、厚み 2000 Aの A1系合金膜を形成した。 このときのスパッタリング時の基板温度については、表 6に示すように設定して各成膜 を行った。そして、各 A1系合金膜表面にレジスト (OFPR800 :東京応化工業 (株)）を 被覆し、 10 m幅回路形成用パターンフィルムを配置して露光処理をし、濃度 2. 38 %、液温 23。Cのテトラメチルアンモ-ゥムノ、イド口オキサイドを含むアルカリ現像液 ( 以下、 TMAH現像液と略す)で現像処理をした。現像処理後、リン酸系混酸エッチ ング液（関東化学 (株)社製）により回路形成を行い、ジメチルスルフォキシド (以下 D MSOと略す)剥離液によりレジストの除去を行って、 10 m幅の A1系合金膜回路を 形成した。
[0044] そして、 10 μ m幅の A1系合金膜回路を形成した基板を、純水洗浄、乾燥処理を行 い、その表面に SiNxの絶縁層（厚み 4200 A)を形成した。この絶縁層の成膜は、ス パッタリング装置を用い、投入電力 RF3. OWatt/cm2,アルゴンガス流量 90sccm 、窒素ガス流量 10sccm、圧力 0. 5Pa、基板温度 300°Cのスパッタ条件により行った
[0045] 続いて、絶縁層表面にポジ型レジスト (東京応化工業 (株)社製: TFR— 970)を被 覆し、 10 mX 10 m角のコンタクトホール開口用パターンフィルムを配置して露光 処理をし、 TMAH現像液により現像処理をした。そして、 CFのドライエッチングガス
4
を用いて、コンタクトホールを形成した。コンタクトホール形成条件は、 CFガス流量 5
4
0sccm、酸素ガス流量 5sccm、圧力 4. 0Pa、出力 150Wとした。
[0046] 上記した DMSO剥離液によりレジストの剥離処理を行った。そして、イソプロピルァ ルコールを用いて残存剥離液を除去した後、水洗、乾燥処理を行った。このレジスト の剥離処理が終了した各サンプルに対し、 ITOターゲット（組成 In O - 10wt%Sn
2 3
O )を用いて、コンタクトホール内及びその周囲に ITOの透明電極層を形成した。透 明電極層の形成は、スパッタリング (基板温度 70°C、投入電力 1. 8WattZcm2、ァ ルゴンガス流量 80sccm、酸素ガス流量 0. 7sccm、圧力 0. 37Pa)を行い、厚み 10 00 Aの ITO膜を形成した。
[0047] この ITO膜表面にレジスト (東京応化工業 (株)社製: OFPR800)を被覆し、パター ンフィルムを配置して露光処理をし、 TMAH現像液で現像処理をし、しゅう酸系混酸 エッチング液（関東ィ匕学 (株)社製: ITO05N)により 10 m幅回路の形成を行った。 I TO膜回路形成後、 DMSO剥離液によりレジストを除去した。
[0048] 以上のような作製方法により得られた各試験サンプルを、大気雰囲気中、 250°C、 30分間の熱処理を行った後、図 4に示す試験サンプルの矢印部分の端子部力 連 続通電（3mA)をして抵抗を測定した。このときの抵抗測定条件は、 85°Cの大気雰 囲気中における、いわゆる寿命加速試験条件で行った。そして、この寿命加速試験 条件の下、各試験サンプルにおいて、測定開始における初期抵抗値の 100倍以上 の抵抗値に変化した時間（故障時間）を調べた。この寿命加速試験条件で 250時間 を超えても故障しなカゝつた試験サンプルを評価〇とした。また、寿命加速試験条件の 下、 250時間以下で故障した試験サンプルを評価 Xとした。尚、上記した寿命加速 試験については、 JIS C 5003 : 1974、参照文献 (著書名「信頼性加速試験の効 率的な進め方とその実際」：鹿沼陽次 編著、発行所 日本テクノセンター (株)）に準 拠したものである。
[0049] IZO接合性:この IZO接合性は、上記 IZO接合性評価と同様に、 IZO (ln O—10.
2 3
7wt%ZnO： 1000 A厚、回路幅 50 μ m)電極層の上に、各 A1系合金膜層（2000 A 厚、回路幅 50 μ m)をクロスするように形成した試験サンプル (ケルビン素子）を用い て評価した。試験サンプルの作製条件は、上記 ITO接合性と同様とした。この試験サ ンプルを、上記 ITO接合性の場合と同様な寿命加速試験条件により抵抗を測定し、 その寿命加速試験結果より IZO接合性評価を行った。評価基準も上記 ITO接合性と 同様にした。
[0050] 表 1に示すように、本願発明に関する各実施例の Al—Ni—B合金配線材料では、 比抵抗値が 10 Ω cm以下であり、本願発明の組成範囲を外れる比較例 9、比較例 11、比較例 12については、 10 Ω cmを超える比抵抗値であった。また、表 2に示 すように、各実施例の Al— Ni— B合金配線材料では、 Si拡散耐熱性は 240°C以上 あり、 330°Cの高温においても、接合界面に A1と Siとの相互拡散が認められないもの が存在した。そして、表 2に示すように、各実施例の Al— Ni— B合金配線材料では、 ITO及び IZOの透明電極層との直接接合も可能であることが確認された。尚、この Si 拡散耐熱性は、実用上 200°C以上の熱処理で発生しないことが望ましぐ CVDによ り絶縁層を形成する際に加わる熱履歴を考慮すると、 240°C〜300°Cの高温域にお いても変質層が生じないことが望ましい。さらに、素子の製造工程における各熱履歴 の加わる製造条件の適用範囲に余裕を持たせるためには、 330°C以上での Si拡散 耐熱性を備えることが望まし 、ものである。
[0051] 一方、比較例 1〜3の場合、比抵抗以外の特性がすべて実用上不十分であること が確認された。また、 Al— Ni合金の比較例 4及び 5では、透明電極層との接合特性 は良好なものの、耐熱性及び Si拡散耐熱性において不十分な特性であり、 Niの含 有量が高い比較例 6では、膜比抵抗が 10 Ω cmを超えるものとなった。そして、本 願発明の組成範囲外となる比較例 7〜12の場合、 ITOとの直接接合に問題があった り（比較例 7)、 Si拡散耐熱性が 200°C以下であったり（比較例 8、比較例 10)、比抵 抗値が 10 Q cmを超え (比較例 9、比較例 11、比較例 12)、総合的に満足できる膜 特性とは言えな力つた。また、ニッケルの代わりにシリコン (Si)を含有した比較例 13 では、 Si拡散耐熱性ばカゝりでなぐ透明電極層との接合性も悪くなる結果となった。さ らに、本願出願人の提案した従来の Al—Ni—C合金配線材料 (比較例 14、比較例 15)では、透明電極層との接合性は問題ないものの、耐熱性及び Si拡散耐熱性に お!、て不十分な特性であることが確認された。
[0052] 第二実施形態:この第二実施形態においては、本願発明に係る A1— Ni— B合金配 線材料の組成範囲に関し、膜の耐熱性及び半導体層の接合特性との関係を更に詳 細に検討した結果について説明する。表 3〜表 5には、ニッケル含有量及びボロン含 有量を変化させた際の、膜の比抵抗値、膜のディンプル発生率、半導体層と直接接 合した際の変質層の発生状況及び半導体層表面の粗さ変化量を調べた結果を示し ている。
[0053] [表 3] 組 成 比抵抗 ^インフ'ル発生率 組成 比抵抗 テ'インフ 'ル発生率 at% μ Ω cm % at% μ Q cm %i B 350"C 400V Ni B 350*C 400で0 0.30 4.07 1.61 2.03 5.0 0.05 4.03 0.53 1.420 0.40 4.11 1.63 1.63 5.0 0.10 4.07 0.57 1.600 0.50 4.13 1.70 1.67 5.0 0.20 4.53 0.67 1.620 0.60 4.18 1.67 2.11 5.0 0.30 4.50 1.27 1.500 0.80 4.22 1.75 3.55 5.0 0.40 4.55 1.52 1.730 1.00 4.28 1.71 4.15 5.0 0.50 4.58 1.56 1.790 1.80 4.35 1.87 4.97 5.0 0.60 4.62 1.50 1.730 0.05 3.85 1.21 1.72 5.0 0.80 4.67 1.60 1.850 0.10 3.92 1.20 1.65 5.0 1.00 4.73 1.72 1.940 0.20 4.01 1.22 1.97 6.0 0.05 4.30 0.60 1.320 0.30 4.06 1.24 1.57 6.0 0.10 4.38 0.63 1.420 0.40 4.22 1.21 1.60 6.0 0.20 4.52 0.67 1.480 0.50 4.41 1.32 1.60 6.0 0.30 4.65 0.77 1.200 0.60 4.31 1.30 1.63 6.0 0.40 4.67 0.80 1.150 0.80 4.50 1.60 1.80 6.0 0.50 4.69 0.80 1.230 1.00 4.52 1.73 1.90 6.0 0.60 4.74 0.98 1.33
6.0 0.80 4.98 1.42 1.65
6.0 1.00 5.05 1.70 1.88
7.0 0.30 5.19 0.87 1.23
8.0 0.50 5.50 1.22 1.57
8.0 1.00 5.70 1.75 1.95 4]
^ §sa
Figure imgf000020_0001
組成 粗さ変化量 組成 粗さ変化量
at% at%
Ni B 300で 330で 350で Ni B 300^ 330で 350¾
3.0 0.30 1.59 1.99 3.52 5.0 0.05 1.14 0.98 1.58
3.0 0.40 2.21 2.11 3.05 5.0 0.10 1.12 1.02 1.32
3.0 0.50 2.33 2.15 2.45 5.0 0.20 1.01 1.10 1.38
3.0 0.60 2.14 1.92 2.32 5.0 0.30 1.03 1.08 1.35
3.0 0.80 1.88 1.95 2.06 5.0 0.40 1.14 0.92 1.20
3.0 1.00 1.65 1.76 1.82 5.0 0.50 1.37 1.42 1.50
3.0 1.80 1.30 1.44 1.58 5.0 0.60 1.04 0.99 0.96
4.0 0.05 1.55 1.72 1.85 5.0 0.80 1.01 1.01 1.06
4.0 0.10 1.29 1.49 1.72 5.0 1.00 0.99 0.97 1.12
4.0 0.20 1.13 1.43 1.48 6.0 0.05 1.02 0.95 1.03
4.0 0.30 1.41 1.46 1.88 6.0 0.10 1.00 1.08 1.08
4.0 0.40 1.15 1.36 1.46 6.0 0.20 1.05 0.98 0.94
4.0 0.50 1.30 1.47 1.58 6.0 0.30 1.06 0.91 0.92
4.0 0.60 1.12 1.24 1.32 6.0 0.40 0.95 0.93 1.02
4.0 0.80 1.11 1.22 1.28 6.0 0.50 1.30 1.20 0.92
4.0 1.00 1.02 1.10 1.20 6.0 0.60 0.94 0.93 1.18
6.0 0.80 0.91 1.03 1.04
6.0 1.00 0.95 0.95 1.10
7.0 0.30 1.06 1.12 1.11
8.0 0.50 1.02 0.92 1.08
8.0 1.00 0.91 0.96 1.04
[0056] 表 3には、各組成における膜の比抵抗値及びディンプル発生率を示して ヽる。膜の 比抵抗値の測定条件は、上記第一実施形態と同様である。また、ディンプル発生率 は、上記第一実施形態における耐熱性評価と同様の条件で、熱処理温度 350°C、 4 00°Cにした各評価サンプルを SEM観察して得られた結果である。但し、この第二実 施形態における耐熱性評価は、上記第一実施形態の耐熱性評価よりも、さらに詳細 な検討をするため、ディンプルの発生率を調べた。このディンプル発生率は、観察表 面に窪み状部分 (径 0. 3 m〜0. 5 m)となったディンプルを検出し、その大きさ 及び個数力 ディンプルの占める面積を算出し、観察面積に対する割合を求めた面 積比率で代替した値である。このディンプル面積の計算については、観察表面に存 在する窪み状部分を画像解析により二値化して、その窪み状部分を円に近似して行 つた。尚、このディンプルの深さは、幾つかのディンプルを測定したところ、約 100A であった。また、表 3に示すディンプル発生率の値は、各観察試料についての観察 範囲 10 μ ΐη Χ 8 μ mの 5視野における平均値を示して!/、る。
[0057] 表 3の比抵抗値の結果より、ニッケルが 6. 0&％以下で、ボロンが 0. 80at%以下 であると、 5 μ Ω cm以下となることが判明した。また、表 3のディンプル発生率の結果 力も判るように、熱処理温度が高いほどその発生率が大きくなる傾向があり、また、二 ッケルが多いほど発生率が小さくなる傾向が認められた。そして、ボロンが増加すると 、ディンプルの発生率が大きくなる傾向が認められた。この表 3の結果より、 350°C、 3 0分間の熱処理において、ディンプル発生率を 1. 6%以下とするためには、ニッケル が 4. 0&％以上で、ボロンが 0. 80at%以下であればよいことが判明した。
[0058] 次に、表 4に示す接合界面における変質層の発生調査の結果について説明する。
この変質層調査は、上記第一実施形態で説明した Si拡散耐熱性の評価と同様な条 件で作成した評価サンプルを用いた。具体的には、ガラス基板上に n+— Si半導体層 ( 300 A)を CVDにより形成し、その半導体層上にスパッタリング (マグネトロン ·スパッ タリング装置、投入電力 3. OWatt/cm2,アルゴンガス流量 100sccm、アルゴン圧 力 0. 5Pa)により、表 4記載の各組成の Al— Ni— B合金膜（2000A)を形成したもの を用いた。そして、この評価サンプルを 300、 330、 350°Cの各温度で、窒素ガス雰 囲気中 30分間の熱処理を行った後、上述したリン酸系 A1エッチング液を用いて、上 層に形成した A1系合金膜のみを溶解し、半導体層を露出させた。この露出した半導 体層表面を光学顕微鏡 (200倍）にて観察し、図 3に示した黒点となった変質部分の 存在や、或いは半導体層表面の変色や荒れの状態を確認した。表 4では、 Siと A1と の相互拡散により多数黒点が認められたものを評価 X、数個以下の黒点の存在或い は黒点は認められないのの観察表面の変色や、荒れた状態が認められたものを評 価△、観察表面に黒点が全く無ぐ変色や荒れた表面状態が認められなかったもの を評価。とした。
[0059] そして、表 5には、上記変質層調査に伴い、半導体層の表面状態変化を調べた結 果を示している。この半導体層の表面状態変化は、半導体層の表面粗さ測定をする ことで行った。具体的には、ガラス基板上に n+— Si半導体層（300A)を形成した直 後の表面粗度（以下、 as— depo粗さとする）と、上記変質層調査の評価サンプルの 露出した半導体層の表面粗さ（以下、直接接合粗さとする）とを、それぞれ測定し、 ( 直接接合粗さ値) Z (as— depo粗さ値)を算出した。つまり、表 5に示す粗さ変化量の 数値が 1よりも大きくなるほど、直接接合をして熱処理した後の半導体層の表面状態 が荒れていることを示す。尚、半導体層の表面粗さ測定には、段差 ·表面粗さ（あらさ
) ·微細形状測定装置 (KLA Tencor社製: P— 15型）を用い、 JIS B0601 : 1994 に準じて十点平均粗さ RZを求めた。
[0060] 表 4の結果より、ニッケルが多くなるほど、変質層の発生を抑制できる傾向が認めら れた。また、 330oCの熱処理の場合、ニッゲノレ力 S4. 0〜6. Oat0/0で、ボ Pンカ 0. 20 〜0. 80at%であると、変質層の発生が特に抑制されていることが判明した。また、二 ッケノレ力4. 0〜6. Oat%で、ボロン力0. 30〜0. 50at%であると、 350°Cの高温に おいても、変質層が発生しな 、傾向が認められた。
[0061] そして、表 5の粗さ変化量については、表 3の変質層の結果とほぼ相関した傾向を 示すことが判明した。この表 5の粗さ変化量の結果から、直接接合後 330°Cの熱処理 によっても、半導体層の接合表面がひどく荒れた状態にならない、つまり、 as-depo 粗さ値の 1. 5倍以内の変化量である組成範囲は、ニッケルが 4. 0〜6. Oat%、ボロ ンが 0. 20〜0. 60at%であることが判った。
[0062] 第三実施形態:この第三実施形態においては、スパッタリングにより成膜した際の表 面粗度の調査結果について説明する。この第三実施形態では、本願発明に係る A1 Ni— B合金配線材料のうち A1— 5. Oat%Ni-0. 4at%Bの組成（実施例 15)の A 1—Ni— B合金膜と、比較のための純 A1膜 (上記第一実施形態と同様に比較例 1とす る）、 Al- 2. Oat%Nd合金膜 (比較例 16)について調査を行った。
[0063] まず、実施例 15及び比較例 1、比較例 16についての成膜条件は、ガラス基板 (コ 一-ング社製： # 1737)上に、前記組成の各 A1系合金ターゲットを用い、スパッタリ ング条件、投入電力 3. OWatt/cm2,アルゴンガス流量 100sccm、アルゴン圧力 0 . 5Paとしてマグネトロン'スパッタリング装置（トツキネ土製：マルチチャンバ一タイプス ノッタ装置 MSL464)を用い、厚み 2000Aの各合金膜を形成した。また、スパッタリ ング時の基板温度については、表 6に示すように設定して成膜を行った。
[0064] そして、表 6に示す各合金膜の表面粗度 Raの測定を行った。この表面粗度測定に は、原子間力顕微鏡 (セイコーインスツルメンッ (株)製: SPI— 3800N)を用い、算術 平均粗さ Ra (jIS B0601— 1982)を求めた。また、この測定は、各合金膜表面の 5 箇所を測定してその平均値を算出した。その結果を表 6に示す。表 6中、実施例 15 1〜3は基板温度 100°C〜250°Cにおける Al—5. Oat%Ni—0. 4at%B合金膜 の結果を示している。また、この表 6では、基板温度が室温における A15. Oat%Ni- 0. 4at%B合金膜の結果を比較例 17とし、基板温度が 300°Cにおける A1— 5. Oat %Ni-0. 4at%B合金膜の結果を比較例 18としている。そして、比較例 1は純 A1膜 、比較例 16は A1— 2. Oat%Nd合金膜の結果を示している。尚、ガラス基板表面の 平均表面粗度値 (Ra)は、 1. 8Aであった。
[0065] [表 6]
Figure imgf000024_0001
[0066] 表 6の結果より、 Al— Ni— B合金膜の表面粗度は、基板温度により変化することが 確認された。また、比較例 1の純 A1膜では非常に荒れた表面状態となり、比較例 16 の A1— 2. 0at%Nd合金膜では基板温度が 100°C程度であっても、 Ra20Aを超え るような荒れた表面状態であった。
[0067] 次に、透明電極層との直接接合におけるコンタクト抵抗値及びその接合強度を調 查した結果について説明する。まず、コンタクト抵抗値測定について説明する。上記 表面粗度測定で説明したように、ガラス基板上に、前記組成の各 A1系合金ターゲット を用い、上記スパッタリング条件にて、厚み 2000 Aの A1系合金膜を形成した。このと きのスパッタリング時の基板温度については、表 6に示す温度で各成膜を行った。そ して、各 A1系合金膜表面にレジスト (OFPR800 :東京応化工業 (株)）を被覆し、 20 μ m幅回路形成用パターンフィルムを配置して露光処理をし、上記第一実施形態で 説明した TMAH現像液で現像処理をした。現像処理後、上記第一実施形態で説明 したリン酸系混酸エッチング液により回路形成を行い、 DMSO剥離液によりレジスト の除去を行って、 20 m幅の A1系合金膜回路を形成した。
[0068] そして、 20 μ m幅の Al系合金膜回路を形成した基板を、純水洗浄、乾燥処理を行 い、その表面に SiNxの絶縁層（厚み 4200 A)を形成した。この絶縁層の成膜は、ス パッタリング装置を用い、投入電力 RF3. OWatt/cm2,アルゴンガス流量 90sccm 、窒素ガス流量 10sccm、圧力 0. 5Pa、基板温度 300°Cのスパッタ条件により行った
[0069] 続いて、絶縁層表面にポジ型レジスト (東京応化工業 (株)社製: TFR— 970)を被 覆し、 10 mX 10 m角のコンタクトホール開口用パターンフィルムを配置して露光 処理をし、 TMAH現像液により現像処理をした。そして、 CFのドライエッチングガス
4
を用いて、コンタクトホールを形成した。コンタクトホール形成条件は、 CFガス流量 5
4
Osccm、酸素ガス流量 5sccm、圧力 4. OPa、出力 150Wとした。
[0070] その後、 DMSO剥離液によりレジストの剥離処理を行った。そして、イソプロピルァ ルコールを用いて残存剥離液を除去した後、水洗、乾燥処理を行った。このレジスト の剥離処理が終了した各サンプルに対し、 ITOターゲット（組成 In O - 10wt%Sn
2 3
O )を用いて、コンタクトホール内及びその周囲に ITOの透明電極層を形成した。透
2
明電極層の形成は、スパッタリング (基板温度 70°C、投入電力 1. 8WattZcm2、ァ ルゴンガス流量 80sccm、酸素ガス流量 0. 7sccm、圧力 0. 37Pa)を行い、厚み 10 00 Aの ITO膜を形成した。
[0071] この ITO膜表面にレジスト (東京応化工業 (株)社製: OFPR800)を被覆し、パター ンフィルムを配置して露光処理をし、 TMAH現像液で現像処理をし、しゅう酸系混酸 エッチング液（関東ィ匕学 (株)社製: ITO05N)により 20 m幅回路の形成を行った。 I TO膜回路形成後、 DMSO剥離液によりレジストを除去した。
[0072] 以上のような手順により、コンタクトホールを形成し、コンタクトホールを介して A1系 合金膜と透明電極層とが直接接合された評価サンプルについて、そのコンタクト抵抗 値を測定した。このコンタクト抵抗値の測定法は、図 4に示すような四端子法に基づき 、評価サンプルの素子を大気中、 250°C、 30minのァニール処理後、各評価サンプ ルの抵抗値測定を行った。このコンタクト抵抗値の測定結果を表 7に示す。尚、図 4に 示す四端子法は、熱処理後の評価サンプルの端子部分から 100 Aを通電して、そ の抵抗を測定したものである。
[0073] 続いて、透明電極層との直接接合における接合強度の測定について説明する。こ の接合強度については、 JIS C 5012に準拠した碁盤目試験により行った。上記表 面粗度測定の場合と同様に、ガラス基板上に、まず先に各 A1系合金膜 (2000A)を 成膜し、その上に ITO膜（1000A)を積層した。成膜条件については、上記スパッタ リング条件と同様である。
[0074] このようにして作製した各評価サンプルにつ 、て、その ITO膜表面側力 カッター を用いて、一辺 5mmの正方形力 0個形成されるように、格子状の切り傷を形成した (5mm角正方形が縦 4個（20mm) X横 10個（50mm) )。そして、その表面にテープ を貼付し、その後テープを剥がしとり、テープ剥がし後の ITO膜表面に設けた格子状 態を目視で確認した。 40個の正方形の中で膜が剥がれて ヽる部分の面積を測定し 、 40個の正方形の全面積に対する割合 (剥離率％)を計算して、各評価サンプルの 接合強度を評価した。剥離率 0〜20%を〇、剥離率 21〜60%を△、剥離率 61〜1 00%を Xとした。この接合強度の試験結果を表 7に示す。
[0075] [表 7]
Figure imgf000026_0001
[0076] 表 6及び表 7の結果力も判るように、 A1系合金膜の表面粗度値が大きくなると、素子 を形成したときのコンタクト抵抗値も大きくなる傾向となるが、接合強度に関しては、逆 に、粗度値が小さくなるとその強度が低下する傾向となった。以上の結果力もコンタク ト抵抗値が 200 Ω以下で、実用的な接合強度を確保できる表面粗度としては、 Ra2. 0A〜20Aの範囲であり、より好ましくは 10A〜20Aであると考えられた。
[0077] 第四実施形態:この第四実施形態においては、本願発明に係る Al— Ni— B合金配 線材料により形成した配線回路における析出物に関して調査した結果について説明 する。この配線回路中の析出物の調査は、その分散状態を解析することにより行った [0078] ここで、この第四実施形態における断面観察用サンプルの製法について説明する 。この断面観察用サンプルは、ガラス基板上に厚み 200nmの A1— 5. Oat%Ni— 0. 4at%B合金膜、 Al— 2. Oat%Ni—l. Oat%Nd合金膜、 Al— 3. Oat%Ni合金膜を 、それぞれスパッタにより形成し、各合金膜上に ITO膜を成膜した後、大気中 250°C の熱処理を行ったものを用いた。図 5及び図 6には、 A1— 2. Oat%Ni- l. Oat%Nd 合金と Al— 5. Oat%Ni-0. 4at%B合金の場合における透過電子顕微鏡（日立製 作所社製 ZH— 9000 TEM :倍率 20万倍）により配線回路層（膜)断面を観察した 結果の概略断面図を示している。図 5及び図 6の符号 Aは ITO膜、符号 Bはガラス基 板を示している。
[0079] 次に、上記した TEM観察写真から析出物の分布状態を評価する方法について説 明する。図 6の中央帯部分が配線回路層を示しており、その中に分散しているものが Niィ匕合物 (Al— Ni系の金属間化合物）を示している。 Niィ匕合物の分布状態は、この 断面概略図で示すように層厚み方向に直交する線分が Ni化合物を切断する合計長 さ (1 +1 +1 +1 +1 +1 =∑1)を測定し、その線分全体長さ (L)に対する割合 (％)
1 2 3 4 5 6
を求め、この値を Niィ匕合物の存在率とした。また、 EDX分析により、 Niィ匕合物を同定 したところ、 A1— 5. Oat%Ni-0. 4at%B合金配線材料の場合では、配線回路層中 に分散析出しているのは Al Ni相の金属間化合物であった。そして、 A1— 2. Oat%
3
Ni— 1. Oat%Nd合金配線材料の場合では、 Al— Ni系、 Al— Nd系、 Al— Ni— Nd 系の金属間化合物が析出していることが判明した。さらに、図 5の概略図で示すよう に、 A1— 2. Oat%Ni- l. Oat%Nd合金の場合、ガラス基板側の方（符号 B)に Al— Ni— Nd系の金属間化合物が多く偏析していることが認められた。一方、 A1— 5. Oat %Ni-0. 4at%B合金の場合では、配線回路相中の析出物である Al Ni相の金属
3
間化合物は特に偏析することなぐ均一的に分散していることが判明した。
[0080] 図 7には、各配線回路層の厚み方向における所定の厚み位置での、 Ni化合物の 存在率を調査した結果を示している。図 7に示すように、 A1— 2. Oat%Ni- l. Oat %Nd合金の場合では、 Ni化合物の存在率が、ガラス基板側（B)から ITO膜面側 (A )にかけて 75%力も 0%まで変化していることが判明した。同様に、 Al- 3. Oat%Ni 合金配線材料に関しても、同様に、 Ni化合物の存在率を調べたところ、その存在率 は、基板側力も膜面側にかけて 40%から 0%まで変化していることが判明した。一方 、本願発明に係わる A1— 5. 0at%Ni-0. 4at%B合金配線材料の場合では、 Niィ匕 合物の存在率は、基板側から膜面側に亘り、数値の大きな隔たりが無ぐ約 25%〜4 5%の範囲内であり、 Niィ匕合物の偏祈がなぐ均一に分散していることが判明した。 産業上の利用可能性
[0081] 以上のように、本願発明によれば、 Moなどの高融点金属材料力 なるキャップ層を 省略しても、 ITOや IZOなどの透明電極層と直接接合できるとともに、薄膜トランジス タの n+— Siなどの半導体層とも直接接合ができる配線回路を形成することが可能と なる。特に、 240°Cを超える熱プロセスを加えた場合において、本願発明の Al— Ni —B合金配線材料カゝらなる配線回路と半導体層とを直接接合した接合界面では、 A1 と Siとの相互拡散が抑制される。
[0082] カロえて、本願発明に係る Al— Ni— B合金配線材料は、耐熱性も極めて良好で、そ の比抵抗が 10 Ω cm以下と低いため、大画面化された表示ディスプレイの構成材 料として極めて好適である。このようなことから、本願発明は、液晶ディスプレイなどの 表示デバイスの製造における材料面、設備面、工程面のすべての点においてコスト 削減を可能とし、優れた特性を備えた表示デバイスを実現可能とする技術である。

Claims

請求の範囲
[1] アルミニウムにニッケルとボロンとを含有した A1— Ni— B合金配線材料にぉ 、て、 ニッケル含有量をニッケルの原子百分率 Xat%とし、ボロン含有量をボロンの原子 百分率 Yat%とした場合、式
0. 5≤X≤10. 0
0. 05≤Y≤1 1. 00
Υ+ 0. 25Χ≥1. 00
Υ+ 1. 15Χ≤1 1 . 50
の各式を満足する領域の範囲内にあり、残部がアルミニウムであることを特徴とする A ト M— B合金配線材料。
[2] ニッケル含有量が 4. 0&％以上であり、ボロン含有量が 0. 80at%以下である請求 項 1に記載の A1— Ni— B合金配線材料。
[3] 350°C、 30分間の熱処理後、配線材料表面に生じるディンプル発生率が 1. 6%以 下である請求項 2に記載の A1— Ni— B合金配線材料。
[4] ニッケル含有量が 4. 0at%〜6. 0&％であり、ボロン含有量が 0. 20at%〜0. 80at
%である請求項 1〜請求項 3 、ずれか〖こ記載の A1— Ni— B合金配線材料。
[5] 比抵抗値が 5. Ο μ Q cm以下である請求項 4に記載の Al— Ni— Β合金配線材料。
[6] 請求項 1〜請求項 5いずれかに記載の A1— Ni— B合金配線材料により形成された 配線回路層と、半導体層と、透明電極層とを備える表示デバイスの素子構造であつ て、
前記配線回路層が、半導体層に直接接合された部分を有することを特徴とする表 示デバイスの素子構造。
[7] 請求項 1〜請求項 5いずれかに記載の A1— Ni— B合金配線材料により形成された 配線回路層と、半導体層と、透明電極層とを備える表示デバイスの素子構造であつ て、
前記配線回路層が、透明電極層に直接接合された部分を有することを特徴とする 表示デバイスの素子構造。
[8] 請求項 6及び請求項 7の素子構造を備える表示デバイスの素子構造。
[9] 直接接合された配線回路層を剥離した半導体層表面の表面粗さ値 (Rz)が、半導体 層形成後の半導体層表面の表面粗さ値 (Rz)の 1. 5倍以下である請求項 6または請 求項 8に記載の表示デバイスの素子構造。
[10] 半導体層および Zまたは透明電極層と直接接合される前記配線回路層を形成す る Al— Ni— B合金配線材料により形成された Al— Ni— B合金膜の表面粗度 Raが 2 . 0A〜20. OAである請求項 6〜請求項 8いずれかに記載の表示デバイスの素子 構造。
[11] 請求項 1〜請求項 5いずれかに記載の A1— Ni— B合金配線材料により形成された 配線回路層と、半導体層若しくは透明電極層の少なくとも一方と前記配線回路層と が直接接合されて 、る表示デバイスの素子構造であって、
前記配線回路層には、 Ni化合物が分散析出しており、
配線回路層断面における配線回路層厚み方向と直交する線分上の前記 Ni化合物 の存在率が、配線回路層厚み方向で 25%〜45%であることを特徴とする表示デバ イスの素子構造。
[12] 請求項 1〜請求項 5いずれかに記載の Al—Ni—B合金配線材料力もなる配線回路 を形成するためのスパッタリングターゲットであって、
ニッケル含有量をニッケルの原子百分率 Xat%とし、ボロン含有量をボロンの原子 百分率 Yat%とした場合、式
0. 5≤X≤10. 0
0. 05≤Y≤11. 00
Υ+0. 25Χ≥1. 00
Υ+ 1. 15Χ≤11. 50
の各式を満足する領域の範囲内にあり、残部がアルミニウムであることを特徴とするス パッタリングターゲット。
PCT/JP2006/306676 2005-04-26 2006-03-30 Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造 Ceased WO2006117954A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE602006020265T DE602006020265D1 (de) 2005-04-26 2006-03-30 Elementstruktur mit einem verdrahtungsmaterial aus al-ni-b-legierung
AT06730624T ATE499455T1 (de) 2005-04-26 2006-03-30 Elementstruktur mit einem verdrahtungsmaterial aus al-ni-b-legierung
EP06730624A EP1878809B1 (en) 2005-04-26 2006-03-30 ELEMENT STRUCTURE USING A Al-Ni-B ALLOY WIRING MATERIAL
US11/851,804 US7755198B2 (en) 2005-04-26 2007-09-07 Al-Ni-based alloy wiring material and element structure using the same

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2005128670 2005-04-26
JP2005-128670 2005-04-26
JPPCT/JP2005/015697 2005-08-30
PCT/JP2005/015697 WO2006117884A1 (ja) 2005-04-26 2005-08-30 Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
JP2005-302871 2005-10-18
JP2005302871A JP4657882B2 (ja) 2005-04-26 2005-10-18 表示デバイスの素子構造
JP2005-302900 2005-10-18
JP2005302900 2005-10-18

Publications (1)

Publication Number Publication Date
WO2006117954A1 true WO2006117954A1 (ja) 2006-11-09

Family

ID=37307760

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306676 Ceased WO2006117954A1 (ja) 2005-04-26 2006-03-30 Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造

Country Status (4)

Country Link
US (2) US7531904B2 (ja)
EP (1) EP1878809B1 (ja)
KR (1) KR100959579B1 (ja)
WO (1) WO2006117954A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117706A1 (ja) * 2007-03-28 2008-10-02 Mitsui Mining & Smelting Co., Ltd. Ａｌ－Ｎｉ－Ｂ系合金スパッタリングターゲット
JP2011106025A (ja) * 2009-10-23 2011-06-02 Kobe Steel Ltd Ａｌ基合金スパッタリングターゲット
US8003218B2 (en) 2006-10-16 2011-08-23 Mitsui Mining & Smelting Co., Ltd Al-Ni-B alloy material for reflective film

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959579B1 (ko) * 2005-04-26 2010-05-27 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4621645B2 (ja) * 2006-08-25 2011-01-26 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR101386194B1 (ko) * 2007-06-22 2014-04-18 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
KR101124831B1 (ko) * 2008-03-31 2012-03-26 가부시키가이샤 고베 세이코쇼 표시 장치, 그 제조 방법 및 스퍼터링 타깃
US20110158845A1 (en) * 2008-07-07 2011-06-30 Mitsui Mining & Smelting Co., Ltd. Al-Ni ALLOY WIRING ELECTRODE MATERIAL
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
US8729554B2 (en) * 2011-04-27 2014-05-20 Chimei Innolux Corporation Top-emission organic light-emitting diode structure
JP2015133424A (ja) * 2014-01-14 2015-07-23 住友電工デバイス・イノベーション株式会社 電子部品の製造方法
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5140313A (ja) * 1974-10-03 1976-04-05 Furukawa Electric Co Ltd Dohifukuaruminiumugokindotai
JPH04333566A (ja) 1991-03-26 1992-11-20 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成法
JPH07224304A (ja) 1994-02-10 1995-08-22 Toyo Alum Kk ホウ素含有アルミニウム合金の製造方法
JP2000294556A (ja) * 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット
JP2003089864A (ja) 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2004214606A (ja) 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997013885A1 (fr) * 1995-10-12 1997-04-17 Kabushiki Kaisha Toshiba Film de cablage, cible de pulverisation par bombardement ionique destinee a la formation de ce film et composant electronique comportant ce film
JP3755552B2 (ja) 1996-07-05 2006-03-15 株式会社日鉱マテリアルズ アルミニウムまたはアルミニウム合金スパッタリングターゲット
JPH10183337A (ja) * 1996-11-01 1998-07-14 Japan Energy Corp Ａｌ合金薄膜およびＡｌ合金スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4179489B2 (ja) * 1999-08-11 2008-11-12 日立金属株式会社 Ａｌ合金電極膜の製造方法
JP4405008B2 (ja) 1999-10-25 2010-01-27 アルバックマテリアル株式会社 液晶ディスプレイ用電極・配線材及びその作製方法
JP4057215B2 (ja) * 2000-03-07 2008-03-05 三菱電機株式会社 半導体装置の製造方法および液晶表示装置の製造方法
JP4314388B2 (ja) * 2004-03-31 2009-08-12 清仁 石田 アルミニウム合金およびアルミニウム合金部材の製造方法
KR100959579B1 (ko) * 2005-04-26 2010-05-27 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5140313A (ja) * 1974-10-03 1976-04-05 Furukawa Electric Co Ltd Dohifukuaruminiumugokindotai
JPH04333566A (ja) 1991-03-26 1992-11-20 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成法
JPH07224304A (ja) 1994-02-10 1995-08-22 Toyo Alum Kk ホウ素含有アルミニウム合金の製造方法
JP2000294556A (ja) * 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット
JP2003089864A (ja) 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2004214606A (ja) 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1878809A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003218B2 (en) 2006-10-16 2011-08-23 Mitsui Mining & Smelting Co., Ltd Al-Ni-B alloy material for reflective film
WO2008117706A1 (ja) * 2007-03-28 2008-10-02 Mitsui Mining & Smelting Co., Ltd. Ａｌ－Ｎｉ－Ｂ系合金スパッタリングターゲット
JP2011106025A (ja) * 2009-10-23 2011-06-02 Kobe Steel Ltd Ａｌ基合金スパッタリングターゲット

Also Published As

Publication number Publication date
US7755198B2 (en) 2010-07-13
US7531904B2 (en) 2009-05-12
KR20080000553A (ko) 2008-01-02
US20080073793A1 (en) 2008-03-27
KR100959579B1 (ko) 2010-05-27
US20080001153A1 (en) 2008-01-03
EP1878809B1 (en) 2011-02-23
EP1878809A4 (en) 2008-07-09
EP1878809A1 (en) 2008-01-16

Similar Documents

Publication Publication Date Title
US7755198B2 (en) Al-Ni-based alloy wiring material and element structure using the same
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP5032687B2 (ja) Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
CN1479802A (zh) 铝合金薄膜和具有该薄膜的配线电路以及形成此薄膜的靶材
JP3979605B2 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
CN101365816B (zh) 反射膜用Al-Ni-B合金材料
CN101375378B (zh) 显示装置的元件结构及其制造方法
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
TWI247812B (en) Aluminum alloy film for wiring and sputter target material for forming the film
WO2008047667A1 (fr) Film multicouche pour câblage et réalisation câblée
CN100564560C (zh) Al-Ni-B合金布线材料及使用该材料的元件结构
CN101828212A (zh) 显示装置及该显示装置使用的Cu合金膜
JP4684367B2 (ja) Ａｌ−Ｎｉ系合金配線電極材料
TWI326309B (en) A1-ni-b alloy wiring material and device structure using the same
JP2012032521A (ja) 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
JP2007186779A (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2007186779A6 (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2010236023A (ja) Ａｌ−Ｎｉ系合金配線材料及びそれを用いた素子構造
JP2007186779A5 (ja)
JP2011091352A (ja) 薄膜トランジスタ基板およびその製造方法並びに表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077008127

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11666300

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680001532.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006730624

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006730624

Country of ref document: EP