WO2007007409A1 - データ復号方法及び，これを適用するデータ復号装置 - Google Patents

データ復号方法及び，これを適用するデータ復号装置 Download PDF

Info

Publication number
WO2007007409A1
WO2007007409A1 PCT/JP2005/012985 JP2005012985W WO2007007409A1 WO 2007007409 A1 WO2007007409 A1 WO 2007007409A1 JP 2005012985 W JP2005012985 W JP 2005012985W WO 2007007409 A1 WO2007007409 A1 WO 2007007409A1
Authority
WO
WIPO (PCT)
Prior art keywords
time width
bit
logic
determination
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/012985
Other languages
English (en)
French (fr)
Inventor
Yoshinori Tanaka
Hideo Miyazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Frontech Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Frontech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Frontech Ltd filed Critical Fujitsu Ltd
Priority to KR1020087001234A priority Critical patent/KR100930007B1/ko
Priority to EP05759950.8A priority patent/EP1903687B1/en
Priority to CN200580051061XA priority patent/CN101223709B/zh
Priority to PCT/JP2005/012985 priority patent/WO2007007409A1/ja
Priority to JP2007524500A priority patent/JP4593621B2/ja
Publication of WO2007007409A1 publication Critical patent/WO2007007409A1/ja
Priority to US12/003,940 priority patent/US7940862B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/45—Transponders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/77—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for interrogation

Definitions

  • the present invention relates to a data decoding method and a data decoding apparatus to which the data decoding method is applied.
  • the present invention relates to a data decoding method in an RFZID transmitter / receiver (interrogator) suitable for receiving a signal transmitted from a radio frequency identification (RF / ID) transponder and a data decoding device to which the data decoding method is applied.
  • RFZID transmitter / receiver interrogator
  • RF / ID radio frequency identification
  • an RFZID responder (or RFZID tag) is attached to an object as a means of identifying data related to the object, and a response sent from the RF / ID responder
  • RFZID responder or RFZID tag
  • Patent Document 1 is known as an example of a powerful RFZID system.
  • the invention disclosed in Patent Document 1 is characterized by increasing the probability of data decoding by oversampling the data signal.
  • ISO18000-6 is configured such that data continues after a 16-bit length preamble period as shown in FIG. .
  • ISO 18000-6 defines the pattern representing data as shown in Fig. 2.
  • the FM0 encoding pattern is based on the logic of "1" and "0" based on a clock signal with a duty of 50%.
  • the data logic is "0”
  • the first half is H level.
  • the latter half force is SL level, or the first half is L level and the second half is H level.
  • the clock signal is at 100% period L or H level.
  • Figure 2B shows the encoding pattern of FM1, where data logic "0" and “1" are in the opposite relationship to FM0.
  • Patent Document 1 US Patent 6, 501, 807
  • the waveform duty may be shifted in the decoding of the FMO data due to the characteristics unique to the RFZID responder or the ambient temperature.
  • the time width from the rising edge S to the falling edge or the time width from the falling edge to the rising edge varies.
  • it becomes impossible to compare with the reference time width As a result, when decoding a waveform signal with a large distortion V, there is a problem that data cannot be decoded normally.
  • an object of the present invention is to provide a data decoding method that enables decoding without being affected by the duty shift of the received waveform, and a data decoding device to which the data decoding method is applied.
  • a first aspect of the present invention that achieves the above object is that a signal state that transitions from a low level to a high level or a high level force transitions to a low level in the center of a bit interval is expressed as a logical "1".
  • a data decoding method for decoding the data of the bit sequence wherein the period during which the low level force of the bit string signal also transitions to the next low level is measured as the first time width, and the high level force of the bit string signal is The period of transition to the level is measured as the second time width, and based on the combination of the measured first time width and the second time width in the bit to be determined in the bit string, the bit to be determined Judgment of logic "0" or "1” And wherein the door.
  • the first time width and the second time in the bit to be determined Combined force of interval width
  • the logic of the bit to be determined can be determined based on where the determination surface is projected on the two-dimensional surface.
  • a predetermined time width is set.
  • the measured first time width and the second time width are the same and are twice the reference time width, the same determination as the logical determination of the immediately preceding bit is made, and
  • each of the measured first time width and second time width is more than three times the reference time width, it is determined that the ethics is opposite to the logic of the immediately preceding bit, and
  • a predetermined time width is used as a reference, One of the measured first time width and second time width is When the time width is twice the reference time width, it is determined that the logic is the reverse of the logic determination of the immediately preceding bit, and each of the measured first time width and second time width is the reference It can be configured to
  • the predetermined time width is obtained based on a pulse width of a fixed data string inserted as a preamble preceding the data signal of the bit string.
  • the predetermined time width is T
  • the determination target If the bit immediately before the bit is determined to be a signal state whose level transitions in the center of the bit interval
  • an area for judging a code error may be set by combining X and Y.
  • the effect of the duty deviation of the received waveform is reduced by performing decoding using a combination of two values of the time width from the rising edge to the rising edge and the falling edge force. It is possible to decrypt without receiving it.
  • the first width (the width between rising edges or the width between falling edges) is X
  • the second width (the width between falling edges or the width between rising edges) is Y.
  • Fig. 1 shows an example of a preamble pattern sent from the RFZID responder to the RFZID transceiver.
  • FIG. 2 is a diagram showing FM1, FMO code patterns representing data defined in ISO18000-6.
  • FIG. 3 shows an RFZI to which a data decoding method and a data decoding device according to the present invention are applied.
  • FIG. 4 is a diagram showing an example of signals input to the FMO decoder 54.
  • FIG. 5 is a block diagram showing a configuration example of the FMO decoder 54 of the receiving unit 5 according to the present invention.
  • FIG. 6 is a processing flow diagram of FMO decoder 54 shown in FIG.
  • FIG. 7 shows that in the bit string for the FMO code, the determination result of the immediately preceding bit is “0” for the determination target bit sent from the determination unit 505 to the determination surface determination unit 503. It is a figure which shows the example of a duty deviation in a certain case.
  • Fig. 9 is a diagram showing a bit string in the case of an FMO code. 6 is a diagram illustrating an example of duty deviation when the determination result of the immediately preceding bit with respect to the determination target bit sent to 3 is logic “1”. FIG.
  • FIG. 11 is a diagram showing an example of setting a code error region with respect to FIG.
  • FIG. 12 is a diagram showing an example of setting a code error region with respect to FIG.
  • FIG. 3 is a diagram showing a basic configuration example of an RFZID transmission / reception device (RFZID reader / writer) to which the data decoding method and the data decoding device according to the present invention are applied.
  • the MPU 1 has a microprocessor (MPU) 1 as a common control unit.
  • MPU microprocessor
  • the MPU 1 sends an inquiry transmission signal to the RFZlD responder
  • the MPU 1 receives upper device power data (not shown) and Sent to Manchester Code 20
  • the Manchester encoding unit 20 changes the high level force to the low level at the center of the bit interval, and on the contrary, changes from the low level to the high level to perform encoding representing logic "0".
  • the high level and low level depth of the signal encoded by the Manchester modulation in the AM modulation unit 21 is adjusted, and the output of the AM modulation unit 21 is filtered by the filter 22 and sent to the modulator 23.
  • the modulator 23 modulates the carrier signal from the local oscillator 3 with the signal that has been Munchster-star coded.
  • the modulated carrier signal from the modulator 23 is amplified by the power amplifier 24 and radiated from the transmission / reception antenna 4.
  • the carrier signal radiated from the transmission / reception shared antenna 4 is received by a corresponding RFZID responder (not shown).
  • the RFZID transponder modulates the received carrier signal with the FMO code and sends it back to the RFZID transceiver as a response signal.
  • the transmission / reception shared antenna 4 receives the returned response signal and inputs it to the amplifier 50 of the receiving unit 5.
  • the response signal amplified by the amplifier 50 is demodulated by the demodulator 51 and converted into a baseband signal.
  • the signal is input to the AM demodulator 53 through the filter 52.
  • the AM demodulator 53 removes the DC component and the output is input to the FMO decoder 54.
  • FIG. 4 shows the case where the low (L) level changes to the high (H) level at the center of the bit interval, or the H level force also changes to the L level at the center of the bit interval.
  • (B) shows a state in which the duty is shifted.
  • the duty shift is caused by the characteristics unique to the RFZID transponder or the environmental temperature! /.
  • the time width Ta from the falling edge to the rising edge or only the time width Tb from the rising edge to the falling edge is used as the reference time width.
  • the time width Ta from the falling edge to the rising edge is used alone. In this case, it is not possible to determine whether the “1” width is narrow due to duty deviation or “0” is wide. After all, there is a problem that the conventional method, which is powerful, cannot decode correctly when decoding a highly distorted waveform. Therefore, the present invention solves this inconvenience.
  • FIG. 5 is a block diagram showing a configuration example of the FMO decoder 54 of the receiving unit 5 according to the present invention.
  • FIG. 6 is a processing flowchart of the FMO decoder 54 shown in FIG. The same applies to FM1 coded signals.
  • the FMO decoder 54 When the FMO decoder 54 according to the present invention receives the FMO signal sequence, the FMO decoder 54 inputs it to the first width measuring section 500, the second width measuring section 501, and further to the reference width measuring section 502.
  • the first width measurement unit 500 obtains the time from the rising edge to the next rising edge as the first time width TA in the signal sequence shown in Fig. 4 (step S1: Fig. 6), and the second width The measuring unit 500 obtains the time from the falling edge to the next falling edge as the second time width TB in the signal sequence shown in Fig. 4 (step S2).
  • the time width TA, TB is sent to the judgment unit 505.
  • the reference width measurement unit 502 receives the preamble of the signal format returned from the RFZID transponder shown in Fig. 1 to the RFZID transmitter / receiver side, and repeats the same signal waveform from 1Z2 of the bit interval. The time width is obtained, and this is input to the judgment surface judgment unit 503 as the reference time width T.
  • the determination result of the immediately preceding bit is further input from the determination unit 505 to the determination target bit.
  • the determination plane determination unit 503 determines whether the determination result logic of the immediately previous bit is “0” or “1” with respect to the determination target bit sent from the determination unit 505. Send to 504 a force instruction to calculate either of the following relational expressions (1) or (2).
  • FIG. 7 shows the case where the determination result of the bit immediately before the determination target bit sent from the determination unit 505 to the determination plane determination unit 503 is logic "0" in the bit string for the FMO code.
  • misuse are some examples of misuse.
  • the low-level force in the bit string is defined as the first time width X
  • the high-level force is defined as the second time width Y. .
  • the first time width X and the second time width Y are twice the reference time width T in the same manner. Under such conditions, it can be determined that the determination result of the immediately preceding bit is the same logic as logic “0”.
  • (C) is the same as (B) in the case where the logic of the bit to be judged is "1", but the logic power of the bit following the bit to be judged is "1". Therefore, the first time width has a time width three times that of the reference time width T, while the second time width has a time width four times that of the reference time width T. And!
  • the first time width X and the second time width Y do not always take the above-described integer values due to noise in the transmission line, and so on, and thus determination by region is required.
  • FIG. 9 shows a case where the determination result of the bit immediately before the determination target bit sent from the determination unit 505 to the determination surface determination unit 503 is logic "1" in the bit string for the FM0 code.
  • An example of duty deviation is shown below.
  • the first time width is three times the reference time width T, and the second time width is twice the reference time width T. . Under such a condition, it can be judged as a logic “1” opposite to the logic “0” of the judgment result of the immediately preceding bit.
  • the second time width is three times the reference time width T, and the first time width is further increased. It is in a big state. In this state, the judgment target bit can be judged to be the same logic as the judgment result logic “0” of the immediately preceding bit.
  • (C) is the same as (B) in which the logic of the bit to be judged is "1", but the logic power of the bit following the bit to be judged is "1". Therefore, the first time width has a time width four times that of the reference time width T, and the second time width has a time width four times that of the reference time width T.
  • the first time width X and the second time width Y do not always take the integer values as described above due to noise on the transmission path, etc. Judgment by area is required.
  • the first time width is X and the second time width is Y.
  • X, and Y are expressed in a two-dimensional plane
  • the determination surface calculation unit 504 is instructed from the determination surface determination unit 503 to use the determination surface of FIG. 8 or FIG.
  • the decision logic output for the immediately preceding bit from decision unit 05 05 is logic “0”
  • the decision plane decision unit 503 decides to notify that the expression (1) is adopted. This is sent to the surface calculation unit 504 (step S3, Yes).
  • the determination logic output for the immediately previous bit from the determination unit 505 is logic “1”
  • a notification that the expression (2) is adopted is sent from the determination surface determination unit 503 to the determination surface calculation unit 504 ( Step S3, No).
  • the determination unit 505 receives the first time width X from which the low level force of the signal of the bit string also transitions to the next low level from the first width measurement unit 500, and receives the bit sequence of the bit string from the second width measurement unit 501. High level force of signal Enter the second time width ⁇ ⁇ to transition to the next high level.
  • FIGS. 11 and 12 are examples in which a code error region is set for FIGS. 8 and 10, respectively.
  • the first and second widths are shown as normalized integers, but in actuality both the first and second widths are normalized. It is calculated as a real number including a decimal point. Therefore, the combinations of forces X and ⁇ described in the above description as the combination of widths X and ⁇ are infinite combinations.
  • the width and the second width can be determined as long as the area can be determined on any two-dimensional plane using any decision plane, that is, logic 0 and 1 can be separated.
  • the first and second widths are mapped onto a two-dimensional plane and the logic 0 and 1 are separated.
  • the present invention performs decoding by using a combination of two values: the time width from the rising edge to the rising edge and the time width from the falling edge to the falling edge. Even if the received signal is large in duty deviation, it can be correctly combined and contributes to the reliability of the RFZID system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Near-Field Transmission Systems (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

【課題】受信波形のデューティずれの影響を受けずに復号化することを可能とする。 【解決手段】ビット区間の中央部で低レベルから高レベルに遷移し，あるいは高レベルから低レベルに遷移する信号状態を論理“１”または“０”とし，ビットの全区間で低レベルが連続し，あるいは高レベルが連続する信号状態を前記論理“１”または“０”に対応して論理“０”または“１”とするビット列のデータを復号するデータ復号方法であって，前記ビット列の信号の低レベルから次の低レベルに遷移する期間を第１の時間幅として測定し，前記ビット列の信号の高レベルから次の高レベルに遷移する期間を第２の時間幅として測定し，前記ビット列における判定対象のビットにおける前記測定された第１の時間幅と前記第２の時間幅の組み合わせに基づき，前記判定対象のビットの論理“０”または“１”を判定する。

Description

明 細 書
データ復号方法及び，これを適用するデータ復号装置
技術分野
[0001] 本発明は、データ復号方法及び，これを適用するデータ復号装置に関する。特に， 無線周波識別 (RF/ID)応答器 (transponder)より送られた信号受信に適した RFZI D送受信器 (interrogator)におけるデータ復号方法及び，これを適用するデータ復 号装置に関する。
背景技術
[0002] 自動的にデータ識別を行う技術分野において，物体に関するデータを識別する手 段として，物体に RFZID応答器 (あるいは， RFZIDタグと呼ばれる）を付し， RF/I D応答器から送られる応答信号を受信する RFZIDシステムの普及が顕著に成りつ つある。
[0003] 力かる RFZIDシステムの一例として特許文献 1に示される発明が知られている。特 許文献 1に示される発明は，データ信号をオーバーサンプリングしてデータ復号の確 率を高めることに特徴を有して 、る。
[0004] ここで， RFZID応答器から RFZID送受信器側に送られる信号フォーマットとして 、例えば ISO18000— 6では図 1に示すように 16ビット長のプリアンブル期間後に， データが続くように構成されて 、る。
[0005] さらにデータを表すパターンとして ISO18000— 6においては図 2に示すように規 定されている。図 2Aに示されるように， FM0符号化のパターンとして" 1", "0"の論 理をデューティ 50%のクロック信号を基本とし，データ論理" 0"のとき，前半が Hレべ ルで後半力 SLレベルの場合，あるいは，前半が Lレベルで後半が Hレベルの場合とす る。またデータ" 1"に対しては，クロック信号の 100%の期間 L,又は Hレベルとする。
[0006] 図 2Bは， FM1の符号化パターンであり，データ論理" 0", "1"が FM0と逆の関係 にある場合である。
[0007] かかる FM0 (又は FM1)の符号ィ匕パターン力 論理" 0"又は" 1"を復号する方法と して， FM0を例にすると，従来の方法では， FM0の直流成分を除き，その立ち上が りエッジから立下りエッジまでの時間幅または、立下りエッジから立ち上がりエッジま での時間幅が基準時間幅より長い場合には" 1"、基準時間幅より短い幅が 2回連続 した場合には" 0"としてデータの復号ィ匕を行っている。
特許文献 1 :米国特許 6, 501, 807号公報
発明の開示
発明が解決しょうとする課題
[0008] ここで， RFZID応答器固有の特性あるいは，環境温度等に起因して上記 FMOの データの復号ィ匕において，波形のデューティ（Duty)がずれていることがある。このよう なデューティのずれた受信波形を復号化する場合に，上記従来の方法では，立ち上 力 Sりエッジから立下りエッジまでの時間幅または、立下りエッジから立ち上がりエッジ までの時間幅が変動し，基準時間幅との比較がとれなくなる。これにより，歪みの大き V、波形信号を復号化する場合は，正常にデータの復号ィ匕できな 、と 、う問題がある
[0009] したがって，本発明の目的は，受信波形のデューティずれの影響を受けずに復号 化することを可能とするデータ復号方法及び，これを適用するデータ復号装置を提 供することにある。
課題を解決するための手段
[0010] 上記の目的を達成する本発明の第 1の側面は，ビット区間の中央部で低レベルか ら高レベルに遷移し，あるいは高レベル力 低レベルに遷移する信号状態を論理" 1 "または" 0"とし，ビットの全区間で低レベルが連続し，あるいは高レベルが連続する 信号状態を前記論理" 1"または" 0"に対応して論理" 0"または" 1"とするビット列の データを復号するデータ復号方法であって，前記ビット列の信号の低レベル力も次 の低レベルに遷移する期間を第 1の時間幅として測定し，前記ビット列の信号の高レ ベル力 次の高レベルに遷移する期間を第 2の時間幅として測定し，前記ビット列に おける判定対象のビットにおける前記測定された第 1の時間幅と前記第 2の時間幅の 組み合わせに基づき，前記判定対象のビットの論理" 0"または" 1"を判定することを 特徴とする。
[0011] 本発明において，前記判定対象のビットにおける前記第 1の時間幅と前記第 2の時 間幅の組合せ力 二次元面上に射影される判定面のどこに存在するかに基づいて 前記判定対象のビットの論理を判定することができる。
[0012] 前記判定対象のビットの直前のビットの判定の際に，前記直前のビットが，ビット区 間の中央部でレベルが遷移する信号状態であるとして判定されたとき，所定の時間 幅を基準とし，前記測定された第 1の時間幅と第 2の時間幅が同じで，且つ前記基準 とする時間幅の 2倍であるとき，前記直前のビットの論理判定と同じに判定し，前記測 定された第 1の時間幅と第 2の時間幅のそれぞれが前記基準とする時間幅の 3倍以 上であるとき，前記直前のビットの論理と逆の倫理であると判定し，さらに，前記判定 対象のビットの直前のビットの判定の際に，前記直前のビットが，ビット全区間で同じ レベルが連続する信号状態であるとして判定されたとき，所定の時間幅を基準とし， 前記測定された第 1の時間幅と第 2の時間幅の一方が前記基準とする時間幅の 2倍 であるとき，前記直前のビットの論理判定と逆の論理であると判定し，前記測定された 第 1の時間幅と第 2の時間幅のそれぞれが前記基準とする時間幅の 3倍以上である とき，前記直前のビットの論理と同じ倫理であると判定するように構成できる。
[0013] また，前記所定の時間幅は，前記ビット列のデータ信号に先立つプリアンブルとし て挿入された固定データ列のパルス幅に基づき得られる。
[0014] さらに，前記第 1の時間幅を X,前記第 2の時間幅を Yとし，所定の時間幅を Tとし， 前記判定対象のビットの直前のビットの判定の際に，前記判定対象のビットの直前の ビットが，ビット区間の中央部でレベルが遷移する信号状態であるとして判定されたと さ，
二次元面上 Y=— Χ+ 5Τで区分される二つの判定面のいずれに，前記測定された 第 1の時間幅及び第 2の時間幅の組み合わせが存在するかを判断し，さらに，前記 直前のビットが，ビット全区間で同じレベルが連続する信号状態であるとして判定され たとき，二次元面上 Υ=—Χ+6Τで区分される二つの判定面のいずれに，前記測定 された第 1の時間幅及び第 2の時間幅の組み合わせが存在するかを判断して前記判 定対象のビットの論理を判定するように構成できる。
[0015] さらにまた，上記において，前記第 1の時間幅 X及び前記第 2の時間幅 Υの関係が ,前記 Υ=—Χ+ 5Τで区分される二つの判定面及び，前記 Υ=—Χ+6Τで区分さ れる二つの判定面において，さらに X, Yの組み合わせにより符号誤りと判定する領 域を設定してもよい。
[0016] 本発明の特徴は，以下に図面に従い説明される発明を実施するための最良の形 態から更に明らかになる。
発明の効果
[0017] 本発明において，立ち上がりエッジから立ち上がりエッジの時間幅と、立下りエッジ 力も立下りエッジの時間幅の 2つの値の組み合わせにより復号ィ匕を行うことで、受信 波形のデューティずれの影響を受けずに復号ィ匕することが可能となる。また、第 1の 幅 (立ち上がりエッジ同士の幅あるいは，立下りエッジ同士の幅)を X、第 2の幅（立下 りエッジ同士の幅あるいは，立ち上がりエッジ同士の幅）を Yとした二次元座標面上に おいて、判定面を形成することで，受信波形に歪みがある場合でも信頼度の高いデ ータ特に， FMO (FMl)信号の復号ィ匕が可能となる。
図面の簡単な説明
[0018] [図 1]図 1は， RFZID応答器から RFZID送受信器側に送られるプリアンブルパター ンの例である。
[0019] [図 2]図 2は， ISO18000— 6に規定されるデータを表す FM1, FMO符号パターンを 示す図である。
[0020] [図 3]図 3は，本発明に従うデータ復号方法及びデータ復号装置が適用される RFZI
D送受信装置 (RFZIDリーダ'ライタ）の基本構成例を示す図である。
[0021] [図 4]図 4は， FMO復号器 54に入力される信号例を示す図である。
[0022] [図 5]図 5は，本発明に従う受信部 5の FMO復号器 54の構成例ブロック図である。
[0023] [図 6]図 6は，図 5に示す FMO復号器 54の処理フロー図である。
[0024] [図 7]図 7は， FMO符号のときのビット列において，判定部 505から判定面判定部 50 3に送られる判定対象のビットに対し直前のビットの判定結果が論理" 0"である場合 のデューティずれの例を示す図である。
[0025] [図 8]図 8は，式 Y=—X+ 5Tで区分される二つの判定面を示す図である。
[0026] [図 9]図 9は， FMO符号のときのビット列において，判定部 505から判定面判定部 50 3に送られる判定対象のビットに対し直前のビットの判定結果が論理" 1"である場合 のデューティずれの例を示す図である。
[0027] [図 10]図 10は，式 Y=—X+6Tで区分される二つの判定面を示す図である。
[0028] [図 11]図 11は，図 8に対して，符号誤り領域を設定する例を示す図である。
[0029] [図 12]図 12は，図 10に対して，符号誤り領域を設定する例を示す図である。
符号の説明
[0030] 1 MPU
2 送信部
3 局部発信部
4 送受共用アンテナ
5 受信部
54 FMO復号化部
500 第 1幅計測部
501 第 2幅計測部
502 基準幅計測部
503 判定面判定部
504 判定面計算部
505 判定部 発明を実施するための最良の形態
[0031] 以下に図面に従い本発明の実施の形態例を説明する。なお，以下に説明する実 施の形態例は，本発明の理解のために示されるものであり，本発明の技術的範囲が これに限定されるものではない。
[0032] 図 3は，本発明に従うデータ復号方法及びデータ復号装置が適用される RFZID 送受信装置 (RFZIDリーダ ·ライタ)の基本構成例を示す図である。
[0033] 共通の制御部としてマイクロプロセッサ（MPU) 1を有し， MPU1は， RFZlD応答 器に対し問い合わせの送信信号を送出する際，図示しない上位装置力 データを受 信し，送信部 2のマンチェスター符号ィ匕部 20に送る。 [0034] マンチェスター符号化部 20では，ビット区間の中央で高レベル力 低レベルに変 化し，反対に低レベルから高レベルに変化して論理" 0", " を表す符号化を行う。 っ 、で， AM変調部 21でマンチェスター符号ィ匕された信号の高レベル及び低レベル の深さを調整する。さらに， AM変調部 21の出力は，フィルタ 22でフィルタ処理され 変調器 23に送られる。
[0035] 変調器 23は，マンチヱスター符号ィ匕された信号で局部発振器 3からのキャリア信号 を変調する。変調器 23からの変調されたキャリア信号は，電力増幅器 24で電力増幅 されて送受共用アンテナ 4から放射される。
[0036] 送受共用アンテナ 4から放射されたキャリア信号は，対応する図示しない RFZID 応答器で受信される。そして RFZID応答器は，受信キャリア信号を FMO符号で変 調し，応答信号として RFZID送受信器側に返送する。
[0037] 送受共用アンテナ 4はこの返送される応答信号を受信し，受信部 5のアンプ 50に入 力する。アンプ 50で増幅された応答信号は，復調器 51で復調され，ベースバンド信 号に変換される。ついで，フィルタ 52を通して AM復調器 53に入力される。 AM復調 器 53で，直流成分を除去し，その出力が FMO復号器 54に入力される。
[0038] いま， FMO復号器 54に入力される信号が，例えば，図 4に示すごとくであると想定 する。
[0039] 図 4において， (A)は，ビット区間の中央部で低 (L)レベルから高（H)レベルに変 化するあるいは，ビット区間の中央部で Hレベル力も Lレベルに変化する場合を論理 "0",ビット区間中に Hレベルあるいは Lレベルが連続する場合を論理" 1"として表さ れる符号列" 001011000100"を表している正常な FMO信号列である。
[0040] これに対し， （B)は，デューティがずれた状態を示している。力かるデューティのず れは，先に説明したように， RFZID応答器固有の特性あるいは，環境温度等に起 因して生じて!/、るものである。
[0041] ここで，かかる FMO信号列の復調において，従来方法では，立下りエッジから立ち 上がりエッジまでの時間幅 Taまたは、立ち上がりエッジから立下りエッジまでの時間 幅 Tbのみを基準時間幅との比較に用いて!/、る。
[0042] このとき，例えば立下りエッジから立ち上がりエッジまでの時間幅 Taを単独で用いる 場合，デューティのずれにより" 1"の幅が狭くなつたの力， "0"の幅が広くなつたのか を判別することができない。結局，力かる従来の方法では歪みの大きい波形を復号 化する場合に正常に復号ィ匕できないという問題がある。したがって，本発明は，かか る不都合を解決するものである。
[0043] 図 5は，本発明に従う受信部 5の FMO復号器 54の構成例ブロック図である。また， 図 6は，図 5に示す FMO復号器 54の処理フロー図である。なお， FM1符号化信号 でも同様である。
[0044] 本発明に従う FMO復号器 54において， FMO信号列を受信すると，第 1幅計測部 5 00と，第 2幅計測部 501,更に基準幅計測部 502に入力する。
[0045] 第 1幅計測部 500は，図 4に示す信号列において，立ち上がりエッジから次の立ち 上がりエッジまでの時間を第 1の時間幅 TAとして求め（ステップ S1：図 6) ,第 2幅計 測部 500は，図 4に示す信号列において，立ち下がりエッジから次の立ち下がりエツ ジまでの時間を第 2の時間幅 TBとして求め（ステップ S2) ,それぞれ求めた第 1,第 2 の時間幅 TA, TBを判定部 505に送る。
[0046] 基準幅計測部 502は，図 1に示した RFZID応答器から RFZID送受信器側に返 送される信号フォーマットのプリアンブルを受信し，同一の信号波形の繰り返しからビ ット区間の 1Z2の時間幅を求め，これを基準時間幅 Tとして判定面判定部 503に入 力する。
[0047] 判定面判定部 503には，更に判定部 505から判定対象のビットに対し直前のビット の判定結果を入力する。
[0048] 判定面判定部 503は，判定部 505から送られる判定対象のビットに対し直前のビッ トの判定結果の論理が" 0"であるカ '1 "であるかにより，判定面計算部 504に対し， 次の関係式（1) , (2)のいずれを計算させる力の指示を送る。
[0049] (1)Y= -X+ 5T
(2)Υ=— Χ+6Τ
ここで，上記関係式（1) , (2)の意義について説明する。
[0050] 図 7は， FMO符号のときのビット列において，判定部 505から判定面判定部 503に 送られる判定対象のビットに対し直前のビットの判定結果が論理" 0"である場合のデ ユーティずれの例を示して 、る。
[0051] ビット列における低レベル力 次の低レベルに遷移する期間を第 1の時間幅 Xと定 義し，更に高レベル力 次の高レベルに遷移する期間を第 2の時間幅 Yと定義する。
[0052] このとき，図 7において， （A)に示すデューティずれの状態では第 1の時間幅 Xと第 2の時間幅 Yは基準の時間幅 Tに対し同じに 2倍である。かかる条件のときは，直前 のビットの判定結果が論理" 0"と同じ論理であると判定することができる。
[0053] 図 7において， （B)に示すデューティずれの状態では第 1の時間幅と第 2の時間幅 は同じであるが，基準時間幅 Tに対し 3倍の時間幅を有している。この場合は，判断 対象のビットの論理は" 1"と判定できる。
[0054] さらに，図 7において， （C)は， （B)と判断対象のビットの論理は" 1"で同じであるが ,判断対象のビットに続くビットの論理力 '1"の場合である。したがって，第 1の時間幅 は基準時間幅 Tに対し 3倍の時間幅を有しているが，一方，第 2の時間幅は基準時 間幅 Tに対し 4倍の時間幅を有して!/、る。
[0055] 力かる関係をまとめると，前記判定対象のビットの直前のビットが，ビット区間の中央 部でレベルが遷移する信号状態であるとして判定されて 、るとき (FMO符号では論 理" 0") ,所定の時間幅 Tを基準とし，前記第 1の時間幅と第 2の時間幅が同じで，且 つ前記基準とする時間幅 Tの 2倍であるとき（図 7, (A) ) ,前記直前のビットの論理判 定と同じ (FMO符号では論理" 0")に判定する。また，前記第 1の時間幅と第 2の時間 幅のそれぞれが前記基準とする時間幅 Tの 3倍以上であるとき，前記直前のビットの 論理と逆の論理であると判定する（図 7, (B) , (C) :FMO符号では論理" 1")。
[0056] 但し、第 1の時間幅 Xおよび第 2の時間幅 Yは、伝送路の雑音等により上記のような 整数値をとるとは限らないので、領域による判定が必要となる。
[0057] 上記の関係において，第 1の時間幅を X,第 2の時間幅を Yとし， X, Yの関係を二 次元平面に表すと，判定対象ビットの取りうる論理は，図 8に示すように，上記（1)の 式 Υ= -Χ+ 5Τで区分される二つの判定面の!/、ずれかにある。
[0058] すなわち，図 8に示す二次元平面において，式 Υ=—Χ+ 5Τで区分される二つの 判定面の下側の判定面 (論理" 0")に上記図 7の (Α)の状態の第 1の時間幅と第 2の 時間幅の組み合わせ（2, 2)があり，上側の判定面 (論理" 1")に上記図 7の（Β)の状 態の第 1の時間幅と第 2の時間幅の組み合わせ（3, 3)と， （C)の状態の第 1の時間 幅と第 2の時間幅の組み合わせ（3, 4)がある。
[0059] 一方，図 9は， FM0符号のときのビット列において，判定部 505から判定面判定 部 503に送られる判定対象のビットに対し直前のビットの判定結果が論理" 1"である 場合のデューティずれの例を示して 、る。
[0060] 図 9において， （A)に示すデューティずれの状態では第 1の時間幅は基準時間幅 Tに対し 3倍であり，第 2の時間幅は基準時間幅 Tに対し 2倍である。かかる条件のと きは，直前のビットの判定結果の論理" 0"と逆の論理" 1"に判定することができる。
[0061] 図 9において， （B)に示すデューティずれの状態では (A)の状態と同様に，第 2の 時間幅が基準時間幅 Tに対し 3倍であり，第 1の時間幅は更に大きい状態である。か かる状態は，判定対象ビットは，直前のビットの判定結果の論理" 0"と同じ論理に判 定することができる。
[0062] さらに，図 9において， （C)は， （B)と判断対象のビットの論理は" 1"で同じであるが ,判断対象のビットに続くビットの論理力 '1"の場合である。したがって，第 1の時間幅 は基準時間幅 Tに対し 4倍の時間幅を有し，第 2の時間幅も基準時間幅 Tに対し 4倍 の時間幅を有している。
[0063] 力かる関係をまとめると，前記判定対象のビットの直前のビットが， 1ビットの全区間 で同じレベルが連続する信号状態であるとして判定されて 、るとき (FMO符号では論 理" 1") ,所定の時間幅 Tを基準とし，前記第 1の時間幅より第 2の時間幅が小さく， 且つ前記第 1の時間幅が基準とする時間幅 Tの 3倍であるとき（図 9, (A) ) ,前記直 前のビットの論理判定と逆の論理 (FMO符号では論理" 0")に判定する。
[0064] また，前記第 1の時間幅と第 2の時間幅のそれぞれが前記基準とする時間幅 Tの 3 倍以上であるとき，前記直前のビットの論理と同じ論理であると判定する（図 9, (B) , (C)： FMO符号では論理" 1")。
[0065] 図 9においても図 7の場合と同様に、第 1の時間幅 Xおよび第 2の時間幅 Yは、伝送 路の雑音等により上記のような整数値をとるとは限らないので、領域による判定が必 要となる。
[0066] 上記の関係において，図 8に示したように，第 1の時間幅を X,第 2の時間幅を Yとし , X, Yの関係を二次元平面に表すと，判定対象ビットの取りうる論理は，図 10に示す ように，上記（2)の式 Υ=—Χ+6Τで区分される二つの判定面のいずれかにある。
[0067] すなわち，図 10に示す二次元平面において，式 Υ=— Χ+6Τで区分される二つ の判定面の下側の判定面 (論理" 0")に上記図 9の (Α)の状態の第 1の時間幅と第 2 の時間幅の組み合わせ（3, 2)があり，上側の判定面 (論理" 1")に上記図 9の（Β)の 状態の第 1の時間幅と第 2の時間幅の組み合わせ (4, 3)と， （C)の状態の第 1の時 間幅と第 2の時間幅の組み合わせ (4, 4)がある。
[0068] 図 5に戻り，判定面計算部 504は，判定面判定部 503からの図 8または図 10のい ずれの判定面を使用するかを指示される。すなわち， FMO符号化の場合，判定部 5 05からの直前のビットに対する判定論理出力が，論理" 0"であれば，式（1)を採用す る旨の通知を判定面判定部 503から判定面計算部 504に送る (ステップ S3, Yes)。 反対に，判定部 505からの直前のビットに対する判定論理出力が，論理" 1"であれ ば，式（2)を採用する旨の通知を判定面判定部 503から判定面計算部 504に送る（ ステップ S3, No)。
[0069] また，判定面計算部 504は， （1)式または，式（2)のいずれかの通知と，基準時間 幅 Tの通知を受け，式（1)または（2)を計算により求め（ステップ S4, S5) ,式（1)Y =—Χ+ 5Τまたは，式（2)Υ=—Χ+6Τで区分される二つの判定面における第 1の 時間幅 X及び，第 2の時間幅 Υの組み合わせデータを生成し，判定部 505に送る。
[0070] ついで，判定部 505は，第 1幅計測部 500からビット列の信号の低レベル力も次の 低レベルに遷移する第 1の時間幅 Xを入力し，第 2幅計測部 501からビット列の信号 の高レベル力 次の高レベルに遷移する第 2の時間幅 Υを入力する。
[0071] したがって，判定部 505は，入力された第 1の時間幅 Xと第 2の時間幅 Υの組み合 わせと，判定面計算部 504からの前記二つの判定面における第 1の時間幅 X及び， 第 2の時間幅 Υの組み合わせデータと比較し，図 8に示す式 Υ=— Χ+ 5Τで区分さ れる二つの判定面のいずれにある力，または図 10に示す式 Υ=—Χ+6Τで区分さ れる二つの判定面のいずれにあるかを判定して，該当の判定対象ビットの論理" 0"ま たは" 1"を出力する (ステップ S5)。
[0072] ここで，図 8,図 10において，それぞれ式 Y=—X+ 5Tで区分される二つの判定面 及び，式 Y=—X+6Tで区分される二つの判定面において，第 1の時間幅 X及び， 第 2の時間幅 Υの組み合わせが複数個存在するが，その内，実際正常な信号に対し ,デューティの所定以上の大きなずれを生じている場合には，符号誤りとして判定す ることが好ましい。
[0073] 図 11,図 12は，それぞれ図 8,図 10に対して，符号誤り領域を設定する例である。
すなわち，図 11において，第 1の時間幅 Xと第 2の時間幅 Υの組み合わせ力 式 Υ< X— 3Τ及び，式 Υ>Χ+ 3Τで示される領域にあるときは，判定部 505は符号誤りと 判定する。
[0074] 同様に図 12において，第 1の時間幅 Xと第 2の時間幅 Υの組み合わせが、式 Υ<Χ — 4Τ及び，式 Υ>Χ+ 2Τで示される領域にあるときは，判定部 505は符号誤りと判 定する。
[0075] ここで，図 8, 10, 11, 12では第 1の幅、第 2の幅が正規化された整数として示され ているが，実際には第 1、第 2の幅共に正規ィヒせず、小数点を含む実数として演算す る。したがって，上記説明で幅 X, Υは整数の組み合わせとして説明している力 X, Υの組み合わせは無限の組み合わせとなる。
[0076] また，本発明の本質として，先に図 8,図 10に示したような，判定対象ビットに先立 つ前ビットの論理が 0, 1で判定面を分ける必要はなく，第 1の幅と第 2の幅を二次元 平面上で任意の判定面で領域判定する，即ち，論理 0, 1を区切ることができれば， いずれでも良い。第 1の幅と第 2の幅を二次元平面上に写影して論理 0, 1を区切る 判定面で領域判定してビット論理を判定することができる。
産業上の利用可能性
[0077] 以上図面に従って説明したように，本発明は，上がりエッジから立ち上がりエッジの 時間幅と、立下りエッジから立下りエッジの時間幅の 2つの値の組み合わせにより復 号ィ匕を行うことで、デューティずれの大き 、受信信号であっても正しく複合ィ匕が可能 であり， RFZIDシステムの信頼ィ匕に貢献できるものである。

Claims

請求の範囲
[1] ビット区間の中央部で低レベルから高レベルに遷移し，あるいは高レベル力 低レ ベルに遷移する信号状態を論理" 1"または" 0"とし，ビットの全区間で低レベルが連 続し，あるいは高レベルが連続する信号状態を前記論理" 1"または" 0"に対応して 論理" 0"または "1 "とするビット列のデータを復号するデータ復号方法であって， 前記ビット列の信号の低レベル力 次の低レベルに遷移する期間を第 1の時間幅と して測定し，
前記ビット列の信号の高レベル力 次の高レベルに遷移する期間を第 2の時間幅と して測定し，
前記ビット列における判定対象のビットにおける前記測定された第 1の時間幅と前 記第 2の時間幅の組み合わせに基づき，前記判定対象のビットの論理" 0"または" 1" を判定する
ことを特徴とするデータ復号方法。
[2] 請求項 1において，
前記判定対象のビットにおける前記第 1の時間幅と前記第 2の時間幅の糸且合せ力 二次元面上の判定面のどこに存在するかに基づいて前記判定対象のビットの論理を 判定することを特徴とするデータ復号方法。
[3] 請求項 1において，
前記第 1の時間幅を X,前記第 2の時間幅を Yとし，所定の時間幅を Tとし， 前記判定対象のビットの判定の際に，前記判定対象のビットの直前のビットが，ビッ ト区間の中央部でレベルが遷移する信号状態であると判定されたとき，
二次元面上 Y=— Χ+ 5Τで区分される二つの判定面のいずれに，前記測定され た第 1の時間幅及び第 2の時間幅の組み合わせが存在するかを判断し，
さらに，前記直前のビットが，ビット全区間で同じレベルが連続する信号状態である として判定されたとき，
二次元面上 Υ=— Χ+6Τで区分される二つの判定面のいずれに，前記測定され た第 1の時間幅及び第 2の時間幅の組み合わせが存在するかを判断して前記判定 対象のビットの論理を判定する ことを特徴とするデータ復号方法。
[4] 請求項 3において，
前記所定の時間幅は，前記ビット列の信号に先立つプリアンブルとして挿入された 固定データ列のパルス幅に基づき得られることを特徴とするデータ復号方法。
[5] 請求項 3において，
前記第 1の時間幅 X及び前記第 2の時間幅 Yの関係が，前記 Y=— Χ+ 5Τで区分 される二つの判定面及び，前記 Υ=— Χ+6Τで区分される二つの判定面において， さらに X, Υの組み合わせにより符号誤りと判定する領域を設定することを特徴とする データ復号方法。
[6] ビット区間の中央部で低レベルから高レベルに遷移し，あるいは高レベル力 低レ ベルに遷移する信号状態を論理" 1"または" 0"とし，ビットの全区間で低レベルが連 続し，あるいは高レベルが連続する信号状態を前記論理" 1"または" 0"に対応して 論理" 0"または "1 "とするビット列のデータを復号するデータ復号装置であって， 前記ビット列の信号の低レベル力 次の低レベルに遷移する期間を第 1の時間幅と して測定する第 1の幅測定部と，
前記ビット列の信号の高レベル力 次の高レベルに遷移する期間を第 2の時間幅と して測定する第 2の幅測定部と，
前記ビット列における判定対象のビットにおける前記測定された第 1の時間幅と前 記第 2の時間幅の組み合わせに基づき，前記判定対象のビットの論理" 0"または" 1" を判定する判定部を
有して構成されることを特徴とするデータ復号装置。
[7] 請求項 6において，
前記判定部は、前記判定対象のビットにおける前記第 1の時間幅と前記第 2の時間 幅の組合せが、二次元面上の判定面のどこに存在するかに基づ!、て前記判定対象 のビットの論理を判定することを特徴とするデータ復号装置。
[8] 請求項 6において，
さらに，前記ビット列の信号に先立つプリアンブルとして挿入された固定データ列の パルス幅を測定して，基準の時間幅を生成する基準幅測定部と， 前記判定部における前記判定対象のビットの直前のビットに対する判定結果の論 理" 0"または" 1"に対応して，それぞれ前記第 2の時間幅を Y,前記基準の時間幅を Tとして，
式（1)¥=— + 5丁または，式（2)Y=—X+6T を計算する判定面計算部を有し， 前記判定部は，前記判定面計算部で計算される式（1)または式 (2)で区切られる 二つの判定面のいずれに前記第 1の時間幅と前記第 2の時間幅との組み合わせが あるかに基づき，前記判定対象のビットの論理" 0"または" 1"を判定する
ことを特徴とするデータ復号装置。
請求項 8において，
前記判定部は，前記第 1の時間幅 X及び前記第 2の時間幅 Υの関係が，前記 Υ= Χ+ 5Τで区分される二つの判定面及び，前記 Υ=— Χ+6Τで区分される二つの 判定面において，さらに X, Υの組み合わせにより符号誤りと判定する領域を有するこ とを特徴とするデータ復号装置。
PCT/JP2005/012985 2005-07-14 2005-07-14 データ復号方法及び，これを適用するデータ復号装置 Ceased WO2007007409A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020087001234A KR100930007B1 (ko) 2005-07-14 2005-07-14 데이터 복호 방법 및 이것을 적용하는 데이터 복호 장치
EP05759950.8A EP1903687B1 (en) 2005-07-14 2005-07-14 Data decoding method and data decoding device
CN200580051061XA CN101223709B (zh) 2005-07-14 2005-07-14 数据解码方法、及应用该数据解码方法的数据解码装置
PCT/JP2005/012985 WO2007007409A1 (ja) 2005-07-14 2005-07-14 データ復号方法及び，これを適用するデータ復号装置
JP2007524500A JP4593621B2 (ja) 2005-07-14 2005-07-14 データ復号方法及び，これを適用するデータ復号装置
US12/003,940 US7940862B2 (en) 2005-07-14 2008-01-03 Data decoding method and data decoding device employing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012985 WO2007007409A1 (ja) 2005-07-14 2005-07-14 データ復号方法及び，これを適用するデータ復号装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/003,940 Continuation US7940862B2 (en) 2005-07-14 2008-01-03 Data decoding method and data decoding device employing same

Publications (1)

Publication Number Publication Date
WO2007007409A1 true WO2007007409A1 (ja) 2007-01-18

Family

ID=37636816

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012985 Ceased WO2007007409A1 (ja) 2005-07-14 2005-07-14 データ復号方法及び，これを適用するデータ復号装置

Country Status (6)

Country Link
US (1) US7940862B2 (ja)
EP (1) EP1903687B1 (ja)
JP (1) JP4593621B2 (ja)
KR (1) KR100930007B1 (ja)
CN (1) CN101223709B (ja)
WO (1) WO2007007409A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009169544A (ja) * 2008-01-11 2009-07-30 Mitsubishi Electric Corp データ読み取り装置及びデータ読み取り装置のデータ読み取り方法
CN101094208B (zh) * 2006-06-21 2012-07-11 株式会社电装 车辆通信系统的接收单元

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404559B (zh) * 2008-10-27 2011-06-22 江南大学 单片机短距无线通信抗干扰简易编解码方法
CN101604161B (zh) * 2009-04-17 2012-05-23 北京铱钵隆芯科技有限责任公司 位同步解码方法
US8384568B2 (en) * 2011-07-27 2013-02-26 Xilinx, Inc. Decoder circuit for down-sampling a differential manchester encoding
CN102271029A (zh) * 2011-09-13 2011-12-07 北京邮电大学 一种基于序列检测和空间分集的编码fso系统实现方法
CN102522996B (zh) * 2011-12-08 2015-07-01 北京握奇数据系统有限公司 一种fm0编码数据的解码方法和装置
CN102522997B (zh) * 2011-12-08 2015-09-02 北京握奇数据系统有限公司 Fm0编码数据的解码方法和装置
CN105471513B (zh) * 2014-09-05 2018-10-02 深圳光启智能光子技术有限公司 无线信号的自适应接收方法、装置及系统
CN105709291B (zh) * 2016-01-07 2018-12-04 王贵霞 一种智能血液透析过滤装置
CN107493156B (zh) * 2016-11-24 2020-04-10 天地融科技股份有限公司 传输参数获取方法及终端
TWI806927B (zh) 2017-11-15 2023-07-01 以色列商普騰泰克斯有限公司 積體電路邊限測量和故障預測裝置
US12282058B2 (en) 2017-11-23 2025-04-22 Proteantecs Ltd. Integrated circuit pad failure detection
CN109922017B (zh) * 2017-12-13 2021-12-21 航天信息股份有限公司 一种fm0编码数据的解码方法、装置及读写器
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
EP3811246A4 (en) 2018-06-19 2022-03-23 Proteantecs Ltd. EFFICIENT SIMULATION AND TESTING OF AN INTEGRATED CIRCUIT
CN111245558B (zh) * 2018-11-29 2022-02-18 北京聚利科技有限公司 Fm0编码的解码方法、装置、设备及可读存储介质
TW202127252A (zh) 2019-12-04 2021-07-16 以色列商普騰泰克斯有限公司 記憶體裝置退化偵測
EP4139697A4 (en) 2020-04-20 2024-05-22 Proteantecs Ltd. MONITORING THE CONNECTION BETWEEN CHIPS
IL299556A (en) 2020-07-06 2023-02-01 Proteantecs Ltd Integrated circuit margin measurement for structural testing
WO2022215076A1 (en) 2021-04-07 2022-10-13 Proteantecs Ltd. Adaptive frequency scaling based on clock cycle time measurement
US12013800B1 (en) * 2023-02-08 2024-06-18 Proteantecs Ltd. Die-to-die and chip-to-chip connectivity monitoring
US12123908B1 (en) 2023-09-12 2024-10-22 Proteantecs Ltd. Loopback testing of integrated circuits
US12461143B2 (en) 2024-01-24 2025-11-04 Proteantecs Ltd. Integrated circuit margin measurement
US20250334633A1 (en) * 2024-04-24 2025-10-30 Proteantecs Ltd. Integrated circuit margin measurement for the detection of rare events
CN119921781B (zh) * 2024-12-31 2025-10-14 武汉凌久微电子有限公司 一种曼彻斯特编码信号的采集与解码方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130254A (ja) * 1995-10-30 1997-05-16 Smk Corp パルス変調方法とパルス変調装置及びパルス復調装置
US6501807B1 (en) 1998-02-06 2002-12-31 Intermec Ip Corp. Data recovery system for radio frequency identification interrogator
US20050117668A1 (en) 2003-11-28 2005-06-02 Realtek Semiconductor Corp. Decoder for decoding symmetric/asymmetric delay modulation signal and the method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3124720B2 (ja) * 1995-04-14 2001-01-15 株式会社リコー 情報記録再生方法、情報記録再生装置及び情報記録媒体
JP2524696B2 (ja) * 1985-01-16 1996-08-14 三菱電機株式会社 デ―タ再生装置
JP3136742B2 (ja) * 1992-02-14 2001-02-19 日産自動車株式会社 通信装置
JPH0823355A (ja) * 1994-07-05 1996-01-23 Alps Electric Co Ltd 送受信装置
JP3153084B2 (ja) * 1994-11-15 2001-04-03 エスエムケイ株式会社 パルス変調方法
JP3081551B2 (ja) * 1995-04-14 2000-08-28 株式会社リコー 情報記録再生方法
ATE392047T1 (de) * 1997-09-11 2008-04-15 Em Microelectronic Marin Sa Kommunikationsprotokoll zwischen einer sende- empfangseinheit und transpondern
JP4366798B2 (ja) * 1999-12-20 2009-11-18 ソニー株式会社 情報処理装置、ｉｃカード及びリーダライタ
CN100438518C (zh) * 2002-05-13 2008-11-26 义隆电子股份有限公司 以可变长度信号表示数字数据的无线通讯编解码方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130254A (ja) * 1995-10-30 1997-05-16 Smk Corp パルス変調方法とパルス変調装置及びパルス復調装置
EP0808028A1 (en) 1995-10-30 1997-11-19 SMK Corporation Pulse modulating method, pulse modulator, and pulse demodulator
US6501807B1 (en) 1998-02-06 2002-12-31 Intermec Ip Corp. Data recovery system for radio frequency identification interrogator
US20050117668A1 (en) 2003-11-28 2005-06-02 Realtek Semiconductor Corp. Decoder for decoding symmetric/asymmetric delay modulation signal and the method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1903687A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101094208B (zh) * 2006-06-21 2012-07-11 株式会社电装 车辆通信系统的接收单元
JP2009169544A (ja) * 2008-01-11 2009-07-30 Mitsubishi Electric Corp データ読み取り装置及びデータ読み取り装置のデータ読み取り方法

Also Published As

Publication number Publication date
CN101223709B (zh) 2011-01-19
KR20080017481A (ko) 2008-02-26
EP1903687A4 (en) 2013-05-22
US20080137724A1 (en) 2008-06-12
US7940862B2 (en) 2011-05-10
EP1903687A1 (en) 2008-03-26
JPWO2007007409A1 (ja) 2009-01-29
KR100930007B1 (ko) 2009-12-07
JP4593621B2 (ja) 2010-12-08
EP1903687B1 (en) 2014-12-31
CN101223709A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4593621B2 (ja) データ復号方法及び，これを適用するデータ復号装置
CN101706866A (zh) 射频识别询问器装置的无线电通信方法
CN101322370B (zh) 正交解调装置和正交解调方法
JP4887928B2 (ja) 車両用通信システムの受信装置
JP2012195687A (ja) 送信装置、受信装置及び通信システム
US9490028B2 (en) Low-power pulse width encoding scheme and counter-less shift register that may be employed therewith
US7734994B2 (en) RFID decoding subsystem with pre-decode module
US9350577B2 (en) Communication method and device
CN101119358A (zh) 正交解调装置
US7991080B2 (en) RFID decoding subsystem with decode module
US20080267279A1 (en) RFID receiver for miller-encoded signals
US9355286B2 (en) Passive radio frequency identification (RFID) reader, passive RFID tag, and transmitting and receiving methods using extended pulse-interval encoding (PIE)
KR20060011241A (ko) Ｒｆｉｄ 리더기의 ａｆｅ 회로 및 그것을 이용한ｒｆｉｄ 리더기
KR100968749B1 (ko) 서브 캐리어를 포함하는 밀러 엔코딩 신호의 프리앰블검출장치
JP2005260468A (ja) Ｒｆｉｄリーダ／ライタ装置
KR20090061239A (ko) Ｒｆｉｄ 태그, ｒｆｉｄ 리더, 및 이들을 구비하는ｒｆｉｄ 시스템
JP2008289197A (ja) 無線タグ読取り装置
CN111585921B (zh) 信号处理方法、装置以及无线通信系统
TWI300191B (en) Data decoding method and data decoding apparatus using the same
CN117674913A (zh) 一种rfid分离式通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007524500

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2005759950

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200580051061.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005759950

Country of ref document: EP