WO2007066523A1 - 試験装置、及び試験方法 - Google Patents

試験装置、及び試験方法 Download PDF

Info

Publication number
WO2007066523A1
WO2007066523A1 PCT/JP2006/323470 JP2006323470W WO2007066523A1 WO 2007066523 A1 WO2007066523 A1 WO 2007066523A1 JP 2006323470 W JP2006323470 W JP 2006323470W WO 2007066523 A1 WO2007066523 A1 WO 2007066523A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
group
interval
mentioned
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/323470
Other languages
English (en)
French (fr)
Inventor
Masaru Doi
Shinya Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to EP06833274A priority Critical patent/EP1959455A4/en
Priority to JP2007549071A priority patent/JP4594989B2/ja
Publication of WO2007066523A1 publication Critical patent/WO2007066523A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Definitions

  • the device and method for testing the coating of semiconductor devices is related to conducting an in-house test.
  • the application is related to: For the designation that allows inclusion by contribution, the contents described below are incorporated into the present application by reference and made a part of this application.
  • the data loading time refers to the time until the data loading is completed when the predetermined data is written in the semiconductor memory.
  • the case of using a semiconductor device to store the data of a digital video camera will be described.
  • the amount of data is 5 b.
  • the amount of data lost is 242 b, for example.
  • the sending time per m is 33 s.
  • the data transmission time includes the time interval for the database, it is not possible to use the entire time for data acquisition.
  • 8 s of the sending time of the system is allocated to the data loading time. In other words, in the above example, it is necessary to write data of 8 s or 242 b to the semiconductor memory.
  • test the coating of conductors, etc. include the above data. Tests to measure the time are known. In the test, write the desired data and measure the write time for each.
  • the total time from 7,000 is set as the test specification.
  • 8 s 5 53 is set as the lag time.
  • the number of ticks is a data level, and is 5 for example.
  • the specifications required for the implementation require writing at, for example, 58 s, whereas the conventional test requires writing at 53.
  • the standard value in the conventional test is the same as the specification required for implementation.
  • the loading time of the semiconductor memory is not constant, which causes a backlash.
  • the specified values required in conventional tests are the strict requirements for the specifications required for implementation. That is, in the conventional test, the total loading time included in the rack is required to be, for example, 53 hours or less, whereas the specification required for the actual packaging is 53 hours in the rack. s below.
  • a device for testing the memory each of which writes the specified test data of the memory, and a write and a memory which tests the memory, respectively.
  • the test results of the test are stored in the test, and the test defines the write interval required for loading the test data and the write interval measurement and the write interval.
  • a device is provided that has a calculation unit that integrates a specified number of times, a value that the integration unit integrated, and a predetermined expected value that determine whether or not there is an error.
  • the calculation unit has a predetermined number, integrates the writing intervals, and determines the quality of each group based on the determination.
  • the image should further have an image that stores the judgment result for each group corresponding to each group.
  • the image further has a subtraction unit for calculating a specified specification value from each writing time measured during writing, and for adding the subtraction unit to the integrating unit. Based on this, judge the quality of each group.
  • the writing interval for each group is judged to be greater than the specified expected value, and the writing interval for each writing in each group is greater than the specified space.
  • a device for determining each is
  • the writing interval is smaller than the expected integrated value, and all the intervals included in the group are based on the absolute specifications. Have it. [0119]
  • the image should further have an expected spec register that stores the expected integrated value and supplies it to the measuring instrument, and an absolute spec value that supplies the absolute spec value to the measuring instrument.
  • the 002 item is stored in the integration unit when the deviation is judged to be larger than the absolute specifications in the two-scale measuring device.
  • the product for each group is less than or equal to the expected integrated value, and the writing interval is determined to be less than or equal to the absolute specification. Further have an image for correspondingly storing the judgment result.
  • the jitter was stored by the jitter, the counter that stores the predetermined number, the counter that counts the number of lines of the write test data and the number of the signals that were synchronized, and the count value in the counter.
  • the value in the accumulator and the count value in the counter are further included in the set.
  • the 002 element has an arithmetic part of 2 and an arithmetic part of 2 provided in parallel.
  • the arithmetic part of 2 integrates the writing interval, and the 2 arithmetic part of 2 integrates the writing interval. That's some duplication. If the difference between the value accumulated by the calculation part of, and the value accumulated by the calculation part of 2 is also greater than the expected value, judge the product as a good product.
  • a method for testing a memory is to write the prescribed test data of each memory and write the test floor for testing the memory and the test result of the memory. It has a storage floor to store, and the writing time required for storage and loading of test data for each The writing interval measurement step, the calculation step for multiplying the writing interval over a specified number of times, the value integrated in the integration step, and the specified expected value are compared, and the And a decision step for deciding whether or not to provide a decision.
  • Ming is not a list of the important features of Ming, and these components are also inventions.
  • FIG. 3 is a diagram showing an example of the formation of 2 imt 3.
  • FIG. 32 is a diagram showing an example of the action of the image 3 described in 32.
  • FIG. Fig. 4 is a diagram showing an example of the test result by the conventional device and the test result by the test described in 3). 4 (a) shows the results of the conventional test, and the results of the tests described in 4b and 3 are shown.
  • FIG. 11 is a diagram showing another example of the formation of 5-imt3.
  • FIG. 6 is a diagram showing an example of the operation of the image 3 described in 65.
  • FIG. 11 is a diagram showing another example of the formation of 7-imt3.
  • FIG. 8 is a diagram showing an example of the action of image 3 described in FIG.
  • FIG. 11 is a diagram showing another example of the formation of 9-imt3.
  • FIG. 10 is a diagram showing an example of the action of the image 3 described in 109.
  • FIG. 11 is a diagram showing another example of the formation of 11th imt3.
  • FIG. 12 is a diagram showing an example of the operation of the shown image 3.
  • 0092 is a diagram showing an example of the composition according to the present situation.
  • the 0300 tan will generate a tan for testing the memory 2, for example depending on the program set by the user.
  • the signal for MEM 2 is generated based on the tanning.
  • 003 12 generates a signal for ME 2 based on the tan that can be selected. For example, the 2 will generate a test signal that shows the voltage vector according to the test tan in synchronization with the given timing cook. Tying 4 produces a Tying Cook in 2.
  • Crate 8 has a dry port 22. Dry 2 is
  • the test number generated by 2 is used as the test number.
  • tan, 2, and dry 2 function as writing to write the specified test data of memory 2 and to test memory.
  • the node 22 receives the signal given by the menu 2.
  • 003336 converts the output signal into the signal of, depending on whether the signal of the signal of 2 is larger than the reference frame to be determined. 6 is the timing of the output signal and the reference Depending on the timing number available. In comparison 6, compare the output signal converted to a binary signal with the expected value signal.
  • the comparison 6 when measuring the data loading time of the memory 2, the comparison 6 receives the ead bsf of the memory 2 (hereinafter referred to as “f”) as the output signal and determines whether the signal “f” shows the predetermined waiting value. To detect.
  • the number f indicates the second number during the data loading process and the second number when the data loading is completed and the next input data can be loaded. .
  • 00362 is a diagram showing an example of the construction of the image 3.
  • the image 3 in FIG. 3 has a writing interval measurement 32, an integrating unit 34, an integrated expected value register 36, a judgment 38, an image 4, and a dock counter 42.
  • the inter-time measurement 32 determines the write interval required for loading the test data for each. For interval measurement 32, measure the interval based on the result of Comparative 6. For example, the write interval measurement 32
  • the calculation unit 34 integrates the write interval determined by the write interval measurement 32 over a specified number.
  • the accumulator 34 has a predetermined number. , Add up the writing time.
  • the swarm can be a sick determined for the body.
  • the number included in the jig should be determined according to the specifications required by the manufacturer.
  • the rice and set signals are given to the arithmetic unit 34 from Tan.
  • a signal that controls the integration unit 34 to allow or prohibit the addition of the writing operation is a signal that initializes the interval between the writing operations of the setting and the integration unit 34.
  • the tan should allow the integrator 34 to calculate the writing interval when performing the test for measuring the writing interval. Also,
  • 004 38 compares the value accumulated by the accumulator 34 with a predetermined expected value to determine whether or not the result is 2. For example, Judgment 38 judges the quality of each group based on between. In this case, the cumulative expected value register 36 stores the cumulative expected value of. Further, the judgment 38 is to judge the group as defective when the writing interval accumulated by the accumulating unit 34 is larger than the expected accumulated value.
  • Rice 38 is a signal that controls whether the group is good or bad. For example, when the integration unit 34 integrates a predetermined number of strokes, the tan compares the judgment 38 with the expected integration value, and the 004 image 4 determines the judgment result for each group. ,each
  • the image 4 image corresponds to the image 2 group, and the image 4 stores the result in the corresponding dot.
  • the tan controls the image 4 to put the judgment result in the offset dot.
  • the judgment paid by image 4 should be used as the corresponding group of screen data. For example, use the result and prohibit the use of the defective group when using the method 2. Also You can also test the defective group in the main menu.
  • the dock counter 42 counts the number of groups judged as defective by the judgment 38. When the numerical value becomes larger than the predetermined fixed value, the dock counter 42 notifies the tan of that fact. Tan will cease testing on this topic when it receives the notification.
  • 00453 is a diagram showing an example of the operation of the image 3 described in 2. It is an example of the wave of R f when the test data is written in 3. In this case, the number indicates the reason during the process of loading the test data, and the reason when the loading of the test data is completed and the next test data can be loaded.
  • each has a zip.
  • It 004 84 is a diagram showing an example of the test result by the conventional device and the test result by the test described in 3 above.
  • 4 (a) shows the test results by the conventional device
  • 4 (b) shows the test results by the test described in 3
  • the horizontal axis in 4 shows the data interval. , Indicates the number corresponding to the data.
  • the waiting value in the body is divided by a number, for example, 6 or less. Therefore, in some cases, even if the writing interval required at the time of use was satisfied, a defect might be determined.
  • test is included in the group as shown in 4 ().
  • 00515 is a diagram showing another example of the formation of the image 3.
  • the image 3 further includes an average spec register 44 calculation unit 46.
  • Other components have the same function as the components with the same symbols in 2.
  • the 005 specification register 44 stores a specified specification value.
  • the spec value is the expected value defined for the group's strokes divided by the number contained in the group.
  • the calculating unit 46 calculates a value obtained by calculating the spec value from each writing period determined by the writing period measurement 32, and outputs it to the integrating unit 34. For example, when a certain data interval is 58 and the average specification value is 6 s, the subtracting unit 46 sets 2 s as the interval to the multiplying unit 34.
  • the cumulative expected value register 36 is stored as the cumulative expected value.
  • the judgment 38 judges pass / fail of each group based on the judgment by the output from the integration unit 34.
  • the value input to the integrating unit 34 can be reduced. That is, the number of values calculated by the integrating unit 34 can be reduced. For this reason, it is possible to reduce the number of times the integrating unit 34 and the like are duplicated.
  • 005666 is a diagram showing an example of the operation of image 3 described in 5. .
  • the spec value is subtracted from the data and integrated. Therefore, the number of the data () input to the integrating unit 34 and the number of the data () of the integrating unit 34 can be reduced 005 777 is another example of the formation of the image 3.
  • FIG. In addition to the configuration of the image 3 shown in 5, the image 3 of FIG. Further, the judgment 38 in (1) has a constant 5, a constant 48, and a constant 54. Other components have the same function as the components with the same symbols in 5.
  • the specification register 52 stores the specified specification value.
  • the spec register 52 stores an absolute spec value larger than the average spec. As described above, in semiconductor memory such as data RAM, the problem between groups is a problem, so this is usually necessary. However, the accounting for chairs, and the existence of apparently extraordinary space, is a problem. , Because there is a possibility of having some structural defects.
  • the image 3 in (1) uses the absolute specification value to select an abnormally long time due to the structure.
  • the constant device 48 judges whether the data interval determined by the write interval measurement 32 is larger than the specifications stored by the absolute specification register 52 or not, and thus determines whether or not it is.
  • the determinator 5 determines whether or not the data between the groups is larger than the predetermined expected arithmetic value. Then, for each group, the determinator 54 judges the group to be good if the inter-data interval is higher than the expected cumulative value and all the data items included in the group are higher than the absolute spec. . Also, in the tri-stator 54, the distance between the data in each group is larger than the expected integrated value, or the difference between the data included in this group is If it is larger than the spec, the group is judged as defective.
  • 006 18 is a diagram showing an example of the operation of the image 3 described in 7.
  • the judgment result for the group in the constant 5 is shown, and in Fig. 2, the judgment for the group 2 is shown.
  • Me 2 has 3 jigs, each jig has 2 groups, and each group has 6 groups.
  • the expected value between is taken as and the absolute spec value is taken as S.
  • Image 3 in 3) determines that a jig is a good product when all the groups included in the jig are good products. Judgment according to the method described in Goodness of Group, 2 to 7. As shown in 006 38, it is 2 data 2, which is larger than the absolute specifications. Therefore, 2 corresponds to 2 ().
  • the group is judged to be defective even if the value between the data of the second group is greater than the expected cumulative value by (). For this reason, the jig is judged as a bad one, and the image 4 stores the logic as the dock disk data corresponding to the jig. 006 As shown in 8, there are 3 groups and 4 groups included in 2 jigs.
  • the values between the data are greater than the expected value, respectively.
  • Data contained in the group each from absolute specifications.
  • the 1st and 2nd are all (O), and the jig is judged.
  • 00669 is a diagram showing another example of the construction of the image 3.
  • the image 3 in FIG. 3 further includes logic circuits 56 and 7 and a logical sum circuit 65 in addition to the configuration of the image 3 and 7 shown in 7.
  • Other structure It has the same function as the components with the same numbers in 7.
  • 006 7 is the offset data at 48.
  • the integration unit 34 excludes the interval and integrates it.
  • In 006, 7 has a counter 58, a comparator 6, and a register 62.
  • the register 62 stores the number of times included in the group. For example, if there are 6 in a group, then 6 2 6 will store 6 as.
  • the 006 counter 58 counts the number of data measured by the write interval measurement 32. For example, dry 2 inputs the test data into the memory 2 at the specified writing period, and the writing interval measurement 32 measures the period between the respective data according to the period. The counter 58 counts the number of signals that specify the period. Input to the counter 58 via the logic circuit 56.
  • the controller 5 makes a judgment on the scale 5. Further, the comparison 6 further functions as the initial set set by using the numerical value of the counter 58 and the value in the calculation unit 34 when the count value of the counter 58 stored by the transistor 62 matches. With this control, it is possible to determine the predetermined interval between the writing and the writing.
  • the OR circuit 65 sequentially removes the judgment result for 48.
  • the result and the image 4 gives a Riwa with the screen.
  • Screen data can be data stored in groups. For example, due to earlier tests
  • image 4 Store i () as scud data for the group.
  • the OR circuit 65 produces a logic when one of the 48 scout data for the group shows the logic.
  • the 007 logic circuit 56 has an inverted signal of the signal generated by the OR circuit 65 and a signal which can be obtained from the tan. In other words, the logic circuit 56 performs the logic when the OR circuit 65 outputs the logic.
  • the signal output from the circuit 56 is used as a signal for controlling the counter 58 of the integrating unit 34. That is, while the logical sum circuit 65 outputs the logic, the logical circuit 56 stops the counting operation in the counter 58 and the arithmetic processing in the arithmetic unit 34. , Offset data
  • the final number in the group can be added, and the interval can be excluded in the arithmetic unit 34 to perform the integration.
  • 007 is a diagram showing an example of the operation of the image 3 described in 9. Shows the judgment result for the group in the constant 5 and the constant shows the judgment for 2 in the constant 48. Now, let us explain an example in which Me 2 has 3 groups, and each group has 8 groups. In addition, in the explanation, the expected value between data is expressed as, and the absolute spec value is described as. As shown in 007, the data is 56, which is larger than the absolute spec. In this case, the image 3 shown in FIG. 7 judges the group including the defect. On the other hand, the image 3 shown in 9 makes a defect decision and asks. At this time, do not ask other people in the group.
  • FIG. 9 is a diagram showing another example of the formation of 007 and IMET3.
  • the image 3 in (3) has a number of arithmetic parts (34 to 34, 34 collectively) provided in parallel.
  • the judgment 38 has a number (6 4 to 64, 64 generically) and a logical sum circuit 66 provided in parallel.
  • 00782 is a diagram showing an example of the operation of the illustrated image 3.
  • Each calculation unit 34 integrates the data of the groups each having eight.
  • the groups corresponding to the respective calculation units 34 should be partially overlapped.
  • the group corresponding to each arithmetic unit 34 should not start, as shown in 2.
  • 08064 compares the calculated arithmetic expected value calculated by the corresponding arithmetic unit 34. Then, the OR circuit 66 makes a belief that the memory 2 is a non-defective product () when it is based on the expected accumulated value of the deviations of the plurality of 64. In the case of 2, the summation unit 344 has a value larger than the accumulated waiting value, and therefore the logical sum circuit 66 sends a signal () indicating that the memory 2 is defective. By this test, no matter how the group is divided, it is possible to select the medium 2 that satisfies the specifications.

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Image Processing (AREA)

Abstract

　被試験メモリを試験する試験装置であって、被試験メモリの各ページに、予め定められたテストデータをそれぞれ書き込み、被試験メモリを試験する書込部と、被試験メモリの試験結果を格納するフェイルメモリユニットとを備え、フェイルメモリユニットは、テストデータの書込みに要した書込時間を、それぞれのページ毎に測定する書込時間測定部と、書込時間を、予め定められた複数のページに渡って積算する積算部と、積算部が積算した値と、予め定められた期待値とを比較し、被試験メモリの良否を判定する判定部とを備える試験装置を提供する。

Description

細 書
置、 、法
術分野
０００1 、半導体メ 等の被 メ りを試験する 置及び 法に関 する。特に、 メ りの 込み 験を行 置に関する。 出願 は、下記の 関連する。 献の による み込みが認められる指定 に ては、下記の 記載された内容を参照により本出願に組み込み、本出 願の 部とする。
298 562 2 5 2 9 ０００2 来、半導体メ りとして ラッ メ 等が知られて る。 導体メ りは、
用途に用 ることができるが、用途に応じたデ タ 込み時間を有して る必要が ある。ここで、デ タ 込み時間とは、半導体メ に所定のデ タを書き込んだ場 合に、 デ タの 込みが終了するまでの 間を指す。
０００3 えば、半導体メ をデジタ ビデオカメラの デ タの 納に用 る場合を 説明する。 画撮影にお て、 G ( 3 ) 当のデ タを転送する場 合、そのデ タ量は、 ム たり 5 bとなる。 デ タを圧縮することによ り、 ム たりのデ タ量は、例えば242 bとなる。
０００4 画の ム数を、毎秒3 ムとすると、 ム たりの 送時間は 3 3 sとなる。し し、デ タ 送時間は、ベ ァイ の 間を含むので、デ タ の 込みに全ての 間を用 ることはできな 。 えば、 ムの 送時間の 、8 sがデ タの 込み時間に割り当てられる。 まり、上記の例では、8 s た り242 bのデ タを、半導体メ りに書き込める必要がある。
０００5 導体メ の たりの 憶容量が2 とすると、 ムのデ タを 納するためには、 5 要となる。このため、上記の例では、半導体メ りは、 5 8 sで書き込めることが要求される。
０００6 導体メ 等の被 メ りを試験する 目として、上記のよ デ タの 込み 間を計測する 験が知られて る。 験では、 メ りの 所 定のデ タを書込み、 毎に書込み時間を測定する。
０００7 来の 、 たりの 込み時間が、試験スペックとして 定され て る。 述した例の に、 5 8 sで書き込めることが要求される半導体 メ りに対しては、8 s 5 53 を、 たりの 込み時間として 定し て る。
０００8 そして、それぞれの における書込み時間が、 定値 大き 場合、当 含む ックは不良 ック 判定して る。 ックは、デ タの 込み 位であり、 では例えば 5 ックとする。
０００9 ックに対しては、実装 デ タの 込みが禁止される。また、不良 ックが一定数以上 在する メ りは不良品として判別される。この 試 験に 、実装 に要求されるスペックを満たす 導体メ りを選別して る。 在、 関連する特許 認識して な ので、その 載を する。
明の
明が解決しよ とする課題
００1０ し し、実装 に要求されるスペックは、例えば 5 8 sで書き込めることを 要求して るのに対し、従来の 験にお ては、 53 で書き込めるこ とを要求して る。 ック 位で見れば、従来の 験における規定値は、実装 に 要求されるスペック 同様である。
００11 し し、半導体メ りの 込み時間が一定とならず、 てば ら きが生じる。このため、従来の 験で要求する規定値は、実装 に要求されるス ペック 厳し 条件とな てしま 。 まり、従来の 験では、 ックに含まれる全 ての 込み時間が、例えば53 下であることを要求するのに対し、実 装 に要求されるスペックは、 ックに含まれる 込み時間が53 s 下である。
００12 すなわち、従来の 験にお ては、実装 にお て本来 題のな 半導体メ り を不良品として 外して る。このため、半導体メ りの製 留まりを さ て る。 ００13 このため 明の の 面にお ては、上述した課題を解決することのできる 置及び 法を提供することを目的とする。この 、請求の 囲におけ る独立 に記載の 徴の み合わ により 成される。また従属 明の な る有利な 体例を規定する。
題を解決するための
００14 題を解決するために、 明の の 態にお ては、 メ りを試験 する 置であ て、 メ りの 、 定められたテストデ タを それぞれ書き込み、 メ りを試験する書込 、 メ りの 験結果を 納する イ メ ットとを備え、 イ メ ットは、テストデ タの 込 みに要した書込 間を、それぞれの 毎に 定する書込 間測定 、書込 間を、 定められた 数の 渡 て積算する 算部と、積算部が積算した 値と、 定められた期待値とを 較し、 メ りの 否を判定する判定 とを 備える 置を提供する。
００15 算部は、 定められた 数を有する 、書込 間を積算し、 判定 、 の 間の に基 て、それぞれの 群の良 否を判定してよ 。 イ メ ットは、それぞれの 群に対する判定 果 を、それぞれの 群に対応 けて 納する イ メ りを更に有してよ 。 ００16 イ メ ットは、書込 間測定 定した、それぞれの 対する 書込 間 ら、 定められた スペック値をそれぞれ 算した 、積算 部に入 する減算部を更に有し、判定 、 の より 否 に基 て、それぞれの 群の良否を判定してよ 。
００17 、それぞれの 群に対する書込 間の 、 定められた 算期待値より大き 否 を、 判定する 定器と、それぞれの 群に含まれるそれぞれの 対する書込 間が、 定められた スペ 、 より大き 否 を、 毎に判定する 器とを有してよ 。
００18 、それぞれの 群に対して、書込 間の が積算期待値より小 さ 、 群に含まれる全ての 間が、絶対スペック より 、さ 場合に、 群を良 ック 判定する 3 定器を更に有してよ 。 ００19 イ メ ットは、積算期待値を予 納し、 定器に供給する 算期 待 ジスタ 、絶対スペック値を予 納し、 器に供給する絶対スペック ジスタとを更に有してよ 。
００2０ イ メ ットは、 2 定器にお て、 ずれ の 間が絶 対スペック より大き と判定された場合に、積算部にお て
間を除外して積算さ 、 群における最終 数を
加さ る 部を更に有してよ 。
００21 イ メ ットは、それぞれの 対して、 する 群の積 が 積算期待値以下であり、 書込 間が絶対スペック 以下であると判定された場 合に、 判定する 定器と、それぞれの 対する 判定 果を、 対応 けて 納する イ メ とを更に有してよ 。
００22 イ メ ットは、 定められた 数を格納する ジスタ 、 書込 テストデ タの 期と 期した ネ 号の ス数を計数す るカウンタ 、カウンタにおける計数値が、 ジスタが 納した と一 致した場合に、積算部における 値及びカウンタにおける計数値を セット セット とを更に有し、 、 器にお て、 ずれ の
間が絶対スペック より大き と判定された場合に、カウンタの 数をイネ 号の ス 止さ 、 算部に当 間の 算を 禁止さ てよ 。
００23 イ メ ットは、並列に設けられた の 算部及び 2の 算部を有し 、 の 算部が書込 間を積算する の 、 2の 算部が書込 間 を積算する 2の とは、一部の 重複してよ 。 、 の 算部が積算した値と、 2の 算部が積算した値との ずれもが、期待値より 場合に、 メ りを良品と判定してよ 。
００24 明の 2の 態にお ては、 メ りを試験する 法であ て、 メ りの 、 定められたテストデ タをそれぞれ書き込み、 メ りを試験する書込 階と、 メ りの 験結果を 納する格納 階とを備え、 格納 、テストデ タの 込みに要した書込 間を、それぞれの 毎に する書込 間測定 階と、書込 間を、 定められた 数の 渡 て積 算する 算段階と、積算段階にお て積算した値と、 定められた期待値とを 較し、 メ りの 否を判定する判定 階とを備える 法を提供する。 ００25 なお、上記の 明の 、 明の 要な特徴の てを 挙したものではな 、 これらの ンビネ ョンもまた、発明となり 。
００26 明の 態に係る の 成の 例を示す図である。
2 イ メ ット3 の 成の 例を示す図である。
3 2にお て説明した イ メ ット3 の 作の 例を示す図である。 4 来の 置による 験結果と、 ら 3にお て説明した試験 による 験結果の 例を示す図である。 4(a)は、従来の 置による 験結 果を示し、 4 b 、 ら 3にお て説明した試験 による 験結果を 示す。
5 イ メ ット3 の 成の他の例を示す図である。
6 5にお て説明した イ メ ット3 の 作の 例を示す図である。 7 イ メ ット3 の 成の他の例を示す図である。
8 7にお て説明した イ メ ット3 の 作の 例を示す図である。 9 イ メ ット3 の 成の他の例を示す図である。
1０ 9にお て説明した イ メ ット3 の 作の 例を示す図である。 11 イ メ ット3 の 成の他の例を示す図である。
12 示した イ メ ット3 の 作の 例を示す図である。
号の
００27 ‥・ タ ン 、 2‥・ 、 4‥・タイ ング 、 6‥・
8‥・ クト クス 、2 ‥・ドライ 、 22‥・ ン タ、3 ‥・ イ メ ット、32‥・ 間測定 、34‥・ 算部、36‥・ 算期待値 ジスタ、 38‥・ 、4 ‥・ イ メ 、42‥・ ッド ックカウンタ、44‥・ スペ 、 ジスタ、46‥・ 算部、48‥・ 2 定器、5 ‥・ 定器、52‥・ スペ 、 ジスタ、 54‥・ 3 定器、56‥・論 回路、58‥・カウンタ、6 ‥・ 、62‥・ ジスタ、64‥・ 、65 66‥・論理和回路、7 ‥・ 、 ‥ 置、2 ‥・ メ
発明を実施するための 良の
００28 下、発明の 施の 態を通じて 明を説明するが、以下の 請求の 囲に る発明を限定するものではな 、また実施 態の中で説明されて 特 徴の み合わ の てが発明の 段に必須であるとは限らな 。
００29 は、 明の 態に係る の 成の 例を示す図である。
は、半導体メ 等の被 メ 2 を試験する装置であ て、 タ ン 、 2、タイ ング 4、比較 6、ピン クト クス 8、 イ メ ット3 を備える。
００3０ タ ン は、例えば 用者が設定するプ グラムに応じて、 メ 2 を試験する タ ンを生成する。 タ ンに基 、 メ モ 2 に する信号 が生成される。
００31 2は、 タ ン ら えられる タ ンに基 、 メ 2 に する 号を生成する。 えば、 2は、与えら れるタイ ングク ックに同期して、試験 タ ンに応じた電圧 ベ を示す試験 号 を生成する。タイ ング 4は、 2に タイ ングク ックを生 成する。
００32 クト クス 8は、 メ 2 との間で信号の 。ヒ
クト クス 8は、ドライ 2 ン タ22を有する。ドライ 2 は、
2が生成した試験 号を メ 2 に する。 えば、 メ 2 のデ タ き込み時間を測定する場合、 タ ン 、 2、 ドライ 2 は、 メ 2 の 、 定められたテストデ タをそ れぞれ書き込み、 メ りを試験する書込 として機能する。また、 ン タ 22は、 メ 2 が する信号を受け取る。
００33 6は、 メ 2 の 号の ベ が、 定される参照 ベ より大き 否 により、出力 号を の 号に変換する。 6は 、出力 号の ベ 、参照 ベ との 、タイ ング 4 ら えられるタイ ング 号に応じて 。また、比較 6は、2値の信号に変換した出力 号と、与えられる期待値 号とを 較してよ 。
００34 えば、 メ 2 のデ タ き込み時間を測定する場合、比較 6は、 メ 2 の ead b s f ( 下、 f と称する)を出力 号と して受け取り、 f 号が所定の 待値を示す 否 を検出する。 f 号は、 デ タの き込み処理中に第 の を示し、 デ タの き 込みが終了し、次の入 デ タの き込みが可能とな た場合に第2の を示 す 号である。
００35 メ 2 の 対して デ タの き込みを開始して ら、 号が第2の を示すまでの 間を計測することにより、 メ 2 の デ タ き込み時間を測定することができる。 えば、 、 イ メ ット3 が行 て 。 イ メ ット3 は、 メ 2 の 験結果を 納する。 えば、 イ メ ット3 は、上述した 毎の デ タ き込み時間を 納する。
００36 2は、 イ メ ット3 の 成の 例を示す図である。 イ メ
、 3 は、 メ 2 の 、 定められたテストデ タを書き込んだ 場合に、 テストデ タの 込みに要した時間を測定し、格納する。 における イ メ ット3 は、書込 間測定 32、積算部34、積算期待値 ジスタ3 6、判定 38、 イ メ 4 、 ッド ックカウンタ42を有する。
００37 間測定 32は、テストデ タの 込みに要した書込 間を、それぞれの 毎に 定する。 間測定 32は、比較 6における 果に基 、 間を測定してよ 。 えば、書込 間測定 32は、 タ ン
ら、 テストデ タの き込みを開始した旨の通知を受け取り、 知を受け 取 て ら、 f 号が第2の を示すまでの 間を測定してよ 。
、例えば 間の 、試験 の ステムク ック等を計数することに より行 て 。
００38 算部34は、書込 間測定 32が 定した書込 間を、 定められた 数の 渡 て積算する。 えば、積算部34は、 定められた 数を有する 、書込 間を積算してよ 。 群は、 メ 2 に対し て 定される ジ ックであ てよ 。 ジ ックに含まれる 数は、 メ 2 の に要求される仕様に応じて定められてよ 。
００39 算部34には、 タ ン ら、イネ 号及び セット 号が与えら れる。 ネ 、積算部34に、書込 間の 算を許可する 又は禁 止する を制御する信号であり、 セット 、積算部34における書込 間の を初期 する信号である。 えば、 タ ン は、書込 間を測定する 験を行 合に、積算部34に書込 間の 算を許可してよ 。また、 タ ン
は、 群の書 間を積算する毎に、積算部34における を初期化 する。
００4０ 38は、積算部34が積算した値と、 定められた期待値とを 較し、 メ 2 の 否を判定する。 えば、判定 38は、 の 間の に基 て、それぞれの 群の良否を判定してよ 。この 合、積算期待 値 ジスタ36は、 の 算期待値を 納する。また、判定 38は、積算部 34が積算した書込 間が、積算期待値より大き 場合に、 群を不良 判 定してよ 。
００41 38には、 タ ン ら、イネ 号が与えられる。 イネ 、判定 38に、 群の良否を判定さ る 否 を制御する信号 である。 えば、 タ ン は、積算部34が 定められた 数の書 間を積算した場合に、判定 38に、 と積算期待値とを 較さ てよ ００42 イ メ 4 は、それぞれの 群に対する判定 果を、それぞれの
群に対応 けて 納する。 えば、 イ メ 4 の アド スは、 メ 2 群に対応しており、 イ メ 4 は、 果を対応する ド スに 納する。 イ メ 4 が ずれの ド スに判定 果を 納する は、例えば タ ン が制御してよ 。 イ メ 4 が 納した判定 、対応 する 群の スクデ タとして られてよ 。 えば、 果を用 て 、 メ 2 の 用時にお て、不良 群の使用を禁止してよ 。また 、 メ 2 の にお て、不良 群の試験を してもよ 。 ００43 ッド ックカウンタ42は、判定 38が不良 判定した 群の数を計数する 。 数値が予 定められた一定値より大き な た場合、 ッド ックカウンタ4 2は、 タ ン に対してその旨を通知する。 タ ン は、 知を受け取 た場合、当 メ 2 に対する 験を停止する。
００44 このよ 構成により、 メ 2 の 用時に要求されるスペックに適合し た試験を行 ことができる。このため、従来の 置に比 、 メ 2 の 留まりを向上さ ることができる。
００45 3は、 2にお て説明した イ メ ット3 の 作の 例を示す図であ る。 3における 、 テストデ タを書き込んだ場合の R f 号の波 の 例である。 にお て、 号は、テストデ タの き込み処理中に 理を示し、テストデ タの き込みが終了し、次のテストデ タの き込みが可能とな た場合に 理を示す。
００46 また にお て、 ジ ッ は、それぞれ 有する。
また にお て、一 の 群に対する 算期待値を とする。この 合、従来の 置にお ては、 デ タ 間が6 下であ る場合に、 群を良品と判定する。 3に示した例にお ては、
2のデ タ 間が6 より大き ので、従来の 置では、 群が不良 判定される。
００47 これに対し、 2にお て説明した イ メ ット3 は、それぞれの
群に含まれる デ タ 間を積算し、積算 と積算期待値 6 とを 較する。このため、デ タ 間が、積算期待値の たりの 均値 ( では6 s)より大き 含む 群であ ても、 体での デ タ 間が積算期待値より ければ、 群を良品と判定される。 ００48 4は、従来の 置による 験結果と、 ら 3にお て説明した試験 による 験結果の 例を示す図である。 4(a)は、従来の 置による 験結果を示し、 4(bは、 ら 3にお て説明した試験 による 験結 果を示す。また、 4にお て横軸は、 デ タ 間を示し、 、 デ タ 間に対応する 数を示す。
００49 4 (a)に示すよ に、従来の 、全ての 間が、
体での 間の 待値を 数で除算した値、例えば6 下であるこ とが要求される。このため、 体では、 用時に要求される書込 間を満 たす場合であ ても、不良 判定される場合があ た。
００5０ これに対し、 4 ( )に示すよ に、試験 は、 群に含まれる
間の 均値と、 体での 間の 待値を 数で除算した 値とを 較することになる。このため、試験 は、 体で、 用時 に要求される書込 間を満たす 導体メ りを、精度よ 選別することができる。 ００51 5は、 イ メ ット3 の 成の他の例を示す図である。 における イ メ ット3 は、 2に示した イ メ ット3 の 成に加え、平均 スペック ジスタ44 算部46を更に備える。他の構 素に ては、 2に お て同一の 号を付した構成 素と 一の 能を有する。
００52 スペック ジスタ44は、 定められた スペック値を格納する。
スペック値は、 群の書 間に対して 定められた期待値を、 群に含まれる 数で除算した値である。
００53 算部46は、書込 間測定 32が 定したそれぞれの 対する書込 間 ら、 スペック値をそれぞれ 算した を算出し、積算部34に す る。 えば、ある デ タ 間が58 であり、平均スペック値が6 sである場合、減算部46は、 間の として、 2 sを積 算部34に する。
００54 また、 にお て、積算期待値 ジスタ36は、積算期待値として 納する 。 、判定 38は、積算部34が 出する、 の より 否 に基 て、それぞれの 群の良否を判定する。
００55 における イ メ ット3 によれば、積算部34に入力される値を小さ することができる。 まり、積算部34にお て演算する値の 、 数を低減することが できる。このため、積算部34等の回 模を低減するこ ができる。
００56 6は、 5にお て説明した イ メ ット3 の 作の 例を示す図であ 。 述したよ に、 イ メ ット3 は、 デ タ 間 ら スペック値を減算して積算する。このため、積算部34に入力されるデ タ( )の 、 数、積算部34が デ タ( )の 、 数を低減することができる ００57 7は、 イ メ ット3 の 成の他の例を示す図である。 における イ メ ット3 は、 5に示した イ メ ット3 の 成に加え、絶対 スペック ジスタ52を更に備える。また、 における判定 38は、 定器5 、 2 定器48、 3 定器54を有する。他の構 素に ては、 5にお て同一の 号を付した構成 素と 一の 能を有する。
００58 スペック ジスタ52は、 定められた スペック値を格納する。
スペック ジスタ52は、平均スペック より大き 絶対スペック値を格納する。デ タ ラッ メ 等の半導体メ りでは、上述したよ に 群での 間の が問題とされるので、 たりの 、通常であれば必要な 。 し し、 イスの 計上、明ら に異常に大き 間を必要とする 存 在することは、問題である。 、何ら の 造上の不良を有する可能性が ある らである。
００59 このため、 における イ メ ット3 は、構造上の不 により異常に大 き 間を要する 選別する 、絶対スペック値を用 て
検出する。 2 定器48は、書込 間測定 32が 定した デ タ 間が、絶対スペック ジスタ52が 納した スペック より大き が否 により、 否を判定する。
００6０ また、 定器5 は、 群に対するデ タ 間の 、 定 められた 算期待値より大き 否 を、 判定する。そして、 定 器54は、それぞれの 群に対して、デ タ 間の が積算期待値よ り 、 群に含まれる全ての デ タ 間が、絶対ス ペック より 場合に、 群を良 ック 判定する。また、 3 定器 54は、それぞれの 群に て、デ タ 間の が積算期待値より 大き 、又は当 群に含まれる ずれ の デ タ 間が、 スペック より大き 場合に、 群を不良 ック 判定する。
００61 8は、 7にお て説明した イ メ ット3 の 作の 例を示す図であ る。 8にお て、 、 定器5 における 群に対する判定 果 を示し、 2 、 2 定器48における 対する判定 果を示す。 ００62 では、 メ 2 が3 の ジ ックを有し、 ジ ックが2 の 群を有し、 群が、それぞれ 6 有する。また、 にお ては、 間の 算期待値を とし、絶対スペッ ク値を Sとして説明する。 における イ メ ット3 は、 ジ ックに含まれる全ての 群が良品である場合に、 ジ ックを良品と 判定する。 群の良 、 2 ら 7にお て説明した方法により判定する。 ００63 8に示すよ に、 2 デ タ 2 であり、絶対スペック より大き 。このため、 2 対応する 2 イ ( )となる。こ の 合、第2 含む 群のデ タ 間の が積算期待値よ り 、 定が ( )であ ても、 群は不良 ック 判定 される。このため、 ジ ックは不良 ック 判定され、 イ メ 4 は、 ジ ックに対応する ック スクデ タとして論理 を 納する。 ００64 また、 8に示すよ に、 2 ジ ックに含まれる 3 群及び 4
群は、デ タ 間の がそれぞれ 算期待値より 、さ 。 、 群に含まれる デ タ 、それぞれ絶対スペック より 、さ 。こ の 合、第 定及び 定は全て ( O)となり、 ジ ックは ック 判定される。
００65 また、 8に示すよ に、 6 群のデ タ 間の 、積算期待値 より大き 。この 合、当 群を含む 3 ジ ックは不良 ック 判定 される。このよ 制御により、 用時に要求されるスペックを満たし、 構造上 の不良が無 被 メ 2 を選別することができる。
００66 9は、 イ メ ット3 の 成の他の例を示す図である。 における イ メ ット3 は、 7に示した イ メ 、 3 の 成に加え、論理 回路56、 7 、 び論理和回路65を更に備える。他の構 に ては、 7にお て同一の 号を付した構成 素と 一の 能を有する。 ００67 7 は、 48にお て、 ずれ の デ タ
間が絶対スペック より大き と判定された場合に、積算部34にお て 間を除外して積算さ 、 群における最終
数を 加さ る。また、 スク デ タを 納し、 用を禁止する。このよ 構成により、 群に含まれる 部に 障害がある場合であ ても、問題のな 他の 有効に活用することができる。 ００68 にお て、 7 は、カウンタ58、比較 6 、 ジ スタ62を有する。 ジスタ62は、 群に含まれる き 数を格納 する。 えば、一 の 群に 6 含まれる き場合、 ジスタ6 2は として 6を 納する。
００69 カウンタ58は、書込 間測定 32がデ タ 間を測定した 数を計数 する。 えば、ドライ 2 は、 定められた書込 期でテストデ タを メ 2 に入力し、書込 間測定 32は、 期と 期して、それぞれの デ タ 間を測定する。カウンタ58は、 期を規定する ネ 号の スを計数してよ 。 ネ 、論理 回路56を介して 、カウンタ58に与えられてよ 。
００7０ 6 は、 ジスタ62が 納した 、カウンタ58が する 計数値とが一致した場合に、 定器5 に判定 理を行わ る。また、比較 6 は、 ジスタ62が 納した 、カウンタ58が する計数値とが 一致した場合に、カウンタ58の 数値、 算部34における を初期 セット セット として更に機能する。このよ 制御により、所定の 、 、書込 間の を用 た 定を行 ことができる。
００71 また、論理和回路65は、 48における 対する判定 果を順次 け取る。 理和回路65は、 果と、 イ メ 4 が スクデ タとの 理和を出 する。 スクデ タは、 群に対して 納さ れて るデ タであ てよ 。 えば、 より前に行われた試験により、
群が不良 ックであると判定された場合、 イ メ 4 は、 群に対して イ ( )を スクデ タとして 納する。 まり、論理和回路6 5は、 対する 48の 果、 群に対する スクデ タの な とも一方が論理 を示す場合に、論理 を する。
００72 論 回路56は、論理和回路65が する信号を反転した 号と、 タ ン ら えられる ネ 号との する。 まり、論理 回路5 6は、論理和回路65が論理 を出力した場合には、論理 を する。
回路56が する信号は、積算部34 ウンタ58を制御する ネ 号と して られる。 まり、論理和回路65が論理 を出力して る間、論理 回路5 6は、 ウンタ58における計数 理、 算部34における 算処理を停止さ る ００73 このよ 制御により、 2 定器48にお て、 ずれ の デ タ
間が絶対スペック より大き と判定された場合に、 ウンタ58の 数を ネ
号の ス 止さ 、 算部34に 間の 算を禁止 さ ることができる。 まり、 群における最終 数を 加さ 、 算部34にお て 間を除外して積算さ ること ができる。
００74 は、 9にお て説明した イ メ ット3 の 作の 例を示す図で ある。 にお て、 、 定器5 における 群に対する判定 果を示し、 定は、 2 定器48における 対する判定 果を示す 。 では、 メ 2 が3 の 群を有し、 群の 数をそ れぞれ8 とした例を説明する。また、 にお ては、 デ タ 間の 算期待値を とし、絶対スペック値を として説明する。 ００75 に示すよ に、 デ タ 56 であり、絶対スペッ ク より大き 。この 合、図7に示した イ メ ット3 は、 含 む 群を不良 判定する。これに対し、 9に示した イ メ ット3 は 、 不良 判定し、 スクする。このとき、 群に 含まれる他の スクされな 。
００76 そして、 含む 群の最 数を 加さ ( にお ては、 2 群の最 6 ら 7 増 加さ る)。このよ 処理により、問題のな 有効に活用することができる。 ００77 、 イ メ ット3 の 成の他の例を示す図である。 における イ メ ット3 は、並列に設けられた 数の 算部(34 ～34 、 34 総称する)を有する。また、判定 38は、並列に設けられた 数の (6 4 ～64 、 64 総称する) び論理和回路66を有する。
００78 2は、 示した イ メ ット3 の 作の 例を示す図である。
では、それぞれの 群が8 有する場合に て説明する。 イ メ ット3 は、 群が有する と同数の 算部34 64を 有してよ 。また、 にお ては、 デ タ 間の 算期待値を として説明する。
００79 それぞれの 算部34は、それぞれ8 有する 群のデ タ 間を 積算する。ここで、それぞれの 算部34に対応する 群は、一部の 重 複してよ 。 えば、それぞれの 算部34に対応する 群は、 2に示すよ に、開始 ず なるものであ てよ 。
００8０ 64は、対応する 算部34が する 、 定められた 算期待 値とを 較する。そして、論理和回路66は、複数の 64が する ずれの 積算期待値より 場合に、 メ 2 が良品である旨の信 ( )を する。 2にお ては、積算部34 4が する 、積算期 待値より大き ので、論理和回路66は、 メ 2 が不良である旨の信 ( )を する。このよ 試験により、 群をどのよ に分割した場合であ ても、スペックを満たす メ 2 を選別することができる。
００81 上、本 明を実施の 態を用 て説明したが、 明の 術的 上記 施の 態に記載の 囲には限定されな 。 施の 態に、多様な変更または 改良を加えることが可能であることが当業者に明ら である。その な変更または改 良を加えた形態も本 明の 術的 囲に含まれ得ることが、請求の 囲の 載 ら 明ら である。
００82 上 ら明ら なよ に、 明の の 態によれば、 用時に要求さ れる仕様を満たす メ 2 を歩留まり良 選別することができる。

Claims

求の
メ りを試験する 置であ て、
前記 メ りの 、 定められたテストデ タをそれぞれ書き込み 、前記 メ りを試験する書込 、
前記 メ りの 験結果を 納する イ メ ットと
を備え、
前記 イ メ ットは、
前記テストデ タの 込みに要した書込 間を、それぞれの 毎に 定 する書込 間測定 、
前記 間を、 定められた 数の 渡 て積算する 算部と、 前記 算部が積算した値と、 定められた期待値とを 較し、前記 メ り の 否を判定する判定 と
を備える 。
2 算部は、前記 定められた 数を有する 、前記
間を積算し、
前記 、前記 の 間の に基 て、それぞれ の 群の良否を判定する
に記載の 。
3 イ メ ットは、
それぞれの 群に対する判定 果を、それぞれの 群に対応 けて 納する イ メ りを更に有する
2に記載の 。
4 イ メ ットは、
前記 間測定 定した、それぞれの 対する前記 間 ら、 定められた スペック値をそれぞれ 算した 、前記 算部に 入 する減算部を更に有し、
前記 、前記 の より 否 に基 て、それぞれ の 群の良否を判定する 2に記載の 。
5 、
それぞれの 群に対する前記 間の 、 定められ た 算期待値より大き 否 を、前記 判定する 定器と、 それぞれの 群に含まれるそれぞれの 対する前記 間が、 定められた スペック より大き 否 を、前記 毎に判定する 2 定器と
を有する 2に記載の 。
6 、
それぞれの 群に対して、前記 間の が前記 算期待 値より 、 群に含まれる全ての 間が、前記 スペック より 合に、 群を良 ック 判定する 3 定器 を更に有する
5に記載の 。
7 イ メ ットは、
前記 算期待値を予 納し、前記 定器に供給する 算期待値 ジスタ 前記 スペック値を予 納し、前記 2 定器に供給する絶対スペック ジ スタと
を更に有する 6に記載の 。
8 イ メ ットは、
前記 2 定器にお 、 ずれ の 間が前記 ス ペック より大き 判定された場合に、前記 算部にお
間を除外して積算さ 、 群における最終 数を 加さ る 部を更に有する
5に記載の 。
9 イ メ ットは、
それぞれの 対して、 する前記 群の前 が前記 待値以下であり、 間が前記 スペック 以下であると判定され た場合に、 判定する 3 定器と、
それぞれの 対する判定 果を、前記 対応 けて 納する イ メ と
を更に有する 8に記載の 。
０ イ メ ットは、
前記 定められた 数を格納する ジスタ 、
前記 の テストデ タの 期と 期した ネ 号の ス 数を計数するカウンタ 、
前記カウンタにおける計数値が、前記 ジスタが 納した と一致 した場合に、前記 算部における 値及び カウンタにおける計数値を セット セット とを更に有し、
前記 、前記 2 定器にお 、 ずれ の
間が前記 スペック より大き 判定された場合に、前記カウンタの 数を前記 ネ 号の ス 止さ 、 算部に当
間の 算を禁止さ る
8に記載の 。
イ メ ットは、
並列に設けられた の 算部及び 2の 算部を有し、
前記 の 算部が前記 間を積算する の 、前記 2の 算部が前記 間を積算する 2の とは、一部の 重複 する
8に記載の 。
2 、前記 の 算部が積算した値と、前記 2の 算部が積算した 値との ずれもが、前記 待値より 合に、前記 メ りを良品と判定す 記載の 。
メ りを試験する 法であ て、 メ りの 、 定められたテストデ タをそれぞれ書き込み 、前記 メ りを試験する書込 階と、
前記 メ りの 験結果を 納する格納 階と
を備え、
前記 、
前記テストデ タの 込みに要した書込 間を、それぞれの 毎に 定 する書込 間測定 階と、
前記 間を、 定められた 数の 渡 て積算する 算段階と 前記 算段階にお て積算した値と、 定められた期待値とを 較し、前記 メ りの 否を判定する判定 階と
を備える 。
PCT/JP2006/323470 2005-12-09 2006-11-24 試験装置、及び試験方法 Ceased WO2007066523A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06833274A EP1959455A4 (en) 2005-12-09 2006-11-24 APPARATUS AND METHOD FOR TESTING
JP2007549071A JP4594989B2 (ja) 2005-12-09 2006-11-24 試験装置、及び試験方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/298,562 2005-12-09
US11/298,562 US7363556B2 (en) 2005-12-09 2005-12-09 Testing apparatus and testing method

Publications (1)

Publication Number Publication Date
WO2007066523A1 true WO2007066523A1 (ja) 2007-06-14

Family

ID=38122672

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/323470 Ceased WO2007066523A1 (ja) 2005-12-09 2006-11-24 試験装置、及び試験方法

Country Status (7)

Country Link
US (1) US7363556B2 (ja)
EP (1) EP1959455A4 (ja)
JP (1) JP4594989B2 (ja)
KR (1) KR100899856B1 (ja)
CN (1) CN101147205A (ja)
TW (1) TWI324775B (ja)
WO (1) WO2007066523A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921222B1 (ko) 2007-10-24 2009-10-12 주식회사 아이티엔티 반도체 테스트 헤드 장치
US10614901B2 (en) 2017-08-18 2020-04-07 Fujitsu Limited Memory controller, information processing system, and nonvolatile-memory defect determination method

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043482A1 (ja) * 2005-10-12 2007-04-19 Advantest Corporation 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ
US7904750B2 (en) * 2006-03-24 2011-03-08 Broadcom Corporation Sector-oriented hardware defect compression based on format information
US7567472B2 (en) * 2006-04-12 2009-07-28 Micron Technology, Inc. Memory block testing
US7788564B2 (en) * 2007-10-12 2010-08-31 Teradyne, Inc. Adjustable test pattern results latency
KR101190742B1 (ko) * 2010-12-06 2012-10-12 에스케이하이닉스 주식회사 메모리의 콘트롤러 및 이를 포함하는 스토리지 시스템, 메모리의 수명 측정 방법
US9092353B1 (en) 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9397701B1 (en) 2013-03-11 2016-07-19 Microsemi Storage Solutions (Us), Inc. System and method for lifetime specific LDPC decoding
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9454414B2 (en) 2013-03-15 2016-09-27 Microsemi Storage Solutions (Us), Inc. System and method for accumulating soft information in LDPC decoding
US9417804B2 (en) 2014-07-07 2016-08-16 Microsemi Storage Solutions (Us), Inc. System and method for memory block pool wear leveling
US9305661B2 (en) * 2014-09-03 2016-04-05 Microsemi Storage Solutions (U.S.), Inc. Nonvolatile memory system that uses programming time to reduce bit errors
CN105469834B (zh) * 2014-09-12 2018-08-24 上海华虹宏力半导体制造有限公司 嵌入式闪存的测试方法
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US10593421B2 (en) 2015-12-01 2020-03-17 Cnex Labs, Inc. Method and apparatus for logically removing defective pages in non-volatile memory storage device
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10157677B2 (en) 2016-07-28 2018-12-18 Ip Gem Group, Llc Background reference positioning and local reference positioning using threshold voltage shift read
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
JP6780765B2 (ja) * 2017-02-23 2020-11-04 株式会社村田製作所 蓄電シート及び電池
CN109616151A (zh) * 2019-03-11 2019-04-12 深兰人工智能芯片研究院（江苏）有限公司 一种测试存储器数据处理效率的方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120000A (ja) * 1987-11-02 1989-05-12 Mitsubishi Electric Corp 消去可能型プログラムｒｏｍのテスト方法
JP3135673B2 (ja) * 1992-05-08 2001-02-19 株式会社東芝 メモリのデータ書き込み装置
JP2001319493A (ja) * 2000-05-02 2001-11-16 Advantest Corp メモリ試験方法・メモリ試験装置
JP2002202350A (ja) * 2000-12-28 2002-07-19 Advantest Corp 半導体試験装置
JP2003058842A (ja) * 2001-08-10 2003-02-28 Denso Corp ページング管理機能付きｉｄタグ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2716906B2 (ja) * 1992-03-27 1998-02-18 株式会社東芝 不揮発性半導体記憶装置
US5436913A (en) * 1992-06-02 1995-07-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device using successively longer write pulses
US5778440A (en) * 1994-10-26 1998-07-07 Macronix International Co., Ltd. Floating gate memory device and method for terminating a program load cycle upon detecting a predetermined address/data pattern
US6789224B2 (en) * 2000-01-18 2004-09-07 Advantest Corporation Method and apparatus for testing semiconductor devices
DE10144437B4 (de) * 2000-09-05 2006-11-09 Advantest Corp. Zeitmessvorrichtung und deren Verwendung in einem Prüfgerät
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120000A (ja) * 1987-11-02 1989-05-12 Mitsubishi Electric Corp 消去可能型プログラムｒｏｍのテスト方法
JP3135673B2 (ja) * 1992-05-08 2001-02-19 株式会社東芝 メモリのデータ書き込み装置
JP2001319493A (ja) * 2000-05-02 2001-11-16 Advantest Corp メモリ試験方法・メモリ試験装置
JP2002202350A (ja) * 2000-12-28 2002-07-19 Advantest Corp 半導体試験装置
JP2003058842A (ja) * 2001-08-10 2003-02-28 Denso Corp ページング管理機能付きｉｄタグ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1959455A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921222B1 (ko) 2007-10-24 2009-10-12 주식회사 아이티엔티 반도체 테스트 헤드 장치
US10614901B2 (en) 2017-08-18 2020-04-07 Fujitsu Limited Memory controller, information processing system, and nonvolatile-memory defect determination method

Also Published As

Publication number Publication date
US20070136628A1 (en) 2007-06-14
CN101147205A (zh) 2008-03-19
TW200723287A (en) 2007-06-16
JP4594989B2 (ja) 2010-12-08
KR20070108552A (ko) 2007-11-12
EP1959455A1 (en) 2008-08-20
JPWO2007066523A1 (ja) 2009-05-14
US7363556B2 (en) 2008-04-22
EP1959455A4 (en) 2009-03-11
TWI324775B (en) 2010-05-11
KR100899856B1 (ko) 2009-05-29

Similar Documents

Publication Publication Date Title
WO2007066523A1 (ja) 試験装置、及び試験方法
US9906748B2 (en) Analog-digital conversion circuit drive method, analog-digital conversion circuit, imaging device, imaging system, and analog-digital conversion circuit inspection method
US7206984B2 (en) Built-in self test circuit and test method for storage device
US7479908B2 (en) Semiconductor device including A/D converter
TWI394169B (zh) 測試裝置
US11988717B2 (en) Measurement apparatus of power storage device and measurement method
US6288955B1 (en) Methods and systems for testing integrated circuit memory devices by overlappiing test result loading and test result analysis
KR100954976B1 (ko) 에러 분류 수단을 구비한 반도체 메모리 시험 장치 및 관련시험 방법
US8756027B1 (en) Reducing eye monitor data samplers in a receiver
KR102148043B1 (ko) 유연성 있는 테스트 사이트 동기화
WO2003052768A1 (en) Semiconductor test apparatus
US10884836B2 (en) Arithmetic processing device and method therefor
US9612272B2 (en) Testing memory devices with parallel processing operations
CN112345909A (zh) 一种检测方法、检测电路及复位电路
JP4208127B2 (ja) 半導体集積回路装置
US11353512B2 (en) Low pass filter and filter diagnostics
JPH063413A (ja) 論理信号検査方法及び検査装置
US20120042111A1 (en) Bus bandwidth monitoring device and bus bandwidth monitoring method
CN105277814B (zh) 测试方法及使用该测试方法的自动测试设备
JP2003121501A (ja) 半導体デバイス試験方法及び半導体デバイス試験装置
JP3186846B2 (ja) Ｌｓｉテスタ
CN116263481A (zh) 时间信号的预处理装置、方法及时间测量系统
JP2003344505A (ja) Ｌｓｉテストシステム
JPS59119284A (ja) 論理回路の不良解析装置
TW201602604A (zh) 測試方法及使用該測試方法的自動測試設備

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680008944.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2007549071

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006833274

Country of ref document: EP

Ref document number: 1020077021536

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE